KR20080003864A - 다중칩 모듈과 생산 방법 - Google Patents

다중칩 모듈과 생산 방법 Download PDF

Info

Publication number
KR20080003864A
KR20080003864A KR1020077025574A KR20077025574A KR20080003864A KR 20080003864 A KR20080003864 A KR 20080003864A KR 1020077025574 A KR1020077025574 A KR 1020077025574A KR 20077025574 A KR20077025574 A KR 20077025574A KR 20080003864 A KR20080003864 A KR 20080003864A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
bonding pads
spacer
support material
chip
Prior art date
Application number
KR1020077025574A
Other languages
English (en)
Inventor
여잉 리에 퐁
쳉 심 키
라이 홍 리
아부하산 모하메드 수하이잘 빈
Original Assignee
스펜션 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스펜션 엘엘씨 filed Critical 스펜션 엘엘씨
Publication of KR20080003864A publication Critical patent/KR20080003864A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

다중-칩 모듈(10)과 그리고 와이어의 절단율을 줄이는 상기 다중-칩 모듈(10)을 생산을 위한 방법. 제 1 반도체 칩(40)은 지지 기판(12)위에 설치되고 와이어 본드(wirebond)된다. 스페이서(50)은 제 1 반도체 칩(40)으로 연결되어 있다. 지지 물질(60)은 스페이서 위에(50) 투여되고 제 2 반도체 칩(40)은 지지 물질(60)위에 배치된다. 제 2 반도체 칩(60)이 압착되어, 상기 지지 물질이 제 1 반도체 칩(40)과 제 2 반도체 칩(64)사이에서 스페이서 주위 영역에 흘러나온다. 대안적으로, 지지 물질(60)은 제 1 반도체 칩(40)위에 투여되고, 다이 부착 물질(62)은 스페이서(50)위에 투여된다. 제 2 반도체 칩(64)은 다이 부착 물질(62)및 지지 물질(60)위에 압착되어 스페이서 모서리(53,55)위를 통해 지지 물질(60)의 일부가 흘러 나온다. 와이어 본드는 지지 기판(12)과 제 1 반도체 칩(40)과 제 2 반도체 칩사이에 형성된다.
지지 기판, 다중칩, 지지 물질, 칩 적층

Description

다중칩 모듈과 생산 방법{MULTI-CHIP MODULE AND METHOD OF MANUFACTURE}
본 발명은 일반적으로 반도체 컴포넌트와 특히 다중칩 모듈을 포함한 반도체 컴포넌트에 관한 것이다.
보다 빠르고 저렴하고 효율적인 반도체 컴포넌트(component)가 요구되기 때문에 반도체 컴포넌트 생산자들은 반도체 칩내에서 제도되는 디비아스들의 크기를 축소시키려 하고 다중 반도체 칩들을 하나의 패키지-전형적으로 다중칩 모듈(multi-chip module)이라 불린다-에 포함하려고 노력 해왔다. 멀티 칩 모듈에서 상기 반도체 칩은 수평적인 방향으로(즉 서로 나란히) 또는 수직적인 방향으로(각각 위아래로 적층되는) 배치 될수 있다. 종래의 수직적으로 적층된 다중칩 모듈에서, 제 1 반도체 칩은 회로판에 접착제 본딩(adhesive bonding)한 후에 반도체 칩에 위치한 본딩 패드(bonding pads)를 그 대응하는 회로판에 있는 본딩 패드로 와이어본딩(wirebonding)함으로서 부착된다. 스페이서(spacer)가 제 1 반도체 칩위에 형성되거나 부착되고, 제 2 반도체 칩이 상기 스페이서에 부착된다. 그 후, 제 2 반도체 칩상에 있는 본딩 패드는 예를 들어 와이어 본딩 공정을 사용하여, 회로판에 위치한 대응하는 본딩 패드로 연결된다. 스페이서는 와이어 본딩 공정을 용이하게 하기 위해 제 1 반도체 칩보다 작아야 한다. 더나아가, 스페이서는 전형적으로 제 2 반도체 칩보다 작다. 이러한 구조의 단점은 스페이서 위에 돌출된 제 2 반도체 칩의 부분이 휘기 쉽거나 스프링 같다는 점이다. 따라서, 제 2 반도체 칩의 돌출된 부분에 있는 본딩 패드가 회로판에 위치에 있는 대응하는 본딩 패드로 와이어 본드되어 있을때, 제 2 반도체 칩의 돌출된 부분의 휘기 쉬운 성질(pliablity)은 제 2 반도체 칩에 본딩 패드로 형성된 본딩을 약화시킨다. 이러한 본딩의 약화는 치명적인 디바이스 오류를 야기한다.
따라서, 본딩 패드로 형성되는 본딩 성능이 감소되지 않는 다중칩 모듈 및이러한 다중칩 모듈을 생산하는 방법을 구비하는 것이 유익할 것이다. 그러한 방법과 구조가 비용면에서 효율적이고 다양한 다중칩 모듈 공정들과의 통합에 적합하다는 점에서 또한 유익할 것이다..
본 발명은 다중칩 모듈과 이러한 다중칩 모듈을 생산하기 위한 방법을 제공함으로써, 상술한 필요성을 만족시킨다. 일 실시예를 따르면, 본 발명은 제 1 과 제 2 주요 표면을 갖는 지지 기판을 제공하는 것을 포함하고, 여기서 상기 지지 기판은 칩 수용 영역과 복수의 본딩 패드들을 갖고 있다. 제 1 반도체 칩의 제 1 본딩 패드는 지지 기판의 제 1 본딩 패드로 연결되어 있다. 스페이서는 제 1 반도체 칩의 일부와 연결되어 있다. 지지 물질이 스페이서나 제 1 반도체 칩중의 적어도 하나위에 투여 된다(dispose). 제 2 반도체 칩은 지지 물질위에 배치되고 여기서 제 2 반도체 칩은 제 1 주요 표면과 다수의 본딩 패드들을 구비한다. 제 2 반도체 칩의 제 1 본딩 패드는 상기 지지 기판의 제 2 본딩 패드랑 연결된다.
또 다른 실시예에 따르면 본 발명은 지지 기판위에서의 칩이나 다이 수용 영역위에 위에 설치된 제 1 반도체 칩을 구비하는 지지 기판을 제공하는 다중칩 모듈을 생산하는 방법을 포함한다. 상기 지지 기판은 다수의 본딩 패드들을 갖고 있고 제 1 반도체 칩은 다수의 본딩 패드들을 갖고 있다. 스페이서는 제 1 반도체 칩과 연결되어있고, 지지 물질은 스페이서나 제 1 반도체 칩중 하나에 투여된다. 반도체 칩은 지지 물질이 제 1 반도체 칩과 제 2 반도체 칩 사이에 배치되도록 스페이서와 연결되고, 이에 따라 제 2 반도체 칩에 지지 기반을 제공한다.
또 다른 실시예에 따르면, 본 발명은 칩 수용 영역과 다수의 본딩 패드들을 갖는 지지 기판을 구비한 다중칩 모듈을 포함한다. 다수의 본딩 패드들을 구비한 제 1 반도체 칩은 칩 수용 영역에서 설치된다. 서로 반대쪽에 위치한 제 1 모서리(edge)와 제 2 모서리를 갖고 있는 스페이서는 상기 제 1 반도체 칩으로 연결된다. 지지 물질이 상기 스페이서와 접촉된다. 제 2 반도체 칩은 상기 스페이서로 연결되어 있고 여기서 지지 물질의 일부는 제 1 반도체와 제 2 반도체 사이에 배치된다.
본 발명은 첨부되는 도면과 함께 후술할 상세한 설명을 읽음으로부터, 보다 잘 이해 될 수 있고 여기서 동일유사한 참조번호는 동일유사한 구성요소를 나타낸다:
도 1 은 본발명의 실시예를 따른 생산 초기 단계의 다중칩 모듈의 횡 단면도이다.
도 2는 도 3의 선(2-2)를 따라 절단한, 도 1 이후 생산 단계의 다중칩 모듈의 횡 단면도이다.
도 3은 도 2의 다중칩 모듈의 상면도이다.
도 4는 도 2 및 도 3 이후 생산 단계에서의 다중칩 모듈의 횡 단면도이다.
도 5는 도 4 이후 생산 단계에서의 다중칩 모듈의 횡 단면도이다.
도 6 은 본 발명의 또 다른 실시예에 따른, 도 7의 선(6-6)을 따라 절단한, 생산 초기 단계에서의 다중칩 모듈의 횡 단면도이다.
도 7은 도 6의 다중칩 모듈의 상면도이다.
도 8은 도 6 및 도 7 이후 생산 단계에서의 다중칩 모듈의 횡 단면도이다.
도 9는 도 8 이후 생산 단계에서의 다중칩 모듈의 횡 단면도이다.
일반적으로 본 발명은 다중칩 모듈및 그 생산 방법을 제공하며, 다중칩 모듈의 상기 반도체 칩이 수직적으로 적층된다. 다중칩 모듈의 반도체 칩을 수직적으로 적층하는데 있어서, 스페이서가 와이어 본딩을 위한 공간(clearance)을 위해 반도체 칩 사이에 삽입된다. 스페이서 위에 위치한 반도체 칩의 일부는 스페이서의 모서리로부터 돌출된다. 스페이서 위에 돌출된 반도체 칩의 부분은 휘기쉽다. 이러한 휘는 성질(pliablity)은 일반적으로 반도체 칩을 좀더 약하게(fragile) 만드나, 이러한 약함은 0.6 mm 이하인 두께가 반도체 칩에서 좀더 확연히 드러난다. 이러한 휘기 쉬움은 와이어 본딩 공정동안 상기 반도체 칩을 진동하게 만들고, 이로 인해 상기 반도체 칩상의 본딩 패드에 본딩된 와이어가 파손된다. 본 발명에 따르면, 이 러한 진동이 스페이서에서 돌출되는 제 2 반도체 칩 아래에 지지 물질을 형성함으로써 감소되는데 지지 물질은 반도체 칩에 추가적인 견고성을 제공하고, 이로서 반도체 칩의 돌출 부분의 진동이 줄어들고, 와어어 본딩의 안정성이 개선된다.
도 1은 다중칩 모듈(10)의 발명의 일실시예를 따른 생산 중간 단계에서의 일부의 횡 단면도이다. 도 1 은 각각 상부(14) 하부 표면(16)을 갖고 있는 볼 그리드 어레이(Ball Grid Array:BGA) 지지 구조(12)를 보여준다. BGA 지지 기판(12)은 에폭시 수지(epoxy resin), 폴리이마이드(polyimide) 수지, 트라이아진(triazine) 수지, 또는 피놀릭(phenolic) 수지과 같은 합성수지(resin)에서 형성된다. 바람직하게는, BGA 지지 기판(12)의 수지 물질은 BT(bismaleimidetriazine )수지 이다. 지지 기판(12)를 위한 다른 적합한 물질로는 에폭시-유리 컴퍼지트(composite),FR4, 세라믹, 등등을 포함된다. 상기 기판(12)은 BGA 기판으로 제한되지 않으며, PGA(Pin Grid Array) 기판, 세라믹 기판, 인쇄 회로 기판(PCB) 등등이 될 수도 있다. 본딩 패드 (18A 와 18B)와 본딩 패드(20A 와 20B)는 상부 표면(14)상에 형성된다. 복수의 본딩 패드(22)는 하부 표면(16)상에 형성된다. 본딩 패드(18A, 18B, 20A 및 20B)는 BGA 지지 기판(12)을 통하여 연장되는 전기적인 상호연결(28, 30, 26 및 32)를 통해 하부 표면(16)에서의 본딩패드(22B, 22C, 22A 및 22D)로 각각 연결되어 있다. 도 1에서는 명료성을 위해 오직 4개의 상호연결만 BGA 지지 기판(12)를 통하여 연장되는 것으로 도시되어있다. 그러나, 지지 기판(12)과 같은 지지 기판의 상부 표면상의 모든 또는 거의 모든 본딩 패드가 지지 기판의 하부 표면상의 본딩 패드로 연결되어 있다. 본딩 패드(18A 와 18B)는 상부 표면(14)상에 형성된 다수의 본딩 패드들(18)중의 2개라는 것이 이해되어야한다. 마찬가지로, 본딩 패드(20A와 20B)는 상부 표면(14)에 형성된 다수의 본딩 패드들(20)중의 2개이다.(다수의 본딩 패드(18과 20)는 도 3을 참조하여 도시 및 논의 될 것이다) 솔더 볼(solder ball)(34)는 본딩 패드(22)에 부착되어 있다.
여전히 도 1에 관해, 다이 부착 물질(36)이 반도체 칩 수용 영역(38)에 투여되고 반도체 칩 또는 다이(40)는 상기 다이 부착 물질(36)위에 배치된다. 반도체 물질(40)은 하부 표면(42)와 상부 표면(44)를 갖고 있다. 다수의 본딩 패드(46)는 상부 표면(44)의 가장자리 주위에 위치해 있다. 반도체 칩 또는 다이(40)의 하부 표면(42)은 다이 부착 물질(36)위에 배치된다. 본딩 패드(46A와 46B)만 도시되어 있으나, 본딩 패드(46A와 46B)는 다수의 본딩 패드들(46)의 일부이고 이 복수성은 도 3을 참조하여 도시되고 설명된다. 기판(12), 반도체 칩(40) 및 다이 부착 물질(36)의 조합은 건조 오븐에 넣어지고, 다이 부착 물질(36)은 건조된다. 예로서, 다이 부착 물질(36)은 5분내지 60분동안 약 섭씨 100 도 내지 175도의 온도로 가열함으로써 건조된다. 적합한 다이 부탁 물질로서, 은함유(siver-filled) 이폭시 수지, 실리카함유(silica filled) 이폭시 혼합물(blend), 유기물질 함유 이폭시 막, 등등을 포함한다.
다이 부착 물질(36)을 건조시킨후에, 다이 부착 물질(48)은 상부 표면(44)의 중심부에 투여되고 스페이서(50)가 다이 부착 물질(48)에 배치된다. 스페이서(50)은 각각 상부와 하부 표면(52와 54)과 모서리(53과 55)를 갖고 있다. 스페이서(50)는 유전체 물질, 예를 들어 실리콘, 또다른 반도체 칩과 같은 반도체 물질등 일 수도 있다. 스페이서(50)이 사각형의 모양을 갖고 있는 것처럼 도시 되었으나, 이 모양으로 본 발명의 제한되는 것이 아니다. 예를 들어, 스페이서(50)는 직사각형, 원형, 삼각형, 등등일 수 있다. 다이 부착 물질(48)은 약 5분내지 60분동안 약 섭씨 100도 내지 175도의 온도로 가열함으로써 건조된다. 적합한 다이 부착 물질로서, 은함유(siver-filled) 이폭시 수지, 실리카함유(silica filled) 이폭시 혼합물(blend), 유기물질 함유 이폭시 막, 등등을 포함한다.
도 1을 참조하면, 반도체 칩(40)상의 본딩패드(46)는 예를 들어, 와이어 본딩 공정을 사용하여 BGA 기판(12)상의 대응하는 본딩 패드(18)로 전기적으로 연결되어 있다. 도 1은 상호연결 와이어 (56A)에 의해 본딩 패드 (18A)로 연결된 본딩 패드 (46A)와 상호연결 와이어 (56B)에 의해 본딩 패드 (18B)로 연결된 본딩 패드 (46B)를 도시한다. 도 1은 상호연결 와어어 두 개만을 도시하지만, 전형적으로 다수의 상호연결(56)들은 2 개이상의 상호연결을 포함한다는 것이 이해되어야한다.(다수의 상호연결(56)은 도 3 을 참조하여 좀더 상세히 도시되고 설명된다 )
도 2를 참조하면, 좀 더 진행된 생산 단계에서의 다중칩 모듈(10)의 횡 단면도가 도시된다. 도 2에서 도시돈 것은 반도체 칩(40)의 표면(44)에 배치된 지지 물질(60)이고 다이 부착 물질(62)은 스페이서(50)의 표면(52)위에 놓인다. 바람직하게는, 지지 물질(60)은 열전도물질이자 전기적 절연체인 이폭시 페이스트(epoxy paste)이다. 지지 물질(60)을 포함하는 이폭시 페이스트의 예는 폴리테트라플로로에틸렌(polytetraflouroethylene)-테프론이라는 상표로 거래된다-으로 채워진 이폭시 물질(테프론은 E. I. Du Pont De Demours and Company Corp.의 상표이다.), 무 기 물질로 채워진 비전도성 페이스트(예를 들어 실리카), 테프론이란 상표로 거래되는 폴리테트라플로로에틸렌으로 채워진 비즈말이마이드(bismaleimide) 물질 등등을 포함한다.적합한 다이 부착 물질로서, 은함유(siver-filled) 이폭시 수지, 실리카함유(silica filled) 이폭시 혼합물, 유기물질 함유 이폭시 막, 등등을 포함한다.
도 3을 참조하면, 다중칩 모듈(10)의 상면도가 나타나고, 여기서 상면도는 도 2에 도시된 것과 같은 생산의 동일한 단계를 나타낸다. 즉, 도 2 는 도 3의 선 2-2를 따라 절단된 횡 단면도이다. 도 3은 다수의 본딩 패드(18)과 다수의 본딩 패드(20)과 다수의 본딩 패드(46)과 다수의 와이어 상호연결(56)과 더불어 개별 본딩 패드(18A, 18B, 2OA 및 2OB)와 도 2에 도시된 개별 상호연결(56A과 56B)를 더 나타낸다. 또한, 도 3은 지지 물질(60)과 다이 부착 물질(62)을 도시한다. 지지 물질(60)은 이중Y 즉 개뼈다귀(dogbone) 모양을 하고 있으나, 이는 발명의 제한을 뜻하는 것이 아니다. 예를 들어, 지지물질(60)은 원형, 삼각형, 4변형 (quadrilateral), 5각형 과 더불어 다른 다각형의 형태를 갖게 형성될 수 있다.
도 4를 참조하면, 더 후의 생산 단계에서 다중칩 모듈(10)의 횡 단면도가 도시된다. 반도체칩(64)은 다이 부착 물질(62)위에 배치된다. 특히, 반도체 칩 (64)는 다이 부착 물질(62)위에 놓인 후면(backside)(66)과 그 위에 형성되는 다수의 본딩 패드들(70)을 갖는 전면(frontside)(68)을 갖는다. 다이 부착 물질(62)위에 반도체 칩(64)을 배치하고, 측면 방향으로 지지 물질(60)을 압착(squeeze)하기 위해 압력이 반도체 칩(64)에 가해져서, 표면들(44와 66)사이의 영역을 실질적으로 채우게 된다. 이 영역에서 반도체 칩(64)의 가장자리 부(65)가 스페이서(50)위로 돌출된다. 지지 물질(60)과 다이 부착 물질(62)은 약 5분내지 60분동안 약 섭씨 100도 내지 175도의 온도로 가열함으로써 건조된다. 지지 물질(60)이 표면들(44와 66)사이의 영역을 충분히 채우기에, 반도체 칩(64)의 가장자리부(65)는 자유롭게 돌출되어 있지 않고 지지 물질(60)에 의해 지지 된다. 따라서, 가장자리부(65)는 이후의 와이어본딩 단계동안에 움직임이 상당히 적게된다. 표면들(44와 66)에 지지 물질(60)을 배치하는 장점으로는 다중칩 모듈에서 형성되는 와이어 본딩의 생산성과 안정성을 개선한다는 점이 있다.
다수의 본딩 패드들(70)은 예를 들어 와이어 본딩 공정에 의해 다수의 본딩 패드들중 대응하는 본딩 패드로 전기적으로 연결되어 있다. 특히 본딩 패드(70A)는 상호연결 와이어(74A)에 의해 본딩 패드(20A)로 전기적으로 연결되어 있으며, 본딩 패드 (70B)는 상호연결 와이어(74B)에 의해 본딩 패드 (20B)로 전기적으로 연결되어 있다. 상호 연결(74A와 74B)은 다수의 상호연결(74)들중의 2개의 상호연결 와이어이다.
도 5를 참조하면, 보호덮개(protective covering)(78)이 반도체 칩(64), 상호연결 와이어(56과 74), BGA 기판(12)위에 형성된다. 도 5에 도시된 상기 보호층은 글롭 톱 물질(glob top material)이다. 그러나, 보호물질의 형태는 글롭 톱 물질(glob top material)로 제한된 것이 아님이 이해되어야 한다. 예를 들어, 보호층(78)은 리드(lid) 또는 캡(cap:뚜껑)일 수도 있다.
도 6 은 본 발명의 실시예에 따른 다른 다중칩 모듈(100)을 도시한다. 다중 칩 모듈(100)의 생산 초기 단계는 다중칩 모듈(10)의 생산 초기 단계와 같다. 따라서, 표 6의 설명은 도 1의 설명부터 계속된다. 지지 물질(102)은 스페이서 표면(52)의 중심부위에 놓인다. 바람직하게도, 지지 물질(60)은 열전도물질이자 전기적 비전도성인--즉 전기적 절연체인-- 이폭시 페이스트(epoxy paste)이다. 지지 물질(102)을 위한 적합한 이폭시 페이스트의 예는 테프론이란 상표로 거래되는 폴리테트라플로로에틸렌(polytetraflouroethylene)으로 채워진 이폭시 물질, 무기 물질로 채워진 비전도성 페이스트(예를 들어 실리카), 테프론이란 상표로 거래되는 폴리테트라플로로에틸렌으로 채워진 비즈말이마이드 물질 등등을 포함한다. 지지 물질(102)은 또한 다이 부착 물질로 이용된다.
도 7을 참조하면, 다중칩 모듈(100)의 상면도가 도시 되었고 여기서 이 상면도는 도 6과 같은 생산 단계를 도시한다. 즉 도 6은 도 7의 선 6-6을 따라서 절단된 횡 단면도이다. 도 3과 같이, 도 7은 다수의 본딩 패드(18), 다수의 본딩 패드(20), 다수의 본딩 패드(46), 다수의 와이어 상호연결(56)과 더불어 개별 본딩 패드(18A, 18B, 2OA 와 2OB)와 도 2와 도 6에 도시된 개별 상호연결(56A과 56B)를 더 나타낸다. 또한, 도 7은 지지 물질(102)을 도시한다. 지지 물질(60)은 이중Y 즉 개뼈다귀(dogbone) 모양을 하고 있으나, 이는 발명의 제한을 뜻하는 것이 아니다. 예를 들어, 지지물질(60)은 원형, 삼각형, 4변형 (quadrilateral), 5각형과 다른 다각형의 형태를 갖게 형성될 수 있다.
도 8을 참조하면, 더 후의 생산단계에서 다중칩 모듈(100)의 횡 단면도가 나타난다. 특히, 반도체 칩(64)은 지지 물질(102)위에 배치되는 후면(backside)(106) 과 거기서 형성되는 다수의 본딩 패드들(110)을 갖는 전면(frontside)(108)을 갖는다. 지지 물질(102)을 스페이서의 모서리(edge)(53과 55)위로 밀어넣고 표면들(44)와 (106)사이의 영역안으로 놓기 위해서 압력이 반도체 위(104)에 가해진다. 지지 물질(102)의 일부는 스페이서(50)위에 남아 있고 지지 물질(102)의 일부가 표면 (44)와 (106)사이의 영역을 실질적으로 채운다. 지지 물질(102)이 표면 (44)와 (106)사이의 영역을 실질적으로 채우기에, 반도체(104)의 주변부(112)는 자유롭게 돌출되어 있지 않고 지탱된다. 따라서, 주변부(112)는 이후의 와이어본딩 단계중에서 유동적인 움직임이 적게 된다. 지지 물질(102)은 5분내지 60분동안 섭씨 100 도 부터 175도의 온도로 가열함으로써 건조된다. 표면(44와 66)에 지지 물질(60)을 놓는 장점으로는 이 물질이 복수층 반도체 패키징 구조에서 형성되는 와이어 본딩의 생산성과 신용도를 개선한다는 점이 있다.
다수의 본딩 패드(110)는 다수의 본딩 패드들중 대응하는 본딩패드(20)로 예를 들어 와이어 본딩 공정에 의해 전기적으로 연결되어 있다. 특히 본딩 패드(110A)는 상호연결 와이어(114A)에 의해 본딩 패드(20A)로 전기적으로 연결되어 있으며, 본딩 패드(110B)는 상호연결 와이어(114B)에 의해 본딩 패드(20B)로 전기적으로 연결되어 있다. 설명의 명료성을 위해, 도 8에서 다수의 상호연결 와이어들 중 오직 두 개의 상호연결 와이어-즉 상호연결 와이어 114A와 114B-만 나타나 있다.
도 9를 참조하면, 보호덮개(116)이 반도체 칩(104), 상호연결 와이어(56A, 56B, 114A와 114B)와, BGA 기판(12)위에 형성된다. 도 9에 의해 예시된 보호덮개(116)은 리드(lid) 부착 물질(118)에 의해 BGA 지지 기판으로 고정된 리드(lid)이다. 보호덮개의 타입은 덮개의 용도로 제한된 것이 아니라는 것이 이해되어야 한다. 예를 들어 보호덮개(114)는 글롭 톱 물질(glob top material)이거나 다른 적합한 보호 물질일 수도 있다.
따라서, 수직으로 적층된 반도체 칩을 포함하는 다중칩 모듈과 상기 모듈을 생산하는 방법이 제공되었음이 이해되어야한다. 본 발명에 따른 본 발명의 다중칩 모듈의 장점은 와이어 본딩 과정에서 반도체 칩의 영역의 진동과 움직임(bounce)을 감소시켜주는 수단을 제공한다는 점이다. 이는 와이어 본딩의 안정성을 개선하고 치명적인 디바이스 오류를 감소시킨다. 발명의 또 다른 장점은 스페이서와 결합될수 있는 반도체 칩의 크기의 다양성을 증가시킨다는 점이다. 지지 물질은 반도체 칩의 부가적인 지지를 제공하기에, 더 큰 칩들이 스페이서 위에 위치할 수 있다. 또한, 상기 방법은 비용과 시간 효율 면에서 다중칩 모듈 공정 흐름에 쉽게 통합될 수 있다.
특정 선호되는 실시예나 방법이 여기에 도시되 있으나, 당업자는 본 발명의 기술적 사상과 범위내의 실시예와 방법의 다양한 응용과 변경이 가능하다는 것을 상기 개시로부터 명백히 알수 있는 것이다. 예를 들어, 상기 지지 물질은 스페이서와 제 1 반도체 칩에 투여된다. 대안적으로, 다이 부착 물질(48)과 같은 다이 부착 물질을 사용하는 대신에, 접착막(adhesive film)이 반도체 칩(64)을 스페이서(50)로 연결하는데 사용될 수 있다. 접착물질의 사용의 장점은 접착물질이 건조될 필요가 없다는 점이다. 본발명은 첨부된 청구항과 적용되는 법리에 따라 요구되는 한도 로만 제한됨을 밝혀둔다.

Claims (10)

  1. 다중칩 모듈(multi chip module)(10) 생산 방법에 있어서,
    제 1 주요 표면(14)과 제 2 주요 표면(16)을 갖는 지지 기판(support substrate)(12)을 제공하는 단계와, 여기서 상기 지지 기판(12)은 칩 수용 영역(chip receiving area)(38)과 다수의 본딩 패드들(bonding pad)(18,20)을 구비하며;
    제 1 반도체 칩(40)을 상기 칩 수용 영역(38)으로 연결하는 단계와, 여기서 상기 제 1 반도체 칩(40)은 다수의 본딩 패드들을 갖고 있으며;
    상기 제 1 반도체 칩(40)의 다수의 본딩 패드들(46)중 제 1 본딩 패드(46A)를 상기 지지 기판(12)의 다수의 본딩 패드들(18,20)중 제 1 본딩 패드(18A)로 연결하는 단계와;
    스페이서(50)를 상기 제 1 반도체 칩(40)의 일부로 연결하는 단계와;
    상기 스페이서(50) 또는 상기 제 1 반도체 칩(40)중 적어도 하나에 지지 물질(60)을 투여(dispose)하는 단계와;
    상기 지지 물질(60)상에 제 2 반도체 칩(64)을 배치하는 단계와, 여기서 상기 제 2 반도체 칩(64)은 제 1 주요 표면(68)및 다수의 본딩패드들(70)을 구비하며, 또 여기서 상기 제 2 반도체 칩(64)의 배치로 인해 상기 지지 물질(60)이 측면 방향으로 압착되며;
    상기 제 2 반도체 칩(64)의 다수의 본딩 패드(70)들중 제 1 본딩 패드(70A) 를 상기 지지 기판(12)의 다수의 본딩 패드(20)들중 제 2 본딩 패드(20A)로 연결하는 단계를 포함하는 것을 특징으로 하는 다중칩 모듈 생산 방법.
  2. 제 1 항에 있어서,
    상기 제 2 반도체 칩(64)의 다수의 본딩 패드들(70)중 제 1 본딩 패드(70A)를 상기 지지 기판(12)의 다수의 본딩 패드들(20)중 제 2 본딩 패드(20A)로 연결하는 단계는 상기 제 2 반도체 칩(64)의 다수의 본딩 패드들(70)중 제 1 본딩 패드(70A)를 상기 지지 기판(12)의 다수의 본딩 패드들(18, 20)의 제 2 본딩 패드(20A)로 와이어 본딩(wirebonding)하는 단계를 포함하고,
    상기 제 1 반도체 칩(40)의 다수의 본딩 패드들(46)중 제 1 본딩 패드(46A)를 상기 지지 기판(12)의 다수의 본딩 패드들(18,20)중 제 1 본딩 패드(18A)로 연결하는 단계는 상기 제 1 반도체 칩(40)의 다수의 본딩 패드들(46)중 제 1 본딩 패드(46A)를 상기 지지 기판(12)의 다수의 본딩 패드들(18,20)중 제 1 본딩 패드(18A)로 와이어 본딩하는 단계를 포함하는 것을 특징으로 하는 다중칩 모듈 생산 방법.
  3. 제 1 항에 있어서, 상기 제 2 반도체 칩(64)를 상기 지지 물질(60)상에 배치하는 단계는 지지 물질(60)이 제 1 및 제 2 모서리(53 및 55)상으로 압착되도록 하는 과정을 포함하는 것을 특징으로 하는 다중칩 모듈 생산 방법.
  4. 제 1 항에 있어서, 상기 지지 물질(60)을 투여하는 단계는 스페이서(50)상에 상기 지지 물질(60)을 투여하는 단계를 포함하는 것을 특징으로 하는 다중칩 모듈 생산 방법.
  5. 제 1 항에 있어서, 상기 스페이서(50)는 제 1 및 제 2 주요 표면과 적어도 하나의 본딩 패드를 가지는 제 3 반도체 칩을 포함하는 것을 특징으로 하는 다중칩 모듈 생산 방법.
  6. 다중칩 모듈(10) 생산 방법에 있어서,
    상기 지지 기판(12)의 칩 수용 영역(38)에 장착된 제 1 반도체 칩(40)을 가지는 지지 기판(12)를 제공하는 단계와, 여기서 상기 지지 기판(12)은 복수의 본딩 패드들(18,20)을 구비하고 상기 제 1 반도체 칩(40)은 복수의 본딩 패드들(46)을 가지며;
    스페이서(50)를 상기 제 1 반도체 칩(40)으로 연결하는 단계와, 여기서 상기 스페이서(50)은 서로 반대쪽에 위치한 제 1 및 제 2 모서리(53 및 55)를 가지며;
    지지 물질(60)을 상기 스페이서(50) 또는 상기 제 1 반도체 칩(40) 중의 하나위에 투여하는 단계와;
    상기 지지 물질(60)이 제 1 반도체 칩(40)과 제 2 반도체 칩(64)의 사이에 배치되도록 측면으로 압착하여 그에 따라 상기 제 2 반도체 칩(64)에 대한 지지를 제공하도록, 상기 제 2 반도체 칩(64)을 상기 스페이서(50)로 연결하는 단계를 포 함하는 것을 특징으로 하는 다중칩 모듈 생산 방법.
  7. 제 6 항에 있어서,
    상기 지지 물질(60)을 상기 스페이서(50) 또는 상기 제 1 반도체 칩(40)중의 하나위에 배치하는 상기 단계는 제 1 반도체 칩(46)에 지지 물질(60)을 배치하는 단계를 포함하고,
    상기 제 2 반도체 칩(64)을 상기 스페이서(50)로 연결하는 단계는 상기 지지 물질(60)이 제 1 반도체 칩(40)과 제 2 반도체 칩(64)사이에 위치하도록 상기 지지 물질(60)을 측면으로 압착하는 과정을 포함하는 것을 특징으로 하는 다중칩 모듈 생산 방법.
  8. 제 6 항에 있어서,
    상기 제 2 반도체 칩(64)을 상기 스페이서(50)로 연결하는 단계는 상기 제 2 반도체 칩(64)을 상기 스페이서(50)로 접착막(adhesive film)을 이용하여 연결하는 단계를 포함하는 것을 특징으로 하는 다중칩 모듈 생산 방법.
  9. 다중칩 모듈(10)에 있어서,
    칩 수용 영역(38) 및 복수의 본딩 패드들(18,20)을 갖는 지지 기판(12)과;
    복수의 본딩 패드들(46)을 갖는 제 1 반도체 칩(40)과, 여기서 제 1 반도체 칩(40)은 상기 칩 수용 영역에 장착되며;
    서로 반대쪽에 위치한 제 1 모서리(53)와 제 2 모서리(55)를 갖는 스페이서(50)와, 여기서 상기 스페이서(50)는 상기 제 1 반도체 칩(40)으로 연결되어 있으며;
    상기 스페이서(50)와 접촉하는 지지 물질(60)과; 그리고
    상기 스페이서(50)와 연결되는 제 2 반도체 칩(64)을 포함하고,
    여기서 상기 지지 물질(60)의 일부가 상기 제 1 반도체 칩(40)과 제 2 반도체 칩(64) 사이에 배치되는 것을 특징으로 하는 모듈.
  10. 제 9 항에 있어서,
    상기 지지 물질(12)은 제 1 반도체 칩(40)및 제 2 반도체 칩(64)과 접촉하는 것을 특징으로 하는 다중칩 모듈.
KR1020077025574A 2005-05-04 2006-04-26 다중칩 모듈과 생산 방법 KR20080003864A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/125,396 US8586413B2 (en) 2005-05-04 2005-05-04 Multi-chip module having a support structure and method of manufacture
US11/125,396 2005-05-04

Publications (1)

Publication Number Publication Date
KR20080003864A true KR20080003864A (ko) 2008-01-08

Family

ID=36677176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077025574A KR20080003864A (ko) 2005-05-04 2006-04-26 다중칩 모듈과 생산 방법

Country Status (7)

Country Link
US (2) US8586413B2 (ko)
EP (1) EP1878049A2 (ko)
JP (2) JP4785917B2 (ko)
KR (1) KR20080003864A (ko)
CN (2) CN101171683B (ko)
TW (1) TW200717770A (ko)
WO (1) WO2006118994A2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183687B2 (en) * 2007-02-16 2012-05-22 Broadcom Corporation Interposer for die stacking in semiconductor packages and the method of making the same
US8421214B2 (en) * 2007-10-10 2013-04-16 Vishay General Semiconductor Llc Semiconductor device and method for manufacturing a semiconductor device
KR101406223B1 (ko) * 2007-10-25 2014-06-30 삼성전자주식회사 칩 온 칩 반도체 소자의 제조방법
TWI415201B (zh) * 2007-11-30 2013-11-11 矽品精密工業股份有限公司 多晶片堆疊結構及其製法
TWI468088B (zh) * 2013-05-28 2015-01-01 矽品精密工業股份有限公司 半導體封裝件及其製法
JP6478449B2 (ja) * 2013-08-21 2019-03-06 キヤノン株式会社 装置の製造方法及び機器の製造方法
KR102116987B1 (ko) 2013-10-15 2020-05-29 삼성전자 주식회사 반도체 패키지
JP2016535462A (ja) * 2014-09-26 2016-11-10 インテル コーポレイション ワイヤボンディングされたマルチダイスタックを有する集積回路パッケージ
US20170170108A1 (en) * 2015-12-15 2017-06-15 Intel Corporation Chip carrier having variably-sized pads
US9887119B1 (en) 2016-09-30 2018-02-06 International Business Machines Corporation Multi-chip package assembly
US11088087B2 (en) * 2018-07-25 2021-08-10 Stmicroelectronics, Inc. Micro module with a support structure
JP2021044362A (ja) * 2019-09-10 2021-03-18 キオクシア株式会社 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6262451U (ko) * 1985-10-04 1987-04-17
US5291061A (en) 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
US5323060A (en) 1993-06-02 1994-06-21 Micron Semiconductor, Inc. Multichip module having a stacked chip arrangement
JP2707979B2 (ja) 1994-09-16 1998-02-04 日本電気株式会社 ハイブリッドｉｃ及びその製造方法
JP3943165B2 (ja) * 1996-07-26 2007-07-11 ハネウェル・インターナショナル・インコーポレーテッド チップ・スタックおよびコンデンサ取付の配置
US6337225B1 (en) 2000-03-30 2002-01-08 Advanced Micro Devices, Inc. Method of making stacked die assemblies and modules
JP2002141459A (ja) * 2000-10-31 2002-05-17 Sony Corp 半導体装置および製造方法
JP3913481B2 (ja) 2001-01-24 2007-05-09 シャープ株式会社 半導体装置および半導体装置の製造方法
TW503538B (en) * 2000-12-30 2002-09-21 Siliconware Precision Industries Co Ltd BGA semiconductor package piece with vertically integrated passive elements
JP3839323B2 (ja) 2001-04-06 2006-11-01 株式会社ルネサステクノロジ 半導体装置の製造方法
DE10142120A1 (de) * 2001-08-30 2003-03-27 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
JP2003218316A (ja) 2002-01-10 2003-07-31 Ficta Technology Inc マルチチップパッケージ構造及び製造方法
JP3688249B2 (ja) 2002-04-05 2005-08-24 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2004312008A (ja) * 2003-04-08 2004-11-04 Samsung Electronics Co Ltd 半導体マルチチップパッケージ及びその製造方法
KR20040087501A (ko) * 2003-04-08 2004-10-14 삼성전자주식회사 센터 패드 반도체 칩의 패키지 및 그 제조방법
JP4705748B2 (ja) * 2003-05-30 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6943294B2 (en) * 2003-12-22 2005-09-13 Intel Corporation Integrating passive components on spacer in stacked dies
JP5205867B2 (ja) * 2007-08-27 2013-06-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW200717770A (en) 2007-05-01
JP4785917B2 (ja) 2011-10-05
JP5518789B2 (ja) 2014-06-11
CN103531581A (zh) 2014-01-22
US8586413B2 (en) 2013-11-19
US20140061895A1 (en) 2014-03-06
CN101171683A (zh) 2008-04-30
JP2011205116A (ja) 2011-10-13
EP1878049A2 (en) 2008-01-16
CN101171683B (zh) 2014-02-12
US20060249826A1 (en) 2006-11-09
WO2006118994A3 (en) 2007-05-10
CN103531581B (zh) 2016-12-07
WO2006118994A2 (en) 2006-11-09
JP2008541431A (ja) 2008-11-20

Similar Documents

Publication Publication Date Title
KR20080003864A (ko) 다중칩 모듈과 생산 방법
KR101076537B1 (ko) 다이 위에 적층된 역전된 패키지를 구비한 멀티 칩 패키지모듈
KR100559664B1 (ko) 반도체패키지
US6545366B2 (en) Multiple chip package semiconductor device
JP3718205B2 (ja) チップ積層型半導体装置およびその製造方法
US7622325B2 (en) Integrated circuit package system including high-density small footprint system-in-package
US20090032913A1 (en) Component and assemblies with ends offset downwardly
US20090317947A1 (en) Semiconductor package with heat sink, stack package using the same and manufacturing method thereof
JP2011101044A (ja) スタックパッケージ及びその製造方法
KR20070118149A (ko) 복수-칩 모듈 및 그 제조 방법
US20120115277A1 (en) Multi-chip stacking method to reduce voids between stacked chips
US20080073759A1 (en) Semiconductor package
US7285847B2 (en) Chip stack package, connecting board, and method of connecting chips
US20070164411A1 (en) Semiconductor package structure and fabrication method thereof
US5808872A (en) Semiconductor package and method of mounting the same on circuit board
US20040217451A1 (en) Semiconductor packaging structure
KR20140045248A (ko) 집적회로 패키지 제조방법
KR20030054066A (ko) 적층 패키지 및 그 제조 방법
JPH08250529A (ja) 樹脂封止型半導体装置及びその製造方法
KR100788340B1 (ko) 반도체 패키지
JPH06163811A (ja) 半導体装置および半導体装置の製造方法
KR20110056769A (ko) 스택 패키지용 인터포저 및 이를 이용한 스택 패키지
KR20040067704A (ko) 엠씨엠 볼 그리드 어레이 패키지 형성 방법
JP2007266650A (ja) 半導体装置
KR20030008450A (ko) 볼 그리드 어레이형 적층 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application