JP2707979B2 - ハイブリッドｉｃ及びその製造方法 - Google Patents

ハイブリッドｉｃ及びその製造方法

Info

Publication number
JP2707979B2
JP2707979B2 JP6246761A JP24676194A JP2707979B2 JP 2707979 B2 JP2707979 B2 JP 2707979B2 JP 6246761 A JP6246761 A JP 6246761A JP 24676194 A JP24676194 A JP 24676194A JP 2707979 B2 JP2707979 B2 JP 2707979B2
Authority
JP
Japan
Prior art keywords
semiconductor bare
bare chip
insulating resin
semiconductor
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6246761A
Other languages
English (en)
Other versions
JPH0888316A (ja
Inventor
太 細谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6246761A priority Critical patent/JP2707979B2/ja
Publication of JPH0888316A publication Critical patent/JPH0888316A/ja
Application granted granted Critical
Publication of JP2707979B2 publication Critical patent/JP2707979B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ハイブリッドＩＣ及び
その製造方法に関し、特に複数の半導体チップを内蔵す
るハイブリッドＩＣ及びその製造方法に関する。
【０００２】
【従来の技術】従来のハイブリッドＩＣは、複数の半導
体ベアチップを高密度に内蔵する場合、例えば図５に示
すように、回路基板１の両面にそれぞれ第１、第２の半
導体ベアチップ３、７を置載するか、或いは、図６に示
すように、片面に第１、第２の半導体ベアチップ３、７
を複数段積み重ねて置載する方法がとられる。
【０００３】片面に半導体ベアチップを複数段積み重ね
る場合、例えば特開昭６２−８１７２１号公報に開示さ
れるように、回路基板１上の第１の半導体ベアチップ３
の上に第２の半導体ベアチップ７を接着剤４により直接
接着して、その後、第１、第２の半導体ベアチップ３、
７と回路基板１とをワイヤボンディングしている。すな
わち、前記特開昭６２−８１７２１号公報の半導体装置
では、第１、第２の半導体ベアチップ３、７を縦積みに
搭載た後に、それらのボンディングパッド１１と回路基
板１の配線２とをボンディングワイヤ５により電気的に
接続してる。
【０００４】
【発明が解決しようとする課題】前記従来のハイブリッ
ドＩＣでは、図５に示すように、回路基板１の両面に半
導体ベアチップを置載しようとした場合には、片面を少
なくとも半導体ベアチップの接着、金線等のワイヤボン
ディングを行なった後、他面において同様の作業を行な
わなければならず、他面の作業時には、裏面側の突起を
回避したステージ等が必要とされる。
【０００５】このためワイヤボンディングにおいては、
回路基板の固定や加熱時の均一な温度分布を得ることが
難しく、その製造には困難なことがあった。
【０００６】また、図６に示すように、回路基板１の片
面に半導体ベアチップを複数段積み重ねる場合には、回
路基板１の第１の半導体ベアチップ３上に、好ましく
は、５０μｍ程度の薄い絶縁性接着剤４の層を介して第
２の半導体ベアチップ７が積層されており、第２の半導
体ベアチップ７の大きさは、第１の半導体ベアチップ３
のワイヤボンディングが行なわれる部分（ボンディング
パッド１１が配置されるチップの周辺領域）よりも内側
の領域に収まる範囲内の大きさのものでなければならな
いという寸法上の制限がある。
【０００７】このため、図６に示す方法の場合、上記制
限のために、設計の自由度が小さくなるという問題点が
あった。
【０００８】従って、本発明は、前記問題点を解消し、
ハイブリッドＩＣに複数の半導体ベアチップを内蔵する
場合に、適用範囲が広く、容易に実施できる高密度ベア
チップの実装方法を提供することを目的とする。また、
本発明は、設計の自由度の制限を解消し、高密度実装可
能なハイブリッドＩＣを提供することを目的とする。
【０００９】
【課題を解決するための手段】前記目的を達成するた
め、本発明のハイブリッドＩＣの製造方法は、回路基板
上に第１の半導体ベアチップを固着し、金属細線にて前
記回路基板と前記第１の半導体ベアチップを回路接続
し、絶縁体から成るスペ−サを前記第１の半導体ベアチ
ップ上に形成し、次に、前記第１の半導体ベアチップ上
に、後処理によって硬化する液状絶縁樹脂を、少なくと
も前記第１半導体ベアチップ上の前記金属細線の最大高
さ部分まで覆うように吐出し、前記絶縁樹脂が未硬化状
態のまま、第２の半導体ベアチップを前記絶縁樹脂上に
置き、前記絶縁樹脂を硬化させ、その後、金属細線にて
前記回路基板と前記第２の半導体ベアチップを回路接続
し、最終的に前記第１、第２の半導体ベアチップと回路
接続用の前記金属細線の全体を絶縁樹脂で封止して半導
体チップを内蔵する、ことを特徴とするものである。
【００１０】また、本発明のハイブリッドＩＣの製造方
法においては、前記回路基板と前記半導体ベアチップの
回路接続が、少なくとも前記第１の半導体ベアチップに
おいては、絶縁樹脂被覆された金線のワイヤボンディン
グにより成されることを特徴としている。
【００１１】そして、本発明においては、回路基板上に
複数の半導体ベアチップ を積み重ねて成るハイブリッド
ＩＣの製造方法であって、第１層の半導体ベアチップを
固着し、金属細線にて前記回路基板と前記第１層の半導
体ベアチップを回路接続し、前記第１層の半導体ベアチ
ップ上にさらに複数の半導体ベアチップを積み重ねる際
に、すでに配置された下側の層の半導体ベアチップを金
属細線にて前記回路基板と回路接続した後に、絶縁体か
ら成るスペ−サを前記下側の層の半導体ベアチップ上に
形成し、前記下側の層の半導体ベアチップ上に絶縁樹脂
を、少なくとも前記下層の層の半導体ベアチップの前記
金属細線の最大高さ部分まで覆うように吐出し、前記絶
縁樹脂が未硬化の状態において上側の層の半導体ベアチ
ップを前記絶縁樹脂上に置き、前記絶縁樹脂を硬化させ
た後に、金属細線にて前記回路基板と前記上側の層の半
導体ベアチップを回路接続する、工程を順次繰り返して
複数の半導体ベアチップを積層していき、最後に積層さ
れた複数の半導体ベアチップと回路接続用の前記金属細
線の全体を絶縁樹脂で封止して半導体チップを内蔵する
ようにする、ことを特徴とするハイブリッドＩＣの製造
方法を提供する。
【００１２】また、本発明のハイブリッドＩＣの製造方
法においては、回路基板と下側の層の半導体ベアチップ
の回路接続が、少なくとも下側の層の半導体ベアチップ
の少なくとも一においては、絶縁樹脂被覆された金線の
ワイヤボンディングにより成されることを特徴としてい
る。
【００１３】さらに、本発明は、回路基板上に固着さ
れ、絶縁皮膜層が表面に形成された金属細線にて前記回
路基板と接続された第１の半導体ベアチップと、前記第
１の半導体ベアチップ上に形成された絶縁体からなるス
ペ−サと、前記第１の半導体ベアチップ上に、少なくと
も前記第１の半導体ベアチップ上の前記金属細線の最大
高さ部分まで覆うように吐出された絶縁樹脂と、前記絶
縁樹脂の上に置かれ、金属細線にて前記回路基板と回路
接続した第２の半導体ベアチップと、を備え、前記第
１、第２の半導体ベアチップと回路接続用の前記金属細
線の全体を絶縁樹脂で封止して成るハイブリッドＩＣを
提供する。
【００１４】
【作用】本発明によれば、回路基板上のワイヤボンディ
ングされた半導体ベアチップ上に、絶縁体からなるスペ
−サを形成し、その後絶縁樹脂等による絶縁層を 設け、
その上に別の半導体ベアチップを配置したことにより、
回路基板の片面側に複数の半導体ベアチップを搭載出来
るため、回路基板の両面に置載する場合よりも遥かに製
造が容易であり、また、積層される上下の半導体ベアチ
ップについて寸法上の制約が存在しないため、上側の半
導体ベアチップが下側の半導体ベアチップよりも平面寸
法が所定のサイズ分小さくなければならないという前記
従来例のような、設計の自由度に制約が課せられない。
また、上下の半導体ベアチップ間に存在する絶縁樹脂、
絶縁体からなるスペ−サにより、上側の半導体ベアチッ
プの裏面と下側の半導体ベアチップのボンディングワイ
ヤとの隔離を確保して電気的絶縁が確実にできる。
【００１５】図１及び図２は、本発明に関係する参考例
のハイブリッドＩＣの半導体ベアチップ搭載部分の断面
構造を工程順に示したものである。なお、単に図面作成
の理由により製造工程は図１及び図２に亘って示されて
いる。
【００１６】図１を参照して、所定の配線２が施された
回路基板１上（図１（Ａ）参照）において、図１（Ｂ）
に示すように、回路基板上１に接着剤４により第１半導
体ベアチップ３を固着し、ワイヤボンディング法を用い
てボンディングワイヤ５により第１半導体ベアチップ３
のボンディングパッド１１と回路基板１の所定の配線２
とが互いに接続される。
【００１７】ボンディングワイヤ５は、通常、２５μｍ
〜３０μｍ径の金線が用いられる。
【００１８】次に、図１（Ｃ）に示すように、絶縁樹脂
６を第１半導体ベアチップ３上に吐出する。絶縁樹脂６
は、後処理によって硬化する液状樹脂とされ、好ましく
は、熱硬化型のエポキシ樹脂等からなり、適当な粘度、
チクソ性を有し、吐出してから硬化するまで大きくダレ
が発生しないものが用いられる。そして、絶縁樹脂６は
好ましくは、粘度１００〜２００Ｐａ・ｓ、ＴＩ値（チ
クソ比）２〜３のものが用いられる。
【００１９】図１（Ｃ）を参照して、絶縁樹脂６の吐出
は、後にその上に載せる第２半導体ベアチップ７の下に
絶縁樹脂６が充填されるように、また、先に施したボン
ディングワイヤ５よりも高くなるように行なう。
【００２０】例えば、第１半導体ベアチップ３のチップ
面からのワイヤループ高 さが２００μｍであれば、第１
半導体ベアチップ３のチップ面より３００μｍ盛り上げ
て、上に載せる第２半導体ベアチップサイズよりも大き
な範囲に塗布をする。
【００２１】次に、図２（Ｄ）に示すように、第２半導
体ベアチップ７を、吐出した絶縁樹脂６上に載せ、絶縁
樹脂６の硬化処理を行なう。
【００２２】絶縁樹脂６を未硬化のままで、第２半導体
ベアチップ７を載せることにより、第２半導体ベアチッ
プ７のチップ面の水平性が容易に確保出来る。
【００２３】また、第２半導体ベアチップ搭載時には、
高さ制御を行なうことが下のボンディングワイヤ５との
距離を確保する上で望ましい。
【００２４】この後、図２（Ｅ）に示すように、第２半
導体ベアチップ７と回路基板１とをボンディングワイヤ
５で接続し、最終的に第１、第２半導体ベアチップ３、
７とボンディングワイヤ５の全てを封止樹脂８で封止す
る。
【００２５】第１半導体ベアチップ３上のボンディング
ワイヤ５と第２半導体ベアチップ７の裏面とは、電気的
特性上、互いに絶縁されなければならないが、図１
（Ｃ）の工程で説明したように、吐出される絶縁樹脂の
性状と量、及び半導体ベアチップ搭載条件の調整を行な
うことにより、絶縁樹脂６の層が、第１半導体ベアチッ
プ３上のボンディングワイヤ５と第２半導体ベアチップ
７の裏面との間に介挿され、これらは互いに隔離され電
気的に絶縁される。
【００２６】
【実施例】図面を参照して、本発明の実施例を以下に説
明する。
【００２７】
【実施例１】図３及び図４は、本発明の一実施例のハイ
ブリッドＩＣの半導体ベアチップ搭載部分の断面構造を
示したものである。
【００２８】前記参考例においては、所望の性状の絶縁
樹脂６を、電気特性や信頼性に与える影響等により採用
することが困難である場合、または、製造工程上、最適
な製造装置を用いることが出来ない場合等により、絶縁
樹脂６の層を第１ベアチップ３上のボンディングワイヤ
５と第２半導体ベアチップ７との間に安定して設けるこ
とが難しいことがあった。しかし、本発明においては、
以下に示すごとくこれらの問題点も解決できる。
【００２９】図３を参照して、本実施例においては、第
１半導体ベアチップ３のワイヤボンディングを行なった
後、絶縁樹脂６を吐出する前に、絶縁性の接着剤４によ
り、第１半導体ベアチップ３上のボンディングワイヤ５
との接触を確実に回避するに足る高さを有する絶縁性の
スペーサ９を第１半導体ベアチップ３上に固着させる。
そして、スペーサ９を固着させた後に、前記参考例と同
様にして、絶縁樹脂６を吐出する。
【００３０】本実施例に従い、絶縁性のスペーサ９を第
１半導体ベアチップ３上に設ける場合、絶縁樹脂６の粘
度、チクソ性等の性状について、前記参考例よりもその
選択幅が緩和され、さらに、スペーサ９が介在すること
により、第２半導体ベアチップ７を絶縁樹脂６上に置く
際に絶縁樹脂６に加わる圧力の制御が簡易化され、第２
半導体ベアチップ７の搭載時における高さ制御も容易化
する。さらに、スペーサ９により第２半導体ベアチップ
７の裏面とボンディングワイヤ５との隔離が確定・確保
されるために、信頼性、及び歩留りの向上を図ることが
可能とされる。
【００３１】
【実施例２】あるいは、本発明の別の実施例として、図
４に示すように、下側の層となる第１半導体ベアチップ
３のワイヤボンディングの際に、第１半導体ベアチップ
３上のボンディングワイヤとして絶縁被覆が施された絶
縁被覆ボンディングワイヤ１０を用いる。絶縁被覆ボン
ディングワイヤとしては、例えば田中電子工業社製のＳ
Ｌワイヤや日本マイクロメタル社製のＷタイプワイヤ等
がある。
【００３２】以上、上記各実施例では、本発明を２段に
積層された半導体ベアチップを例に説明したが、本発明
に係るハイブリッドＩＣの製造方法は、半導体ベアチッ
プを３段以上積み重ねる場合にも同様に用いることが出
来る。
【００３３】そして、半導体ベアチップを３段以上積み
重ねる場合に、下側の層の半導体ベアチップの上に絶縁
体から成るスペ−サを回路基板と接続されている金属細
線の高さより高く形成し、その後吐出される絶縁樹脂が
未硬化状態のまま、上側の層の半導体ベアチップを置
き、絶縁樹脂が硬化した後に、回路基板とのワイヤボン
ディングを行なうようにしてもよいし、あるいは、絶縁
樹脂の性状等 によっては、絶縁樹脂が未硬化状態のま
ま、上側の層の半導体ベアチップと回路基板とのワイヤ
ボンディングを行ない、各層の絶縁樹脂の硬化が同時的
に進行するようにしてもよい。この場合、製造工程が短
縮化される。
【００３４】以上、本発明を各種態様に即して説明した
が、本発明は、上記実施例にのみ限定されるものではな
く、本発明の原理に準ずる各種態様を含む。
【００３５】
【発明の効果】以上説明したように、本発明のハイブリ
ッドＩＣの製造方法によれば、回路基板上のワイヤボン
ディングされた半導体ベアチップ上に絶縁体から成るス
ペ−サを形成し、その後絶縁樹脂等による絶縁層を設け
て、その上に別の半導体ベアチップを配置したことによ
り、回路基板の片面側に複数の半導体ベアチップを内蔵
出来るため、両面に置載する場合よりも製造が容易とさ
れ、また、上下の半導体ベアチップの寸法上の制約が存
在しないため、設計の自由度が拡張し、適用範囲が拡大
すると共に、複数段の高密度実装を容易化し且つ歩留り
を向上するという効果を有する。さらに、下層半導体ベ
アチップと上層半導体ベアチップとの高さ制御が容易に
されるとともに、電気的絶縁を確実なものとできる。
【００３６】そして、本発明によれば、吐出された絶縁
樹脂が未硬化状態のうちにその上に半導体ベアチップが
置かれるために、チップ面の水平性が容易に確保され
る。
【００３７】本発明によれば、半導体ベアチップの裏面
と下層の半導体ベアチップのボンディングワイヤとはそ
の間に介挿される絶縁体から成るスペ−サ及び絶縁樹脂
層により互いに電気的に確実に絶縁されている。そし
て、本発明によれば、吐出された絶縁樹脂が未硬化状態
のうちにその上に半導体ベアチップが置かれるために、
チップ面の水平性が容易に確保される。
【００３８】さらに、本発明のハイブリッドＩＣの製造
方法によれば、下層側の半導体ベアチップのボンディン
グワイヤとして、絶縁被覆ボンディングワイヤを用いる
ことによっても、電気的絶縁をよりいっそう確保できる
という効果を有する。
【００３９】そして、本発明のハイブリッドＩＣの構成
によれば、多段に高密度 実装する場合において、従来存
在していた寸法上の設計の自由度の制約が解消されてお
り、適用可能性が拡大されると共に、各層とボンディン
グワイヤの電気的絶縁が確保され、製造工程を容易化
し、歩留りを向上させる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｃ）は、本発明に関係する参考例の
製造工程を順に示した断面図である。
【図２】（Ｄ）〜（Ｅ）は、本発明に関係する参考例の
製造工程（図１に後続する工程）を順に示した断面図で
ある
【図３】本発明の第１実施例を示す断面図である。
【図４】本発明の第２実施例を示す断面図である。
【図５】従来例の構成を示す断面図である。
【図６】別の従来例の構成を示す断面図である。

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】回路基板上に第１の半導体ベアチップを固
    着し、金属細線にて前記回路基板と前記第１の半導体ベ
    アチップを回路接続し、絶縁体から成るスペ−サを前記第１の半導体ベアチップ
    上に形成し、 次に、前記第１の半導体ベアチップ上に、後処理によっ
    て硬化する液状絶縁樹脂を、少なくとも前記第１の半導
    体ベアチップ上の前記金属細線の最大高さ部分まで覆う
    ように吐出し、 前記絶縁樹脂が未硬化状態のまま、第２の半導体ベアチ
    ップを前記絶縁樹脂上に置き、 前記絶縁樹脂を硬化させ、 その後、金属細線にて前記回路基板と前記第２の半導体
    ベアチップを回路接続し、 最終的に前記第１、第２の半導体ベアチップと回路接続
    用の前記金属細線の全体を絶縁樹脂で封止して半導体チ
    ップを内蔵する、 ことを特徴とするハイブリッドＩＣの製造方法。
  2. 【請求項２】前記回路基板と前記半導体ベアチップの回
    路接続が、少なくとも前記第１の半導体ベアチップにお
    いては、絶縁樹脂被覆された金線のワイヤボンディング
    により成されることを特徴とする請求項１記載のハイブ
    リッドＩＣの製造方法。
  3. 【請求項３】回路基板上に複数の半導体ベアチップを積
    み重ねて成るハイブリッドＩＣの製造方法であって、 第１層の半導体ベアチップを固着し、金属細線にて前記
    回路基板と前記第１層の半導体ベアチップを回路接続
    し、 前記第１層の半導体ベアチップ上にさらに複数の半導体
    ベアチップを積み重ねる際に、 すでに配置された下側の層の半導体ベアチップを金属細
    線にて前記回路基板と回路接続した後に、絶縁体から成
    るスペ−サを前記下側の層の半導体ベアチップ 上に形成
    し、 前記下側の層の半導体ベアチップ上に絶縁樹脂を、少な
    くとも前記下層の層の半導体ベアチップの前記金属細線
    の最大高さ部分まで覆うように吐出し、 前記絶縁樹脂が未硬化の状態において上側の層の半導体
    ベアチップを前記絶縁樹脂上に置き、前記絶縁樹脂を硬
    化させた後に、金属細線にて前記回路基板と前記上側の
    層の半導体ベアチップを回路接続する、工程を順次繰り
    返して複数の半導体ベアチップを積層していき、 最後に積層された複数の半導体ベアチップと回路接続用
    の前記金属細線の全体を絶縁樹脂で封止して半導体チッ
    プを内蔵するようにする、 ことを特徴とする ハイブリッドＩＣの製造方法。
  4. 【請求項４】回路基板と下側の層の半導体ベアチップの
    回路接続が、少なくとも下側の層の半導体ベアチップの
    少なくとも一においては、絶縁樹脂被覆された金線のワ
    イヤボンディングにより成されることを特徴とする請求
    項３記載のハイブリッドＩＣの製造方法。
  5. 【請求項５】回路基板上に固着され、絶縁皮膜層が表面
    に形成された金属細線にて前記回路基板と接続された第
    １の半導体ベアチップと、 前記第１の半導体ベアチップ上に配設された絶縁体から
    なるスペ−サと、 前記第１の半導体ベアチップ上に少なくとも前記第１の
    半導体ベアチップ上の前記金属細線の最大高さ部分まで
    覆うように吐出された絶縁樹脂と、 前記絶縁樹脂の上に置かれ、金属細線にて前記回路基板
    と回路接続した第２の半導体ベアチップと、 を備え、 前記第１、第２の半導体ベアチップと回路接続用の前記
    金属細線の全体を絶縁樹脂で封止して成ることを特徴と
    するハイブリッドＩＣ。
JP6246761A 1994-09-16 1994-09-16 ハイブリッドｉｃ及びその製造方法 Expired - Fee Related JP2707979B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6246761A JP2707979B2 (ja) 1994-09-16 1994-09-16 ハイブリッドｉｃ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6246761A JP2707979B2 (ja) 1994-09-16 1994-09-16 ハイブリッドｉｃ及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0888316A JPH0888316A (ja) 1996-04-02
JP2707979B2 true JP2707979B2 (ja) 1998-02-04

Family

ID=17153274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6246761A Expired - Fee Related JP2707979B2 (ja) 1994-09-16 1994-09-16 ハイブリッドｉｃ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2707979B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3662461B2 (ja) 1999-02-17 2005-06-22 シャープ株式会社 半導体装置、およびその製造方法
JP4501279B2 (ja) * 2000-12-27 2010-07-14 ソニー株式会社 集積型電子部品及びその集積方法
JP4817543B2 (ja) * 2001-07-02 2011-11-16 富士通セミコンダクター株式会社 積層型マルチチップ半導体装置
JP2003218316A (ja) * 2002-01-10 2003-07-31 Ficta Technology Inc マルチチップパッケージ構造及び製造方法
JP4206779B2 (ja) * 2002-02-25 2009-01-14 セイコーエプソン株式会社 半導体装置の製造方法
JP3576540B2 (ja) * 2002-08-19 2004-10-13 沖電気工業株式会社 マルチチップパッケージ
JP2004158747A (ja) * 2002-11-08 2004-06-03 Sumitomo Bakelite Co Ltd 半導体装置の製造方法
JP3693057B2 (ja) * 2003-07-04 2005-09-07 セイコーエプソン株式会社 半導体装置の製造方法
JP2006040983A (ja) * 2004-07-23 2006-02-09 Akita Denshi Systems:Kk 半導体装置の製造方法
JP4896010B2 (ja) * 2005-03-31 2012-03-14 スパンション エルエルシー 積層型半導体装置及びその製造方法
US8586413B2 (en) * 2005-05-04 2013-11-19 Spansion Llc Multi-chip module having a support structure and method of manufacture
CN100570871C (zh) 2005-08-24 2009-12-16 富士通微电子株式会社 半导体器件及其制造方法
JP2008159820A (ja) 2006-12-22 2008-07-10 Tdk Corp 電子部品の一括実装方法、及び電子部品内蔵基板の製造方法
JP2008159819A (ja) 2006-12-22 2008-07-10 Tdk Corp 電子部品の実装方法、電子部品内蔵基板の製造方法、及び電子部品内蔵基板
JP4823089B2 (ja) * 2007-01-31 2011-11-24 株式会社東芝 積層型半導体装置の製造方法
CN106463479A (zh) * 2013-12-27 2017-02-22 汉高知识产权控股有限责任公司 在电子产品中芯片接合的方法
EP3471135A4 (en) 2016-06-08 2019-05-01 Fuji Corporation CIRCUIT FORMING METHOD

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6196558U (ja) * 1984-11-29 1986-06-21
JPS62126661A (ja) * 1985-11-27 1987-06-08 Nec Corp 混成集積回路装置

Also Published As

Publication number Publication date
JPH0888316A (ja) 1996-04-02

Similar Documents

Publication Publication Date Title
JP2707979B2 (ja) ハイブリッドｉｃ及びその製造方法
US5841192A (en) Injection molded ball grid array casing
US8994195B2 (en) Microelectronic assembly with impedance controlled wirebond and conductive reference element
US8729690B2 (en) Assembly having stacked die mounted on substrate
JP4808408B2 (ja) マルチチップパッケージ、これに使われる半導体装置及びその製造方法
JP4505983B2 (ja) 半導体装置
JP4501279B2 (ja) 集積型電子部品及びその集積方法
JP5840479B2 (ja) 半導体装置およびその製造方法
US20030062541A1 (en) High-frequency chip packages
US20100155126A1 (en) Fine wiring package and method of manufacturing the same
US20080128880A1 (en) Die stacking using insulated wire bonds
KR20040047902A (ko) 반도체 장치 및 그 제조방법
TW201230286A (en) Semiconductor device and method for manufacturing same
KR100744146B1 (ko) 연성 접속판을 이용하여 배선 기판과 칩을 연결하는 반도체패키지
JP2000101016A (ja) 半導体集積回路装置
US6853060B1 (en) Semiconductor package using a printed circuit board and a method of manufacturing the same
JP2010093292A (ja) 回路装置
US20080128879A1 (en) Film-on-wire bond semiconductor device
JP2008078164A (ja) 半導体装置とその製造方法
JP4467540B2 (ja) 回路装置
JPH06334113A (ja) マルチチップモジュール
US6686221B1 (en) Method for forming packaged semiconductor device having stacked die
TWI286456B (en) Multi-layer circuit board integrated with electronic elements and method for fabricating the same
JP2001168264A (ja) 電子回路モジュール及びその製造方法
KR20240041242A (ko) 접착층이 구비된 패키지 구조 및 그 패키징 방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970218

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970916

LAPS Cancellation because of no payment of annual fees