KR20240041242A - 접착층이 구비된 패키지 구조 및 그 패키징 방법 - Google Patents

접착층이 구비된 패키지 구조 및 그 패키징 방법 Download PDF

Info

Publication number
KR20240041242A
KR20240041242A KR1020230122296A KR20230122296A KR20240041242A KR 20240041242 A KR20240041242 A KR 20240041242A KR 1020230122296 A KR1020230122296 A KR 1020230122296A KR 20230122296 A KR20230122296 A KR 20230122296A KR 20240041242 A KR20240041242 A KR 20240041242A
Authority
KR
South Korea
Prior art keywords
adhesive layer
connection
redistribution circuit
electronic device
bumps
Prior art date
Application number
KR1020230122296A
Other languages
English (en)
Inventor
위-중 황
신-옌 차이
파-중 천
정-판 린
천-위 왕
Original Assignee
칩본드 테크놀러지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칩본드 테크놀러지 코포레이션 filed Critical 칩본드 테크놀러지 코포레이션
Publication of KR20240041242A publication Critical patent/KR20240041242A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27515—Curing and solidification, e.g. of a photosensitive layer material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H01L2224/2784—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8303—Reshaping the layer connector in the bonding apparatus, e.g. flattening the layer connector
    • H01L2224/83047—Reshaping the layer connector in the bonding apparatus, e.g. flattening the layer connector by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

접착층이 구비된 패키지 구조에 있어서, 제1 재배선 회로층, 접착층 및 제1 전자 소자를 포함하고, 상기 제1 재배선 회로층은 제1 상부 표면 및 제1 하부 표면이 구비되고, 상기 제1 상부 표면은 복수의 상부 범프가 구비되고, 상기 제1 하부 표면은 복수의 접속 패드가 구비되고, 상기 접착층은 상기 제1 재배선 회로층의 상기 제1 상부 표면에 위치하고, 또한 상기 접착층은 상기 복수의 범프를 둘러싸고, 상기 제1 전자 소자는 상기 접착층 상에 설치되고, 상기 제1 전자 소자는 제1 활성면 및 복수의 접속 부재가 구비되고, 상기 복수의 접속 부재는 상기 제1 활성면 상에 노출되고, 상기 제1 활성면은 상기 제1 상부 표면을 향하고, 또한 각 상기 접속 부재는 각 상기 상부 범프에 연결되고, 상기 접착층의 2개의 접착면은 상기 제1 상부 표면 및 상기 제1 활성면에 각각 접착된다.

Description

접착층이 구비된 패키지 구조 및 그 패키징 방법{Package structure and method of manufacturing the same}
본 발명은 패키지 구조 및 그 패키징 방법에 관한 것으로, 특히 접착층이 구비된 패키지 구조 및 그 패키징 방법에 관한 것이다.
현재 반도체 패키징은 반도체 칩의 신호 전파 속도와 전력 밀도를 높이기 위해 고밀도 구조로 발전하고 있고, 일반적인 패키지 구조는 실리콘 관통 비아(TSV)을 통해 서로 다른 다이가 수직으로 적층될 수 있게 하고 실리콘 관통 비아의 금속에 의해 신호를 전달하거나, 또는 재배선 회로층(RDL)을 통해 서로 다른 다이가 동일한 패키지 구조에 설치될 수 있게 한다. 다이와 재배선 회로층을 열압착할 때, 다이 자체의 응력으로 인해 휘어지기 쉬워 접합 강도에 영향을 미친다. 또한, 다이의 용접 범프와 재분배 회로층의 접합 범프 사이의 위치 편차가 발생하기 쉬워 범프 사이의 접촉 면적이 작아져 접합 강도에 영향을 미친다.
본 발명의 주요 목적은 접착층을 통해 재배선 회로층 및 전자 소자를 접착함으로써, 2개의 소자 사이의 접합 강도를 크게 향상시켜, 보다 복잡한 패키지 구조를 완성할 수 있는 것이다.
본 발명의 접착층이 구비된 패키지 구조는, 제1 재배선 회로층, 접착층 및 제1 전자 소자를 포함하고, 상기 제1 재배선 회로층은 제1 상부 표면 및 제1 하부 표면이 구비되고, 상기 제1 상부 표면은 복수의 상부 범프가 구비되고, 상기 제1 하부 표면은 복수의 접속 패드가 구비되고, 상기 접착층은 상기 제1 재배선 회로층의 상기 제1 상부 표면에 위치하고, 또한 상기 접착층은 상기 복수의 범프를 둘러싸고, 상기 제1 전자 소자는 상기 접착층 상에 설치되고, 상기 제1 전자 소자는 제1 활성면 및 복수의 접속 부재가 구비되고, 상기 복수의 접속 부재는 상기 제1 활성면 상에 노출되고, 상기 제1 활성면은 상기 제1 상부 표면을 향하고, 또한 각 상기 접속 부재는 각 상기 상부 범프에 연결되고, 상기 접착층의 2개의 접착면은 상기 제1 상부 표면 및 상기 제1 활성면에 각각 접착된다.
본 발명의 접착층이 구비된 패키지 구조의 패키징 방법은 제1 재배선 회로층을 제공하되, 상기 제1 재배선 회로층은 제1 상부 표면 및 제1 하부 표면이 구비되고, 상기 제1 상부 표면은 복수의 상부 범프가 구비되고, 상기 제1 하부 표면은 복수의 접속 패드가 구비되는 단계; 상기 제1 재배선 회로층 상에 접착층을 형성하되, 상기 접착층은 상기 제1 재배선 회로층의 상기 제1 상부 표면에 위치하고, 또한 상기 접착층은 상기 복수의 범프를 둘러싸는 단계; 상기 복수의 범프가 상기 접착층에 노출되도록 상기 접착층을 평탄화하는 단계; 제1 전자 소자를 상기 접착층 상에 설치하되, 상기 제1 전자 소자는 제1 활성면 및 복수의 접속 부재가 구비되고, 상기 복수의 접속 부재는 상기 제1 활성면 상에 노출되고, 상기 제1 활성면은 상기 제1 상부 표면을 향하는 단계; 및 각 상기 접속 부재가 각 상기 상부 범프에 연결되도록 상기 제1 전자 소자 및 상기 제1 재배선 회로층을 열압착하고, 상기 접착층의 2개의 접착면은 열압착 동안 상기 제1 상부 표면 및 상기 제1 활성면에 각각 접착되는 단계;를 포함한다.
본 발명은 상기 접착층을 통해 상기 제1 재배선 회로층 및 상기 제1 전자 소자를 접착함으로써, 상기 제1 재배선 회로층과 상기 제1 전자 소자 사이의 접합 강도를 크게 향상시킬 수 있으므로, 상기 패키지 구조를 더 복잡하고 콤팩트하게 설계할 수 있어, 신호 전송 속도 및 전력 밀도를 향상시킬 수 있다.
도 1은 본 발명의 실시예 1의 패키지 구조의 단면도이다.
도 2는 본 발명의 실시예 2의 패키지 구조의 단면도이다.
도 3은 본 발명의 실시예 3의 패키지 구조의 단면도이다.
도 4는 본 발명의 실시예 4의 패키지 구조의 단면도이다.
도 5a는 본 발명의 상기 실시예 1의 상기 패키지 구조의 패키징 방법의 흐름도이다.
도 5b는 본 발명의 상기 실시예 1의 상기 패키지 구조의 패키징 방법의 흐름도이다.
도 5c는 본 발명의 상기 실시예 1의 상기 패키지 구조의 패키징 방법의 흐름도이다.
도 6a는 본 발명의 상기 실시예 3의 상기 패키지 구조의 패키징 방법의 흐름도이다.
도 6b는 본 발명의 상기 실시예 3의 상기 패키지 구조의 패키징 방법의 흐름도이다.
도 6c는 본 발명의 상기 실시예 3의 상기 패키지 구조의 패키징 방법의 흐름도이다.
도 7a는 본 발명의 상기 실시예 4의 상기 패키지 구조의 패키징 방법의 흐름도이다.
도 7b는 본 발명의 상기 실시예 4의 상기 패키지 구조의 패키징 방법의 흐름도이다.
도 7c는 본 발명의 상기 실시예 4의 상기 패키지 구조의 패키징 방법의 흐름도이다.
도 1을 참조하면, 본 발명의 실시예 1의 접착층이 구비된 패키지 구조(100)의 단면도이고, 상기 접착층이 구비된 패키지 구조(100)는 제1 재배선 회로층(110), 접착층(120) 및 제1 전자 소자(130)를 포함한다. 상기 제1 재배선 회로층(110)은 제1 상부 표면(111) 및 제1 하부 표면(112)이 구비되고, 상기 제1 상부 표면(111)은 복수의 상부 범프(111a)가 구비되고, 상기 제1 하부 표면(112)은 복수의 접속 패드(112a)가 구비된다. 그 중, 상기 제1 재배선 회로층(110)은 적어도 하나의 회로층 및 절연층이 더 구비되고, 상기 회로층은 각 상기 상부 범프(111a) 및 각 상기 접속 패드(112a) 사이의 전기적 연결을 제공하기 위한 것이고, 상기 절연층은 상기 복수의 금속층의 적재 및 절연을 제공하기 위한 것이고, 상기 제1 재배선 회로층(110) 내부의 상기 회로층의 실시 형태는 다양하며 본 출원의 주요 기술적 특징이 아니므로 도면에서는 몇 개의 블록으로만 도시하였다.
상기 접착층(120)은 상기 제1 재배선 회로층(110)의 상기 제1 상부 표면(111)에 위치하고, 상기 접착층(120)은 상기 복수의 범프(111a)를 둘러싸고, 본 실시예에서, 상기 접착층(120)은 유기 접착 물질을 경화시켜 형성되는 것으로, 상기 접착층(120)의 열팽창 계수는 후속 고온 공정으로 인해 열팽창이 고르지 않아 휘어지는 문제가 발생하는 것을 방지하도록 상기 제1 재배선 회로층(110)의 상기 절연층과 유사한 것이 바람직하다. 상기 제1 전자 소자(130)는 상기 접착층(120) 상에 설치되고, 상기 제1 전자 소자(130)는 제1 활성면 및 복수의 접속 부재가 구비되고, 상기 복수의 접속 부재는 상기 제1 활성면 상에 노출되고, 상기 제1 활성면은 상기 제1 상부 표면(111)을 향하고, 또한 각 상기 접속 부재는 각 상기 상부 범프(111a)에 연결되고, 상기 접착층(120)의 2개의 접착면은 상기 제1 상부 표면(111) 및 상기 제1 활성면에 각각 접착된다.
도 1을 참조하면, 본 실시예에서, 상기 제1 전자 소자(130)는 제1 밀봉체(131), 제1 다이(132) 및 복수의 제1 용접 범프(133)가 구비되고, 상기 복수의 제1 용접 범프(133)는 상기 제1 다이(132) 상에 위치하고, 상기 제1 밀봉체(131)는 상기 제1 다이(132) 및 상기 복수의 제1 용접 범프(133)를 둘러싸고, 상기 제1 밀봉체(131)의 제1 노출 표면(131a)은 각 상기 제1 용접 범프(133)의 제1 연결면(133a)을 노출시킨다. 그 중, 상기 제1 밀봉체(131)의 상기 제1 노출 표면(131a)은 바로 상기 제1 전자 소자(130)의 상기 제1 활성면이고, 상기 복수의 제1 용접 범프(133)는 바로 상기 제1 전자 소자(130)의 상기 복수의 접속 부재이다. 본 실시예에서, 상기 제1 밀봉체(131)는 캡슐화 에폭시 수지(Epoxy Molding Compound, EMC)이고, 상기 복수의 제1 용접 범프(133)은 금속 합금 또는 단일 금속이다.
본 실시예에서 상기 제1 전자 소자(130)의 각 상기 제1 용접 범프(133)는 열압착을 통해 상기 제1 재배선 회로층(110)의 각 상기 상부 범프(111a)와 공정 연결되고, 열압착의 가열 온도는 상기 접착층(120)을 다시 융화시켜 상기 제1 전자 소자(130)의 상기 제1 노출 표면(131a) 및 상기 제1 재배선 회로층(110)의 상기 제1 상부 표면(111)을 접착시키고, 상기 접착층(120)은 열압착이 완료된 후 냉각되어 경화되고, 열압착 가열을 통해 상기 접착층(120)의 용매가 휘발되어 경도가 높아질 수 있다. 본 실시예는 상기 접착층(120)을 통해 상기 제1 전자 소자(130) 및 상기 제1 재배선 회로층(110)을 접착시킴으로써 2개의 소자 사이가 금속 범프의 공정 연결을 통해 서로 연결되도록 할 뿐만 아니라 2개의 소자 사이의 접합 강도가 크게 향상되도록 하여, 열압착 공정에서 상기 제1 전자 소자(130)가 휘어지는 것을 방지함으로써 상기 접착층이 구비된 패키지 구조(100)를 보다 복잡하게 설계할 수 있다.
다시 도 1을 참조하면, 상기 접착층이 구비된 패키지 구조(100)는 복수의 접속 소자(140)를 더 포함하고, 상기 복수의 접속 소자(140)는 상기 제1 재배선 회로층(110)의 상기 제1 하부 표면(112)에 위치하고, 또한 각 상기 접속 소자(140)는 각 상기 접속 패드(112a)에 연결된다. 상기 복수의 접속 소자(140)를 통해 상기 접착층이 구비된 패키지 구조(100)는 회로 기판 또는 연성 회로 기판과 같은 다른 전자 소자와 서로 연결되어 신호를 전달할 수 있다. 본 실시예에서, 상기 복수의 접속 소자(140)는 용접 볼이고, 다른 실시예에서, 상기 복수의 접속 소자(140)는 용접 범프, 이방성 전도성 필름(ACF) 또는 와이어 본딩(Wire bonding)일 수도 있다.
도 1을 참조하면, 실시예 1에서, 상기 제1 밀봉체(131)는 2개의 상기 제1 다이(132)가 구비되고, 다른 실시예에서, 상기 제1 밀봉체(131)는 단지 하나의 제1 다이(132) 또는 복수의 제1 다이(132)가 구비되고, 상기 제1 다이(132)의 수는 본 출원에 의해 제한되지 않는다. 또는, 도 2를 참조하면, 본 발명의 실시예 2이고, 실시예 1과의 차이점은 상기 제1 재배선 회로층(110) 상에 2개의 상기 제1 전자 소자(130)가 구비되는 것이고, 상기 2개의 제1 전자 소자(130)는 각각 CPU칩 및 메모리 칩일 수 있고, 상기 2개의 전자 소자(130)는 상기 제1 재배선 회로층(110)에 의해 서로 전기적으로 연결되거나 상기 제1 재배선 회로층(110)의 상기 제1 하부 표면(112)에 위치한 상기 복수의 접속 소자(140)에 접속됨으로써, SiP(System in Package) 구조를 구현할 수 있다.
도 3을 참조하면, 본 발명의 실시예 3이고, 실시예 1과의 차이점은 상기 제1 전자 소자(130)는 제2 재배선 회로층(134)이 더 구비되는 것이고, 상기 제2 재배선 회로층(134)은 제2 하부 표면(134a) 및 제2 상부 표면(134b)이 구비되고, 상기 제2 하부 표면(134a)의 복수의 하부 재배선 접속 패드(134c)는 상기 복수의 범프(111a)에 연결되고, 상기 제2 상부 표면(134b)의 복수의 상부 재배선 접속 패드(134d)는 상기 복수의 제1 용접 범프(133)에 연결된다. 본 실시예에서, 상기 제2 하부 표면(134a)은 바로 상기 제1 전자 소자(130)의 상기 제1 활성면이고, 상기 복수의 하부 재배선 접속 패드(134c)는 바로 상기 제1 전자 소자(130)의 상기 복수의 접속 부재이다. 상기 제2 재배선 회로층(134)의 설치를 통해, 각 상기 하부 재배선 접속 패드(134c)와 각 상기 상부 범프(111a) 사이의 접촉 면적을 증가시켜, 제1 전자 소자(130)와 상기 제1 재배선 회로층(110) 사이의 회로 레이아웃을 보다 유연하게 할 수 있다. 또한, 바람직하게는, 상기 제2 재배선 회로층(134)도 지지 및 절연을 제공하기 위한 절연체가 구비되고, 상기 절연체도 유기 접착 물질 또는 상기 접착층(120)과 유사한 열팽창 계수를 갖는 유기 폴리머로 제조되고, 마찬가지로 상기 제2 재배선 회로층(134)과 상기 접착층(120)이 열압착 시 열팽창 계수의 차이로 인해 박리되는 것을 방지할 수 있다.
도 4를 참조하면, 본 발명의 실시예 4이고, 실시예 3과의 차이점은 제2 전자 소자(150) 및 제3 재배선 회로층(160)을 더 포함하는 것이고, 상기 제2 전자 소자(150)는 제2 밀봉체(151), 제2 다이(152) 및 복수의 제2 용접 범프(153)가 구비되고, 상기 제2 다이(152)는 하부 접속면(152a) 및 상부 접속면(152b)이 구비되고, 상기 복수의 제2 용접 범프(153)의 양단은 상기 하부 접속면(152a) 및 상기 제3 재배선 회로층(160)의 복수의 상부 접속 패드(161)에 각각 연결되고, 상기 제2 밀봉체(151)는 상기 제2 다이(152) 및 상기 제2 용접 범프(153)를 둘러싸고, 상기 제2 다이(152)의 상기 상부 접속면(152b) 및 상기 제2 용접 범프(153)의 제2 연결면(153a)은 상기 제2 밀봉체(151) 밖으로 노출되고, 상기 제2 다이(152)의 상기 상부 접속면(152b)은 상기 제1 재배선 회로층(110)의 상기 복수의 접속 패드(112a)에 연결된다. 본 실시예에서, 상기 복수의 접속 소자(140)는 상기 제3 재배선 회로층(160)의 복수의 하부 접속 패드(162)에 연결되어, 상기 제1 전자 소자(130) 및 상기 제2 전자 소자(150)가 상기 복수의 접속 소자(140)를 통해 외부로 신호를 전달하도록 한다.
본 발명은 상기 접착층(120)을 통해 상기 제1 재배선 회로층(110) 및 상기 제1 전자 소자(130)를 접착함으로써, 상기 제1 재배선 회로층(110) 및 상기 제1 전자 소자(130) 사이의 접합 강도를 크게 향상시킬 수 있어, 상기 접착층이 구비된 패키지 구조(100)를 더 복잡하고 콤팩트하게 설계하여, 신호 전송 속도 및 전력 밀도를 향상시킬 수 있다.
도 5a, 도 5b, 및 도 5c를 참조하면, 본 발명의 실시예 1의 상기 접착층이 구비된 패키지 구조(100)의 제조 공정이고, 먼저 도 5a를 참조하면, 제1 재배선 회로층(110)을 제공하되, 상기 제1 재배선 회로층(110)은 제1 접착제(t1)를 통해 제1 캐리어 기판(s1) 상에 설치되고, 상기 제1 재배선 회로층(110)은 제1 상부 표면(111) 및 제1 하부 표면(112)이 구비되고, 상기 제1 상부 표면(111)은 복수의 상부 범프(111a)가 구비되고, 상기 제1 하부 표면(112)은 복수의 접속 패드(112a)가 구비된다. 이어서, 상기 제1 재배선 회로층(110) 상에 접착층(120)을 형성하되, 상기 접착층(120)은 상기 제1 재배선 회로층(110)의 상기 제1 상부 표면(111)에 위치하고, 상기 접착층(120)은 상기 복수의 범프(111a)를 둘러싼다. 본 실시예에서, 상기 접착층(120)을 형성하는 단계는, 상기 제1 재배선 회로층(110) 상에 유기 접착 물질을 도포하는 단계; 및 상기 유기 접착 물질을 가열하고 냉각시켜 상기 접착층(120)으로 경화시키는 단계;를 포함한다. 마지막으로, 상기 접착층(120)을 평탄화하되, 상기 복수의 범프(111a)를 상기 접착층(120) 상에 노출시키고, 바람직하게는, 본 실시예는 플라이 커팅(Fly-cut) 공정으로 경화된 상기 접착층(120)을 절단한다.
도 5b를 참조하면, 실시예 1의 상기 제1 전자 소자(130)의 제조방법은 먼저 제2 접착제(t2)를 통해 복수의 제1 다이(132)를 제2 캐리어 기판(s2) 상에 설치하고, 상기 복수의 제1 다이(132) 상에 복수의 제1 용접 범프(133)를 형성한다. 이어서, 제1 밀봉체(131)를 형성하여 상기 제1 다이(132) 및 상기 복수의 제1 용접 범프(133)를 피복한다. 마지막으로, 상기 제1 밀봉체(131)를 평탄화하여 제1 노출 표면(131a)을 형성하고, 상기 제1 노출 표면(131a)은 각 상기 제1 용접 범프(133)의 제1 연결면(133a)을 노출시키고, 상기 제1 노출 표면(131a)은 바로 상기 제1 전자 소자(130)의 상기 제1 활성면이고, 상기 복수의 제1 용접 범프(133)는 바로 상기 제1 전자 소자(130)의 상기 복수의 접속 부재이다.
도 5a 및 도 5b의 공정이 완료된 후, 도 5c를 참조하면, 상기 제1 밀봉체(131)의 상기 제1 노출 표면(131a) 및 각 상기 제1 용접 범프(133)의 상기 제1 연결면(133a)이 상기 제1 상부 표면(111)을 향하도록 상기 제1 전자 소자(130)를 상기 접착층(120) 상에 뒤집어 놓은 후, 각 상기 제1 용접 범프(133)가 각 상기 상부 범프(111a)와 공정 연결되도록 상기 제1 전자 소자(130) 및 상기 제1 재배선 회로층(110)을 열압착한다. 그 중, 상기 접착층(120)은 열압착 고온에서 다시 융화되어 상기 접착층(120)의 2개의 접착면이 열압착 동안 상기 제1 상부 표면(111) 및 상기 제1 노출 표면(131a)에 각각 접착되게 하고, 열압착이 완료되면 상기 접착층(120)은 다시 냉각 및 경화되어 성형된다.
또한, 상기 접착층(120)을 형성하는 상기 유기 접착 물질의 특성에 의해 결정되는데, 상기 열압착 온도가 상기 유기 접착 물질 내부의 용매를 완전히 휘발시키기에 충분하지 않은 경우, 상기 제1 전자 소자(130) 및 상기 제1 재배선 회로층(110)을 열압착한 후 상기 접착층(120)을 다시 승온시켜 나머지 용매를 휘발시키고 다시 냉각하여 최종 경화시키는 단계를 더 포함한다. 마지막으로, 상기 제1 접착제(t1), 상기 제1 캐리어 기판(s1)을 제거하고 상기 제1 재배선 회로층(110)의 상기 제1 하부 표면(112)에 복수의 접속 소자(140)를 설치하여, 각 상기 접속 소자(140)를 각 상기 접속 패드(112a)에 연결한 후, 상기 제2 접착제(t2) 및 상기 제2 캐리어 기판(s2)을 제거하면 상기 접착층이 구비된 패키지 구조(100)의 제조가 완성된다.
도 6a, 도 6b, 및 도 6c를 참조하면, 본 발명의 실시예 3의 상기 접착층이 구비된 패키지 구조(100)의 제조 공정이고, 도 6a의 제조 공정은 실시예 1의 도 5a와 동일하므로 여기서는 설명을 생략한다. 도 6b를 참조하면, 실시예 3의 상기 제1 전자 소자(130)의 제조 방법이고, 먼저 제2 접착제(t2)를 통해 복수의 제1 다이(132)를 제2 캐리어 기판(s2) 상에 설치하되, 각 상기 제1 다이(132) 상에 상기 복수의 제1 용접 범프(133)를 형성하고; 이어서, 제1 밀봉체(131)를 형성하여 상기 제1 다이(132) 및 상기 복수의 제1 용접 범프(133)를 피복하고; 이어서, 상기 제1 밀봉체(131)를 평탄화하여 제1 노출 표면(131a)을 형성하되, 상기 제1 노출 표면(131a)은 각 상기 제1 용접 범프(133)의 제1 연결면(133a)을 노출시키고; 마지막으로, 상기 제1 노출 표면(131a) 상에 제2 재배선 회로층(134)을 형성하되, 상기 제2 재배선 회로층(134)은 제2 하부 표면(134a) 및 제2 상부 표면(134b)이 구비되고, 상기 제2 상부 표면(134b)의 복수의 상부 재배선 접속 패드(134d)는 상기 복수의 제1 용접 범프(133)에 연결되고, 상기 제2 하부 표면(134a)은 바로 상기 제1 전자 소자(130)의 상기 제1 활성면이고, 상기 제2 하부 표면(134a)의 복수의 하부 재배선 접속 패드(134c)는 바로 상기 제1 전자 소자(130)의 상기 복수의 접속 부재이다.
도 6a 및 도 6b의 공정이 완료된 후, 도 6c를 참조하면, 상기 제2 재배선 회로층(134)의 상기 제2 하부 표면(134a)이 상기 제1 상부 표면(111)을 향하도록 상기 제1 전자 소자(130)를 상기 접착층(120) 상에 뒤집어 놓고, 상기 제2 하부 표면(134a)의 각 상기 하부 재배선 접속 패드(134c)가 각 상기 상부 범프(111a)와 공정 연결되도록 상기 제1 전자 소자(130) 및 상기 제1 재배선 회로층(110)을 열압착하고, 상기 접착층(120)은 열압착 고온에서 다시 융화되어, 상기 접착층(120)의 2개의 접착면이 열압착 동안 상기 제1 상부 표면(111) 및 상기 제2 하부 표면(134a)에 각각 접착되도록 하고, 열압착이 완료되면 상기 접착층(120)은 다시 경화되어 성형된다.
마지막으로, 상기 제1 접착제(t1), 상기 제1 캐리어 기판(s1)을 제거하고 상기 제1 재배선 회로층(110)의 상기 제1 하부 표면(112)에 복수의 접속 소자(140)를 설치하여, 각 상기 접속 소자(140)가 각 상기 접속 패드(112a)에 연결되도록 한 후, 상기 제2 접착제(t2) 및 상기 제2 캐리어 기판(s2)을 제거하면 상기 접착층이 구비된 패키지 구조(100)의 제조가 완성된다.
도 7a, 도 7b, 및 도 7c를 참조하면, 본 발명의 실시예 4의 상기 접착층이 구비된 패키지 구조(100)의 제조 공정이고, 도 7b의 제조 공정은 실시예 3의 도 6b와 동일하므로 여기서는 설명을 생략한다. 도 7a를 참조하면, 먼저 제1 재배선 회로층(110)을 제공하고, 본 실시예에서, 상기 제1 재배선 회로층(110)은 제2 전자 소자(150) 및 제3 재배선 회로층(160) 상에 설치되고, 상기 제2 전자 소자(150)는 제2 밀봉체(151), 제2 다이(152) 및 복수의 제2 용접 범프(153)가 구비되고, 상기 제2 다이(152)는 하부 접속면(152a) 및 상부 접속면(152b)이 구비되고, 상기 복수의 제2 용접 범프(153)의 양단은 상기 하부 접속면(152a) 및 상기 제3 재배선 회로층(160)의 복수의 상부 접속 패드(161)에 각각 연결되고, 상기 제2 밀봉체(151)는 상기 제2 다이(152) 및 상기 제2 용접 범프(153)를 둘러싸고, 상기 제2 다이(152)의 상기 상부 접속면(152b) 및 상기 제2 용접 범프(153)의 제2 연결면(153a)은 상기 제2 밀봉체(151) 밖으로 노출되고, 상기 제2 다이(152)의 상기 상부 접속면(152b)은 상기 제1 재배선 회로층(110)의 상기 복수의 접속 패드(112a)에 연결된다. 상기 제1 재배선 회로층(110), 상기 제2 전자 소자(150) 및 상기 제3 재배선 회로층(160)은 제1 접착제(t1)를 통해 제1 캐리어 기판(s1) 상에 설치된다. 이어서, 상기 제1 재배선 회로층(110) 상에 접착층(120)을 형성하되, 상기 접착층(120)은 상기 제1 재배선 회로층(110)의 상기 제1 상부 표면(111)에 위치하고, 상기 접착층(120)은 상기 복수의 범프(111a)를 둘러싼다. 본 실시예에서, 상기 접착층(120)을 형성하는 단계는, 상기 제1 재배선 회로층(110) 상에 유기 접착 물질을 도포하는 단계; 상기 유기 접착 물질을 가열하고 냉각시켜 상기 접착층(120)으로 경화시키는 단계;를 포함한다. 마지막으로, 상기 접착층(120)을 평탄화하여, 상기 복수의 범프(111a)를 상기 접착층(120)에 노출시키고, 바람직하게는, 본 실시예는 플라이 커팅(Fly-cut) 공정으로 상기 접착층(120)을 절단한다.
도 7a 및 도 7b의 공정이 완료된 후, 도 7c를 참조하면, 상기 제2 재배선 회로층(134)의 상기 제2 하부 표면(134a)이 상기 제1 상부 표면(111)을 향하도록 상기 제1 전자 소자(130)를 상기 접착층(120) 상에 뒤집어 놓고, 상기 제2 하부 표면(134a)의 각 상기 하부 재배선 접속 패드(134c)가 각 상기 상부 범프(111a)와 공정 연결되도록 상기 제1 전자 소자(130) 및 상기 제1 재배선 회로층(110)을 열압착하고, 상기 접착층(120)은 열압착 고온에서 다시 융화되어 상기 접착층(120)의 2개의 접착면이 열압착 동안 상기 제1 상부 표면(111) 및 상기 제2 하부 표면(134a)에 각각 접착되게 하고, 열압착이 완료되면 상기 접착층(120)은 다시 경화되어 성형된다.
마지막으로, 상기 제1 접착제(t1), 상기 제1 캐리어 기판(s1)를 제거하고 상기 제3 재배선 회로층(160)의 복수의 하부 접속 패드(162) 상에 복수의 접속 소자(140)를 설치하여, 각 상기 접속 소자(140)가 각 상기 하부 접속 패드(162)에 연결되도록 한 후, 상기 제2 접착제(t2) 및 상기 제2 캐리어 기판(s2)을 제거하면 상기 접착층이 구비된 패키지 구조(100)의 제조가 완성된다.
본 발명은 상기 제1 재배선 회로층(110) 상에 상기 접착층(120)을 형성하고, 상기 접착층(120)은 상기 제1 전자 소자(130)을 상기 제1 재배선 회로층(110) 상에 열압착 시 고온에서 융화되어 상기 제1 전자 소자(130) 및 상기 제1 재배선 회로층(110)을 접착함으로써 접합 강도를 크게 향상시켜, 상기 접착층이 구비된 패키지 구조(100)가 밀도가 더 높고, 보다 복잡한 구조로 설계되게 할 수 있다.
본 발명의 보호범위는 특허청구범위를 기준으로 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 취지와 범위를 벗어나지 않으면서 행한 모든 변경 또는 수정은 모두 본 발명의 보호범위에 속한다.

Claims (16)

  1. 제1 재배선 회로층, 접착층 및 제1 전자 소자를 포함하고,
    상기 제1 재배선 회로층은 제1 상부 표면 및 제1 하부 표면이 구비되고, 상기 제1 상부 표면은 복수의 상부 범프가 구비되고, 상기 제1 하부 표면은 복수의 접속 패드가 구비되고,
    상기 접착층은 상기 제1 재배선 회로층의 상기 제1 상부 표면에 위치하고, 또한 상기 접착층은 상기 복수의 범프를 둘러싸고,
    상기 제1 전자 소자는 상기 접착층 상에 설치되고, 상기 제1 전자 소자는 제1 활성면 및 복수의 접속 부재가 구비되고, 상기 복수의 접속 부재는 상기 제1 활성면 상에 노출되고, 상기 제1 활성면은 상기 제1 상부 표면을 향하고, 또한 각 상기 접속 부재는 각 상기 상부 범프에 연결되고, 상기 접착층의 2개의 접착면은 상기 제1 상부 표면 및 상기 제1 활성면에 각각 접착되는,
    접착층이 구비된 패키지 구조.
  2. 제1항에 있어서,
    상기 접착층은 유기 접착 물질을 경화시켜 형성되는 것인, 접착층이 구비된 패키지 구조.
  3. 제1항에 있어서,
    복수의 접속 소자를 포함하고, 상기 복수의 접속 소자는 상기 제1 재배선 회로층의 상기 제1 하부 표면에 위치하고, 또한 각 상기 접속 소자는 각 상기 접속 패드에 연결되는, 접착층이 구비된 패키지 구조.
  4. 제1항에 있어서,
    상기 제1 전자 소자는 제1 밀봉체, 제1 다이 및 복수의 제1 용접 범프가 구비되고, 상기 복수의 제1 용접 범프는 상기 제1 다이 상에 위치하고, 상기 제1 밀봉체는 상기 제1 다이 및 상기 복수의 제1 용접 범프를 둘러싸고, 상기 제1 밀봉체의 제1 노출 표면은 각 상기 제1 용접 범프의 제1 연결면을 노출시키고, 상기 제1 노출 표면은 바로 상기 제1 전자 소자의 상기 제1 활성면이고, 상기 복수의 제1 용접 범프는 바로 상기 제1 전자 소자의 상기 복수의 접속 부재인, 접착층이 구비된 패키지 구조.
  5. 제4항에 있어서,
    상기 제1 전자 소자는 제2 재배선 회로층이 구비되고, 상기 제2 재배선 회로층은 제2 하부 표면 및 제2 상부 표면이 구비되고, 상기 제2 하부 표면의 복수의 하부 재배선 접속 패드는 상기 복수의 범프에 연결되고, 상기 제2 상부 표면의 복수의 상부 재배선 접속 패드는 상기 복수의 제1 용접 범프에 연결되고, 상기 제2 하부 표면은 바로 상기 제1 전자 소자의 상기 제1 활성면이고, 상기 복수의 하부 재배선 접속 패드는 바로 상기 제1 전자 소자의 상기 복수의 접속 부재인, 접착층이 구비된 패키지 구조.
  6. 제5항에 있어서,
    제2 전자 소자 및 제3 재배선 회로층을 포함하고, 상기 제2 전자 소자는 제2 밀봉체, 제2 다이 및 복수의 제2 용접 범프가 구비되고, 상기 제2 다이는 하부 접속면 및 상부 접속면이 구비되고, 상기 복수의 제2 용접 범프의 양단은 상기 하부 접속면 및 상기 제3 재배선 회로층의 복수의 상부 접속 패드에 각각 연결되고, 상기 제2 밀봉체는 상기 제2 다이 및 상기 제2 용접 범프를 둘러싸고, 상기 제2 다이의 상기 상부 접속면 및 상기 제2 용접 범프의 제2 연결면은 상기 제2 밀봉체 밖으로 노출되고, 상기 제2 다이의 상기 상부 접속면은 상기 제1 재배선 회로층의 상기 복수의 접속 패드에 연결되는, 접착층이 구비된 패키지 구조.
  7. 제6항에 있어서,
    복수의 접속 소자를 포함하고, 상기 복수의 접속 소자는 제3 재배선 회로층의 복수의 하부 접속 패드에 연결되는, 접착층이 구비된 패키지 구조.
  8. 접착층이 구비된 패키지 구조의 패키징 방법에 있어서,
    제1 재배선 회로층을 제공하되, 상기 제1 재배선 회로층은 제1 상부 표면 및 제1 하부 표면이 구비되고, 상기 제1 상부 표면은 복수의 상부 범프가 구비되고, 상기 제1 하부 표면은 복수의 접속 패드가 구비되는 단계;
    상기 제1 재배선 회로층 상에 접착층을 형성하되, 상기 접착층은 상기 제1 재배선 회로층의 상기 제1 상부 표면에 위치하고, 또한 상기 접착층은 상기 복수의 범프를 둘러싸는 단계;
    상기 복수의 범프가 상기 접착층에 노출되도록 상기 접착층을 평탄화하는 단계;
    제1 전자 소자를 상기 접착층 상에 설치하되, 상기 제1 전자 소자는 제1 활성면 및 복수의 접속 부재가 구비되고, 상기 복수의 접속 부재는 상기 제1 활성면 상에 노출되고, 상기 제1 활성면은 상기 제1 상부 표면을 향하는 단계; 및
    각 상기 접속 부재가 각 상기 상부 범프에 연결되도록 상기 제1 전자 소자 및 상기 제1 재배선 회로층을 열압착하고, 상기 접착층의 2개의 접착면은 열압착 동안 상기 제1 상부 표면 및 상기 제1 활성면에 각각 접착되는 단계;
    를 포함하는 접착층이 구비된 패키지 구조의 패키징 방법.
  9. 제8항에 있어서,
    상기 제1 재배선 회로층 상에 상기 접착층을 형성하는 단계는, 상기 제1 재배선 회로층 상에 유기 접착 물질을 도포하는 단계; 상기 유기 접착 물질을 가열하고 냉각시켜 상기 접착층으로 경화시키는 단계;를 포함하는, 접착층이 구비된 패키지 구조의 패키징 방법.
  10. 제8항에 있어서,
    상기 접착층을 평탄화하는 단계는 플라이 커팅(Fly-cut) 공정으로 상기 접착층을 절단하는, 접착층이 구비된 패키지 구조의 패키징 방법.
  11. 제8항에 있어서,
    상기 제1 전자 소자 및 상기 제1 재배선 회로층을 열압착한 후 상기 접착층을 다시 승온 및 냉각시켜 최종 경화를 완료하는 단계를 더 포함하는, 접착층이 구비된 패키지 구조의 패키징 방법.
  12. 제8항에 있어서,
    복수의 접속 소자를 상기 제1 재배선 회로층의 상기 제1 하부 표면에 설치하고, 또한 각 상기 접속 소자를 각 상기 접속 패드에 연결하는 단계를 포함하는, 접착층이 구비된 패키지 구조의 패키징 방법.
  13. 제8항에 있어서,
    상기 제1 전자 소자의 제조 방법은 제1 다이 상에 복수의 제1 용접 범프를 형성하고; 제1 밀봉체를 형성하여 상기 제1 다이 및 상기 복수의 제1 용접 범프를 피복하고; 상기 제1 밀봉체를 평탄화하여 제1 노출 표면을 형성하되, 상기 제1 노출 표면은 각 상기 제1 용접 범프의 제1 연결면을 노출시키고, 상기 제1 노출 표면은 바로 상기 제1 전자 소자의 상기 제1 활성면이고, 상기 복수의 제1 용접 범프는 바로 상기 제1 전자 소자의 상기 복수의 접속 부재인, 접착층이 구비된 패키지 구조의 패키징 방법.
  14. 제8항에 있어서,
    상기 제1 전자 소자의 제조 방법은,
    제1 다이 상에 복수의 제1 용접 범프를 형성하고; 제1 밀봉체를 형성하여 상기 제1 다이 및 상기 복수의 제1 용접 범프를 피복하고; 상기 제1 밀봉체를 평탄화하여 제1 노출 표면을 형성하되, 상기 제1 노출 표면은 각 상기 제1 용접 범프의 제1 연결면을 노출시키고; 제2 재배선 회로층을 상기 제1 노출 표면 상에 형성하되, 상기 제2 재배선 회로층은 제2 하부 표면 및 제2 상부 표면이 구비되고, 상기 제2 상부 표면의 복수의 상부 재배선 접속 패드는 상기 복수의 제1 용접 범프에 연결되고, 상기 제2 하부 표면은 바로 상기 제1 전자 소자의 상기 제1 활성면이고, 상기 제2 하부 표면의 복수의 하부 재배선 접속 패드는 바로 상기 제1 전자 소자의 상기 복수의 접속 부재이고, 상기 제1 전자 소자 및 상기 제1 재배선 회로층을 열압착 시, 상기 제2 하부 표면의 복수의 하부 재배선 접속 패드는 상기 복수의 범프에 연결되는, 접착층이 구비된 패키지 구조의 패키징 방법.
  15. 제14항에 있어서,
    상기 제1 재배선 회로층은 제2 전자 소자 및 제3 재배선 회로층 상에 설치되고, 상기 제2 전자 소자는 제2 밀봉체, 제2 다이 및 복수의 제2 용접 범프가 구비되고, 상기 제2 다이는 하부 접속면 및 상부 접속면이 구비되고, 상기 복수의 제2 용접 범프의 양단은 상기 하부 접속면 및 상기 제3 재배선 회로층의 복수의 상부 접속 패드에 각각 연결되고, 상기 제2 밀봉체는 상기 제2 다이 및 상기 제2 용접 범프를 둘러싸고, 상기 제2 다이의 상기 상부 접속면 및 상기 제2 용접 범프의 제2 연결면은 상기 제2 밀봉체 밖으로 노출되고, 상기 제2 다이의 상기 상부 접속면은 상기 제1 재배선 회로층의 상기 복수의 접속 패드에 연결되는, 접착층이 구비된 패키지 구조의 패키징 방법.
  16. 제15항에 있어서,
    각 상기 접속 소자가 각 상기 하부 접속 패드에 연결되도록 복수의 접속 소자를 상기 제3 재배선 회로층의 복수의 하부 접속 패드 상에 설치하는 단계를 포함하는, 접착층이 구비된 패키지 구조의 패키징 방법.
KR1020230122296A 2022-09-22 2023-09-14 접착층이 구비된 패키지 구조 및 그 패키징 방법 KR20240041242A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW111135998A TWI823582B (zh) 2022-09-22 2022-09-22 具黏合層之封裝結構及其封裝方法
TW111135998 2022-09-22

Publications (1)

Publication Number Publication Date
KR20240041242A true KR20240041242A (ko) 2024-03-29

Family

ID=89722801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230122296A KR20240041242A (ko) 2022-09-22 2023-09-14 접착층이 구비된 패키지 구조 및 그 패키징 방법

Country Status (5)

Country Link
US (1) US20240105664A1 (ko)
JP (1) JP2024046616A (ko)
KR (1) KR20240041242A (ko)
CN (1) CN117747556A (ko)
TW (1) TWI823582B (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9922845B1 (en) * 2016-11-03 2018-03-20 Micron Technology, Inc. Semiconductor package and fabrication method thereof
TW202133363A (zh) * 2020-02-27 2021-09-01 力成科技股份有限公司 嵌入式半導體封裝結構及其封裝方法

Also Published As

Publication number Publication date
CN117747556A (zh) 2024-03-22
US20240105664A1 (en) 2024-03-28
JP2024046616A (ja) 2024-04-03
TWI823582B (zh) 2023-11-21

Similar Documents

Publication Publication Date Title
US10490539B2 (en) Package on-package structure including a thermal isolation material and method of forming the same
US9059010B2 (en) Semiconductor device and method of forming the same
US6372549B2 (en) Semiconductor package and semiconductor package fabrication method
US6555917B1 (en) Semiconductor package having stacked semiconductor chips and method of making the same
CN103077933B (zh) 三维的芯片到晶圆级集成
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US8735222B2 (en) Semiconductor device and method of manufacturing the same
JP4023159B2 (ja) 半導体装置の製造方法及び積層半導体装置の製造方法
US8409930B2 (en) Semiconductor device manufacturing method
US20140295620A1 (en) Method of manufacturing semiconductor device having plural semiconductor chips stacked one another
US20130069218A1 (en) High density package interconnect with copper heat spreader and method of making the same
US20080128880A1 (en) Die stacking using insulated wire bonds
KR20090039411A (ko) 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법
TW200913222A (en) Multi layer low cost cavity substrate fabrication for PoP packages
US20110316172A1 (en) Semiconductor package and manufacturing method thereof
US7071576B2 (en) Semiconductor device and method of manufacturing the same
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
TWI688067B (zh) 半導體裝置及其製造方法
JP2011243724A (ja) 半導体装置およびその製造方法
KR20240041242A (ko) 접착층이 구비된 패키지 구조 및 그 패키징 방법
KR101607989B1 (ko) 패키지 온 패키지 및 이의 제조 방법
CN113990815A (zh) 一种硅基微模组塑封结构及其制备方法
TW202414705A (zh) 具黏合層之封裝結構及其封裝方法
KR100425766B1 (ko) 반도체 패키지 및 그 제조 방법
CN116759397A (zh) 一种芯片封装结构及其制备方法