KR100425766B1 - 반도체 패키지 및 그 제조 방법 - Google Patents

반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR100425766B1
KR100425766B1 KR10-2001-0037359A KR20010037359A KR100425766B1 KR 100425766 B1 KR100425766 B1 KR 100425766B1 KR 20010037359 A KR20010037359 A KR 20010037359A KR 100425766 B1 KR100425766 B1 KR 100425766B1
Authority
KR
South Korea
Prior art keywords
chip
multichip
bonding pad
board
lower chip
Prior art date
Application number
KR10-2001-0037359A
Other languages
English (en)
Other versions
KR20030001041A (ko
Inventor
강래연
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR10-2001-0037359A priority Critical patent/KR100425766B1/ko
Publication of KR20030001041A publication Critical patent/KR20030001041A/ko
Application granted granted Critical
Publication of KR100425766B1 publication Critical patent/KR100425766B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로, 특히 멀티칩 모듈을 갖는 패키지로,
보드 상에 증착되며, 그 상부에 접합 패드 및 본딩 패드가 형성된 하부 칩과, 상부에 본딩 패드가 구성되어 상기 하부 칩의 본딩 패드와 결합되는 하나 이상의 상부 칩을 갖는 제 1 및 제 2 멀티칩을 구비하며, 상기 제 1 및 제 2 멀티칩의 상부 칩들은 접착제를 이용하여 대항 결합되며, 상기 하부칩의 접합 패드는 와이어로 상기 보드와 접속되어 있는 것을 특징으로 하는 반도체 패키지이다.
상기와 같이 다수의 멀티칩을 하나의 멀티칩 모듈로 만들어 양층(2-layer) 구조의 기판에 실장함으로써, 반도체 패키지 성능의 최대화뿐만 아니라 제품의 소형화할 수 있는 효과가 있다.

Description

반도체 패키지 및 그 제조 방법{SEMICONDUCTOR PACKAGE AND FABRICATION METHOD}
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 다수개의 반도체 칩을 포함하는 멀티형 반도체 패키지 및 이를 제조하는데 적합한 반도체 패키지 및 제조 방법에 관한 것이다.
최근 들어, 반도체 칩(반도체 소자) 등을 이용하는 거의 모든 전자 시스템(예를 들면, 컴퓨터, PCS, 셀룰러폰, PDA 등)은 소비자(이용자)들의 욕구 충족을 위해 점진적으로 고 기능화 및 경박 단소화 되어 가는 추세이고, 이러한 추세에 순응할 수 있는 설계 및 제조 공정 기술의 획기적인 발전에 따라 전자 시스템에 채용되는 반도체 칩 또한 고 기능화 및 경박 단소화 되어 가고 있으며, 이러한 추세에 부응하여 반도체 패키지 또한 경박 단소화 되어 가고 있다.
잘 알려진 바와 같이, 반도체 칩을 패키지하는 기술로는 멀티칩 모듈(MCM : multi chip module) 패키지와 멀티칩 패키지(MCP : multi chip package) 등이 있다.
한편, 종래 방법 중 멀티칩 패키지(MCP)는 2개 이상의 반도체 칩을 한정된 크기의 패키지 안에 실장하는 기술로서 와이어 본딩을 이용하여 리드 프레임이나 기판 상에 다수의 반도체 칩을 실장하는 기술이다.
도 1a 내지 1f는 반도체 패키지 제조 과정을 나타내는 공정 순서도이고, 도 2는 기판 상에 실장한 반도체 패키지를 나타내는 단면도이다.
이하, 첨부한 도면을 이용하여 반도체 멀티칩 패키지를 제조하는 과정을 설명하면 아래와 같다.
도 1a를 참조하면, 보드(100) 상의 소정 부분에 반도체 하부 칩(110)을 부착하기 위한 접착제를 도포한다. 이때, 접착제는 175℃ 이상의 온도 조건에서 5분 내지 30분 이하에서 경화(curing)되는 수지를 사용하는 것이 바람직하고, 그 종류로서는 열적 방산이 좋은 비전도성 폴리머가 바람직하며, 그 두께는 1밀(mil) 이하가 바람직하다.
이때, 하부 칩(110)의 전체 면적중 일부에 밀집된 본딩 패드(110a, 110b)와 보드(100)와 연결되는 접합 패드(120a, 120b)가 형성되어 있는데, 본딩 패드(110a, 110b)는 후술되는 도면 1c에서 상부 칩(200)의 솔더 범프와 연결되고, 접합 패드(120a, 120b)는 후술되는 도 1d에서 와이어 본딩으로 보드(100)와 플립 칩 본딩으로 형성된 멀티칩을 연결시킬 것이다.
도 1b를 참조하면, 반도체 상부 칩(200)에 있는 상부 칩의 본딩 패드(210a, 210b) 상부에 소정 두께의 솔더 또는 금(Au)을 형성한 후에, 리플로우 공정을 수행하여 상부 칩의 본딩 패드(210a, 210b) 상부에 솔더 범프(220a, 220b)를 형성함으로써 반도체 상부 칩에 대한 공정을 완료한다.
도 1c를 참조하면, 플립 칩 본딩 공정을 수행함으로써, 상술한 바와 같은 일련의 과정을 통해 얻어진 상부 칩(200)을 반도체 하부 칩(110)에 부착, 즉 반도체 상부 칩(200)에 형성된 각 솔더 범프(220a, 220b)를 반도체 하부 칩(110)내의 대응하는 각 솔더 패드(110a, 110b)에 접착함으로써, 반도체 상부 칩(200)을 반도체 하부 칩(110)에 부착한다.
도 1d를 참조하면, 와이어 본딩 공정을 수행함에 있어서, 탄화 텅스텐으로된 모세관(도시하지 않음)에 의해서 금속선을 하부 칩(110)의 접합 패드(120a 및 120b)에 가져다 놓은 후 모세관 장치로 누르면서 초음파 진동을 가하면 열이 발생하면 둥근 볼(140a, 140b)이 형성된다. 모세관 장치를 본드(100) 쪽으로 옮겨, 상술한 바와 같은 방법으로 접속을 한 후 선을 절단하면 하부 칩(110)과 보드(100)를 접속시키는 금속선(130a, 130b)이 형성된다.
도 1e 내지 1f에 참조하면, 하부 칩(110)에 범핑된 상부 칩(200)과, 금속선(130a, 130b)의 모든 부분을 감싸도록 봉지제(310)로 몰딩 작업 실시한 다음, 보드(100)의 하부에 BGA 입출력 단자인 솔더 볼(251)을 부착함으로써, 반도체 패키지의 제조를 완료한다. 여기에서, 솔더 볼(251)은 구형 또는 사각형 모양으로 할 수 있는데, 구형의 경우 그 크기는 0.1×0.1mm - 1.5×1.5mm 정도가 바람직하고, 사각형의 경우 ø0.1mm - ø1.5mm 정도가 바람직하다.
상술한 바와 같은 방법으로 생성된 반도체 칩을 제 1 멀티칩(250)이라고 하고, 도 1a 내지 1f에 도시된 과정과 동일한 과정을 수행하여 생성된 다른 반도체 칩을 제 2 멀티칩(260) 이라고 정의하기로 한다.
제 1, 2 멀티칩(250, 260)은, 도 2에 도시된 바와 같이, 솔더 볼(251)을 통해 단층 구조(1-layer)의 기판(105)에 전기적으로 접속된다.
그러나, 상기와 같은 단층 구조의 기판에 다수의 멀티칩을 실장하는 것은 제품에서 차지하는 공간을 많이 차지함으로 제품의 소형화에 어려움이 있다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위한 것으로,다수의 멀티칩을 접착성 테이프를 이용하여 2-레이어 기판에 실장할 수 있는 하나의 멀티칩 모듈로 만드는 반도체 패키지 및 그 제조 방법을 제공하고자 한다.
이러한 목적을 달성하기 위하여 본 발명은 멀티칩 모듈을 갖는 패키지로, 보드 상에 증착되며, 그 상부에 접합 패드 및 본딩 패드가 형성된 하부 칩과, 상부에 본딩 패드가 구성되어 상기 하부 칩의 본딩 패드와 결합되는 하나 이상의 상부 칩을 갖는 제 1 및 제 2 멀티칩을 구비하며, 상기 제 1 및 제 2 멀티칩의 상부 칩들은 접착제를 이용하여 대항 결합되며, 상기 하부칩의 접합 패드는 와이어로 상기 보드와 접속되어 있는 것을 특징으로 한다.
본 발명의 다른 견지에서 반도체 패키지 제조 방법으로는 보드에 접합되고, 하부에 본딩 패드 및 접합 패드를 갖는 하부 칩을 형성하는 단계와, 상기 하부 칩 이하의 크기를 가지며, 상단에 본딩 패드가 형성된 상부 칩을 형성하는 단계와, 상기 상부 칩 및 상기 하부 칩의 본딩 패드들을 상호 접속하는 단계와, 상기 하부 칩의 접합 패드를 와이어로 상기 보드와 접속시키는 단계를 수행하여 멀티칩을 생성하는 제 1 공정과, 상기 제 1 공정에서 생성된 두 개의 멀티칩에 포함된 상부 칩들을 대항하여 결합시켜, 멀티칩 모듈을 생성하는 제 2 공정과, 상기 멀티칩 모듈의 보드에 솔더 볼을 구성하는 제 3 공정을 구비한다.
도 1a 내지 1f는 반도체 패키지 제조 과정을 나타내는 공정 순서도이고,
도 2는 기판 상에 실장된 반도체 패키지를 나타내는 단면도이고,
도 3a 내지 3g는 본 발명에 따른 반도체 패키지 제조 공정을 도시한 단면도이고,
도 4는 본 발명에 따른 기판에 실장된 반도체 패키지를 나타내는 단면도이고,
도 5는 본 발명에 따른 완성된 제품의 상단부를 나타내는 도면이고, 도 6은 본 발명에 따른 완성된 제품의 측면도이다.
<도면의 주요부분에 대한 부호의 설명>
100, 245 : 보드 250 : 제 1 멀티칩
260 : 제 2 멀티칩 270 : 접착제
300 : 제 3 멀티칩 모듈 310 : 봉지제
251, 400 : 솔더 볼 100, 245, 450 : 기판
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.
도 3a 내지 3g는 본 발명에 따른 반도체 패키지 제조 공정을 도시한 단면도이고, 도 4는 본 발명에 따른 기판에 실장된 반도체 패키지를 나타내는 단면도이고, 도 5는 본 발명에 따른 완성된 제품의 상단부를 나타내는 도면이고, 도 6은 본 발명에 따른 완성된 제품의 측면도이다.
먼저, 웨이퍼를 마운트 테이프를 이용하여 프레임에 부착시킨 후에 웨이퍼상에 있는 반도체용 칩을 하나의 개별화된 유니트로 절단한다.
도 3a를 참조하면, 보드(100) 상의 소정 부분에 반도체 하부 칩(110)을 부착하기 위한 접착제를 도포한다. 이때, 접착제는 175℃ 이상의 온도 조건에서 5분 내지 30분 이하에서 경화(curing)되는 수지를 사용하는 것이 바람직하고, 그 종류로서는 열적 방산이 좋은 비전도성 폴리머가 바람직하며, 그 두께는 1밀(mil) 이하가 바람직하다.
이때, 하부 칩(110)에는 본딩 패드(110a, 110b)와 보드(100)와 연결되는 접합 패드(120a, 120b)가 형성되어 있는데, 본딩 패드(110a, 110b)는 후술되는 도면 3c에서 상부 칩(200)의 솔더 범프와 연결되고, 접합 패드(120a, 120b)는 후술되는 도 3d에서 와이어 본딩으로 보드(100)와 플립 칩 본딩으로 형성된 멀티칩을 연결시킬 것이다.
도 3b를 참조하면, 반도체 상부 칩(200)에 있는 상부 칩의 본딩 패드(210a, 210b) 상부에 소정 두께의 솔더 또는 금(Au)을 형성한 후에, 리플로우 공정을 수행하여 상부 칩 본딩 패드(210a, 210b)의 상부에 솔더 범프(220a, 220b)를 형성함으로써 반도체 상부 칩에 대한 공정을 완료한다.
이렇게 생성된 솔더 범프(220a, 220b)는 상부 칩(200)과 하부 칩(110)을 플립 칩 방식으로 본딩하기 위하여 후술될 도 3c에서 사용될 것이다.
도 3c를 참조하면, 플립칩 본딩 공정을 수행함으로써, 일련의 과정을 통해 얻어진 상부 칩(200)을 반도체 하부 칩(110)에 부착, 즉 반도체 상부 칩(200)에 형성된 각 솔더 범프(220a, 220b)를 반도체 하부 칩(110)내의 대응하는 각 본딩 패드(110a, 110b)에 접착함으로써, 반도체 상부 칩(200)을 반도체 하부 칩(110)에 부착함으로써 상부 칩(200)과 하부 칩(110)을 전기적으로 도통시킨다.
도 3d를 참조하면, 와이어 본딩 공정을 수행함에 있어서, 탄화 텅스텐으로 된 모세관(도시하지 않음)에 의해서 금속선을 하부 칩(110)의 접합 패드(120a 및 120b)에 가져다 놓은 후 모세관 장치로 누르면서 초음파 진동을 가하면 열이 발생하면 둥근 볼(140a, 140b)이 형성된다. 모세관 장치를 본드(100) 쪽으로 옮겨, 상술한 바와 같은 방법으로 접속을 한 후 선을 절단하면 하부 칩(110)과 보드(100)를 접속시키는 금속선(130a, 130b)이 형성된다.
와이어 본딩에 의해서 형성된 금속선(130a, 130b)은 하부 칩(100)과 보드(100)를 전기적으로 도통시키는 역할을 한다.
도 3d를 참조하면, 상부 칩(200)과 하부 칩(110)이 플립 칩 방식으로 솔더링된 상태가 도시되고 있는 바, 이하 상호 결합된 상부, 하부 칩(110, 200)을 제 1 멀티칩(250)이라고 정의하기로 하고, 상술한 바와 같은 방법으로 제작된 또 다른 멀티칩을 제 2 멀티칩(260)이라고 정의한다.
도 3e를 참조하면, 제 1 멀티칩(250)의 상면에는 제 1 멀티칩(250)과 제 2 멀티칩(260)을 접착시키기 위해서 절연성을 갖는 접착성 테이프(접착제, 270)가 실장되고, 실장된 접착제(270)는 제 1 멀티칩(250)과 제 2 멀티칩(260)을 전기적으로 절연시킨다.
제 1 멀티칩(250)의 상면에 실장된 접착성 테이프(270)를 이용하여 제 2 멀티칩(260)의 상부 칩(255)과 제 1 멀티칩(250)의 상부 칩(200)을 접착시킴으로써 제 1 멀티칩(250)과 제 2 멀티칩(260)은 접착된다.
이렇게 제 1 멀티칩(250)과 제 2 멀티칩(260)을 접착한 멀티칩을 멀티칩 모듈이라고 정의하기로 한다.
도 3f 내지 3g를 참조하면, 멀티칩 모듈(300)의 금속선(130a, 130b, 230a, 230b) 등을 보호하기 위하여 모든 부분을 감싸도록 소정의 물질인 봉지제(310)를 멀티칩 모듈(300)의 내부에 주입하여 몰딩 작업 실시한 다음, 보드(100, 245)의 하부에 BGA 입출력 단자인 다수의 솔더 볼(400)을 부착함으로써, 반도체 패키지의 제조를 완료한다. 여기에서, 솔더 볼(400)은 구형 또는 사각형 모양으로 할 수 있는데, 구형의 경우 그 크기는 0.1×0.1mm - 1.5×1.5mm 정도가 바람직하고, 사각형의 경우 ø0.1mm - ø1.5mm 정도가 바람직하다.
제 1 멀티칩(250)의 상부 칩(200)에 형성된 솔더 범프(220a, 220b)가 전적으로 상부 칩(200)을 지지하기 때문에 하부 칩(110)의 밑면적 전체가 지지될 때에 비하여 강성이 크게 저하되어 외부로부터 외력이 가해졌을 경우 상부 칩(200)의 파손이 발생되기 쉬움으로 이를 방지하기 위하여 상부 칩(200)을 하부 칩(110)의 밑면 전체가 지지되도록 소정의 봉지제(310)가 채워진 후 경화된다.
도 4를 참조하면, 멀티칩 모듈(300)의 상면 및 하면부의 보드(100, 245)에 형성된 솔더 볼(400)을 통해 양층(2-Layer) 구조의 기판(450)에 실장되어 전기적으로 접속되고, 두 개의 반도체 패키지(제 1, 2 멀티칩(250, 260))를 하나의 패키지로 만듦으로써 소형화 및 패키지의 성능을 극대화시킬 수 있다.
이상 설명한 바와 같이, 다수의 멀티칩를 접착성 테이프를 이용하여 접착시켜 하나의 패키지로 만들어서 2-레이어 기판에 실장함으로써, 반도체 패키지 성능의 최대화뿐만 아니라 제품의 소형화할 수 있는 효과가 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.

Claims (4)

  1. 멀티칩 모듈을 갖는 패키지로,
    보드 상에 증착되며, 그 상부에 접합 패드 및 본딩 패드가 형성된 하부 칩과,
    상부에 본딩 패드가 구성되어 상기 하부 칩의 본딩 패드와 결합되는 하나 이상의 상부 칩을 갖는 제 1 및 제 2 멀티칩을 구비하며:
    상기 제 1 및 제 2 멀티칩의 상부 칩들은 접착제를 이용하여 대항 결합되며, 상기 하부칩의 접합 패드는 와이어로 상기 보드와 접속되어 있는 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 반도체 패키지는,
    상기 멀티칩 모듈의 양면 보드 상에 외부기기와 신호 입출력되도록 솔더 볼이 마운트 되어 있는 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 접착제는,
    상기 제 1 멀티칩의 상부 칩과 상기 제 2 멀티칩의 상부 칩을 접착시켜 전기적으로 절연시키는 접착성 테이프인 것을 특징으로 하는 반도체 패키지.
  4. 반도체 패키지 제조 방법으로,
    보드에 접합되고, 하부에 본딩 패드 및 접합 패드를 갖는 하부 칩을 형성하는 단계와, 상기 하부 칩 이하의 크기를 가지며, 상단에 본딩 패드가 형성된 상부 칩을 형성하는 단계와, 상기 상부 칩 및 상기 하부 칩의 본딩 패드들을 상호 접속하는 단계와, 상기 하부 칩의 접합 패드를 와이어로 상기 보드와 접속시키는 단계를 수행하여 멀티칩을 생성하는 제 1 공정과;
    상기 제 1 공정에서 생성된 두 개의 멀티칩에 포함된 상부 칩들을 대항하여 결합시켜, 멀티칩 모듈을 생성하는 제 2 공정과;
    상기 멀티칩 모듈의 보드에 솔더 볼을 구성하는 제 3 공정을 구비하는 것을 특징으로 하는 반도체 패키지 제조 방법.
KR10-2001-0037359A 2001-06-28 2001-06-28 반도체 패키지 및 그 제조 방법 KR100425766B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0037359A KR100425766B1 (ko) 2001-06-28 2001-06-28 반도체 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0037359A KR100425766B1 (ko) 2001-06-28 2001-06-28 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20030001041A KR20030001041A (ko) 2003-01-06
KR100425766B1 true KR100425766B1 (ko) 2004-04-03

Family

ID=27711699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0037359A KR100425766B1 (ko) 2001-06-28 2001-06-28 반도체 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100425766B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990024255U (ko) * 1997-12-12 1999-07-05 김영환 적층형 볼 그리드 어레이 패키지
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
KR20000026615A (ko) * 1998-10-21 2000-05-15 김영환 칩 적층형 반도체 패키지 및 그 제조방법
KR20010017869A (ko) * 1999-08-16 2001-03-05 윤종용 멀티 칩 반도체 패키지
JP2001094046A (ja) * 1999-09-22 2001-04-06 Seiko Epson Corp 半導体装置
KR20010058580A (ko) * 1999-12-30 2001-07-06 마이클 디. 오브라이언 반도체패키지 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990024255U (ko) * 1997-12-12 1999-07-05 김영환 적층형 볼 그리드 어레이 패키지
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
KR20000026615A (ko) * 1998-10-21 2000-05-15 김영환 칩 적층형 반도체 패키지 및 그 제조방법
KR20010017869A (ko) * 1999-08-16 2001-03-05 윤종용 멀티 칩 반도체 패키지
JP2001094046A (ja) * 1999-09-22 2001-04-06 Seiko Epson Corp 半導体装置
KR20010058580A (ko) * 1999-12-30 2001-07-06 마이클 디. 오브라이언 반도체패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR20030001041A (ko) 2003-01-06

Similar Documents

Publication Publication Date Title
JP4505983B2 (ja) 半導体装置
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
US6555917B1 (en) Semiconductor package having stacked semiconductor chips and method of making the same
US7485490B2 (en) Method of forming a stacked semiconductor package
US6528876B2 (en) Semiconductor package having heat sink attached to substrate
US5838061A (en) Semiconductor package including a semiconductor chip adhesively bonded thereto
US20070117266A1 (en) Method of fabricating a multi-die semiconductor package assembly
US20090102037A1 (en) Semiconductor package, module, system having solder ball coupled to chip pad and manufacturing method thereof
KR100326822B1 (ko) 감소된 두께를 갖는 반도체 장치 및 그의 제조 방법
US6635962B2 (en) Chip on chip semiconductor device
JPH0964247A (ja) 金属の回路基板を有するチップスケールのパッケージ
US6894229B1 (en) Mechanically enhanced package and method of making same
US11869829B2 (en) Semiconductor device with through-mold via
KR100265566B1 (ko) 칩 스택 패키지
JP2003078105A (ja) スタックチップモジュール
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
JP2002373968A (ja) 電子回路装置およびその製造方法
US7847414B2 (en) Chip package structure
KR100533847B1 (ko) 캐리어 테이프를 이용한 적층형 플립 칩 패키지
KR100425766B1 (ko) 반도체 패키지 및 그 제조 방법
KR19980025624A (ko) 볼 그리드 어레이 반도체 패키지
JPH10335366A (ja) 半導体装置
KR100726762B1 (ko) 반도체 리드프레임과 이를 채용한 반도체 패키지
KR100277185B1 (ko) 스택칩패키지
JP5170134B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee