JP2001168264A - 電子回路モジュール及びその製造方法 - Google Patents
電子回路モジュール及びその製造方法Info
- Publication number
- JP2001168264A JP2001168264A JP35263999A JP35263999A JP2001168264A JP 2001168264 A JP2001168264 A JP 2001168264A JP 35263999 A JP35263999 A JP 35263999A JP 35263999 A JP35263999 A JP 35263999A JP 2001168264 A JP2001168264 A JP 2001168264A
- Authority
- JP
- Japan
- Prior art keywords
- post
- support
- electronic circuit
- circuit element
- circuit module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Abstract
(57)【要約】
【課題】導電性支持体から分離された導電性ポストや支
持体と回路素子を埋め込む樹脂との間の保持強度を上
げ、ポストの傾斜や沈み込み及び樹脂や多層配線の剥離
等の問題を解消でき、層間絶縁膜上に形成される薄膜容
量、薄膜抵抗、インダクター、配線等のマイクロショー
ト、断線不良等を防止でき、特に、信頼性の高い薄型の
モジュールを実現する。 【解決手段】導電性支持体から分離された導電性ポスト
の上方先端部に断面積を大きくするための突起部を設け
ることによって、この突起部が埋め込み樹脂の中に楔と
なって食い込み樹脂とポストや支持体との間の保持力を
増大させる。
持体と回路素子を埋め込む樹脂との間の保持強度を上
げ、ポストの傾斜や沈み込み及び樹脂や多層配線の剥離
等の問題を解消でき、層間絶縁膜上に形成される薄膜容
量、薄膜抵抗、インダクター、配線等のマイクロショー
ト、断線不良等を防止でき、特に、信頼性の高い薄型の
モジュールを実現する。 【解決手段】導電性支持体から分離された導電性ポスト
の上方先端部に断面積を大きくするための突起部を設け
ることによって、この突起部が埋め込み樹脂の中に楔と
なって食い込み樹脂とポストや支持体との間の保持力を
増大させる。
Description
【０００１】
【発明の属する技術分野】本発明は回路素子が組み込ま
れた電子回路モジュール及びその製造方法に関するもの
であり、特に複数個のベアー半導体チップが一つの基体
上に実装されたマルチチップモジュール（Ｍｕｌｔｉ−
Ｃｈｉｐ−Ｍｏｄｕｌｅ：ＭＣＭ）及び複合電子回路モ
ジュールに関するものである。
れた電子回路モジュール及びその製造方法に関するもの
であり、特に複数個のベアー半導体チップが一つの基体
上に実装されたマルチチップモジュール（Ｍｕｌｔｉ−
Ｃｈｉｐ−Ｍｏｄｕｌｅ：ＭＣＭ）及び複合電子回路モ
ジュールに関するものである。
【０００２】
【従来の技術】電子システム機器の小型化と高性能化の
一手段として、ベアー半導体チップと受動素子とを相互
に接続して一つのモジュールにする所謂マルチチップモ
ジュールが使用される。例えば、移動通信端末（セルラ
電話、ＰＨＳ）等の電子システム機器では端末機の薄型
／軽量／高性能化が不可欠であり、しかもそれを低価格
で大量に実現することが必要である。この様な背景か
ら、本発明者等は特開平１１−１２６８６８号公報及
び，エレクトロニクス実装学会誌，Vol.1， No.4，PP29
4-300，1998「樹脂埋め込み型高周波ＭＣＭの新構造と
エッチング／プレス一括成形工法」で開示したように、
ＭＣＭの基本技術の検証と高速動作（1.9ＧＨｚ）が可
能であることを実証してきた。
一手段として、ベアー半導体チップと受動素子とを相互
に接続して一つのモジュールにする所謂マルチチップモ
ジュールが使用される。例えば、移動通信端末（セルラ
電話、ＰＨＳ）等の電子システム機器では端末機の薄型
／軽量／高性能化が不可欠であり、しかもそれを低価格
で大量に実現することが必要である。この様な背景か
ら、本発明者等は特開平１１−１２６８６８号公報及
び，エレクトロニクス実装学会誌，Vol.1， No.4，PP29
4-300，1998「樹脂埋め込み型高周波ＭＣＭの新構造と
エッチング／プレス一括成形工法」で開示したように、
ＭＣＭの基本技術の検証と高速動作（1.9ＧＨｚ）が可
能であることを実証してきた。
【０００３】例えば、特開平１１−１２６８６８号公報
の図４及び同公報の［００２４］欄にＭＣＭの製造方法
を開示したように、本発明者等は接続ポスト（柱）部を
有するベース基板上にチップを搭載し樹脂で埋め込み、
この樹脂を熱硬化した後研削または研磨によってこの樹
脂の表面を平坦化し、この平坦化された表面に多層配線
を形成し、しかる後上記ベース基板を裏面より上記接続
ポストの周囲の樹脂が露出するまで研削して形成するこ
とを提案した。
の図４及び同公報の［００２４］欄にＭＣＭの製造方法
を開示したように、本発明者等は接続ポスト（柱）部を
有するベース基板上にチップを搭載し樹脂で埋め込み、
この樹脂を熱硬化した後研削または研磨によってこの樹
脂の表面を平坦化し、この平坦化された表面に多層配線
を形成し、しかる後上記ベース基板を裏面より上記接続
ポストの周囲の樹脂が露出するまで研削して形成するこ
とを提案した。
【０００４】しかしながら、このような製造方法では、
図１に示すように金属からなるベース基板を裏面から研
削した時、上記接続ポスト１３に応力が加わり樹脂２３
との間でガタツキが生じ、ポストの傾斜（Ａ）や沈み込
み（Ｂ）が生ずる可能性のあることが判った。
図１に示すように金属からなるベース基板を裏面から研
削した時、上記接続ポスト１３に応力が加わり樹脂２３
との間でガタツキが生じ、ポストの傾斜（Ａ）や沈み込
み（Ｂ）が生ずる可能性のあることが判った。
【０００５】それを改良すべく、本発明者等は更に試作
検討した結果、上記エレクトロニクス実装学会誌の第２
９５頁第２図に示すように、樹脂表面を平坦化し基板裏
面から樹脂が露出するまで基板を研削し、しかる後に多
層配線を形成する方法を提案した。
検討した結果、上記エレクトロニクス実装学会誌の第２
９５頁第２図に示すように、樹脂表面を平坦化し基板裏
面から樹脂が露出するまで基板を研削し、しかる後に多
層配線を形成する方法を提案した。
【０００６】しかしながら、この方法では上記接続ポス
トのガタツキによる接続ポストの傾斜（Ａ）や沈み込み
（Ｂ）はかなり改善されるが、モジュールの一層の薄型
化が要求されると、図１に示すように隔壁１４からの埋
込み樹脂２３の剥離（Ｃ）や多層配線を構成する層間樹
脂膜２４の剥離（Ｄ）等が惹起されることが判った。こ
れらの原因は、種々の加熱処理や基板１０の研削時の応
力による基板１０の反り等によるものと推測される。
トのガタツキによる接続ポストの傾斜（Ａ）や沈み込み
（Ｂ）はかなり改善されるが、モジュールの一層の薄型
化が要求されると、図１に示すように隔壁１４からの埋
込み樹脂２３の剥離（Ｃ）や多層配線を構成する層間樹
脂膜２４の剥離（Ｄ）等が惹起されることが判った。こ
れらの原因は、種々の加熱処理や基板１０の研削時の応
力による基板１０の反り等によるものと推測される。
【０００７】これらの現象の内特に、層間樹脂膜２４の
剥離はそこに配置形成される薄膜受動部品の破損や配線
の断線不良等の原因になり、今後の薄いＭＣＭ実現化の
大きな阻害要因となることが判った。
剥離はそこに配置形成される薄膜受動部品の破損や配線
の断線不良等の原因になり、今後の薄いＭＣＭ実現化の
大きな阻害要因となることが判った。
【０００８】更に、このような現象は今後の一層のモジ
ュールの大電力化、薄型化、微細化で問題となるだけで
はなく、複数のモジュールを二次元的に横に隣接して設
けその間を多層配線で電気的に接続する場合や、複数の
モジュールを上下に積み上げてその間を多層配線で電気
的に接続する場合等では電子回路モジュールの信頼性の
点で非常に大きな問題になるものと推測される。
ュールの大電力化、薄型化、微細化で問題となるだけで
はなく、複数のモジュールを二次元的に横に隣接して設
けその間を多層配線で電気的に接続する場合や、複数の
モジュールを上下に積み上げてその間を多層配線で電気
的に接続する場合等では電子回路モジュールの信頼性の
点で非常に大きな問題になるものと推測される。
【０００９】
【発明が解決しようとする課題】本発明はかかる種々の
問題点を検討した結果なされたもので、信頼性の高い電
子回路モジュール、特に厚さの薄い電子回路モジュール
を提供するものである。また、一層の高密度、高機能化
をねらった信頼性の高い二次元の複合電子回路モジュー
ルや三次元の複合電子回路モジュールを実現するもので
ある。
問題点を検討した結果なされたもので、信頼性の高い電
子回路モジュール、特に厚さの薄い電子回路モジュール
を提供するものである。また、一層の高密度、高機能化
をねらった信頼性の高い二次元の複合電子回路モジュー
ルや三次元の複合電子回路モジュールを実現するもので
ある。
【００１０】
【課題を解決するための手段】本願において開示される
発明の内、代表的な電子回路モジュールは、おもて面と
裏面とを有し少なくとも一つの貫通孔を有する導電性の
支持体；上記支持体のおもて面に取り付けられその取り
付け面とは反対の面に接続端子を有する回路素子；上記
貫通孔内を通り上記支持体及び上記回路素子から絶縁分
離されて上記支持体の裏面から上記回路素子の接続端子
の上表面の高さまで延びている導電性のポスト、上記ポ
ストは上記支持体の裏面と共に第１レベルの平面を形成
する下方先端部を有し、また上記ポストは上記接続端子
の上表面と共に第２レベルの平面を形成しその直下部よ
り断面積の大きい上方先端部を有している；上記貫通孔
内を埋め上記回路素子及び上記ポストの側部を取り囲む
ように上記第１レベルの平面と上記第２レベルの平面と
の間のスペースに充填された絶縁体；及び上記絶縁体の
上部に設けられ上記ポストの上記上方先端部及び上記回
路素子の上記接続端子に接続された配線を有する配線部
材とから構成される。
発明の内、代表的な電子回路モジュールは、おもて面と
裏面とを有し少なくとも一つの貫通孔を有する導電性の
支持体；上記支持体のおもて面に取り付けられその取り
付け面とは反対の面に接続端子を有する回路素子；上記
貫通孔内を通り上記支持体及び上記回路素子から絶縁分
離されて上記支持体の裏面から上記回路素子の接続端子
の上表面の高さまで延びている導電性のポスト、上記ポ
ストは上記支持体の裏面と共に第１レベルの平面を形成
する下方先端部を有し、また上記ポストは上記接続端子
の上表面と共に第２レベルの平面を形成しその直下部よ
り断面積の大きい上方先端部を有している；上記貫通孔
内を埋め上記回路素子及び上記ポストの側部を取り囲む
ように上記第１レベルの平面と上記第２レベルの平面と
の間のスペースに充填された絶縁体；及び上記絶縁体の
上部に設けられ上記ポストの上記上方先端部及び上記回
路素子の上記接続端子に接続された配線を有する配線部
材とから構成される。
【００１１】また、本願の他の電子回路モジュールは、
側壁部と底部とで構成されたスペースを有し該底部に少
なくとも一つの貫通孔を有する導電性の支持体；上記支
持体の底部表面に取り付けられその取り付け面とは反対
の面に接続端子を有する回路素子；上記貫通孔内を通り
上記支持体及び上記回路素子から絶縁分離されて上記支
持体底部の裏面から上記回路素子の接続端子の上表面の
高さまで延び、その長手方向の離間された少なくとも２
個所で断面積が大きくされている導電性のポスト；上記
支持体底部の貫通孔内を埋め上記回路素子及び上記ポス
トの側部を取り囲むように上記スペースを充填する絶縁
体；及び上記絶縁体の上部に設けられ上記ポストの上方
の先端部及び上記回路素子の上記接続端子に接続された
配線を有する配線部材とから構成される。
側壁部と底部とで構成されたスペースを有し該底部に少
なくとも一つの貫通孔を有する導電性の支持体；上記支
持体の底部表面に取り付けられその取り付け面とは反対
の面に接続端子を有する回路素子；上記貫通孔内を通り
上記支持体及び上記回路素子から絶縁分離されて上記支
持体底部の裏面から上記回路素子の接続端子の上表面の
高さまで延び、その長手方向の離間された少なくとも２
個所で断面積が大きくされている導電性のポスト；上記
支持体底部の貫通孔内を埋め上記回路素子及び上記ポス
トの側部を取り囲むように上記スペースを充填する絶縁
体；及び上記絶縁体の上部に設けられ上記ポストの上方
の先端部及び上記回路素子の上記接続端子に接続された
配線を有する配線部材とから構成される。
【００１２】
【発明の実施の形態】図２は、本発明のＭＣＭの基本構
造（実施例１）を示す要部断面図である。なお、理解し
やすくするために以後の各図とも同一若しくは類似する
構成要素には同じ符号を付してある。
造（実施例１）を示す要部断面図である。なお、理解し
やすくするために以後の各図とも同一若しくは類似する
構成要素には同じ符号を付してある。
【００１３】図２において、１００は例えば、銅等の金
属からなる導電性支持体、１１は支持体に取り付けられ
た半導体素子等の回路素子の封止されていないベアーチ
ップ、１２は支持体と一体的に接続されたアース電極等
の基準電圧供給用の導電性ポスト（ピラーとも称する
柱）、１３は支持体１００と同一素材からなり、支持体
１００や回路素子１１から絶縁分離されて支持体１００
に設けられた貫通孔１５を通り支持体の裏側の主表面か
ら上記チップの電極端子２１の高さまで伸びる信号入出
力用の導電性ポスト（ｐｏｓｔ：柱、ｐｉｌｌａｒとも
称する）である。
属からなる導電性支持体、１１は支持体に取り付けられ
た半導体素子等の回路素子の封止されていないベアーチ
ップ、１２は支持体と一体的に接続されたアース電極等
の基準電圧供給用の導電性ポスト（ピラーとも称する
柱）、１３は支持体１００と同一素材からなり、支持体
１００や回路素子１１から絶縁分離されて支持体１００
に設けられた貫通孔１５を通り支持体の裏側の主表面か
ら上記チップの電極端子２１の高さまで伸びる信号入出
力用の導電性ポスト（ｐｏｓｔ：柱、ｐｉｌｌａｒとも
称する）である。
【００１４】１４は支持体１００と同一素材で一体的な
金属部材からなりモジュールの側壁部を構成する導電性
隔壁（側壁部）、１７は上記導電性ポスト１３の一部で
あり断面積がその直上部よりも大きくされた導電性ポス
トの下方先端部、１５は導電性支持体１００に設けられ
た貫通孔と導電性ポスト１３の下方先端部１７の周囲と
の間に形成される絶縁分離溝、２０は導電性ポスト１３
の一部であり断面積をその直下部より大きくするための
上方先端突起部である。後述するように例えば、ポスト
１３の先端にプレス等の加工を施して形成された突起部
(丸内)であり、その直下部よりも断面積が大きくなって
いる。
金属部材からなりモジュールの側壁部を構成する導電性
隔壁（側壁部）、１７は上記導電性ポスト１３の一部で
あり断面積がその直上部よりも大きくされた導電性ポス
トの下方先端部、１５は導電性支持体１００に設けられ
た貫通孔と導電性ポスト１３の下方先端部１７の周囲と
の間に形成される絶縁分離溝、２０は導電性ポスト１３
の一部であり断面積をその直下部より大きくするための
上方先端突起部である。後述するように例えば、ポスト
１３の先端にプレス等の加工を施して形成された突起部
(丸内)であり、その直下部よりも断面積が大きくなって
いる。
【００１５】２３は回路素子１１や導電性ポスト１２，
１３の周囲を取り囲む埋め込み絶縁体（例えば、エポキ
シ樹脂）である。この絶縁体としては通常の各種の絶縁
物が適用できるが、下記するような製造のしやすさやモ
ジュールの発生する熱との関係で樹脂、特にエポキシ樹
脂を使用するのが望ましい。
１３の周囲を取り囲む埋め込み絶縁体（例えば、エポキ
シ樹脂）である。この絶縁体としては通常の各種の絶縁
物が適用できるが、下記するような製造のしやすさやモ
ジュールの発生する熱との関係で樹脂、特にエポキシ樹
脂を使用するのが望ましい。
【００１６】２４は多層配線部材を構成する例えば樹脂
からなる層間絶縁膜、２５、２６，２８はそれぞれ配線
部材に取り付けられた抵抗素子、容量素子、インダクタ
ー素子であり、層間絶縁膜２４の上及び内部に被着形成
された金属配線２７により所望の回路が構成されるよう
にこれらの回路素子や導電性ポスト１２，１３と電気的
に接続されている。
からなる層間絶縁膜、２５、２６，２８はそれぞれ配線
部材に取り付けられた抵抗素子、容量素子、インダクタ
ー素子であり、層間絶縁膜２４の上及び内部に被着形成
された金属配線２７により所望の回路が構成されるよう
にこれらの回路素子や導電性ポスト１２，１３と電気的
に接続されている。
【００１７】更に、他の導電性ポスト１２や側壁部１４
の最上端部にもその直下部より断面積を大きくするため
の突起部２０が設けられおり、これら各突起部の上表面
は支持体１００に取り付けられた半導体回路素子１１の
上部電極端子２１及び埋め込み樹脂２３の上表面と共に
第１レベルの一つの平坦面（共通主表面）を形成してい
る。
の最上端部にもその直下部より断面積を大きくするため
の突起部２０が設けられおり、これら各突起部の上表面
は支持体１００に取り付けられた半導体回路素子１１の
上部電極端子２１及び埋め込み樹脂２３の上表面と共に
第１レベルの一つの平坦面（共通主表面）を形成してい
る。
【００１８】一方、導電性ポスト１３の下方先端部１７
の下側表面は支持体１００の裏面や貫通孔１５内の樹脂
と共に上記平坦面と対向する別の第２レベルの一つの平
坦面（共通主表面）を形成している。
の下側表面は支持体１００の裏面や貫通孔１５内の樹脂
と共に上記平坦面と対向する別の第２レベルの一つの平
坦面（共通主表面）を形成している。
【００１９】本実施例によれば、上記のように支持体１
００と一体化して結合されていない分離された導電性ポ
スト１３はその上方先端部に断面積を大きくさせるため
の突起部が形成されているので、該突起部の下部を含め
た周囲の樹脂２３にしっかり固定される。従って、ガタ
ツキによる導電性ポスト１３の傾斜や沈み込みを抑える
ことができる。
００と一体化して結合されていない分離された導電性ポ
スト１３はその上方先端部に断面積を大きくさせるため
の突起部が形成されているので、該突起部の下部を含め
た周囲の樹脂２３にしっかり固定される。従って、ガタ
ツキによる導電性ポスト１３の傾斜や沈み込みを抑える
ことができる。
【００２０】更に又、導電性ポスト１３は下方先端部１
７の断面積が大きくされているので、この下方先端部と
上記した上方先端部とによってその間の樹脂体２３を挟
持することができ、導電性ポスト１３を強固に固定する
ことができる。
７の断面積が大きくされているので、この下方先端部と
上記した上方先端部とによってその間の樹脂体２３を挟
持することができ、導電性ポスト１３を強固に固定する
ことができる。
【００２１】また、支持体１００の底部と一体化されて
結合している側壁部１４やアース電極用の導電性ポスト
１２の上方先端部も導電性ポスト１３と同様に断面積を
大きくするための突起部を有するようにされているの
で、樹脂２３を支持体１００の底部と側壁部１４とで構
成される凹部内に強固に保持することができる。
結合している側壁部１４やアース電極用の導電性ポスト
１２の上方先端部も導電性ポスト１３と同様に断面積を
大きくするための突起部を有するようにされているの
で、樹脂２３を支持体１００の底部と側壁部１４とで構
成される凹部内に強固に保持することができる。
【００２２】従って、側壁部１４と支持体１００の底部
との角部での樹脂の剥離も抑えられ、更に、樹脂体２３
が強固に固定されるとこの樹脂と層間絶縁膜２４も強固
に上記共通主表面に固定され、層間樹脂膜２４の剥離等
を抑えることができる。
との角部での樹脂の剥離も抑えられ、更に、樹脂体２３
が強固に固定されるとこの樹脂と層間絶縁膜２４も強固
に上記共通主表面に固定され、層間樹脂膜２４の剥離等
を抑えることができる。
【００２３】このことは、側壁部の上部領域にも配線層
や受動回路素子を配置できることになるので、後述する
ように二次元の複合電子回路モジュールを実現するのに
好都合である。
や受動回路素子を配置できることになるので、後述する
ように二次元の複合電子回路モジュールを実現するのに
好都合である。
【００２４】また、導電性ポスト１２や１３の上方先端
部の上表面の面積が大きくされているので、その上に形
成された配線部材の配線や電極部との位置合わせが簡単
になり信頼性の良い電気的接続がしやすくなる。
部の上表面の面積が大きくされているので、その上に形
成された配線部材の配線や電極部との位置合わせが簡単
になり信頼性の良い電気的接続がしやすくなる。
【００２５】以上のことから理解されるように、特に支
持体１００の反りによる影響が大きな問題となる支持体
の厚さが薄くされた電子回路モジュールの場合には、基
本的にこの実施例のような構成とすることによってその
信頼性を向上させることができる。
持体１００の反りによる影響が大きな問題となる支持体
の厚さが薄くされた電子回路モジュールの場合には、基
本的にこの実施例のような構成とすることによってその
信頼性を向上させることができる。
【００２６】次に、図３を用いて図２に示す本発明の実
施例１に係わるＭＣＭの製造方法を説明する。なお、図
３の（ａ）〜（ｅ）は各製造工程毎の構成体の要部断面
を示している。
施例１に係わるＭＣＭの製造方法を説明する。なお、図
３の（ａ）〜（ｅ）は各製造工程毎の構成体の要部断面
を示している。
【００２７】まず、初めに（ａ）に示すように、１枚の
銅等の金属からなり厚さ約５００μｍの基板（金属シー
トであり、支持体を構成することになる）１００に、エ
ッチングとプレス加工により、高さ約１８０μｍのアー
ス電極用ポスト１２、島状電極ポスト（信号を入出力す
る導電通路となるポストを構成する）１３、高さ約１８
０μｍ隔壁（側壁部を構成する）１４、分離溝（ポスト
１３の下部を取り囲む貫通孔を構成する）１５、および
チップ取り付け位置用のマーカ１６を一括形成する。な
お、上記島状電極ポスト等は当初その上部をエッチング
処理した後プレスによってこの上部より断面積の大きい
柱（ポスト１３の下方先端部１７に相当する）が形成さ
れるようにする。
銅等の金属からなり厚さ約５００μｍの基板（金属シー
トであり、支持体を構成することになる）１００に、エ
ッチングとプレス加工により、高さ約１８０μｍのアー
ス電極用ポスト１２、島状電極ポスト（信号を入出力す
る導電通路となるポストを構成する）１３、高さ約１８
０μｍ隔壁（側壁部を構成する）１４、分離溝（ポスト
１３の下部を取り囲む貫通孔を構成する）１５、および
チップ取り付け位置用のマーカ１６を一括形成する。な
お、上記島状電極ポスト等は当初その上部をエッチング
処理した後プレスによってこの上部より断面積の大きい
柱（ポスト１３の下方先端部１７に相当する）が形成さ
れるようにする。
【００２８】次に、（ｂ）に示すように、金型１８によ
りアース電極ポスト１２、隔壁１４、島状電極ポスト１
３、分離溝１５の頭部を荷重２〜３Ｋｇ／ｃｍ2のプレ
ス（１９の方向に力を加える）によるヘッデイング加工
を行いオーバハング状の厚さ約３０〜５０μｍの突起
（アンカー（anchor）とも称する）２０を形成する。
りアース電極ポスト１２、隔壁１４、島状電極ポスト１
３、分離溝１５の頭部を荷重２〜３Ｋｇ／ｃｍ2のプレ
ス（１９の方向に力を加える）によるヘッデイング加工
を行いオーバハング状の厚さ約３０〜５０μｍの突起
（アンカー（anchor）とも称する）２０を形成する。
【００２９】次に、（ｃ）に示すように、支持体１００
の底部に予め設けられた窪み部（チップ取り付け用マー
カー）１６の上に、回路形成面（即ち、パッド電極端子
２１が形成される面）を上にして即ちフェースアップ状
態で半導体ベアーチップ又はＩＣベアーチップ１１を搭
載し、チップ１１やポスト１２，１３を覆うように、埋
込み樹脂（エポキシ樹脂）２３をコータ４０により同図
のように上記分離溝１５内部及び隔壁１４の上部も含め
て厚く一括して塗布し、しかる後この樹脂を熱硬化させ
る。
の底部に予め設けられた窪み部（チップ取り付け用マー
カー）１６の上に、回路形成面（即ち、パッド電極端子
２１が形成される面）を上にして即ちフェースアップ状
態で半導体ベアーチップ又はＩＣベアーチップ１１を搭
載し、チップ１１やポスト１２，１３を覆うように、埋
込み樹脂（エポキシ樹脂）２３をコータ４０により同図
のように上記分離溝１５内部及び隔壁１４の上部も含め
て厚く一括して塗布し、しかる後この樹脂を熱硬化させ
る。
【００３０】次に、（ｄ）に示すように、第１の研削加
工をダイヤモンド砥石２２により、金属基板１００の表
面側の埋込み樹脂層２３、アース電極ポスト１２、島状
電極ポスト１３、隔壁１４を同時に研削して、オーバハ
ング状の突起２０と共に平坦面（一つの共通主表面）を
形成する。これにより電極端子２１、各ポスト１２，１
３及び隔壁１４の上部表面が露出される。
工をダイヤモンド砥石２２により、金属基板１００の表
面側の埋込み樹脂層２３、アース電極ポスト１２、島状
電極ポスト１３、隔壁１４を同時に研削して、オーバハ
ング状の突起２０と共に平坦面（一つの共通主表面）を
形成する。これにより電極端子２１、各ポスト１２，１
３及び隔壁１４の上部表面が露出される。
【００３１】また、第２の研削加工により、金属基板１
００の裏面側から、分離溝１５内の埋込み樹脂２３が露
出するまで約２２０〜２３０μｍ研削する。これによ
り、厚さ９０〜１００μｍの支持体（金属基板）１００
と断面積０．３〜０．３５ｍｍ2のポスト１３の下方先
端部１７とその周囲の樹脂とで平坦面（前記主表面と対
向する一つの共通主表面）が形成される。かくしてポス
ト１３は完全に支持体１００から絶縁分離され、またそ
の下方先端部が露出される。
００の裏面側から、分離溝１５内の埋込み樹脂２３が露
出するまで約２２０〜２３０μｍ研削する。これによ
り、厚さ９０〜１００μｍの支持体（金属基板）１００
と断面積０．３〜０．３５ｍｍ2のポスト１３の下方先
端部１７とその周囲の樹脂とで平坦面（前記主表面と対
向する一つの共通主表面）が形成される。かくしてポス
ト１３は完全に支持体１００から絶縁分離され、またそ
の下方先端部が露出される。
【００３２】次に、（ｅ）に示すように、かくして形成
された構成体の表面上に、通常の半導体集積回路装置の
製造技術と同様に、例えばポリイミド樹脂等からなる第
１および第２の層間絶縁層２４、電極配線層２７、抵抗
素子２５、容量素子２６、インダクター素子２８を多層
配線技術により形成する。
された構成体の表面上に、通常の半導体集積回路装置の
製造技術と同様に、例えばポリイミド樹脂等からなる第
１および第２の層間絶縁層２４、電極配線層２７、抵抗
素子２５、容量素子２６、インダクター素子２８を多層
配線技術により形成する。
【００３３】本実施例のＭＣＭでは、プレスにより電極
ポスト頭部がその直下の元の電極径に比べ大きくなるの
で層間絶縁膜へのビアホール形成時のマスク合わせ余裕
度が広がる利点も得られる。また、ポスト１３は外部へ
の引き出しリードやワイヤーのないリードレス電極構造
となり、ワイヤボンディングのように不要なインダクタ
ンス成分を少なくできるので、ＭＣＭの高性能化を図る
ことが可能となる。
ポスト頭部がその直下の元の電極径に比べ大きくなるの
で層間絶縁膜へのビアホール形成時のマスク合わせ余裕
度が広がる利点も得られる。また、ポスト１３は外部へ
の引き出しリードやワイヤーのないリードレス電極構造
となり、ワイヤボンディングのように不要なインダクタ
ンス成分を少なくできるので、ＭＣＭの高性能化を図る
ことが可能となる。
【００３４】なお、モジュールの周囲に設けられた隔壁
（側壁部）１４は、基板の反りに対する補強を目的とし
ているが、埋込み樹脂層２３に対するダムの役目も果た
し、更に金属で構成されているので電磁遮蔽用としても
機能する。
（側壁部）１４は、基板の反りに対する補強を目的とし
ているが、埋込み樹脂層２３に対するダムの役目も果た
し、更に金属で構成されているので電磁遮蔽用としても
機能する。
【００３５】図４は上記図３の製造工程で使用したウエ
ーハ（金属基板１００）の全体を概略説明するためのも
ので、（ａ）はウエーハの上面図、（ｂ）は（ａ）のＢ
−Ｂラインで切断した時の断面図である。
ーハ（金属基板１００）の全体を概略説明するためのも
ので、（ａ）はウエーハの上面図、（ｂ）は（ａ）のＢ
−Ｂラインで切断した時の断面図である。
【００３６】図４に示すように、図２や図３に示された
電子回路モジュールの単位が複数個（図では３２個）縦
横に配置され通常のＩＣやＬＳＩと同様多数のモジュー
ルが一括処理を施して製造される。３１は該ウエーハに
設けられた全体の位置合わせ用のガイド孔、３２（１
４）は前記各モジュールの側壁部、３３はポスト１３に
相当し、３４はチップ取り付け位置用のマーカ１６に相
当している。なお、簡略化のためにチップ取り付け位置
用のマーカは各モジュール毎に１個として表示されてい
る。
電子回路モジュールの単位が複数個（図では３２個）縦
横に配置され通常のＩＣやＬＳＩと同様多数のモジュー
ルが一括処理を施して製造される。３１は該ウエーハに
設けられた全体の位置合わせ用のガイド孔、３２（１
４）は前記各モジュールの側壁部、３３はポスト１３に
相当し、３４はチップ取り付け位置用のマーカ１６に相
当している。なお、簡略化のためにチップ取り付け位置
用のマーカは各モジュール毎に１個として表示されてい
る。
【００３７】特に、本発明のような厚さの非常に薄い電
子回路モジュールを大量に製造するには、このようにウ
エーハ状態で処理することによって共通に連結した支持
体１００や共通に連結した側壁部３２（１４）が個々の
モジュールを強固に保持サポートすることができるので
極めて望ましい。そして図３の（ｅ）の工程を終了した
後、側壁部３２（１４）に沿って切断することによって
個々のモジュ−ルに分離される。
子回路モジュールを大量に製造するには、このようにウ
エーハ状態で処理することによって共通に連結した支持
体１００や共通に連結した側壁部３２（１４）が個々の
モジュールを強固に保持サポートすることができるので
極めて望ましい。そして図３の（ｅ）の工程を終了した
後、側壁部３２（１４）に沿って切断することによって
個々のモジュ−ルに分離される。
【００３８】次に、図５を用いて本発明の実施例２を説
明する。
明する。
【００３９】図５の（ａ）は、前記図３の（ｂ）の工程
においてポスト等の先端部をプレスによるヘッデイング
によって突起部を形成する代わりに、別の金型によって
アース電極ポスト１２、隔壁１４、島状電極ポスト１３
をプレスによるシェーピング加工により所定の高さまで
金属を削り落として突起２９(丸内)を形成したものであ
る。
においてポスト等の先端部をプレスによるヘッデイング
によって突起部を形成する代わりに、別の金型によって
アース電極ポスト１２、隔壁１４、島状電極ポスト１３
をプレスによるシェーピング加工により所定の高さまで
金属を削り落として突起２９(丸内)を形成したものであ
る。
【００４０】図５の（ｂ）は、島状電極ポスト１３の下
方先端部に突起２９を形成した拡大図を示す。この後の
埋込み樹脂工程においてスムーズに分離溝内に樹脂２３
が充填される条件としては、拡大した（ｂ）の丸内に示
したように分離溝形成時の幅ｄに対して、突起量Ｘをｄ
の１／２以下にすることが好ましい。
方先端部に突起２９を形成した拡大図を示す。この後の
埋込み樹脂工程においてスムーズに分離溝内に樹脂２３
が充填される条件としては、拡大した（ｂ）の丸内に示
したように分離溝形成時の幅ｄに対して、突起量Ｘをｄ
の１／２以下にすることが好ましい。
【００４１】この例では、ポスト１２，１３、側壁部１
４、の長手方向（深さ方向）の離れた少なくとも２ケ所
にその断面積が大きくされた突起部又は樹脂を挟み込む
樹脂挟持部が設けられているので前記第１実施例と同様
に樹脂と金属体との強固な固定に有効である。
４、の長手方向（深さ方向）の離れた少なくとも２ケ所
にその断面積が大きくされた突起部又は樹脂を挟み込む
樹脂挟持部が設けられているので前記第１実施例と同様
に樹脂と金属体との強固な固定に有効である。
【００４２】次に、図６を用いて更に他の実施例３を説
明する。
明する。
【００４３】図６の（ａ）はＭＣＭ用金属基板１０２の
断面図である。前記した実施例１と同様にポスト等の上
部先端部にプレスによる突起部２０が形成され、更に樹
脂２３と支持体１０２やポスト１３の下方先端部１７の
表面に別の金型によって凹凸状の突起３０(丸内)がプレ
スにより形成されている。
断面図である。前記した実施例１と同様にポスト等の上
部先端部にプレスによる突起部２０が形成され、更に樹
脂２３と支持体１０２やポスト１３の下方先端部１７の
表面に別の金型によって凹凸状の突起３０(丸内)がプレ
スにより形成されている。
【００４４】図６の（ｂ）はその一部拡大図であり、樹
脂と金属体との接触面積を増加させることができ、その
ための突起の高さｈは５〜２０μmが好ましい。
脂と金属体との接触面積を増加させることができ、その
ための突起の高さｈは５〜２０μmが好ましい。
【００４５】図７は、図３の（ｅ）の工程で出来上がっ
た構成体での樹脂２３と支持体１００との間の保持強度
を上記した本願の各実施例と従来のものとの特性比較図
である。この図から判るように、実施例１から３で説明
した本願のモジュール構成体では保持強度は従来に比べ
て約２倍程度増大した。
た構成体での樹脂２３と支持体１００との間の保持強度
を上記した本願の各実施例と従来のものとの特性比較図
である。この図から判るように、実施例１から３で説明
した本願のモジュール構成体では保持強度は従来に比べ
て約２倍程度増大した。
【００４６】以上の説明からも明らかなように、本発明
の代表的な態様では導電性支持体から分離された導電性
ポストの上方先端部に形成された突起部が埋め込み樹脂
の中に楔となって食い込み、樹脂とポストや支持体との
間の保持力が増大する。
の代表的な態様では導電性支持体から分離された導電性
ポストの上方先端部に形成された突起部が埋め込み樹脂
の中に楔となって食い込み、樹脂とポストや支持体との
間の保持力が増大する。
【００４７】これにより、導電性ポストの傾斜や沈み込
み及び樹脂の問題を解消でき、層間絶縁膜上に形成され
る薄膜容量、薄膜抵抗、インダクター、配線等のマイク
ロショート、断線不良等を防止でき、特に、信頼性の高
い薄型のモジュールを実現できる。例えば、厚さ０.２
〜０.３ｍｍの超薄型ＭＣＭの実用化が可能となる。
み及び樹脂の問題を解消でき、層間絶縁膜上に形成され
る薄膜容量、薄膜抵抗、インダクター、配線等のマイク
ロショート、断線不良等を防止でき、特に、信頼性の高
い薄型のモジュールを実現できる。例えば、厚さ０.２
〜０.３ｍｍの超薄型ＭＣＭの実用化が可能となる。
【００４８】次に、図８に基づいて本発明の実施例４を
説明する。この図８は図２で説明した電子回路モジュー
ルを２個上下に積み上げて構成した三次元の複合電子回
路モジュールの要部断面図である。
説明する。この図８は図２で説明した電子回路モジュー
ルを２個上下に積み上げて構成した三次元の複合電子回
路モジュールの要部断面図である。
【００４９】ここでは、図２で出来上がったモジュール
の最上表面の配線又は電極部を覆うようにポリイミド樹
脂等の絶縁膜４１を被着し、通常のフォトエッチング処
理により絶縁膜４１に開口部を設けて所定の配線又は電
極部を露出させ、それらの開口部内に半田ボール等の接
続部材４２を配置し、その上に別の電子回路モジュール
を載置し、上部モジュールのポスト１３の下方先端部１
７や支持体１００の裏面をこれら接続部材４２に接続し
て両モジュールを電気的に結合した複合電子回路モジュ
ールが示されている。
の最上表面の配線又は電極部を覆うようにポリイミド樹
脂等の絶縁膜４１を被着し、通常のフォトエッチング処
理により絶縁膜４１に開口部を設けて所定の配線又は電
極部を露出させ、それらの開口部内に半田ボール等の接
続部材４２を配置し、その上に別の電子回路モジュール
を載置し、上部モジュールのポスト１３の下方先端部１
７や支持体１００の裏面をこれら接続部材４２に接続し
て両モジュールを電気的に結合した複合電子回路モジュ
ールが示されている。
【００５０】上記したように、各モジュールは電気的特
性の信頼性が高く、又半田ボール等の接続部材４２も正
確な高さや位置に設定できるのでかかる高機能の三次元
のシステムモジュールが簡単に実現できる。
性の信頼性が高く、又半田ボール等の接続部材４２も正
確な高さや位置に設定できるのでかかる高機能の三次元
のシステムモジュールが簡単に実現できる。
【００５１】次に、図９を用いて本発明の実施例５を説
明する。この図９の（ａ）は図２で説明した電子回路モ
ジュールを２個横方向又は縦方向に隣接して構成した二
次元の複合電子回路モジュールの要部断面図である。図
９の（ｂ）はその上部平面図の概略を示し、（ｃ）は裏
面の平面図の概略を示している。
明する。この図９の（ａ）は図２で説明した電子回路モ
ジュールを２個横方向又は縦方向に隣接して構成した二
次元の複合電子回路モジュールの要部断面図である。図
９の（ｂ）はその上部平面図の概略を示し、（ｃ）は裏
面の平面図の概略を示している。
【００５２】これは、図４で説明したウエーハの状態で
モジュール構成体を作り上げた後所定の電気的特性を測
定し、隣り合ったモジュールを切り出して作ることがで
きる。
モジュール構成体を作り上げた後所定の電気的特性を測
定し、隣り合ったモジュールを切り出して作ることがで
きる。
【００５３】図９から判るように、本発明によれば、二
つのモジュールの間に位置する側壁部上の配線部材が強
固に樹脂体２３や側壁部の上表面に固定されるのでそれ
らを積極的に共通に利用して両モジュールを電気的に結
合し、高機能の二次元のシステムモジュールが簡単に実
現できる。
つのモジュールの間に位置する側壁部上の配線部材が強
固に樹脂体２３や側壁部の上表面に固定されるのでそれ
らを積極的に共通に利用して両モジュールを電気的に結
合し、高機能の二次元のシステムモジュールが簡単に実
現できる。
【００５４】なお、図９の（ｃ）で示したように、支持
体１００から分離されたポスト１３（その下方先端部１
７）は中央部分よりは側壁部、特に側壁のコーナ（隅
部）近傍に配置した方がポストの安定保持のために望ま
しい。
体１００から分離されたポスト１３（その下方先端部１
７）は中央部分よりは側壁部、特に側壁のコーナ（隅
部）近傍に配置した方がポストの安定保持のために望ま
しい。
【００５５】また、図１０をもとに本発明を用いて実際
に試作したモジュールの具体例を簡単に説明する。
に試作したモジュールの具体例を簡単に説明する。
【００５６】図１０の（ａ）はモジュールとして組み込
まれた通信用装置の電子回路図であり、２個の電界効果
型トランジスタ（ＦＥＴ１，２）、２個の抵抗（Ｒ）、
１０個のコンデンサー（Ｃ）、及び６個のインダクター
（Ｌ）とで構成されている。
まれた通信用装置の電子回路図であり、２個の電界効果
型トランジスタ（ＦＥＴ１，２）、２個の抵抗（Ｒ）、
１０個のコンデンサー（Ｃ）、及び６個のインダクター
（Ｌ）とで構成されている。
【００５７】図１０の（ｂ）は上記回路を本発明を用い
て組み込んだモジュールの多層配線部材の上面図であ
り、モジュールの四隅に信号入力端子Ｐｉｎ，出力端子
Ｐｏｕｔ及び電源端子Ｖｇ，Ｖｄが設けられ支持体１０
０から分離されたポスト１３に接続される。なお、基準
電圧用の端子即ちアース端子はこの例の場合はポスト１
２や支持体１００等を通してモジュールの裏面に取り出
されている。
て組み込んだモジュールの多層配線部材の上面図であ
り、モジュールの四隅に信号入力端子Ｐｉｎ，出力端子
Ｐｏｕｔ及び電源端子Ｖｇ，Ｖｄが設けられ支持体１０
０から分離されたポスト１３に接続される。なお、基準
電圧用の端子即ちアース端子はこの例の場合はポスト１
２や支持体１００等を通してモジュールの裏面に取り出
されている。
【００５８】本発明によれば、かかる高周波動作をする
薄型の高出力モジュールを高い信頼性をもって実現する
ことができる。
薄型の高出力モジュールを高い信頼性をもって実現する
ことができる。
【００５９】
【発明の効果】導電性支持体から分離された導電性ポス
トが埋め込み樹脂の中に楔となって食い込み、樹脂とポ
ストや支持体との間の保持力が増大する。これにより、
導電性ポストの傾斜や沈み込み及び樹脂の問題を解消で
き、層間絶縁膜上に形成される薄膜容量、薄膜抵抗、イ
ンダクター、配線等のマイクロショート、断線不良等を
防止でき、特に、信頼性の高い薄型の電子回路モジュー
ルを実現できる。
トが埋め込み樹脂の中に楔となって食い込み、樹脂とポ
ストや支持体との間の保持力が増大する。これにより、
導電性ポストの傾斜や沈み込み及び樹脂の問題を解消で
き、層間絶縁膜上に形成される薄膜容量、薄膜抵抗、イ
ンダクター、配線等のマイクロショート、断線不良等を
防止でき、特に、信頼性の高い薄型の電子回路モジュー
ルを実現できる。
【００６０】このように本発明によれば超薄型埋込み型
高周波ＭＣＭを低コストで提供でき、また、このＭＣＭ
の実現により三次元実装や二次元実装が可能となり、カ
ード型やリスト型携帯端末機等の高機能薄型・軽量化に
大きく寄与できる。
高周波ＭＣＭを低コストで提供でき、また、このＭＣＭ
の実現により三次元実装や二次元実装が可能となり、カ
ード型やリスト型携帯端末機等の高機能薄型・軽量化に
大きく寄与できる。
【図１】 従来の問題点を説明するためのＭＣＭの要部
断面図
断面図
【図２】 本発明に関わる実施例１のＭＣＭの要部断面
図
図
【図３】 本発明のＭＣＭの製法を説明するための工程
毎の構成体要部断面図
毎の構成体要部断面図
【図４】 本発明のＭＣＭの製法を説明するためのウエ
ーハ状態の構成体要部図
ーハ状態の構成体要部図
【図５】 本発明に関わる実施例２のＭＣＭの要部断面
図
図
【図６】 本発明に関わる実施例３のＭＣＭの要部断面
図
図
【図７】 本発明の効果を説明するために測定された特
性図
性図
【図８】 本発明に関わる実施例４の複合ＭＣＭの要部
断面図
断面図
【図９】 本発明に関わる実施例５の複合ＭＣＭの要部
断面図
断面図
【図１０】 本発明の実施例で実現したモジュ−ルの内
部回路図
部回路図
１０、１００、１０１、１０２…金属基板（導電性支持
体）、１１…回路素子（ＩＣチップ）、１２…アース電
極、１３…島状電極（導電性ポスト）、１４…隔壁（側
壁部）、１５…分離溝（貫通孔）、１６…チップ位置マ
ーカ、１７…リードレス電極（ポスト１３の下方先端
部）、１８…金型、２０、２９，３０…突起部、２１…
Ａｕバンプ、２２…ダイヤモンド砥石、２３…埋込み樹
脂、２４…層間樹脂膜、２５…抵抗素子、２６…容量素
子、２７…配線、２８…インダクター
体）、１１…回路素子（ＩＣチップ）、１２…アース電
極、１３…島状電極（導電性ポスト）、１４…隔壁（側
壁部）、１５…分離溝（貫通孔）、１６…チップ位置マ
ーカ、１７…リードレス電極（ポスト１３の下方先端
部）、１８…金型、２０、２９，３０…突起部、２１…
Ａｕバンプ、２２…ダイヤモンド砥石、２３…埋込み樹
脂、２４…層間樹脂膜、２５…抵抗素子、２６…容量素
子、２７…配線、２８…インダクター
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山下 喜市 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 福島 喜久男 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内
Claims (10)
- 【請求項１】おもて面と裏面とを有し少なくとも一つの
貫通孔を有する導電性の支持体；上記支持体のおもて面
に取り付けられその取り付け面とは反対の面に接続端子
を有する回路素子；上記貫通孔内を通り上記支持体及び
上記回路素子から絶縁分離されて上記支持体の裏面から
上記回路素子の接続端子の上表面の高さまで延びている
導電性のポスト、上記ポストは上記支持体の裏面と共に
第１レベルの平面を形成する下方先端部を有し、また上
記ポストは上記接続端子の上表面と共に第２レベルの平
面を形成しその直下部より断面積の大きい上方先端部を
有している；上記貫通孔内を埋め上記回路素子及び上記
ポストの側部を取り囲むように上記第１レベルの平面と
上記第２レベルの平面との間のスペースに充填された絶
縁体；及び上記絶縁体の上部に設けられ上記ポストの上
記上方先端部及び上記回路素子の上記接続端子に接続さ
れた配線を有する配線部材とからなることを特徴とする
電子回路モジュール。 - 【請求項２】上記ポストの下方先端部はその直上部より
断面積が大きくされていることを特徴とする請求項１記
載の電子回路モジュール。 - 【請求項３】上記絶縁体は樹脂からなり、上記ポストは
上記支持体と同一素材で構成されていることを特徴とす
る請求項１又は２記載の電子回路モジュール。 - 【請求項４】側壁部と底部とで構成されたスペースを有
し該底部に少なくとも一つの貫通孔を有する導電性の支
持体；上記支持体の底部表面に取り付けられその取り付
け面とは反対の面に接続端子を有する回路素子；上記貫
通孔内を通り上記支持体及び上記回路素子から絶縁分離
されて上記支持体底部の裏面から上記回路素子の接続端
子の上表面の高さまで延び、その長手方向の離間された
少なくとも２個所で断面積が大きくされている導電性の
ポスト；上記支持体底部の貫通孔内を埋め上記回路素子
及び上記ポストの側部を取り囲むように上記スペースを
充填する絶縁体；及び上記絶縁体の上部に設けられ上記
ポストの上方の先端部及び上記回路素子の上記接続端子
に接続された配線を有する配線部材とからなることを特
徴とする電子回路モジュール。 - 【請求項５】上記ポストの上方の先端部と下方の先端部
の断面積が大きくされていることを特徴とする請求項４
記載の電子回路モジュール。 - 【請求項６】上記絶縁体は樹脂からなり、上記ポストは
上記支持体と同一素材で構成されていることを特徴とす
る請求項４記載の電子回路モジュール。 - 【請求項７】上記支持体の上記側壁部の上方先端部はそ
の直下部より断面積が大きくされていることを特徴とす
る請求項４記載の電子回路モジュール。 - 【請求項８】請求項４、５、６又は７記載の上記電子回
路モジュールを複数個、上記支持体を共通の支持体とし
て用い上記側壁部の一部を共通に用いるように隣接して
配置し、上記配線部材を上記共通の側壁部上部にも共通
に設け該複数の電子回路モジュール間を電気的に結合し
てなることを特徴とする複合電子回路モジュール。 - 【請求項９】請求項４、５、６又は７記載の電子回路モ
ジュールを複数個上下に積層し、該複数の電子回路モジ
ュール間を一方の上記配線部材と他方の上記支持体裏面
及び上記ポストの下方の先端部とを用いて電気的に結合
してなることを特徴とする複合電子回路モジュール。 - 【請求項１０】１枚の導電性基板を加工して側壁部と底
部とで構成される凹部及び該底部の一部にその周囲に溝
が形成され上記凹部内の上方に伸びるポストを形成し、
上記ポストの上方部の断面積をその直下より大きくする
加工を施し、上表面に接続端子を有する回路素子を上記
凹部内の上記底部に取り付け、上記回路素子及び上記ポ
ストを埋め込むように上記凹部及び上記溝内に絶縁体を
充填し、上記側壁部、上記ポスト及び上記回路素子の接
続端子とが一つの平坦面を形成するように上記絶縁体を
含む上記構成体を上方から研削し、上記ポスト周囲の溝
内の上記絶縁体を露出させるまで上記導電性基板を裏面
から研削し、しかる後上記絶縁体の上部で上記回路素子
の接続端子及び上記ポストに接続された配線を施すこと
を特徴とする電子回路モジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35263999A JP2001168264A (ja) | 1999-12-13 | 1999-12-13 | 電子回路モジュール及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35263999A JP2001168264A (ja) | 1999-12-13 | 1999-12-13 | 電子回路モジュール及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001168264A true JP2001168264A (ja) | 2001-06-22 |
Family
ID=18425429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35263999A Pending JP2001168264A (ja) | 1999-12-13 | 1999-12-13 | 電子回路モジュール及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001168264A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6777778B2 (en) | 2001-06-20 | 2004-08-17 | Alps Electric Co., Ltd. | Thin-film resistor and method for manufacturing the same |
| JPWO2013035714A1 (ja) * | 2011-09-07 | 2015-03-23 | 株式会社村田製作所 | モジュールの製造方法および端子集合体 |
| JPWO2013035715A1 (ja) * | 2011-09-07 | 2015-03-23 | 株式会社村田製作所 | モジュールの製造方法およびモジュール |
-
1999
- 1999-12-13 JP JP35263999A patent/JP2001168264A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6777778B2 (en) | 2001-06-20 | 2004-08-17 | Alps Electric Co., Ltd. | Thin-film resistor and method for manufacturing the same |
| JPWO2013035714A1 (ja) * | 2011-09-07 | 2015-03-23 | 株式会社村田製作所 | モジュールの製造方法および端子集合体 |
| JPWO2013035715A1 (ja) * | 2011-09-07 | 2015-03-23 | 株式会社村田製作所 | モジュールの製造方法およびモジュール |
| US9491846B2 (en) | 2011-09-07 | 2016-11-08 | Murata Manufacturing Co., Ltd. | Method of manufacturing module |
| US9538649B2 (en) | 2011-09-07 | 2017-01-03 | Murata Manufacturing Co., Ltd. | Method of manufacturing module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8067824B2 (en) | Integrated circuit module package and assembly method thereof | |
| US6194786B1 (en) | Integrated circuit package providing bond wire clearance over intervening conductive regions | |
| US9589869B2 (en) | Packaging solutions for devices and systems comprising lateral GaN power transistors | |
| US7161242B2 (en) | Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element | |
| US6316838B1 (en) | Semiconductor device | |
| JP3890947B2 (ja) | 高周波半導体装置 | |
| JP2819284B2 (ja) | 半導体パッケージ用基板およびその製造方法と その基板を利用した積層型半導体パッケージ | |
| KR100543836B1 (ko) | 멀티칩 모듈 구조체 및 그 제작 방법 | |
| US20120104606A1 (en) | Ball grid array semiconductor device and its manufacture | |
| JP2009124176A (ja) | 半導体デバイス用非モールドパッケージ | |
| KR100606295B1 (ko) | 회로 모듈 | |
| US20080123299A1 (en) | Circuit Device and Manufacturing Method of the Same | |
| US6670704B1 (en) | Device for electronic packaging, pin jig fixture | |
| JP2951573B2 (ja) | 分離されたダイパッドを有する半導体パッケージ | |
| KR100621547B1 (ko) | 멀티칩 패키지 | |
| CN110854093A (zh) | 一种三维叠层封装结构及其制造方法 | |
| JP2000124352A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2001168264A (ja) | 電子回路モジュール及びその製造方法 | |
| US20220059507A1 (en) | Method for preparing semiconductor package having multiple voltage supply sources | |
| US11227814B2 (en) | Three-dimensional semiconductor package with partially overlapping chips and manufacturing method thereof | |
| JP2803656B2 (ja) | 半導体装置 | |
| JP2001148457A (ja) | 高周波用半導体装置 | |
| JP4168494B2 (ja) | 半導体装置の製造方法 | |
| JP4140012B2 (ja) | チップ状電子部品、その製造方法及び実装構造 | |
| TWI827014B (zh) | 封裝結構及內埋功率晶片的電路板組件 |