JP4817543B2 - 積層型マルチチップ半導体装置 - Google Patents

積層型マルチチップ半導体装置 Download PDF

Info

Publication number
JP4817543B2
JP4817543B2 JP2001201072A JP2001201072A JP4817543B2 JP 4817543 B2 JP4817543 B2 JP 4817543B2 JP 2001201072 A JP2001201072 A JP 2001201072A JP 2001201072 A JP2001201072 A JP 2001201072A JP 4817543 B2 JP4817543 B2 JP 4817543B2
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor
semiconductor device
heat
stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001201072A
Other languages
English (en)
Other versions
JP2003017638A (ja
Inventor
文彦 谷口
晃 高島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2001201072A priority Critical patent/JP4817543B2/ja
Publication of JP2003017638A publication Critical patent/JP2003017638A/ja
Application granted granted Critical
Publication of JP4817543B2 publication Critical patent/JP4817543B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、特に複数の半導体素子が積層されて搭載された積層型マルチチップ半導体装置に関する。
【０００２】
【従来の技術】
電子機器の小型化に伴い、半導体装置の小型化への要求も高まっている。このような半導体装置への小型化への要求にこたえるべく、半導体装置の構造は、従来のリードフレーム構造から、外部端子としてハンダボールのように突起電極を備えるＣＳＰ（チップサイズパッケージ）構造へと移行してきている。
【０００３】
近年では、ＲＣＳＰ（リアルチップサイズパッケージ）が開発され、これにより半導体装置の２次元的な小型化は限界となっている。そこで、半導体装置の更なる高密度化のために、複数個の半導体素子を積層したスタック型のＭＣＰ（マルチチップパッケージ）が開発されている。スタック型のＭＣＰの例を図１に示す。
【０００４】
図１(ａ）に示すスタック型のＭＣＰは、インターポーザ（再配線基板）１の上に半導体素子２Ａを搭載し、その上に半導体素子２Ｂを積層して搭載した半導体装置である。半導体素子２Ａはダイス付け材３によりインターポーザ１上に固定される。同様に、半導体素子２Ｂもダイス付け材３により半導体措置２Ａ上に固定される。半導体素子２Ｂの端子は半導体素子２Ａの端子にボンディングワイヤ５Ａにより接続される。また、半導体素子２Ａの端子はインターポーザ１の端子にボンディングワイヤ５Ｂにより接続される。半導体素子２Ａ及び２Ｂは、インターポーザ１上でモールドレジン７により封止される。インターポーザ１の底面には、外部接続用端子としてハンダボール６が形成される。
【０００５】
図１（ｂ）に示すスタック型のＭＣＰは、半導体素子２Ａにバンプ４Ａを設け、フリップチップ実装によりインターポーザ１に搭載したものである。したがって、上側の半導体素子２Ｂの端子はボンディングワイヤ５Ｂにより直接インターポーザ１の端子に接続される。
【０００６】
図１（ｃ）に示すスタック型のＭＣＰは、半導体素子２Ｂにバンプ４Ｂを設け、フリップチップ実装により半導体素子２Ａに搭載したものである。したがって、下側の半導体素子２Ａのみがボンディングワイヤ５Ａによりインターポーザ１の端子に接続される。
【０００７】
ここで、図１（ａ）及び（ｂ）に示す半導体装置では、半導体装置２Ａ，２Ｂをダイス付け材３により接合しているが、ダイス付け材３の厚みは非常に薄いため、接合された半導体装置２Ａ，２Ｂは、発熱量が異なっていてもほぼ同じ温度となる。また、図１（ｃ）に示す半導体装置でも、半導体装置２Ａ，２Ｂがバンプにより接続されているため、半導体装置２Ａ，２Ｂの温度はほぼ同じ温度となる。
【０００８】
【発明が解決しようとする課題】
図１に示すような従来のスタック型のＭＣＰは、比較的消費電力の小さいメモリ系の半導体素子同士の組み合わせで主に使用されていた。このため、半導体素子の発熱による問題はあまり生じておらず、半導体素子の放熱に関してはほとんど対策が施されていなかった。
【０００９】
しかし、近年において、スタック型のＭＣＰには、メモリ同士の組み合わせばかりでなく、ロジック＋メモリ、アナログ＋デジタル、あるいは低消費電力素子＋高消費電力素子といった組み合わせのように、システムあるいはサブシステムとしての機能が要求されている。このような機能を有するスタック型のＭＣＰでは、ジャンクション温度（Ｔｊ）の異なる半導体素子を積層して搭載する必要がある。
【００１０】
上述のように、従来の構成のスタック型のＭＣＰでは、積層された半導体素子は、全てほぼ等しい温度となってしまう。このため、ジャンクション温度が異なる半導体素子を積層した場合、ジャンクション温度の低い方の半導体素子に合わせた熱抵抗を有するパッケージとする必要がある。あるいは、発熱に対するマージンが少ない方の半導体素子に対して熱がなるべく伝達されないような構成とする必要がある。
【００１１】
本発明は上記の点に鑑みてなされたものであり、複数の半導体素子を積層した際に各半導体素子から発生する熱の移動を制御することのできる積層型マルチチップ半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【００１５】
請求項１記載の発明は、複数の半導体素子を積層して搭載した積層型マルチチップ半導体装置であって、前記複数の半導体素子のうちジャンクション温度が低い第１の半導体素子と該第１の半導体素子よりもジャンクション温度が高い第２の半導体素子との間にペルチェ素子を積層して配置し、該ペルチェ素子の低温側を前記第１の半導体素子に接合し、前記ペルチェ素子の高温側を前記第２の半導体素子に接合したことを特徴とするものである。
【００１６】
請求項１記載の発明によれば、ジャンクション温度の低い半導体素子、すなわち発熱に対するマージンが少ない半導体素子の熱を集中的に吸収して冷却し、吸収した熱をジャンクション温度の高い半導体装置へと移動（伝達）することができる。したがって、半導体装置全体を、ジャンクション温度の高い半導体素子に合わせた熱抵抗に基づいて設計することができる。
【００２１】
請求項２記載の発明は、配線基板上に積層して搭載された複数の半導体素子を有する積層型マルチチップ半導体装置であって、前記複数の半導体素子の間に積層した状態で熱絶縁体を配置し、該熱絶縁体を挟む半導体装置の間に温度差を設け、前記熱絶縁体の厚みは、配線基板上に前記半導体素子を固定するダイス付け材の厚みより大きく、前記熱絶縁体は複数の柱状の熱絶縁体からなることを特徴とするものである。
【００２２】
請求項２記載の発明によれば、柱状の熱絶縁体の周囲に熱伝導率の低い材料を充填することができる。
【００２３】
図２は本発明の第１の実施の形態による積層型マルチチップ半導体装置の断面図である。図２において、図１に示す構成部品と同等な部品には同じ符号を付し、その説明は適宜省略する。
【００２４】
図２に示す半導体装置は、下側の半導体素子２Ａと上側の半導体素子２Ｂとの間に電子冷却素子としてのペルチェ素子８が設けられている。ペルチェ素子８は放熱面８ａと反対側の吸熱面８ｂとを有しており、放熱面８ａ側にバンプ８ｃが形成される。バンプ８ｃはペルチェ素子８に電流を供給するための端子であり、２個設けられていればよいが、本実施の形態ではペルチェ素子８から半導体素子２Ａへの熱の伝達を促進するために多数のバンプ８ｃが設けられている。
【００２５】
上側の半導体素子２Ｂは、ペルチェ素子８の吸熱面８Ｂに対してダイス付け材３により固定される。そして、半導体素子２Ｂの端子はボンディングワイヤ５Ｂにより半導体素子２Ａの端子に接続され、半導体素子２Ａの端子はボンディングワイヤ５Ａによりインターポーザ１の端子に接続される。
【００２６】
以上のような構成の半導体装置において、ペルチェ素子８に電流を流すと、吸熱面８ｂで吸収した熱が放熱面８ａから放出される。したがって、上側の半導体素子２Ｂの熱がペルチェ素子８により吸収され、下側の半導体素子２Ａに対して放出される。すなわち、上側の半導体素子２Ａで発生した熱は、ペルチェ素子８により下側の半導体素子２Ａに移動される。下側の半導体素子２Ａに移動した熱は、従来と同様にインターポーザ１及びハンダボール６を介して半導体装置の外部へと放出される。
【００２７】
ここで、ペルチェ素子８の構成について図３を参照しながら説明する。図３はペルチェ素子８の構成を示す図である。ペルチェ素子８は、直列に接続された複数のＮ型半導体とＰ型半導体で構成される。図３に示すように電流Ｉを流すと、両面８ａと８ｂとの間に温度差ΔＴが発生する。ペルチェ素子８の電極側が放熱面８ａとなり、反対側の面が吸熱面８ｂとなる。すなわち、吸熱面８ｂでは熱を吸収し、吸収した熱を放熱面８ｂから放出する。したがって、ペルチェ素子は、吸熱面側から放熱面側へと熱を移動させる機能を有し、これにより、吸熱面８ｂ側を冷却することができる。
【００２８】
以上のようなペルチェ素子８により、上側の半導体素子２Ａが発生した熱は、下側の半導体素子２Ａに移動（伝達）されるため、上側の半導体素子２Ｂに対して冷却効果が提供される。すなわち、上側の半導体素子２Ｂより下側の半導体素子２Ａの方が発熱量が大きい場合であっても、ペルチェ素子８の作用により下側の半導体素子２Ａから上側の半導体素子２Ｂへと熱が伝わることが防止される。これにより、上側の半導体素子２Ｂの温度を下側の半導体素子２Ａの温度より低く維持することができる。
【００２９】
すなわち、上側の半導体素子２Ｂのジャンクション温度が、下側の半導体素子２Ａのジャンクション温度より低いような場合、図２に示すようにペルチェ素子８を設けることにより、下側の半導体素子２Ａからの熱の伝達を防止し、上側の半導体素子２Ｂをそのジャンクション温度より低く維持することができる。換言すると、下側の半導体素子２Ａの温度許容範囲に対して上側の半導体素子２Ｂの温度許容範囲の方がマージンが小さい場合であっても、ペルチェ素子８を設けることにより、下側の半導体素子２Ａの温度を許容範囲の上限に近く維持しながら、上側の半導体素子２Ｂの温度をその許容範囲内に維持することができる。
【００３０】
図２に示す半導体素装置では、ペルチェ素子８と下側の半導体素子２Ａとの間にはモールドレジン７が充填される構成であるが、図４に示すように、ペルチェ素子８と下側の半導体素子２Ａとの間にアンダーフィル材９を充填することとしてもよい。アンダーフィル材９に伝熱特性の高い材料を使用すれば、ペルチェ素子８から半導体素子２Ａへの熱の伝達を促進することができる。
【００３１】
次に、本発明の第２の実施の形態による積層型マルチチップ半導体装置について、図５を参照しながら説明する。図５は本発明の第２の実施の形態による積層型マルチチップ半導体装置の断面図である。図５において、図２に示す構成部品と同等な部品には同じ符号を付し、その説明は適宜省略する。
【００３２】
本発明の第２の実施の形態による半導体装置では、ペルチェ素子８がインターポーザ１に搭載され、ペルチェ素子８の上に半導体素子２Ａ，２Ｂが積層された状態で搭載される。本実施の形態の場合、ペルチェ素子８は、下側の半導体素子２Ａから熱を吸収して、吸収した熱をインターポーザ１に対して放出する。インターポーザ１に伝達された熱は、インターポーザ１から外部へと放出される。
【００３３】
したがって、本実施の形態の場合、半導体素子２Ｂの熱は半導体素子２Ａを介してペルチェ素子８に伝達され、インターポーザ１から外部に放出される。これにより、半導体素子２Ｂの温度と半導体素子２Ａの温度とはほぼ同じ温度となるが、半導体素子２Ａと半導体素子２Ｂとの間にダイス付け材３の熱抵抗があるため、半導体素子２Ｂの温度のほうが僅かに高くなる。
【００３４】
本実施の形態の場合、半導体素子２Ａと半導体素子２Ｂとの温度差は僅かであるが、ペルチェ素子８を下側の半導体素子２Ａに等しい大きさか、それより大きくできるため、冷却効果を大きくすることができ、発熱量の大きな半導体素子であっても十分に冷却することができる。
【００３５】
次に、本発明の第３の実施の形態について、図６を参照しながら説明する。図６は本発明の第３の実施の形態による積層型マルチチップ半導体装置の断面図である。図６において、図２に示す構成部品と同等な部品には同じ符号を付し、その説明は適宜省略する。
【００３６】
本発明の第３の実施の形態による半導体装置は、上側の半導体素子２Ｂの上にペルチェ素子８を積層して搭載したものである。すなわち、インターポーザ１上に下側の半導体素子２Ａを搭載し、その上に半導体素子２Ｂを積層して搭載し、更にその上にペルチェ素子８を積層して搭載したものである。また、ペルチェ素子８は、吸熱面８ｂが半導体素子２Ｂに対向した状態で積層される。更に、ペルチェ素子８の放熱面８ａにはヒートシンク１０が接合される。
【００３７】
そして、下側の半導体素子２Ａの端子はインターポーザ１の端子にワイヤボンディングされ、上側の半導体素子２Ｂの端子は下側の半導体素子２Ａの端子にワイヤボンディングされる。また、図６に示す例では、ペルチェ素子８の端子が半導体素子２Ｂの端子にワイヤボンディングされ電流が供給される。
【００３８】
以上のような構成の半導体装置では、半導体装置と実装基板との接続状況にも依存するが、インターポーザ１からの放熱量よりヒートシンク１０からの放熱量の方が大きくなり、上側の半導体素子２Ｂの温度を半導体素子２Ａの温度より低く維持することができる。
【００３９】
図７及び図８は、図６に示す半導体装置の変形例を示す断面図である。図７に示す半導体装置では、下側の半導体素子２Ａがフリップチップボンディングによりインターポーザ１に搭載されている。また、図８に示す半導体装置では、上側の半導体素子２Ｂがフリップチップボンディングにより下側の半導体素子２Ａに搭載されている。したがって、ペルチェ素子８の端子は、下側の半導体素子２Ａの端子にワイヤボンディングされる。
【００４０】
次に、本発明の第４の実施の形態について、図９を参照しながら説明する。図９は本発明の第４の実施の形態による積層型マルチチップ半導体装置の断面図である。図９において、図２に示す構成部品と同等な部品には同じ符号を付し、その説明は適宜省略する。
【００４１】
本発明の第４の実施の形態は、上述の実施の形態とは異なり、ペルチェ素子のような電子冷却素子を用いない。その代わり、下側の半導体素子２Ａと上側の半導体素子２Ｂとの間に、熱絶縁体１１が配置される。熱絶縁体１１は、例えばエポキシ樹脂のように熱伝導率の小さい材料により形成される。そして、熱絶縁体１１の厚みは、例えば１５０μｍ以上であり、従来の積層型の半導体装置のダイス付け材３の厚みより十分大きい厚みである。したがって、上側の半導体素子２Ｂは、下側の半導体素子２Ａから熱的に絶縁された状態となり、下側の半導体素子２Ａから上側の半導体素子２Ｂへの熱伝達が防止される。これにより、上側の半導体素子２Ｂの温度を下側の半導体素子２Ａの温度より低く維持することができる。
【００４２】
なお、上側の半導体素子２Ｂの発熱量が多い場合は、図６に示すようなヒートシンクを上側の半導体素子２Ｂに接合することにより、上側の半導体素子２Ｂの温度を低く維持することができる。また、熱絶縁体１１を熱伝送率の低い材料で形成されたダミーチップとしても同様な熱絶縁効果を得ることができる。
【００４３】
図１０は、図９に示す半導体装置の変形例を示す断面図である。図１０に示す半導体装置は、熱絶縁体１１の代わりにポスト状（柱状）の熱絶縁体１１Ａを設けたものである。熱絶縁体１１Ａは半導体素子の接合材料により形成し、その周囲に熱伝導率の低いエポキシ樹脂等をオーバーモールドすることとしてもよい。
【００４４】
以上説明した実施の形態による半導体装置は、２つの半導体素子を有するものとして説明したが、本発明は３つ以上の半導体素子が積層されたマルチチップ半導体装置にも適用することができ、上述したものと同様の効果を得ることができる。
【発明の効果】
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。
【００４６】
請求項１記載の発明によれば、ジャンクション温度の低い半導体素子、すなわち発熱に対するマージンが少ない半導体素子の熱を集中的に吸収して冷却し、吸収した熱をジャンクション温度の高い半導体装置へと移動（伝達）することができる。したがって、半導体装置全体を、ジャンクション温度の高い半導体素子に合わせた熱抵抗に基づいて設計することができる。
【００４９】
請求項２記載の発明によれば、柱状の熱絶縁体の周囲に熱伝導率の低い材料を充填することができる。
【図面の簡単な説明】
【図１】従来のスタック型のＭＣＰの構成を示す断面図である。
【図２】本発明の第１の実施の形態による積層型マルチチップ半導体装置の断面図である。
【図３】図２に示すペルチェ素子の構成を示す図である。
【図４】図２に示す半導体装置の変形例を示す断面図である。
【図５】本発明の第２の実施の形態による積層型マルチチップ半導体装置の断面図である。
【図６】本発明の第３の実施の形態による積層型マルチチップ半導体装置の断面図である。
【図７】図６に示す半導体装置の変形例を示す断面図である。
【図８】図６に示す半導体装置の他の変形例を示す断面図である。
【図９】本発明の第４の実施の形態による積層型マルチチップ半導体装置の断面図である。
【図１０】図９に示す半導体装置の変形例を示す断面図である。
【符号の説明】
１ インターポーザ
２Ａ，２Ｂ 半導体素子
３ ダイス付け材
５Ａ，５Ｂ ボンディングワイヤ
６ ハンダボール
７ モールドレジン
８ ペルチェ素子
８ａ 放熱面
８ｂ 吸熱面
８ｃ バンプ
９ アンダーフィル材
１０ ヒートシンク
１１，１１Ａ 熱絶縁体

Claims (2)

  1. 複数の半導体素子を積層して搭載した積層型マルチチップ半導体装置であって、
    前記複数の半導体素子のうちジャンクション温度が低い第１の半導体素子と該第１の半導体素子よりもジャンクション温度が高い第２の半導体素子との間にペルチェ素子を積層して配置し、該ペルチェ素子の低温側を前記第１の半導体素子に接合し、前記ペルチェ素子の高温側を前記第２の半導体素子に接合したことを特徴とする積層型マルチチップ半導体装置。
  2. 配線基板上に積層して搭載された複数の半導体素子を有する積層型マルチチップ半導体装置であって、
    前記複数の半導体素子の間に積層した状態で熱絶縁体を配置し、該熱絶縁体を挟む半導体装置の間に温度差を設け、
    前記熱絶縁体の厚みは、配線基板上に前記半導体素子を固定するダイス付け材の厚みより大きく、
    前記熱絶縁体は複数の柱状の熱絶縁体からなることを特徴とする積層型マルチチップ半導体装置。
JP2001201072A 2001-07-02 2001-07-02 積層型マルチチップ半導体装置 Expired - Fee Related JP4817543B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001201072A JP4817543B2 (ja) 2001-07-02 2001-07-02 積層型マルチチップ半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001201072A JP4817543B2 (ja) 2001-07-02 2001-07-02 積層型マルチチップ半導体装置

Publications (2)

Publication Number Publication Date
JP2003017638A JP2003017638A (ja) 2003-01-17
JP4817543B2 true JP4817543B2 (ja) 2011-11-16

Family

ID=19038096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001201072A Expired - Fee Related JP4817543B2 (ja) 2001-07-02 2001-07-02 積層型マルチチップ半導体装置

Country Status (1)

Country Link
JP (1) JP4817543B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10790213B2 (en) 2018-03-13 2020-09-29 Samsung Electronics Co., Ltd. Heat radiation device, semiconductor package comprising the same, and semiconductor device comprising the same

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228485A (ja) * 2003-01-27 2004-08-12 Hitachi Ltd 半導体チップ積層パッケージ構造、及び、かかるパッケージ構造に好適な半導体装置
JP2005147768A (ja) * 2003-11-12 2005-06-09 Denso Corp 赤外線検出器
JP4211035B2 (ja) * 2003-12-19 2009-01-21 富士通マイクロエレクトロニクス株式会社 温度制御機能を有する半導体装置
KR100629679B1 (ko) 2004-07-01 2006-09-29 삼성전자주식회사 열전 냉각 소자를 갖는 반도체 칩 패키지
JP4485865B2 (ja) 2004-07-13 2010-06-23 Ｏｋｉセミコンダクタ株式会社 半導体装置、及びその製造方法
JP2006351565A (ja) * 2005-06-13 2006-12-28 Shinko Electric Ind Co Ltd 積層型半導体パッケージ
US8389867B2 (en) 2005-09-30 2013-03-05 Ibiden Co., Ltd. Multilayered circuit substrate with semiconductor device incorporated therein
KR100809701B1 (ko) 2006-09-05 2008-03-06 삼성전자주식회사 칩간 열전달 차단 스페이서를 포함하는 멀티칩 패키지
US8598700B2 (en) 2008-06-27 2013-12-03 Qualcomm Incorporated Active thermal control for stacked IC devices
DE102008049726B4 (de) 2008-09-30 2012-02-09 Advanced Micro Devices, Inc. Gestapelte Chipkonfiguration mit stromgespeistem Wärmeübertragungssystem und Verfahren zum Steuern der Temperatur in einem Halbleiterbauelement
US8231692B2 (en) * 2008-11-06 2012-07-31 International Business Machines Corporation Method for manufacturing an electronic device
JP2010238818A (ja) * 2009-03-30 2010-10-21 Nomura Research Institute Ltd 熱移送装置
US8995134B2 (en) 2011-05-27 2015-03-31 Lear Corporation Electrically-cooled power module
US9746889B2 (en) * 2015-05-11 2017-08-29 Qualcomm Incorporated Package-on-package (PoP) device comprising bi-directional thermal electric cooler
CN108922869A (zh) * 2018-07-13 2018-11-30 广东格斯泰气密元件有限公司 一种带tec-氮化铝-金属三元结构的smd封装基座
WO2023276559A1 (ja) * 2021-06-30 2023-01-05 リンテック株式会社 半導体封止体

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04329658A (ja) * 1991-05-01 1992-11-18 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
JP2707979B2 (ja) * 1994-09-16 1998-02-04 日本電気株式会社 ハイブリッドｉｃ及びその製造方法
JPH11233986A (ja) * 1998-02-12 1999-08-27 Sony Corp 半導体装置
JP2001127246A (ja) * 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10790213B2 (en) 2018-03-13 2020-09-29 Samsung Electronics Co., Ltd. Heat radiation device, semiconductor package comprising the same, and semiconductor device comprising the same

Also Published As

Publication number Publication date
JP2003017638A (ja) 2003-01-17

Similar Documents

Publication Publication Date Title
US11594469B2 (en) Semiconductor device and method of manufacture
US10741468B2 (en) Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
JP4817543B2 (ja) 積層型マルチチップ半導体装置
US9666571B2 (en) Package-on-package structures
US7301233B2 (en) Semiconductor chip package with thermoelectric cooler
US6459144B1 (en) Flip chip semiconductor package
US8338935B2 (en) Thermally enhanced electronic package utilizing carbon nanocapsules and method of manufacturing the same
US8319331B2 (en) Semiconductor device
US7772692B2 (en) Semiconductor device with cooling member
US6339254B1 (en) Stacked flip-chip integrated circuit assemblage
JP4493121B2 (ja) 半導体素子および半導体チップのパッケージ方法
US20140151880A1 (en) Package-on-package structures
JPH1174425A (ja) フリップチップパッケージ用高性能熱拡散装置
KR102170197B1 (ko) 패키지 온 패키지 구조들
TW546796B (en) Multichip package
TW578282B (en) Thermal- enhance MCM package
JP2002110869A (ja) 半導体装置
JP2020188082A (ja) 半導体パッケージ
US20240096740A1 (en) Package structure having thermoelectric cooler
KR20050031599A (ko) 열 매개 물질을 갖는 반도체 패키지
CN118039631A (zh) 封装结构及其制造方法
JPH09275169A (ja) 半導体装置の実装構造体
JPH09275172A (ja) 半導体装置およびその実装構造体
JP2010147060A (ja) 半導体装置
KR970013285A (ko) 멀티 칩 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080514

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110411

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees