JP2010147060A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010147060A
JP2010147060A JP2008319473A JP2008319473A JP2010147060A JP 2010147060 A JP2010147060 A JP 2010147060A JP 2008319473 A JP2008319473 A JP 2008319473A JP 2008319473 A JP2008319473 A JP 2008319473A JP 2010147060 A JP2010147060 A JP 2010147060A
Authority
JP
Japan
Prior art keywords
semiconductor device
heat transfer
transfer body
semiconductor chip
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008319473A
Other languages
English (en)
Inventor
Etsuko Ishizuka
悦子 石塚
Yasuki Fukui
靖樹 福井
Masato Yokobayashi
政人 横林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008319473A priority Critical patent/JP2010147060A/ja
Publication of JP2010147060A publication Critical patent/JP2010147060A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体チップから発生する熱を、効率的に拡散することのできる半導体装置を提供する。
【解決手段】本発明の半導体装置１００は、回路基板２上に搭載された半導体チップ１の裏面から半導体チップ１の周方向に形成され、半導体チップ１と回路基板２との電気接続部を避けて設けられた伝熱体９を備えている。
【選択図】図２

Description

本発明は、半導体チップから発生した熱の放熱効果を向上させた半導体装置に関するものである。
近年、半導体チップの高機能化による信号ピンの増大や、携帯機器への高密度実装の必要性から、多ピン・高密度実装に対応可能なＢＧＡ・ＣＳＰといったエリアアレイパッケージの採用が増大している。
このような半導体パッケージは、半導体チップから発生する熱を分散させるために、高い放熱性を有することが要求される。上述したＢＧＡ・ＣＳＰ等の高密度実装パッケージでは、パッケージの材料、パッケージ構造、および基板構造からのアプローチによって、放熱性を高めている。具体的には、封止樹脂にヒートシンク（放熱板）やペルチェ素子等の冷却機構を設けたり、パッケージ構成材料として高熱伝導材料を使用するなどの放熱性向上手段が挙げられる。
例えば、特許文献１には、半導体パッケージの表面に放熱体が設けられた半導体装置が開示されている。具体的には、特許文献１の半導体装置では、封止部の上方、すなわち、半導体装置の表面に、銅系又は鉄系の材料などで形成された放熱体が設けられている。特許文献１の半導体装置では、半導体チップから発生した熱を、封止部を介して、封止部の上部に形成された放熱体によって、分散させている。
特開２００３−２４９６０７号（２００３年９月５日公開）
しかし、従来の半導体装置の放熱効果は不十分であるという問題がある。
具体的には、半導体チップの発熱が始まり、定常状態に達すると、半導体チップ中央部の発熱部分の温度が局地的に上昇する。しかし、半導体装置の表面（封止部の上面）にヒートシンク等の放熱体を設けたとしても、半導体装置表面全域に、発生した熱を拡散（伝達）させることはできない。このため、半導体チップから発生した熱を効率的に放熱できない。
また、一般的に、半導体チップから発生した熱は、封止部側（半導体装置の表面側）よりも、半導体チップが実装された実装基板側から多く放熱される。このため、従来技術半導体装置では、特に、実装基板側からの放熱効果が低くなる。
そこで、本発明は、上記従来の問題点に鑑みてなされたものであり、その目的は、半導体チップから発生する熱を、効率的に拡散することのできる半導体装置を提供することにある。
本発明の半導体装置は、上記の課題を解決するために、少なくとも１つの配線層を有する回路基板と、前記回路基板上に搭載され、前記回路基板と電気的に接続された半導体チップと、少なくとも前記半導体チップを封止樹脂によって被覆する封止部とを備えた半導体装置において、前記半導体チップの裏面から半導体チップの周方向に形成され、半導体チップと回路基板との電気接続部を避けて設けられた伝熱体を備えることを特徴としている。
上記の構成によれば、半導体チップの裏面から半導体チップの周方向に拡がった伝熱体を備えている。このため、半導体チップから発生した熱は、伝熱体を介して、半導体チップの周方向（封止部の周方向）に拡散する。従って、半導体チップから発生した熱を、半導体装置の上面および回路基板側へ効率的に拡散することができる。
なお、伝熱体は、半導体チップと回路基板との電気接続部を避けて設けられているため、半導体チップと回路基板との電気的な接続には影響しない。
本発明の半導体装置では、前記伝熱体は、前記封止部によって被覆されていてもよい。
上記の構成によれば、伝熱体が封止部によって被覆されるため、封止部を確実に回路基板に密着させることができる。従って、回路基板と封止部との信頼性を確保することができる。
本発明の半導体装置では、前記伝熱体を回路基板上に接着する接着層を備え、前記接着層が、熱伝導性を有していてもよい。
上記の構成によれば、伝熱体が、熱伝導性を有する接着層によって、回路基板上に接着されていることが好ましい。これにより、半導体チップから発生した熱が伝熱体に拡散されると、その熱が接着層を介して、回路基板側に拡散される。従って、半導体チップから発生した熱を、効率的に回路基板側に拡散させることができる。
本発明の半導体装置では、前記伝熱体は、前記半導体チップと回路基板との電気接続部以外の領域に、開口が形成されており、前記開口内に、前記封止樹脂が充填されていてもよい。
上記の構成によれば、伝熱体の開口内に封止部を構成する封止樹脂が充填されている。これにより、回路基板と封止部間のアンカー効果を高めることができる。従って、回路基板と封止部との密着性を向上させることが可能となる。
本発明の半導体装置では、前記伝熱体が、前記配線層に、電気的に接続されていてもよい。
上記の構成によれば、伝熱体と配線層とが互いに電気的に接続されている。このため、伝熱体が、半導体チップから発生する熱を拡散する機能に加えて、半導体チップと回路基板とを互いに電気的に接続するための導電体としての機能も備える。
本発明の半導体装置では、前記伝熱体は、互いに電気的に独立した複数の領域に分割されていてもよい。
上記の構成によれば、互いに電気的に独立した複数の領域に分割された伝熱体によって、半導体チップから発生した熱を拡散することができる。これにより、伝熱体による熱の拡散効果を向上することができる。
例えば、半導体装置は、互いに電気的に独立した複数系統の電源を備える場合が多い。上記の構成によれば、このような場合に、分割された伝熱体の各領域を、各系統の電源に接続することによって、伝熱体による熱の拡散効果を向上することができる。つまり、この場合の構成は、分割された伝熱体の各領域が、電源層にある各系統の電源に、それぞれ独立して接続されていると表現することができる。
本発明の半導体装置では、前記配線層は、前記各領域の伝熱体に対応して複数設けられており、前記伝熱体の各領域は、互いに異なる配線層に電気的に接続されていてもよい。
上記の構成によれば、複数の領域に分割された伝熱体の各領域が、互いに異なる配線層に接続されている。これにより、伝熱体による熱の拡散効果を向上することができる。
本発明の半導体装置では、前記伝熱体と接続された配線層が、ＧＮＤ層であることが好ましい。
上記の構成によれば、伝熱体と、ＧＮＤ層とが互いに電気的に接続されている。ＧＮＤ層は、メタル等の熱伝導体により覆われおり、熱伝導率が高い層であるといえる。これにより、伝熱体の熱をＧＮＤ層に伝達することができる。このため、伝熱体の放熱領域を広くすることができる。従って、伝熱体による熱の拡散効果を向上することができる。
本発明の半導体装置では、前記回路基板の内部には信号配線として使用されていないメタル層を有することが好ましく、さらに、前記メタル層を前記伝熱体と接続させることが好ましい。
上記の構成によれば、回路内部に、熱伝導率が高いメタル層が形成されているため、伝熱体の熱をメタル層に伝達することができる。これにより、伝熱体の放熱領域を広くすることができる。従って、伝熱体による熱の拡散効果を向上することができる。
また、伝熱体が、直接メタル層に接続されていれば、擬似的に伝熱体の比表面積を大きくすることができる。従って、伝熱体による熱の拡散効果を向上することができる。
なお、信号配線として使用される配線層が複数存在する場合、それら配線層に対し、各々信号配線として使用されないメタル層を設けることが好ましく、さらに、信号配線として使用されない各メタル層に前記伝熱体を接続させることが好ましい。これにより、伝熱体による熱の拡散効果を向上することができる。
本発明に係る半導体装置は、以上のように、半導体チップと回路基板との間、および、前記半導体チップの周囲の少なくとも一方に、上記電気接続部を避けて、伝熱体が設けられた構成である。それゆえ、半導体チップから発生した熱を、半導体装置の上面および回路基板側へ効率的に拡散することができるという効果を奏する。
以下、本発明の実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
図１は、本実施形態の半導体装置の斜視図である。図２は、図１の半導体装置１００の断面図である。図１のように、半導体装置１００は、表面が絶縁層６により被覆された回路基板２上に、伝熱体９と、半導体チップ１とがこの順に積層されている。また、回路基板２の半導体チップ搭載面は、封止樹脂４により、封止されている。回路基板２の裏面には、外部電極端子５が形成されている。半導体装置１００では、半導体チップ１と回路基板２とは、ボンディングワイヤ３ａにより、互いに電気的に接続されている。半導体装置１００は、例えば、ＢＧＡ型またはＣＳＰ型の半導体パッケージである。
図２のように、半導体チップ１は、回路基板２の実装面に搭載される。半導体チップ１の表面には、外部接続用パッド１ａが形成されている。半導体チップ１は、特に限定されるものではなく、どのような種類であってもよい。半導体チップ１は、例えば、シリコンから構成される。
回路基板２は、一方の面（表面）に半導体チップ１が搭載される一方、裏面に、外部電極端子５が形成されている。回路基板２を構成する材料は、特に限定されるものではなく、例えば、ガラスエポキシ材、ＢＴレジン、ポリイミド等の有機絶縁材から構成することができる。また、外部電極端子５は、特に限定されるものではなく、例えば、半田ボールを使用した球形の端子、または、金を使用したランドなどが挙げられるが、外部電極端子５を構成する材料および外部電極端子５の形状は、特に限定されるものではない。
回路基板２は、表面（半導体チップ１の実装面）に、配線パターン（配線層）８を有している。配線パターン８は、例えば、銅配線をパターニングすることによって形成することができる。配線パターン８は、半導体チップ１と回路基板２とを電気的に接続するためのものであり、回路基板２の片面、両面或いは内部に形成されていればよい。
一方、回路基板２の裏面には、裏面には複数の電極パッド８ａが設けられている。そして、各電極パッド８ａには、外部電極端子５が固着されている。
回路基板２の両面は、絶縁層６により被覆されている。ただし、回路基板２の表面の配線パターン８の一部および裏面の電極パッド８ａは、露出しており、絶縁層６によって被覆されない。絶縁層６について、ソルダーレジストを用いて被覆されるのが一般的であるが、その材料は特に限定されるものではなく、例えば、窒化膜や樹脂膜から形成される。
ボンディングワイヤ３ａは、半導体チップ１と回路基板２とを電気的に接続する導電体である。ボンディングワイヤ３ａの一端は、半導体チップ１の外部接続用パッド１ａに、他端は配線パターン８にそれぞれ接続されている。これにより、回路基板２と半導体チップ１とが、互いに電気的に接続される。ボンディングワイヤ３ａ、例えば金（Ａｕ）等から構成される。なお、半導体装置１００では、ワイヤボンディング法により、半導体チップ１と回路基板２とを接続している。しかし、接続方法は、特に限定されるものではなく、ワイヤボンディング方法以外の方法であってもよい。
封止樹脂４は、回路基板２の半導体チップ搭載面を被覆する。封止樹脂４は、少なくとも回路基板２の半導体チップ搭載面を被覆していればよい。半導体装置１００では、封止樹脂４は、半導体チップ搭載面に形成された、半導体チップ１、ボンディングワイヤ３ａが形成された半導体チップ１と回路基板２との電気接続部（導電部）、および、伝熱体９を被覆している。封止樹脂４は、例えば、プレスおよび金型を用いて高圧で樹脂成型するトランスファーモールド方法や、液状樹脂を滴下することで被覆するポッティング方法などによって、回路基板２を被覆することができる。しかし、封止樹脂４による被覆方法は、特に限定されるものではない。なお、封止樹脂４として、例えば、シリコン系樹脂、アクリル系樹脂或いはエポキシ系樹脂等を用いることができるが、これらの例に限定されない。封止樹脂４は、半導体チップ１と回路基板２との電気接続部を保護する機能も果たしている。
伝熱体９は、半導体チップ１から発生した熱を拡散するものである。言い換えれば、伝熱体９は、半導体チップ１から発生した熱を放熱する放熱体である。伝熱体９は、回路基板２の半導体チップ搭載面に形成されている。具体的には、伝熱体９は、半導体チップ１の裏面だけでなく、半導体チップ１の周囲にも形成されている。伝熱体９の詳細については後述する。
接着層７は、回路基板２の半導体チップ搭載面上（絶縁層６上）に形成されており、回路基板２の半導体チップ搭載面上に、伝熱体９を接着する。接着層７は、回路基板２と伝熱体９との接着が可能であれば、特に限定されるものではない。つまり、接着層７の形態は、ペースト状またはシート状等であればよい。また、接着層７を構成する接着剤は、固体または液体のどのような形態でも使用可能である。
なお、半導体装置１００のように、伝熱体９と回路基板２（配線パターン８）とを互いに電気的に接続しない場合には、接着層７は、導電性を有する必要はない。しかし、伝熱体９と回路基板２（配線パターン８）とを互いに電気的に接続する場合には、接着層７は、導電性を有する必要がある。例えば、図４は、半導体装置１００とは異なる半導体装置１０１を示す断面図である。半導体装置１０１では、破線で示すＡ部のように、伝熱体９と回路基板２とが、接着層７を介して電気的に接続される。この場合、接着層７は、導電性を有するものにする必要がある。これにより、伝熱体９と回路基板２（配線パターン８）とが、接着層７から配線パターン８への信号配線を介して、電気的に接続される。これにより、その信号配線を利用して、伝熱体９の熱を回路基板２の内部へ逃がすことができる。
ここで、半導体装置１００の最大の特徴部分である伝熱体９について詳細に説明する。半導体装置１００は、高密度実装化が進んでいるため、放熱性の向上の要求が高まっている。そこで、半導体装置１００では、半導体チップ１から発生した熱を拡散するために、伝熱体９が設けられている。
図３は、図１および図２の半導体装置１００の封止樹脂４を除いた上面図である。図３のように、半導体装置１００では、伝熱体９は、半導体チップ１の裏面および半導体チップ１の周囲に形成されている。つまり、伝熱体９の表面積は、半導体チップ１の裏面の面積よりも広い。ただし、伝熱体９は、半導体チップ１と回路基板との電気接続部を避けて設けられている。例えば、半導体装置１００では、半導体チップ１と回路基板２との電気的な接続のために、半導体チップ１と回路基板２との電気接続部に、開口９０が形成されている。このため、回路基板２の半導体チップ搭載面に形成された配線パターン８は露出しており、配線パターン８上には伝熱体９は形成されていない。
このような半導体装置１００によれば、半導体チップ１が動作して熱が発生すると、その熱は、伝熱体９の全面に拡散する。つまり、半導体チップ１から発生した熱は、半導体チップ１の周方向（半導体チップ１の外側）に拡散する。そして、伝熱体９に拡散された熱が、伝熱体９の両面に伝達される。つまり、伝熱体９に拡散された熱が、封止樹脂４の表面および回路基板２に放熱される。従って、半導体チップ１から発生した熱を、封止樹脂４の表面および回路基板２側に拡散することができる。それゆえ、半導体チップ１から発生した熱を、半導体装置１００全体に効率的に拡散することができる。
ここで、図１の半導体装置１００（パッケージサイズ３５ｍｍ×３５ｍｍ）において、熱伝導率が３１８．７Ｗ／ｍ／Ｋの伝熱体９を設けた場合と、伝熱体９を設けない場合との放熱効果を比較検討した。その結果、半導体装置１００の最大動作電力（３．５Ｗ）において、半導体チップ１の最大温度は、伝熱体９を設けた場合に６４．６℃（熱抵抗値θｊａ＝１１．０℃／Ｗ）であったのに対し、伝熱体９を設けない場合に６７．４℃（熱抵抗値θｊａ＝１１．８℃／Ｗ）であった。これにより、伝熱体９の効果が実証された。
このように、半導体装置１００では、半導体チップ１と回路基板２との間に、伝熱体９が設けられている。つまり、半導体装置１００では、半導体チップ１から発生した熱が放熱される、半導体チップ１の裏面（回路基板２との対向面）に、伝熱体９が設けられている。また、伝熱体９は、半導体チップ１の裏面から半導体チップ１の周囲にわったって形成されている。これにより、半導体チップ１から発生した熱が、半導体チップ１の周方向に、回路基板２および封止樹脂４に伝達される。従って、半導体チップ１から発生した熱を、半導体装置１００の表面（封止樹脂４の表面）側および回路基板２側に効率的に放熱（拡散）することが可能となる。また、伝熱体９の表面積は、半導体チップ１の裏面の面積よりも大きいため、放熱効果を高めることが可能となる。
伝熱体９は、放熱効果を高める上では、熱伝導率が高い材料から構成することが好ましい。熱伝導率は高いほど好ましいが、例えば、一般的に配線材料は熱伝導率が高いため、配線材料に使用されるものであれば伝熱効果が得られると考えられる。中でも熱伝導率が低いアルミにウム合金（熱伝導率２３７Ｗ／ｍ／Ｋ）より熱伝導率が高い材料、好ましくは、一般的に使用される銅配線材料（熱伝導率３１８．７Ｗ/ｍ/Ｋ）またはそれよりも熱伝導率が高い材料を使用することが好ましい。
つまり、伝熱体９は、例えば、金属、炭素結晶、炭素化合物などから構成することができる。
また、半導体装置１００では、伝熱体９の全体が、封止樹脂４によって被覆されており、伝熱体９は外部に露出していない。つまり、伝熱体９は、封止樹脂４の内部に存在する。ここで、伝熱体９の一部が封止樹脂４から露出している場合、伝熱体９を構成する材料によっては、伝熱体９が水分を吸収しやすくなる。その結果、リフロー時の耐熱性が低下し、封止樹脂４の回路基板２への密着性の低下につながるおそれ虞がある。しかし、伝熱体９の全体が、封止樹脂４によって被覆されていれば、その虞はない。このため、封止樹脂４を確実に回路基板２に密着させることができる。従って、回路基板２と封止樹脂４との信頼性を確保することができる。
ただし、後述する図８のように、伝熱体９の一部が封止樹脂４から露出した場合、あるいは、水分を吸収しにくい材料から伝熱体９を構成した場合には、封止樹脂４の回路基板２への密着性の低下の問題は生じない。つまり、これらの場合も、回路基板２と封止樹脂４との信頼性を確保することができる。従って、伝熱体９の全体が、封止樹脂４によって被覆されることは必須ではない。ただし、伝熱体９が、封止樹脂４と回路基板２との間を完全に遮断してしまうと、封止樹脂４と回路基板２とを密着させられなくなる可能性がある。
なお、半導体装置１００では、伝熱体９の表面が半導体チップ１に接しており、伝熱体９の裏面が接着層７を介して回路基板２の半導体チップ搭載面に設けられている。しかし、伝熱体９は、半導体チップ１と回路基板２との間に設けられていれば、放熱効果は得られる。半導体装置１００のように、伝熱体９が、半導体チップ１の裏面に接していると、半導体チップ１から発生した熱が、直接伝熱体９に伝達される。このため、その熱を伝熱体９の全域に確実に拡散させることができる。従って、放熱効果を高めることができる。
また、半導体装置１００において、回路基板２と伝熱体９とを接着する接着層７は、熱伝導性を有することが好ましい。これにより、半導体チップ１から発生した熱が伝熱体９に拡散されると、その熱が接着層７を介して、回路基板２側に拡散される。従って、半導体チップ１から発生した熱を、効率的に回路基板２側に拡散させることができる。
次に、本発明の半導体装置の別の形態について説明する。図５〜図１５は、別の半導体装置を示す図である。
図１の半導体装置１００は、半導体チップ１と回路基板２とが、ボンディングワイヤ３ａによって、フェースアップ実装された構成である。これに対し、図５の半導体装置２００は、半導体チップ１が回路基板２にフェースダウン実装されている。
具体的には、図５の半導体装置２００では、半導体チップ１の裏面に、外部接続用パッド１ｂが形成されている。そして、この外部接続用パッド１ｂと、回路基板２の配線パターン８とが、バンプ３ｂを介して、互いに電気的に接続されている。半導体装置２００でも、半導体チップ１の裏面および半導体チップ１の周囲（外部）には、伝熱体９が形成されている。従って、半導体装置２００であっても、半導体装置１００と同様に、半導体チップ１から発生した熱の放熱効果が得られる。但し、伝熱体９は必ずしも外周部にある必要はない。なお、半導体装置２００では、半導体チップ１と回路基板２との電気接続部をアンダーフィル１０で封止することが好ましい。
一方、図６の半導体装置３００では、回路基板２の両面に外部電極端子５が形成されている。すなわち、半導体装置３００では、回路基板２の裏面に形成された電極パッド８ａに加えて、回路基板２の半導体チップ１の搭載面にも、半導体チップ１の外部に、電極パッド８ｂが形成されている。そして、この電極パッド８ａ，８ｂ上に、外部電極端子５が形成されている。また、図７の半導体装置４００では、回路基板２の半導体チップ搭載面にのみ電極パッド８ｂが形成されている。このような半導体装置３００，４００であっても、半導体装置１００と同様に、伝熱体９によって、半導体チップ１から発生した熱の放熱効果が得られる。
また、図８は、さらに別の半導体装置５００の封止樹脂４を除いた上面図である。図８のように、半導体装置５００では、伝熱体９には、半導体チップ１と回路基板２との電気接続部に形成された開口９０に加えて、この電気接続部以外の領域（具体的には電気接続部のさらに外部）に、別の開口１１が形成されている。そして、この開口１１には、封止樹脂４（図示せず）が充填される。これによれば、伝熱体９の開口１１内に封止部を構成する封止樹脂４が充填されている。これにより、回路基板２と封止樹脂４間のアンカー効果を高めることができる。従って、回路基板２と封止樹脂４との密着性を向上させることが可能となる。
なお、図８の半導体装置５００では、開口１１内に封止樹脂４が充填されているため、伝熱体９の全体が、封止樹脂４に被覆される必要はない。例えば、半導体チップ１から伝熱体９の開口１１の一部までの領域（図８の破線部内の領域）の伝熱体９が、封止樹脂４により被覆されており、それよりも外部の伝熱体９が封止樹脂４から露出していてもよい。このように、伝熱体９の一部が封止樹脂４から露出した場合も、開口１１部分で、封止樹脂４を確実に回路基板２に密着させることができる。従って、回路基板２と封止樹脂４との信頼性を確保することができる。
また、図９および図１０は、別の半導体装置６００断面図である。上述の半導体装置１００では、１枚の伝熱体９が、半導体チップ１の裏面および半導体チップ１の周囲に形成されている。しかし、半導体装置６００のように、半導体チップ１の裏面に形成された伝熱体９（図９）と、半導体チップ１の周囲（外部）形成された伝熱体９’（図１０）とを、別々に（単体で）設けることも可能である。
また、図１１は、さらに別の半導体装置６００’の封止樹脂４を除いた上面図である。図１１のＢ部に示すように、半導体装置６００’は、半導体チップ１に接続されたボンディングワイヤ３ａが、半導体チップ１の周囲（外部）に設けられた伝熱体９’に直接接続された構成である。この構成により、半導体チップ１の熱は、ボンディングワイヤ３ａの熱伝導により伝熱体９’に伝達されると共に、伝熱体９’を拡散し、接着層７を介して回路基板２に放熱される。さらに、半導体チップ１の裏面からも、半導体チップ１の熱が、接着層７を介して、回路基板２に伝達される。従って、半導体チップ１から発生した熱の拡散効果を高めることができる。
また、図１２は、さらに別の半導体装置７００の封止樹脂４を除いた上面図である。図１３は、図１２の半導体装置７００のａ−ａ’断面図である。なお、図１３では、封止樹脂４も記載している。
図１２および図１３の半導体装置７００では、伝熱体９が、互いに電気的に独立した４つの領域９ａ，９ｂ，９ｃ，９ｄに分割されている。そして伝熱体９の各領域９ａ，９ｂ，９ｃ，９ｄは、半導体チップ１の裏面に接触するとともに、半導体チップ１の外部（周方向）に拡がっている。このため、半導体装置７００でも、半導体装置１００と同様に、伝熱体９によって、半導体チップ１から発生した熱の放熱効果が得られる。
さらに、半導体装置７００では、伝熱体９の各領域９ａ，９ｂ，９ｃ，９ｄは、それぞれ、電気的に独立している。さらに、接着層７が導電性を有しており、伝熱体９の各領域９ａ，９ｂ，９ｃ，９ｄは、それぞれ、互いに異なる配線層１２を介して、互いに異なる電源層１３に接続されている。これにより、伝熱体９による放熱効果を高めることができる。
また、図１４は、さらに別の半導体装置８００を示す断面図である。半導体装置の高密度実装化が進むと、回路結線が複雑になるため、回路基板の両面（２層）のみでは、回路配線を収容しきれない。このため、回路基板内部に層を増やした多層基板が使用される。例えば、図１４の半導体装置８００のように、回路基板２内部に、電源層１３およびＧＮＤ層１４が形成された多層基板が使用される。また、電源層１３およびＧＮＤ層１４は、どちらの層も大部分がメタルなどの熱伝導体で覆われているため、熱伝導率が高い層である。図１４の半導体装置８００では、Ｃ部に示されたように、伝熱体９とＧＮＤ層１４とが互いに接続されている。これにより、伝熱体９の熱を、ＧＮＤ層１４に伝達することができる。その結果、伝達された熱が、ＧＮＤ層１４へ拡散する。つまり、擬似的に伝熱体９の放熱領域（伝熱体の比表面積）を広くすることができる。従って、伝熱体９による熱の拡散効果を向上することができる。なお、伝熱体９を電源層１３に接続した場合も同様に、放熱領域を広くし、放熱効果を向上させることができる。
このように、回路基板２に複数個の電源系統あるいはＧＮＤ系統がある多層基板を用いた場合、伝熱体９を、その電源系統およびＧＮＤ系統の少なくとも一方に接続することによって、伝熱体９の放熱効果よりを高めることが可能となる。
また、図１５は、さらに別の半導体装置９００を示す断面図である。半導体装置９００は、図１４の半導体装置８００のように、回路基板２に電源層１３およびＧＮＤ層１４が形成されているのに加えて、例として、電源層１３とＧＮＤ層１４との間に信号線として使用されないメタル層１５も形成されている。このメタル層１５は、配線層とは全く別に設けられたものである。半導体装置９００では、図中におけるＤ部に示すように、伝熱体９とメタル層１５とが互いに接続されている。これにより、伝熱体９の熱を、メタル層１５に伝達することができる。その結果、伝達された熱が、メタル層１５を拡散する。つまり、擬似的に伝熱体９の放熱領域（伝熱体の比表面積）を広くすることができる。従って、伝熱体９による熱の拡散効果を向上することができる。なお、伝熱体９を、メタル層１５に加えて電源層１３に接続した場合も同様に、放熱領域を広くし、放熱効果をさらに向上させることができる。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、半導体チップの放熱効果を向上させることができるため、放熱構造および半導体装置に適用できる。
本発明の半導体装置を示す斜視図である。 図１に示した半導体装置の断面図である。 図２に示した半導体装置の一部を示す上面図である。 本発明の別の半導体装置を示す断面図である。 本発明のさらに別の半導体装置を示す断面図である。 本発明のさらに別の半導体装置を示す断面図である。 本発明のさらに別の半導体装置を示す上面図である。 本発明のさらに別の半導体装置を示す断面図である。 本発明のさらに別の半導体装置を示す断面図である。 本発明のさらに別の半導体装置を示す断面図である。 本発明のさらに別の半導体装置を示す断面図である。 本発明のさらに別の半導体装置を示す上面図である。 図１２の半導体装置のａ−ａ’矢視断面図である。 本発明のさらに別の半導体装置を示す断面図である。 本発明のさらに別の半導体装置を示す断面図である。
符号の説明
１ 半導体チップ
１ａ、１ｂ 外部接続用パッド
２ 回路基板
３ａ ボンディングワイヤ
３ｂ バンプ
４ 封止樹脂（封止部）
５ 外部電極端子
６ 絶縁層
７ 接着剤
８ 配線パターン（配線層）
９、９’ 伝熱体
１０ アンダーフィル
１１ 開口
１２ 配線層
１３ 電源層
１４ ＧＮＤ層
１５ メタル層
１００ 半導体装置
１０１ 半導体装置
２００ 半導体装置
３００ 半導体装置
４００ 半導体装置
５００ 半導体装置
６００ 半導体装置
６００’ 半導体装置
７００ 半導体装置
８００ 半導体装置
９００ 半導体装置

Claims (10)

  1. 少なくとも１つの配線層を有する回路基板と、
    前記回路基板上に搭載され、前記回路基板と電気的に接続された半導体チップと、
    少なくとも前記半導体チップを封止樹脂によって被覆する封止部とを備えた半導体装置において、
    前記半導体チップの裏面から半導体チップの周方向に形成され、半導体チップと回路基板との電気接続部を避けて設けられた伝熱体を備えることを特徴とする半導体装置。
  2. 前記伝熱体は、前記封止部によって被覆されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記伝熱体を回路基板上に接着する接着層を備えており、
    前記接着層が、熱伝導性を有することを特徴とする請求項１または２に記載の半導体装置。
  4. 前記伝熱体は、前記半導体チップと回路基板との電気接続部以外の領域に、開口が形成されており、
    前記開口内に、前記封止樹脂が充填されていることを特徴とする請求項１、２、または３に記載の半導体装置。
  5. 前記伝熱体が、前記配線層に、電気的に接続されていることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記伝熱体は、互いに電気的に独立した複数の領域に分割されていることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
  7. 前記配線層は、前記各領域の伝熱体に対応して複数設けられており、
    前記伝熱体の各領域は、互いに異なる配線層に電気的に接続されていることを特徴とする請求項６に記載の半導体装置。
  8. 前記伝熱体と接続された配線層が、ＧＮＤ層であることを特徴とする請求項５または７に記載の半導体装置。
  9. 前記回路基板の内部には信号配線として使用されていないメタル層を有することを特徴とする請求項１〜８のいずれか１項に記載の半導体装置。
  10. 前記メタル層が前記伝熱体と接続されていることを特徴とする請求項９に記載の半導体装置。
JP2008319473A 2008-12-16 2008-12-16 半導体装置 Pending JP2010147060A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008319473A JP2010147060A (ja) 2008-12-16 2008-12-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008319473A JP2010147060A (ja) 2008-12-16 2008-12-16 半導体装置

Publications (1)

Publication Number Publication Date
JP2010147060A true JP2010147060A (ja) 2010-07-01

Family

ID=42567209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008319473A Pending JP2010147060A (ja) 2008-12-16 2008-12-16 半導体装置

Country Status (1)

Country Link
JP (1) JP2010147060A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014090135A (ja) * 2012-10-31 2014-05-15 Namics Corp 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008071934A (ja) * 2006-09-14 2008-03-27 Fujitsu Ltd 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008071934A (ja) * 2006-09-14 2008-03-27 Fujitsu Ltd 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014090135A (ja) * 2012-10-31 2014-05-15 Namics Corp 半導体装置
CN104603935A (zh) * 2012-10-31 2015-05-06 纳美仕有限公司 半导体装置
KR20150073950A (ko) * 2012-10-31 2015-07-01 나믹스 코포레이션 반도체 장치
KR102094267B1 (ko) 2012-10-31 2020-03-30 나믹스 코포레이션 반도체 장치

Similar Documents

Publication Publication Date Title
US6657311B1 (en) Heat dissipating flip-chip ball grid array
JP4332567B2 (ja) 半導体装置の製造方法及び実装方法
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
US6051888A (en) Semiconductor package and method for increased thermal dissipation of flip-chip semiconductor package
US6617684B2 (en) Packaged die on PCB with heat sink encapsulant
US7928590B2 (en) Integrated circuit package with a heat dissipation device
US7772692B2 (en) Semiconductor device with cooling member
JPH0964099A (ja) 半導体装置及びその実装構造
JP2008166440A (ja) 半導体装置
JP2005217405A (ja) 熱放出形半導体パッケージ及びその製造方法
JP2004200316A (ja) 半導体装置
US6614660B1 (en) Thermally enhanced IC chip package
JPH0917919A (ja) 半導体装置
TWI391084B (zh) 具有散熱件之電路板結構
JP2007281201A (ja) 半導体装置
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
CN106449551A (zh) 半导体结构及其形成方法、封装结构及其形成方法
JP2007036035A (ja) 半導体装置
US20060055029A1 (en) Integrated heatspreader for use in wire bonded ball grid array semiconductor packages
JP2010147060A (ja) 半導体装置
KR20140142573A (ko) 반도체 패키지
KR20080085441A (ko) 스택 패키지 및 그 제조방법
JPH08162575A (ja) 半導体装置およびその製造方法
US20230069969A1 (en) Package for several integrated circuits
JP2907187B2 (ja) ベアチップ実装方法および半導体集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130311

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130423