CN106449551A - 半导体结构及其形成方法、封装结构及其形成方法 - Google Patents

半导体结构及其形成方法、封装结构及其形成方法 Download PDF

Info

Publication number
CN106449551A
CN106449551A CN201611045346.9A CN201611045346A CN106449551A CN 106449551 A CN106449551 A CN 106449551A CN 201611045346 A CN201611045346 A CN 201611045346A CN 106449551 A CN106449551 A CN 106449551A
Authority
CN
China
Prior art keywords
substrate
chip
heat
layer
conducting layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611045346.9A
Other languages
English (en)
Other versions
CN106449551B (zh
Inventor
王之奇
沈志杰
罗晓峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN201611045346.9A priority Critical patent/CN106449551B/zh
Publication of CN106449551A publication Critical patent/CN106449551A/zh
Priority to PCT/CN2017/110641 priority patent/WO2018095233A1/zh
Application granted granted Critical
Publication of CN106449551B publication Critical patent/CN106449551B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种半导体结构及其形成方法、封装结构及其形成方法，半导体结构包括：基板，所述基板上设置有焊球；设置在所述基板上的芯片，且所述芯片与所述焊球设置在基板的同一面上，所述芯片具有相对的第一面与第二面，所述第一面与所述基板相对，所述第二面上具有导热层。本发明改善了半导体结构以及封装结构中的散热效果，防止芯片内部以及周围的温度过高，保证芯片可靠有效的运行。

Description

半导体结构及其形成方法、封装结构及其形成方法
技术领域
本发明涉及封装技术领域，特别涉及一种半导体结构及其形成方法、封装结构及其形成方法。
背景技术
随着无线通信、汽车电子和其他消费类电子产品的快速发展，微电子封装技术向着多功能、小型化、便携式、高速度、低功耗和高可靠性的方向发展。其中，系统级封装(SIP，System In a Package)是一种新型的封装技术，能够有效减小封装面积。
现有的多功能SIP封装芯片包括在基板的表面贴合一个或多个芯片。随着封装芯片的高度集成，封装芯片的功率越来越大，因此芯片散热成为封装过程中一个必须考虑的问题。芯片本身产生的热量，除了少部分通过底部基板以及焊垫向外散热外，其主要热量是通过芯片表面进行散热的。因此，现有的芯片封装设计一般在芯片上加散热罩，将散热罩通过导热材料粘贴在芯片和基板上，形成密封封装结构。
然而，现有技术提供的封装结构的散热效果有待提高，且具有散热功能的封装结构体积大。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法、封装结构及其形成方法，有效的降低芯片内部以及周围热量，防止芯片过热。
为解决上述问题，本发明提供一种半导体结构，包括：基板，所述基板上设置有焊球；设置在所述基板上的芯片，且所述芯片与所述焊球设置在基板的同一面上，所述芯片具有相对的第一面与第二面，所述第一面与所述基板相对，所述第二面上具有导热层。
可选的，所述导热层位于整个所述第二面上。
可选的，所述芯片第二面具有线路层；所述导热层位于部分所述第二面上，且与所述线路层之间电绝缘。
可选的，所述导热层的材料为导热树脂材料或者金属材料。
可选的，所述导热层的材料为铜、金、钨或锡中的一种或多种。
可选的，所述焊球顶部与所述基板之间的距离大于所述导热层顶部与所述基板之间的距离。
可选的，所述焊球顶部与所述基板之间的距离等于所述导热层顶部与所述基板之间的距离。
可选的，所述半导体结构还包括：位于所述基板与所述芯片第一面之间的若干分离的导电层，所述导电层用于实现所述芯片与所述基板之间的电连接。
可选的，所述半导体结构还包括：填充于所述基板与所述芯片之间的底部填充胶。
可选的，所述芯片为影像传感芯片，且所述芯片具有影像感应区。
可选的，所述基板内具有贯穿所述基板的开口，且所述影像感应区位于所述开口上方；所述半导体结构还包括：覆盖在所述开口上的透光盖板，且所述透光盖板与所述芯片分别位于所述基板相对的两侧。
可选的，所述基板为透光基板。
可选的，所述半导体结构还包括：位于所述基板上且覆盖所述芯片侧壁的密封胶。
可选的，所述密封胶具有导热性能。
本发明还提供一种封装结构，包括：前述的半导体结构；具有功能面的电路板，所述焊球与所述电路板功能面之间电连接，且所述导热层与所述电路板功能面相接触。
可选的，所述电路板功能面上具有相互分离的功能电连接层以及散热电连接层；其中，所述焊球与所述功能电连接层电连接，所述导热层与散热电连接层相接触。
可选的，所述功能电连接层顶部与所述散热电连接层顶部齐平。
可选的，所述功能电连接层的材料与所述散热电连接层的材料相同。
可选的，所述散热电连接层的材料为金、钨或锡膏中的一种或多种。
本发明还提供一种前述半导体结构的形成方法，包括：提供基板，所述基板上设置有焊球；提供芯片，所述芯片具有相对的第一面与第二面，所述第二面上具有导热层；将所述芯片设置在所述基板上，且所述芯片与所述焊球设置在基板的同一面上，所述第一面与所述基板相对。
可选的，采用化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺，形成所述导热层。
可选的，所述导热层位于所述芯片的部分第二面上；形成所述导热层的工艺步骤包括：在所述芯片整个第二面上形成导热膜；图形化所述导热膜，在所述芯片部分第二面上形成导热层。
可选的，通过焊接键合工艺，将所述芯片设置在所述基板上。
可选的，所述基板上形成有焊盘，且每一个焊盘对应于一个分立的导电层；采用焊接键合工艺，将所述焊盘与所述导电层焊接结合。
可选的，在将所述芯片设置在所述基板上之前，在所述基板上形成所述焊球；或者，在将所述芯片设置在所述基板上之后，在所述基板上形成所述焊球。
本发明还提供一种前述封装结构的形成方法，包括：提供前述的半导体结构；提供具有功能面的电路板；将所述半导体结构设置在所述电路板功能面上，使得所述焊球与所述电路板功能面之间电连接，且所述导热层与所述电路板功能相接触。
可选的，所述电路板功能面上具有相互分离的功能电连接层以及散热电连接层；其中，所述焊球与所述功能电连接层电连接，所述导热层与散热电连接层相接触；采用焊接键合工艺，使得所述焊球与所述功能电连接层电连接，且所述导热层与所述散热电连接层相键合。
可选的，所述导热层的材料为金属材料，所述散热电连接层的材料为锡膏；采用共晶结合工艺，使得所述导热层与所述散热电连接层相键合。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的半导体结构的技术方案中，所述芯片设置在所述基板上，所述芯片第一面与基板相对，所述芯片第二面上具有导热层，通过所述导热层可以将芯片内部的热量传导至外界环境或部件中，从而有效的降低了芯片内部热量；此外，本发明避免了散热罩将所述芯片产生的热量聚集起来的问题，使得芯片产生的热量可以及时有效的被导出，防止芯片过热的问题。同时由于芯片与焊球设置在所述基板的同一面上，且无需设置占据体积较大的散热罩，因此本发明提供的半导体结构体积小。
本发明提供的封装结构的技术方案中，所述电路板不仅具有电连接所述基板以及芯片的功能，且由于电路板与导热层相接触，使得所述电路板还具有传导芯片内部产生热量的作用，防止芯片内部过热。此外，所述焊球与芯片设置在所述基板同一面上，因此本发明提供的封装结构的厚度明显减小，封装结构具有更小的体积。
附图说明
图1为一种封装结构的剖面结构示意图；
图2为本发明实施例提供的半导体结构的结构示意图；
图3至图5为本发明实施例提供的半导体结构形成过程的剖面结构示意图；
图6为本发明实施例提供的封装结构的结构示意图；
图7为本发明实施例提供的封装结构形成过程的结构示意图。
具体实施方式
根据背景技术，现有技术提供的封装结构的散热效果有限，且封装结构的体积大。
现结合一种封装结构进行分析，图1为封装结构的剖面结构示意图。
参考图1，所述封装结构包括：基板101，所述基板101具有相对的正面与背面，所述基板101背面上设置有若干焊球102，所述若干焊球102可以为BGA(Ball Grid Array)球；设置在所述基板101正面的芯片103，所述芯片103具有相对的功能面与非功能面，其中，所述功能面与所述基板101的正面相对，且所述基板101与所述芯片103之间通过导电层104实现电连接；位于所述基板101正面且包围所述芯片103的散热罩105，所述芯片103位于所述散热罩105内，且所述芯片103非功能面紧挨所述散热罩105。
上述封装结构中，芯片103产生的部分热量经由散热罩105传递至外界中。然而，上述封装结构的散热效果差，分析其原因主要为：由于所述芯片103被所述散热罩105包围，因此所述芯片103处于密封环境中；所述散热罩105不仅具有散热的作用，所述散热罩105还具有聚集所述芯片103产生的热量的作用，未被散热罩105传递至外界的热量集中在所述散热罩105包围的密封环境中，造成芯片103周围具有较高的温度，影响芯片的工作性能。
此外，上述封装结构中，所述封装结构的厚度为：BAG球的厚度、基板101厚度以及散热罩105的高度之和，且所述散热罩105的高度大于所述芯片103的厚度，因此上述封装结构的厚度较厚。并且，所述散热罩105设置在所述基板101上，因此所述基板101还需要为所述散热罩105预留空间位置。因此，上述提供的封装结构的体积较大，不利于芯片小型化、微型化向小型化微型化的趋势发展。
为解决上述问题，本发明提供一种半导体结构，及时有效的将芯片产生的热量传递出去，防止芯片内部以及周围温度过高，保证芯片有效运行，且还降低了半导体结构的体积。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2示出了本实施例提供的半导体结构的结构示意图。参考图2，所述半导体结构包括：
基板201，所述基板201上设置有焊球202；
设置在所述基板201上方的芯片203，且所述芯片203与所述焊球202设置在所述基板201的同一面上，所述芯片203具有相对的第一面(未标示)与第二面(未标示)，所述第一面与所述基板201相对，所述第二面上具有导热层204。
以下将结合附图对本实施例提供的半导体结构进行详细说明。
所述基板201用于固定所述芯片203，并使所述芯片203与其他器件或者电路电连接。所述基板201为硬性基板或软性基板；所述基板201还可以为透光基板，例如为无机玻璃基板、有机玻璃基板或者滤光玻璃基板。
本实施例中，所述基板201为硬性基板，所述硬性基板为PCB基板、玻璃基板、金属基板、半导体基板或聚合物基板。
所述基板201上还可以具有若干焊盘(未图示)，且所述焊盘与所述焊球202位于基板201的同一面上。所述焊盘用于与芯片203电连接。具体地，所述芯片203的第一面上具有若干相互分立的导电层205，所述焊盘用于与所述导电层205电连接。所述焊盘的位置和数量可以根据芯片203中的导电层205的数量和位置确定。
所述基板201内还可以具有电路层(未图示)，所述芯片203与所述电路层电连接。
在平行于所述基板201表面方向上，所述基板201的剖面形状为方形、圆形、三角形、规则多边形或者不规则形状。本实施例中，以所述基板201的剖面形状为方形为例。
所述焊球202用于电连接所述基板201以及其他器件或者外部电路，例如，通过所述焊球202可以实现所述基板201与电路板之间的电连接。
本实施例中，所述焊球202的剖面形状球状。在其他实施例中，所述焊球的剖面形状还可以为方形。
为了节约空间，可以对所述焊球202位于基板201上的位置进行合理布局。本实施例中，所述焊球202分布在所述芯片203外围的基板201上，且所述焊球202在所述基板201上对称分布。
所述芯片203为功能芯片，例如为影像传感芯片。且所述芯片203与所述焊球202设置在所述基板201的同一面上；本实施例中，所述芯片203位于所述焊球202包围的基板201区域内。
需要说明的是，所述芯片203为影像传感芯片时，所述芯片203具有影像感应区(未图示)；相应的，所述基板201内具有贯穿所述基板201的开口(未图示)，且所述影像感应区位于所述开口上方，使得外界光线可以经由所述开口传递至所述影像感应区内。并且，为了保护所述影像感应区，避免所述影像感应区受到污染，所述半导体结构还包括：覆盖在所述开口上的透光盖板，且所述透光盖板与所述芯片203分别位于所述基板201相对的两侧。
还需要说明的是，所述芯片203为影像传感芯片，所述芯片203具有影像感应区时，所述基板201还可以为透光基板，相应的所述基板201内无需设置贯穿所述基板201的开口。
所述芯片203的第一面与基板201相对，所述芯片203的第一面与所述基板201相固定。具体地，本实施例中，所述半导体结构还包括：位于所述基板202与所述芯片203第一面之间的若干分离的导电层205，所述导电层205用于实现所述芯片203与所述基板201之间的电连接，且通过所述导电层205使所述芯片203与所述基板201之间相互固定。
根据所述芯片203第一面上需要进行电连接的位置和数量，确定所述导电层205的位置和数量。所述导电层205的材料为铜、铝、钨或锡中的一种或多种。本实施例中，所述导电层205的材料为铜。
所述芯片203的第二面上具有导热层204。当所述芯片203工作造成芯片203内部产生热量时，所述导热层204可以将所述芯片203内部热量传导至外界环境或者其他器件中，从而使得芯片203内部热量减小，避免出现芯片203过热的问题。
所述导热层204的材料为导热树脂材料或者金属材料。本实施例中，所述导热层204的材料为金属材料，所述导热层204的材料为铜、钨或锡中的一种或多种。
所述导热层204的厚度不宜过薄，也不宜过厚。如果所述导热层204的厚度过薄，则所述导热层204具有的热传导能力有限，且所述导热层204在芯片203产生的热量作用下易发生形变；如果所述导热层204的厚度过厚，则所述半导体结构的整体厚度也相应偏厚，不利于满足半导体结构小型化微型化的发展趋势。
为此，本实施例中，所述导热层204的厚度为3微米～8微米，例如3微米、5微米、8微米。
本实施例中，所述导热层204位于所述芯片203的整个第二面上。由于所述导热层204的面积大，因此所述导热层204的热传导能力强，使得所述芯片203内部热量被导出的效率高，有效的避免芯片203过热的问题，保证所述芯片203稳定可靠的工作。
需要说明的是，在其他实施例中，所述芯片第二面具有线路层时，考虑到所述芯片第二面上的电路布局情况，所述导热层还可以位于所述芯片的部分第二面上，且与所述线路层之间电绝缘，避免导热层与所述芯片之间发生不必要的电连接。
需要说明的是，在其他实施例中，所述导热层的材料还可以为导热树脂材料，由于所述导热树脂材料为绝缘材料，因此避免了可能出现的导热层与芯片之间发生不必要的电连接的问题。
所述导热层204将所述芯片203内部热量传导至外界环境中的能力有限，当所述导热层204与其他吸收热量能力强的部件相键合时，则所述导热层204将热量传导至所述部件中，使得导热层204传导芯片203内部热量的能量得到显著的提高，有效的降低芯片203周围的温度。
此外，为了降低半导体结构复杂性，所述部件还为与焊球202电连接的部件，从而使得芯片203、基板201与所述部件通过焊球202实现电连接；因此，在进一步改善半导体结构的散热能量的同时，还能够实现半导体结构与所述部件的电连接，形成功能更为复杂的封装结构。
具体地，所述部件可以为电路板。为实现上述目的，所述导热层204应与所述电路板相接触，且所述焊球202与所述电路板之间电连接。在使所述焊球202与所述电路板之间电连接的过程中，所述焊球202的厚度会有所减小；为了保证所述焊球202与所述电路板电连接，且所述导热层204与所述电路板相接触，所述焊球202顶部与所述基板201之间的距离L1大于或等于所述导热层204顶部与所述基板201之间的距离L2。
本实施例中，所述焊球202顶部与所述基板201之间的距离L1大于所述导热层204顶部与所述基板201之间的距离L2。若所述焊球202顶部与所述导热层204顶部之间的距离(L1-L2)过大，则当焊球202与电路板之间电连接时，所述导热层204未与电路板相接触，因此，所述焊球202顶部与所述导热层204顶部之间的距离不宜过大。本实施例中，所述焊球202顶部与所述导热层204顶部之间的距离可以满足所述导热层204能够与其他部件中的散热电连接层实现共晶结合即可。
综合上述分析可知，所述焊球202的厚度可以根据芯片203的厚度、导电层205的厚度以及导热层204的厚度进行相应的调整，保证所述导热层204可以与其他部件中的散热电连接层实现共晶键合。
在一个具体实施例中，所述导电层205的厚度为10微米～20微米，所述芯片203的厚度为150微米，所述导热层204的厚度为5微米，焊球202的厚度为200微米。
在其他实施例中，所述焊球顶部与所述基板之间的距离还可以等于所述导热层顶部与所述基板之间的距离。此外，还需要说明的是，当提供的电路板表面并非为平坦表面时，所述焊球顶部与所述基板之间的距离还可以小于所述导热层顶部与所述基板之间的距离，保证所述焊球与所述电路板电连接、且所述导热层与所述电路板相接触即可。
为了进一步的提高所述芯片203与所述基板201之间的结合稳定性，所述半导体结构还可以包括：填充于所述基板201与芯片203之间的底部填充胶(under-fill)。所述底部填充胶可以具有导热性能，因此所述底部填充胶不仅可以使芯片203与基板201之间的稳定性提高，并且，由于所述底部填充胶具有散热功能，使得所述芯片203内部产生的热量可以经由所述底部填充胶传递至外界环境中，从而减小所述芯片203内部聚集的热量，避免芯片203出现过热问题。
还需要说明的是，当所述芯片203为影像传感芯片时，为了避免底部填充胶对影像感应区造成污染，所述半导体结构中可以不设置所述底部填充胶，且为了提高芯片203与基板201之间的结合性能，所述半导体结构还包括：位于所述基板201上且覆盖所述芯片203侧壁的密封胶(未图示)。同样的，所述密封胶具有导热性能，使得所述密封胶不仅可以提高芯片203的密封性能，且还有利于散热。
本实施例提供的半导体结构中，所述芯片203设置在所述基板201上，所述芯片203第一面与基板201相对，所述芯片203第二面上具有导热层204，通过所述导热层204可以将芯片203内部的热量传导至外界环境或部件中，从而有效的降低了芯片203内部热量；此外，本实施例避免了散热罩将所述芯片203产生的热量聚集起来的问题，使得芯片203产生的热量可以及时有效的被导出，防止芯片203过热的问题。同时由于芯片203与焊球202设置在所述基板201的同一面上，且无需设置占据体积较大的散热罩，因此本实施例提供的半导体结构体积小。
本发明还提供一种上述半导体结构的形成方法，包括：提供基板，所述基板上设置有焊球；提供芯片，所述芯片具有相对的第一面与第二面，所述第二面上具有导热层；将所述芯片设置在所述基板上，且所述芯片与所述焊球设置在基板的同一面上，所述第一面与所述基板相对。本发明形成的半导体结构对芯片的散热效果好，且半导体结构的体积小。
图3至图5为本发明实施例提供的半导体结构形成过程的结构示意图。
参考图3，提供基板201，所述基板201上设置有焊球202。
有关所述基板201以及焊球202的相应描述可参考前述实施例的说明。
所述焊球202的数量和位置可以根据所述基板201以及后续提供的芯片203进行确定。本实施例中，为了节约空间减小形成的半导体结构的体积，所述焊球202对称的设置于所述基板201上，使得后续提供的芯片位于所述焊球202包围的区域内。
本实施例中，所述焊球202的剖面形状为球状，采用植球工艺，在所述基板201上形成焊球202。在其他实施例中，还可以采用网板印刷工艺以及回流工艺，形成所述焊球。
需要说明的是，在其他实施例中，还可以在后续将芯片设置在所述基板上之后，在所述基板上形成所述焊球。
参考图4，提供芯片203，所述芯片203具有相对的第一面与第二面，所述第二面上具有导热层204。
所述导热层204的材料为导热树脂材料或者金属材料。
本实施例中，所述导热层204的材料为金属材料，例如为铜、金、钨或锡中的一种或多种。
所述导热层204位于所述芯片203的整个第二面上。可以采用化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺，形成所述导热层204。
在其他实施例中，所述导热层还可以位于所述芯片的部分第二面上；形成所述导热层的工艺步骤包括：在所述芯片整个第二面上形成导热膜；图形化所述导热膜，在所述芯片部分第二面上形成导热层。
本实施例中，还在所述芯片203的第一面上形成导电层205，所述导电层205用于实现芯片203与基板201之间的电连接。本实施例中，采用网板印刷工艺，形成所述导电层205。在其他实施例中，还可以采用沉积工艺以及刻蚀工艺，形成所述导电层。
需要说明的是，本实施例中，形成所述芯片203的工艺步骤包括：提供晶圆；在所述晶圆上形成导热膜，可以采用溅射工艺在所述晶圆上形成导热膜；切割所述晶圆以及导热膜，形成若干个分立的所述芯片203以及所述导热层204。
参考图5，将所述芯片203设置在所述基板201上，且所述芯片203与所述焊球202设置在所上基板201的同一面上，所述第一面与所述基板201相对。
通过焊接键合工艺，将所述芯片203设置在所述基板201上，使所述芯片203与所述基板201固定接合。
具体地，通过所述基板201与所述导电层205相连接，使得所述芯片203设置于所述基板201上。所述基板201上形成有焊盘(未图示)，且每一个焊盘对应于一个分立的导电层205。采用焊接键合工艺将焊盘与导电层205焊接结合。
所述焊接键合工艺为共晶键合、超声热压、热压焊接、超声波压焊等。例如，当所述导电层205的材料为Al时，所述基板201上焊盘的材料为Au，所述焊接键合工艺为超声热压方式；当所述导电层205的材料为Au，所述基板201上焊盘的材料为Sn，所述焊接键合工艺为共晶键合方式。
本实施例中，所述芯片203位于所述焊球202包围的区域内。有关所述焊球202顶部、导热层204顶部之间的位置关系，可参考前述实施例中的相应描述，在此不再赘述。
还可以包括步骤：在所述基板201上形成覆盖所述芯片203侧壁的散热胶。可以采用点胶工艺或者塑封工艺，形成所述散热胶。所述散热胶不仅可以起到进一步的固定所述芯片203与基板201的作用，且还可以起到散热作用，进一步的减小所述芯片203内部热量。
本发明实施例还提供一种封装结构，图6示出了本发明实施例提供的封装结构的结构示意图。
参考图6，所述封装结构包括：
如前述实施例提供的半导体结构，包括：基板201，所述基板201上设置有焊球202；设置在所述基板201上的芯片203，且所述芯片203与所述焊球202设置在基板201的同一面上，所述芯片203具有相对的第一面与第二面，所述第一面与所述基板201相对，所述第二面上具有导热层204；
具有功能面的电路板301，所述焊球202与所述电路板301功能面之间电连接，且所述导热层204与所述电路板301功能面相接触。
以下将结合附图对本实施例提供的封装结构进行详细说明。
有关所述半导体结构的描述可参考前述实施例的相应描述，在此不再赘述。
本实施例中，所述电路板301为PCB板。所述电路板301功能面上具有相互分立的功能电连接层311以及散热电连接层312，其中，所述焊球202与所述功能电连接层311电连接，所述导热层204与所述散热电连接层312相接触。
其中，所述焊球202通过所述功能电连接层311实现电路板301与基板201以及芯片203之间的电连接。同时，由于所述导热层204与所述散热电连接层312相接触，所述芯片203内部产生的热量经由所述导热层204传递至散热电连接层312内，因此所述芯片203内部产生的热量可以经由电路板301进行散热，所述电路板301的散热效果好，从而保证芯片203内部的热量及时有效的被传导出去，保证芯片203有效的运行。
本实施例中，所述功能电连接层311顶部与所述散热电连接层312顶部齐平。在其他实施例中，所述功能电连接层顶部还可以低于所述散热电连接层顶部，或者，所述功能电连接层顶部与所述散热电连接层顶部齐平，保证所述焊球与所述功能电连接层电连接，且所述导热层与所述散热电连接相接触即可。
所述导热层204与所述散热电连接层312相互键合。所述散热电连接层312的材料为金、钨或锡膏中的一种或多种。本实施例中，所述散热电连接层312的材料为锡膏，所述导热层204与所述散热电连接层312通过共晶结合的方式相接触。
本实施例中，所述功能电连接层311的材料与所述散热电连接层312的材料相同。在其他实施例中，所述功能电连接层的材料还可以与所述散热电连接层的材料不同。
本实施例提供的封装结构中，所述电路板301不仅具有电连接所述基板201以及芯片203的功能，且还具有传导芯片203内部产生热量的作用，防止芯片203内部过热。
且由于所述焊球202与芯片203设置在所述基板201同一面上，与所述焊与芯片设置在基板相对的两个面上的技术方案相比，本实施例提供的封装结构的厚度明显减小了，封装结构具有更小的体积。
本发明实施例还提供一种上述封装结构的形成方法，包括：提供前述的半导体结构；提供具有功能面的电路板；将所述半导体结构设置在所述电路板功能面上，使得所述焊球与所述电路板功能面之间电连接，且所述导热层与所述电路板功能相接触。本发明形成的封装结构中，电路板既能实现与基板以及芯片之间的电连接，且还通过与导热层相接触从而及时有效的将芯片产生的热量传递出去，改善封装结构的散热效果，且减小封装结构的体积。
图7为本发明实施例提供的封装结构形成过程的结构示意图。
参考图2，提供半导体结构。
所述半导体结构包括：基板201，所述基板201上设置有焊球202；设置在所述基板201上的芯片203，且所述芯片203与所述焊球202设置在基板201的同一面上，所述芯片203具有相对的第一面与第二面，所述第一面与所述基板201相对，所述第二面上具有导热层204。其中，所述第一面与所述基板201之间还具有若干相互分离的导电层205。
参考图7，提供具有功能面的电路板301。
本实施例中，所述电路板301为PCB板。所述功能面为后续与前述半导体结构相键合的面。
所述电路板301上具有相互分离的功能电连接层311以及散热电连接层312。可以采用印刷工艺，在所述电路板301上形成所述功能电连层311以及散热电连接层312。
本实施例中，所述功能电连接层311顶部与所述散热电连接层312顶部齐平。在其他实施例中，所述功能电连接层顶部还可以低于所述散热电连接层顶部，或者，所述功能电连接层顶部与所述散热电连接层顶部齐平。
所述散热电连接层312的材料为锡、金或钨中的一种或多种。本实施例中，所述散热电连接层312的材料为锡。
本实施例中，所述散热电连接层312的材料与所述功能电连接层311的材料相同。
参考图6，将所述半导体结构设置在所述电路板301功能面上，使得所述焊球202与所述电路板301功能面之间电连接，且所述导热层204与所述电路板301功能面相接触。
具体地，通过焊接键合工艺，使得所述焊球202与所述功能电连接层311相键合，使得所述导热层204与所述散热电连接层312相键合。
本实施例中，所述散热电连接层312的材料为锡膏，所述导热层204的材料为金属材料；采用共晶结合工艺，使得所述导热层204与所述散热电连接层312相键合。由于所述导热层204与所述散热电连接层312为共晶结合，使得所述导热层204与所述散热电连接层312之间的键合界面具有优良的导热性能。
需要说明的是，在其他实施例中，还可以采用超声热压、热压焊接或超声波压焊等方法，实现所述导热层与所述电路板功能面相键合，使得所述导热层与所述散热电连接层相接触。
本实施例中，在进行所述焊接键合工艺之前，所述功能电连接层311顶部与所述散热电连接层312顶部齐平，且所述焊球202顶部高于所述导热层204顶部；在通过焊接键合工艺使所述焊球202与所述功能电连接层311相键合的过程中，所述焊球202的厚度会减小，因此当所述焊球202与所述功能电连接层311电连接时，可以实现所述导热层204与所述散热电连接层312之间相键合，即，所述导热层204与所述电路板301功能面相接触。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (29)

1.一种半导体结构，其特征在于，包括：
基板，所述基板上设置有焊球；
设置在所述基板上的芯片，且所述芯片与所述焊球设置在基板的同一面上，所述芯片具有相对的第一面与第二面，所述第一面与所述基板相对，所述第二面上具有导热层。
2.如权利要求1所述的半导体结构，其特征在于，所述导热层位于整个所述第二面上。
3.如权利要求1所述的半导体结构，其特征在于，所述芯片第二面具有线路层；所述导热层位于部分所述第二面上，且与所述线路层之间电绝缘。
4.如权利要求1所述的半导体结构，其特征在于，所述导热层的材料为导热树脂材料或者金属材料。
5.如权利要求1或4所述的半导体结构，其特征在于，所述导热层的材料为铜、金、钨或锡中的一种或多种。
6.如权利要求1所述的半导体结构，其特征在于，所述焊球顶部与所述基板之间的距离大于所述导热层顶部与所述基板之间的距离。
7.如权利要求1所述的半导体结构，其特征在于，所述焊球顶部与所述基板之间的距离等于所述导热层顶部与所述基板之间的距离。
8.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：
位于所述基板与所述芯片第一面之间的若干分离的导电层，所述导电层用于实现所述芯片与所述基板之间的电连接。
9.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：
填充于所述基板与所述芯片之间的底部填充胶。
10.如权利要求1所述的半导体结构，其特征在于，所述芯片为影像传感芯片，且所述芯片具有影像感应区。
11.如权利要求10所述的半导体结构，其特征在于，所述基板内具有贯穿所述基板的开口，且所述影像感应区位于所述开口上方；所述半导体结构还包括：覆盖在所述开口上的透光盖板，且所述透光盖板与所述芯片分别位于所述基板相对的两侧。
12.如权利要求10所述的半导体结构，其特征在于，所述基板为透光基板。
13.如权利要求10所述的半导体结构，其特征在于，所述半导体结构还包括：
位于所述基板上且覆盖所述芯片侧壁的密封胶。
14.如权利要求13所述的半导体结构，其特征在于，所述密封胶具有导热性能。
15.一种封装结构，其特征在于，包括：
如权利要求1至14任一项所述的半导体结构；
具有功能面的电路板，所述焊球与所述电路板功能面之间电连接，且所述导热层与所述电路板功能面相接触。
16.如权利要求15所述的封装结构，其特征在于，所述电路板功能面上具有相互分离的功能电连接层以及散热电连接层；其中，所述焊球与所述功能电连接层电连接，所述导热层与散热电连接层相接触。
17.如权利要求16所述的封装结构，其特征在于，所述功能电连接层顶部与所述散热电连接层顶部齐平。
18.如权利要求16所述的封装结构，其特征在于，所述功能电连接层的材料与所述散热电连接层的材料相同。
19.如权利要求16所述的封装结构，其特征在于，所述散热电连接层的材料为金、钨或锡膏中的一种或多种。
20.一种如权利要求1至14任一项所述的半导体结构的形成方法，其特征在于，包括：
提供基板，所述基板上设置有焊球；
提供芯片，所述芯片具有相对的第一面与第二面，所述第二面上具有导热层；
将所述芯片设置在所述基板上，且所述芯片与所述焊球设置在基板的同一面上，所述第一面与所述基板相对。
21.如权利要求20所述的半导体结构的形成方法，其特征在于，采用化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺，形成所述导热层。
22.如权利要求20所述的半导体结构的形成方法，其特征在于，所述导热层位于所述芯片的部分第二面上；形成所述导热层的工艺步骤包括：在所述芯片整个第二面上形成导热膜；图形化所述导热膜，在所述芯片部分第二面上形成导热层。
23.如权利要求20所述的半导体结构的形成方法，其特征在于，通过焊接键合工艺，将所述芯片设置在所述基板上。
24.如权利要求23所述的半导体结构的形成方法，其特征在于，所述基板上形成有焊盘，且每一个焊盘对应于一个分立的导电层；采用焊接键合工艺，将所述焊盘与所述导电层焊接结合。
25.如权利要求20所述的半导体结构的形成方法，其特征在于，在将所述芯片设置在所述基板上之前，在所述基板上形成所述焊球；或者，在将所述芯片设置在所述基板上之后，在所述基板上形成所述焊球。
26.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述芯片的工艺步骤包括：提供晶圆；在所述晶圆上形成导热膜；切割所述晶圆以及导热膜，形成若干个分立的所述芯片以及所述导热层。
27.一种如权利要求15至19任一项所述的封装结构的形成方法，其特征在于，包括：
提供如权利要求1至14任一项所述的半导体结构；
提供具有功能面的电路板；
将所述半导体结构设置在所述电路板功能面上，使得所述焊球与所述电路板功能面之间电连接，且所述导热层与所述电路板功能相接触。
28.如权利要求27所述的封装结构的形成方法，其特征在于，所述电路板功能面上具有相互分离的功能电连接层以及散热电连接层；其中，所述焊球与所述功能电连接层电连接，所述导热层与散热电连接层相接触；采用焊接键合工艺，使得所述焊球与所述功能电连接层电连接，且所述导热层与所述散热电连接层相键合。
29.如权利要求28所述的封装结构的形成方法，其特征在于，所述导热层的材料为金属材料，所述散热电连接层的材料为锡膏；采用共晶结合工艺，使得所述导热层与所述散热电连接层相键合。
CN201611045346.9A 2016-11-24 2016-11-24 半导体结构及其形成方法、封装结构及其形成方法 Active CN106449551B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201611045346.9A CN106449551B (zh) 2016-11-24 2016-11-24 半导体结构及其形成方法、封装结构及其形成方法
PCT/CN2017/110641 WO2018095233A1 (zh) 2016-11-24 2017-11-13 半导体结构及其形成方法、封装结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611045346.9A CN106449551B (zh) 2016-11-24 2016-11-24 半导体结构及其形成方法、封装结构及其形成方法

Publications (2)

Publication Number Publication Date
CN106449551A true CN106449551A (zh) 2017-02-22
CN106449551B CN106449551B (zh) 2020-06-19

Family

ID=58218041

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611045346.9A Active CN106449551B (zh) 2016-11-24 2016-11-24 半导体结构及其形成方法、封装结构及其形成方法

Country Status (1)

Country Link
CN (1) CN106449551B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018095233A1 (zh) * 2016-11-24 2018-05-31 苏州晶方半导体科技股份有限公司 半导体结构及其形成方法、封装结构及其形成方法
CN109449148A (zh) * 2018-09-25 2019-03-08 深圳市奥拓电子股份有限公司 Led封装结构及led显示系统
WO2019141161A1 (zh) * 2018-01-19 2019-07-25 华为技术有限公司 一种晶圆封装器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101238563A (zh) * 2005-06-07 2008-08-06 莫门蒂夫功能性材料公司 用于制备电子装置的方法
CN202601608U (zh) * 2012-04-27 2012-12-12 苏州晶方半导体科技股份有限公司 半导体封装结构及其模组
CN103050454A (zh) * 2012-12-06 2013-04-17 日月光半导体制造股份有限公司 堆迭封装构造
US20130093073A1 (en) * 2011-10-17 2013-04-18 Mediatek Inc. High thermal performance 3d package on package structure
CN103219299A (zh) * 2012-01-19 2013-07-24 台湾积体电路制造股份有限公司 集成电路封装组件及其形成方法
CN206259339U (zh) * 2016-11-24 2017-06-16 苏州晶方半导体科技股份有限公司 半导体结构以及封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101238563A (zh) * 2005-06-07 2008-08-06 莫门蒂夫功能性材料公司 用于制备电子装置的方法
US20130093073A1 (en) * 2011-10-17 2013-04-18 Mediatek Inc. High thermal performance 3d package on package structure
CN103219299A (zh) * 2012-01-19 2013-07-24 台湾积体电路制造股份有限公司 集成电路封装组件及其形成方法
CN202601608U (zh) * 2012-04-27 2012-12-12 苏州晶方半导体科技股份有限公司 半导体封装结构及其模组
CN103050454A (zh) * 2012-12-06 2013-04-17 日月光半导体制造股份有限公司 堆迭封装构造
CN206259339U (zh) * 2016-11-24 2017-06-16 苏州晶方半导体科技股份有限公司 半导体结构以及封装结构

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018095233A1 (zh) * 2016-11-24 2018-05-31 苏州晶方半导体科技股份有限公司 半导体结构及其形成方法、封装结构及其形成方法
WO2019141161A1 (zh) * 2018-01-19 2019-07-25 华为技术有限公司 一种晶圆封装器件
CN110060961A (zh) * 2018-01-19 2019-07-26 华为技术有限公司 一种晶圆封装器件
EP3723121A4 (en) * 2018-01-19 2021-01-06 Huawei Technologies Co., Ltd. WAFER PACKAGING DEVICE
US11430760B2 (en) 2018-01-19 2022-08-30 Huawei Technologies Co., Ltd. Chip package device
CN109449148A (zh) * 2018-09-25 2019-03-08 深圳市奥拓电子股份有限公司 Led封装结构及led显示系统
CN109449148B (zh) * 2018-09-25 2020-10-16 深圳市奥拓电子股份有限公司 Led封装结构及led显示系统

Also Published As

Publication number Publication date
CN106449551B (zh) 2020-06-19

Similar Documents

Publication Publication Date Title
TWI529878B (zh) 集成電路封裝件及其裝配方法
US7838334B2 (en) Package-on-package device, semiconductor package and method for manufacturing the same
JP4332567B2 (ja) 半導体装置の製造方法及び実装方法
TWI467726B (zh) 堆疊封裝結構
US7928590B2 (en) Integrated circuit package with a heat dissipation device
US6317326B1 (en) Integrated circuit device package and heat dissipation device
TWI235469B (en) Thermally enhanced semiconductor package with EMI shielding
US8531019B2 (en) Heat dissipation methods and structures for semiconductor device
EP1256980A2 (en) Ball grid array package with a heat spreader and method for making the same
JP2012160707A (ja) 積層半導体チップ、半導体装置およびこれらの製造方法
US20100025810A1 (en) Method and System for Secure Heat Sink Attachment on Semiconductor Devices with Macroscopic Uneven Surface Features
US20030214049A1 (en) Heat dissipating flip-chip ball grid array
TWI508255B (zh) 散熱型覆晶封裝構造
JP2001077301A (ja) 半導体パッケージ及びその製造方法
KR20090039411A (ko) 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법
KR20150094135A (ko) 반도체 패키지 및 이의 제조방법
JP2013077691A (ja) 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
CN106449551A (zh) 半导体结构及其形成方法、封装结构及其形成方法
US7659620B2 (en) Integrated circuit package employing a flexible substrate
CN206259339U (zh) 半导体结构以及封装结构
JP2022025048A (ja) パッケージ構造及びその形成方法
US20040217451A1 (en) Semiconductor packaging structure
WO2018095233A1 (zh) 半导体结构及其形成方法、封装结构及其形成方法
KR20130040071A (ko) 반도체 스택 패키지 장치
KR20130038581A (ko) 반도체 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant