KR20130038581A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20130038581A
KR20130038581A KR1020110103017A KR20110103017A KR20130038581A KR 20130038581 A KR20130038581 A KR 20130038581A KR 1020110103017 A KR1020110103017 A KR 1020110103017A KR 20110103017 A KR20110103017 A KR 20110103017A KR 20130038581 A KR20130038581 A KR 20130038581A
Authority
KR
South Korea
Prior art keywords
package
semiconductor chip
package substrate
chip
heat dissipation
Prior art date
Application number
KR1020110103017A
Other languages
English (en)
Inventor
노영훈
윤한신
김우재
박성우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110103017A priority Critical patent/KR20130038581A/ko
Publication of KR20130038581A publication Critical patent/KR20130038581A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

본 발명은 반도체 패키지에 관한 것이다. 이 반도체 패키지는 로직 반도체 칩을 메모리 칩의 상부에 배치하고, 방열 캡을 포함하여 고온의 열을 방출하기 용이하게 할 수 있다. 이로써, 발열로 인한 메모리 칩의 성능 저하를 방지할 수 있다.

Description

반도체 패키지{Semiconductor package}
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 열특성이 향상된 반도체 패키지에 관한 것이다.
전자기기의 고성능화, 고밀도화와 더불어 경박단소화 되어가는 추세에 맞추어, 그에 실장되는 패키지의 경박단소화가 요구되고 있다. 이러한 추세를 만족시키기 위하여 시스템 인 패키지(System in Package:SiP) 또는 패키지 온 패키지(Package on Package:PoP)기술이 반도체 패키지 분야에서 많이 사용되고 있다.
시스템 인 패키지(SiP)는, 복수개의 개별적인 반도체 칩을 하나의 반도체 패키지에서 봉합하는 기술이다. 패키지 온 패키지(Package on Package)는 독립된 두개 이상의 패키지들을 하나의 패키지로 봉합하는 기술이다.
본 발명이 해결하고자 하는 과제는 열특성 및 신뢰성이 향상된 반도체 패키지를 제공하는데 있다.
본 발명의 일 실시예는 반도체 패키지에 관한 것이다. 반도체 패키지는 패키지 기판; 상기 패키지 기판 상에 부착되는 메모리 칩; 상기 메모리 칩 상에 부착되는 로직 반도체 칩; 및, 상기 메모리 칩과 상기 로직 반도체 칩을 덮는 방열 캡을 포함하는 것을 특징으로 하는 반도체 패키지를 포함 할 수 있다.
상기 메모리 칩은 인쇄회로기판(Printed Circuit Board)을 더 포함하며, 상기 인쇄회로기판(Printed Circuit Board)은 제 1 패드와 제 2 패드를 포함하는 반도체 패키지를 포함할 수 있다.
상기 제 2 패드와 상기 패키지 기판은 본딩 와이어들로 연결되는 반도체 패키지를 포함할 수 있다.
상기 메모리 칩과 상기 로직 반도체 칩 사이에 내부 솔더볼을 포함하며, 상기 내부 솔더볼은 상기 제 1 패드와 접촉되는 반도체 패키지를 포함할 수 있다.
상기 방열 캡과 상기 로직 반도체 칩 사이에 열 전달 물질(Thermal Interface Material)을 더 포함하는 반도체 패키지를 포함할 수 있다.
상기 방열 캡은 상기 로직 반도체 칩의 상부에 위치하며, 상기 방열 캡의 양 끝단은 상기 패키지 기판과 접하는 반도체 패키지를 포함할 수 있다.
상기 열 전달 물질은 상기 로직 반도체 칩과 같은 폭을 갖는 반도체 패키지를 포함할 수 있다.
본 발명의 다른 실시 예에 따르면, 방열 캡은 로직 반도체 칩의 상부에 위치하며, 패키지 기판과 평행 하는 반도체 패키지를 포함할 수 있다.
본 발명의 다른 실시 예에 따르면, 열 전달 물질은 상기 패키지 기판과 같은 폭을 가지되, 상기 패키지 기판과 평행 하는 반도체 패키지를 포함할 수 있다.
상기 패키지 기판과 상기 방열 캡 사이에 몰딩막을 포함하는 것을 특징으로 하는 반도체 패키지를 포함할 수 있다.
본 발명의 일 실시예에 따른 반도체 패키지는 고속으로 동작되어 발열이 많은 로직 반도체 칩이 메모리 칩보다 상부에 위치한다. 또한 상기 로직 반도체 칩과 방열 캡은 열 전달 물질로 인하여 접합 및 연결된다. 이로써, 상기 로직 반도체 칩에서 발생 되는 고온은 곧바로 상기 방열 캡으로 방출되어, 상기 메모리 칩은 상기 로직 반도체 칩으로부터 발생 되는 고온으로 인한 성능 저하를 방지할 수 있다. 이로써, 패키지 온 패키지(PoP)의 열특성 및 신뢰성을 향상시킬 수 있다.
본 발명의 일 실시예에 따른 반도체 패키지는 상기 패키지 기판과 상기 방열 캡 사이에 몰딩막으로 채워진다. 상기 몰딩막 없이 공기나 진공으로 되어 있는 경우에 비해, 높은 열전도도를 가진 상기 몰딩막으로 인하여 상기 로직 반도체 칩에서 발생되는 열의 방출이 보다 효과적이다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지의 단면도이다.
도 2 내지 6은 도 1의 반도체 패키지를 제작하는 과정을 순차적으로 나타내는 단면도들다.
도 7은 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다.
도 8 내지 15는 도 7의 반도체 패키지를 제작하는 과정을 순차적으로 나타내는 단면도들이다.
도 16 내지 도 17은 또 다른 실시예에 따른 반도체 패키지의 단면도들이다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 또한, 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 영역, 막들 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 막을 다른 영역 또는 막과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시예에의 제 1막으로 언급된 다른 실시예에서는 제 2막으로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시예는 그것의 상보적인 실시예도 포함한다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지(100)는 패키지 기판(10) 상에 실장된 메모리 칩(20)과 로직 반도체 칩(30)을 포함한다. 상기 메모리 칩(20)과 상기 로직 반도체 칩(30)은 방열 캡(43)으로 덮인다.
상기 패키지 기판(10)은 다층으로 구성된 인쇄회로기판일 수 있다. 상기 패키지 기판(10)은 복수층의 절연막(11)들을 포함할 수 있다. 제 1 패드(12)들은 상기 패키지 기판(10)의 하부면에 배치될 수 있다. 상기 1 패드(12)들은 방열 캡 연결용 신호패턴, 칩 접지전압용 신호패턴, 또는 전원전압용 신호패턴을 포함할 수 있다. 제 2 패드(13)들 및 제 3 패드(15)들은 상기 패키지 기판(10)의 상부면에 배치될 수 있다. 상기 제 2 패드(13)들 및 상기 제 3 패드(15)들은 방열 캡 연결용 신호패턴, 칩 접지전압용 신호패턴, 또는 전원전압용 신호패턴을 포함할 수 있다. 상기 제 3 패드(15)들은 상기 방열 캡(43)과 전기적으로 연결되어, 상기 방열 캡(43)이 접지될 수 있다. 상기 절연막(11)들 사이에 내부 배선(14)이 배치될 수 있다.
상기 제 1 패드(12)들, 상기 제 2 패드(13)들, 상기 내부 배선(14), 또는 상기 제 3 패드(15)들은 도전막으로 형성될 수 있다. 상기 패키지 기판(10)은 상기 절연막(11)들을 관통하는 복수의 패키지 기판의 비아(16)들을 포함할 수 있다. 상기 패키지 기판의 비아(16)들은 방열 캡 연결용 비아, 칩 접지전압용 비아, 또는 전원전압용 비아를 포함할 수 있다.
외부 솔더볼(17)은 상기 제 1 패드(12)들 상에 제공될 수 있다. 상기 외부 솔더볼(17)은 방열 캡 연결용 솔더볼, 칩 접지전압용 솔더볼, 또는 전원전압용 솔더볼을 포함 할 수 있다.
상기 메모리 칩(20)은 상기 패키지 기판(10) 상에 배치된다. 상기 메모리 칩(20)은 메모리 반도체 칩(21)과 인쇄회로기판(23)을 포함한다. 상기 메모리 칩(20)은 다수의 상기 메모리 반도체 칩(21)들을 적층 하여 하나의 패키지로 형성된 멀티 칩 패키지(Multi Chip Package)일 수 있다. 상기 인쇄회로기판(23)은 상기 메모리 반도체 칩(21)의 상부에 배치될 수 있다. 제 4 패드(25)와 제 5 패드(27)는 상기 인쇄회로기판(23) 상에 배치될 수 있다.
상기 로직 반도체 칩(30)은 상기 메모리 칩(20) 상에 플립 칩 본딩 방식으로 실장 된다. 상기 내부 솔더볼(33)은 상기 메모리 칩(20)과 상기 로직 반도체 칩(30) 사이에 배치될 수 있다. 상기 제 4 패드(25)는 적어도 하나의 상기 내부 솔더볼(33)과 접촉되어, 상기 메모리 칩(20)과 상기 로직 반도체 칩(30)을 전기적으로 연결 할 수 있다. 상기 내부 솔더볼(33)은 수은-납(SnPb) 합금 또는 주석-은-구리(SnAgCu)합금으로 이루어 질 수 있다. 상기 제 5 패드(27)는 상기 제 2 패드(13)와 본딩 와이어(29)에 의해 연결되어, 상기 패키지 기판(10)과 상기 메모리 칩(20)을 전기적으로 연결 될 수 있다. 상기 메모리 칩(20)과 상기 로직 반도체 칩(30) 사이의 공간은 언더필 수지막(35)으로 채워질 수 있다. 상기 언더필 수지막(35)은 케필러리 언더필(capillary Underfill) 방식으로 채워질 수 있다. 상기 언더필 수지막(35)은 에폭시계 수지와 무기 필러의 복합재료 일 수 있다.
상기 방열 캡(43)은 상기 로직 반도체 칩(30) 상에 배치된다. 상기 방열 캡(43)은 금속으로 형성될 수 있다. 상기 방열 캡(43)은 u자형 단면을 가지고, 상기 메모리 칩(20)과 상기 로직 반도체 칩(30)을 덮을 수 있다.
상기 방열 캡(43)과 상기 로직 반도체 칩(30) 사이에는 열 전달 물질(Thermal Interface Material, TIM)(41)이 개재될 수 있다. 상기 열 전달 물질(41)은 열성(Thermal) 유지(油脂, grease), 에폭시, 도전성 폴리머 또는 금속 고체 입자들을 포함할 수 있다. 상기 금속 고체 입자들은 인듐일 수 있다. 상기 열 전달 물질(41)은 저온에서는 고상을 유지하다가 고온에서 액상으로 변할 수 있다. 상기 열 전달 물질(41)은 접착성 및/또는 도전성을 가질 수 있다. 상기 열 전달 물질(41)은 상기 로직 반도체 칩(30)과 같은 폭을 가질 수 있다. 상기 열 전달 물질(41)은 상기 로직 반도체(30)에서 발생 되는 열을 상기 방열 캡(43)으로 방출시키는 역할을 할 수 있다.
상기 메모리 칩(20), 상기 로직 반도체 칩(30) 그리고 상기 방열 캡(43)은 몰딩막(51)으로 덮일 수 있다. 상기 방열 캡(43)의 상부면은 상기 몰딩막(51)에 노출될 수 있다. 상기 몰딩막(51)은 에폭시 수지 계열의 물질로 이루어질 수 있다.
도 2 내지 도 6은 본 발명의 일 실시예에 따른 반도체 패키지(100)의 제조방법을 순차적으로 나타내는 단면도들이다.
도 2를 참조하면, 패키지 기판(10)이 제공된다. 상기 패키지 기판(10)은 다층으로 구성된 인쇄회로기판일 수 있다. 상기 패키지 기판(10)은 복수층의 절연막(11)들을 포함할 수 있다. 제 1 패드(12)들은 상기 패키지 기판(10)의 하부면에 배치될 수 있다. 상기 1 패드(12)들은 방열 캡 연결용 신호패턴, 칩 접지전압용 신호패턴, 또는 전원전압용 신호패턴을 포함할 수 있다. 제 2 패드(13)들 및 제 3 패드(15)들은 상기 패키지 기판(10)의 상부면에 배치될 수 있다. 상기 제 2 패드(13)들 및 상기 제 3 패드(15)들은 방열 캡 연결용 신호패턴, 칩 접지전압용 신호패턴, 또는 전원전압용 신호패턴을 포함할 수 있다. 상기 제 3 패드(15)들은 방열 캡(43)과 전기적으로 연결되어, 상기 방열 캡(43)이 접지될 수 있다. 상기 절연막(11)들 사이에 내부 배선(14)이 배치될 수 있다.
도 3을 참조하면, 메모리 칩(20)을 상기 패키지 기판(10)상에 부착한다. 상기 메모리 칩(20)은 상기 패키지 기판(10)상의 개재된 접착제에 의하여 고정될 수 있다. 상기 접착제는 다이 본드 용 수지 페이스트(Paste)일 수 있다. 상기 다이 본드 용 수지 페이스트는 은 에폭시 또는 은 폴리이미드일 수 있다. 상기 메모리 칩(20)은 메모리 반도체 칩(21)과 인쇄회로기판(23)을 포함한다. 상기 메모리 칩(20)은 다수의 상기 메모리 반도체 칩(21)들을 적층 하여 하나의 패키지로 형성된 멀티 칩 패키지(Multi Chip Package)일 수 있다. 상기 인쇄회로기판(23)은 상기 메모리 반도체(21)의 상부에 배치될 수 있다. 제 4 패드(25)와 제 5 패드(27)는 상기 인쇄회로기판(23) 상에 형성 될 수 있다.
도 4를 참조하면, 로직 반도체 칩(30)을 상기 메모리 칩(20) 상에 플립 칩 본딩 방식으로 부착한다. 상기 로직 반도체 칩(30)과 상기 메모리 칩(20) 사이는 언더필 수지막(35)으로 채울 수 있다. 상기 제 2 패드(13)와 상기 제 5 패드(27)를 본딩 와이어(29)로 연결한다.
도 5를 참조하면, 열 전달 물질(Thermal Interface Material, TIM)(41)를 상기 로직 반도체 칩(30) 상에 도포한다. 상기 열 전달 물질(41)은 페이스트(Paste)방식, 잉크젯 프린팅, 또는 스핀 코팅 방식으로 형성될 수 있다. 방열 캡(43)을 상기 메모리 칩(20), 상기 로직 반도체 칩(30) 및 상기 열 전달 물질(41)을 덮도록 씌운다. 상기 방열 캡(43)은 상기 열 전달 물질(41)과 접촉될 수 있다. 상기 방열 캡(41)의 양 끝은 상기 제 3 패드(15)와 접촉되어 전기적으로 연결될 수 있다.
도 6을 참조하면, 상기 메모리 칩(20), 상기 로직 반도체 칩(30), 및 상기 방열 캡(43)을 몰딩막(51)으로 채운다. 상기 패키지 기판(10)과 상기 방열 캡(43)은 상기 몰딩막(51)으로 고정될 수 있다. 상기 패키지 기판(10)의 하부에 외부 솔더볼(17)을 부착한다.
도 7은 본 발명의 다른 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다. 설명의 간결함을 위해, 도 1를 참조하여 설명된 실시예들과 중복되는 기술적, 구조적 특징에 대한 설명은 생략될 것이다.
도 7을 참조하면, 반도체 패키지(200)의 열 전달 물질(Thermal Interface Material)(41)은 패키지 기판(10)과 같은 폭을 가질 수 있다. 상기 열 전달 물질(41)은 상기 패키지 기판(10)과 평행일 수 있다. 몰딩막(51)은 상기 패키지 기판(10)과 상기 열 전달 물질(41) 사이에 채워질 수 있다. 로직 반도체 칩(30)의 상부면과 상기 열 전달 물질(41)의 하부면은 동일한 높이의 면을 가질 수 있다. 상기 몰딩막(51)의 상부면과 상기 열 전달 물질(41)의 하부면은 동일한 높이의 면을 가질 수 있다. 상기 몰딩막(51)은 상기 패키지 기판(10)과 같은 폭을 가질 수 있다.
상기 방열 캡(43)은 상기 열 전달 물질(41) 상에 배치된다. 상기 방열 캡(43)은 상기 패키지 기판(10)과 같은 폭을 가질 수 있다. 상기 방열 캡(43)은 상기 패키지 기판(10)과 평행일 수 있다.
도 8내지 도 15는 본 발명의 다른 실시예에 따른 반도체 패키지(200)의 제조방법을 순차적으로 나타내는 단면도들이다. 설명의 간결함을 위해, 도 2 내지 도 4를 참조하여 설명된 실시예들과 중복되는 도 8 내지 도 10의 기술적, 구조적 특징 및 제조방법에 대한 설명은 생략될 것이다.
도 11를 참조하면, 메모리 칩(20)과 로직 반도체 칩(30)을 몰딩막(51)으로 채운다.
도 12를 참조하면, 상기 몰딩막(51)을 그라인딩(griding)하여 상기 로직 반도체 칩(30)의 상부는 공기 중에 노출되게 한다.
도 13을 참조하면, 상기 몰딩막(51) 상에 열 전달 물질(41)을 도포한다. 상기 열 전달 물질(41)은 상기 로직 반도체 칩(30)의 상부면을 덮을 수 있다. 상기 열 전달 물질(41) 방열 캡(43)을 붙인다.
도 14를 참조하면, 패키지 기판(10)의 하부에 외부 솔더볼(17)을 부착한다. 상기 패키지 기판(10) 상에 실장된 두개의 상기 메모리 칩(20)과 상기 로직 반도체 칩(30)은 하나의 단위 패키지 별로 분리할 수 있도록 상기 패키지 기판(10)을 절단시킨다.
도 15를 참조하면, 상기 패키지 기판(10)의 절단공정으로, 하나의 패키지 기판에서 다수의 반도체 패키지(200)를 제조할 수 있다.
도 16 및 도 17은 본 발명의 또 다른 실시예에 따른 반도체 패키지들(300,400)을 설명하기 위한 단면도들이다. 설명의 간결함을 위해, 도 1 및 도 7 을 참조하여 중복되는 기술적, 구조적 특징 및 제조방법에 대한 설명은 생략될 것이다.
도 16 및 도 17 을 참조하면, 메모리 칩(20)과 상기 로직 반도체 칩(30) 사이의 공간은 언더필 수지(35) 대신에 몰딩막(51)으로 채워질 수 있다. 상기 몰딩막(51)은 몰디드 언더필(Molded UnderFill, MUF) 방식으로 채워질 수 있다.
10: 패키지 기판
11: 절연막
12: 제 1 패드
13: 제 2 패드
14: 내부 배선
15 제 3 패드
16: 비아(via)
17: 외부 솔더볼
20: 메모리 칩
21: 메모리 반도체 칩
23: 인쇄회로기판
25: 제 4 패드
27: 제 5 패드
29: 와이어
30: 로직 반도체 칩
33: 내부 솔더볼
35: 언더필 수지막
41: 열 전달 물질
43: 방열 캡
51: 몰딩막

Claims (10)

  1. 패키지 기판;
    상기 패키지 기판 상에 부착되는 메모리 칩;
    상기 메모리 칩 상에 부착되는 로직 반도체 칩; 및,
    상기 메모리 칩와 상기 로직 반도체 칩을 덮는 방열 캡을 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제 1항에 있어서,
    상기 메모리 칩은 인쇄회로기판(Printed Circuit Board)을 더 포함하며, 상기 인쇄회로기판(Printed Circuit Board)은 제 1 패드와 제 2 패드를 포함하는 반도체 패키지.
  3. 제 2항에 있어서,
    상기 제 2 패드와 상기 패키지 기판은 본딩 와이어들로 연결되는 반도체 패키지.
  4. 제 2항에 있어서,
    상기 메모리 칩과 상기 로직 반도체 칩 사이에 내부 솔더볼을 포함하며, 상기 내부 솔더볼은 상기 제 1 패드와 접촉되는 반도체 패키지.
  5. 제 1항에 있어서,
    상기 방열 캡과 상기 로직 반도체 칩 사이에 열 전달 물질(Thermal Interface Material)을 더 포함하는 반도체 패키지.
  6. 제 5항에 있어서,
    상기 방열 캡은 상기 로직 반도체 칩 상부에 위치하며, 상기 방열 캡의 양 끝단은 상기 패키지 기판과 접하는 반도체 패키지.
  7. 제 6항에 있어서,
    상기 열 전달 물질(Thermal Interface Material)은 상기 로직 반도체 칩과 같은 폭을 갖는 반도체 패키지.
  8. 제 5항에 있어서,
    상기 방열 캡은 상기 로직 반도체 칩 상부에 위치하며, 상기 패키지 기판과 평행하는 반도체 패키지.
  9. 제 8항에 있어서,
    상기 열 전달 물질(Thermal Interface Material)은 상기 패키지 기판과 같은 폭을 가지되, 상기 패키지 기판과 평행하는 반도체 패키지.
  10. 제 1항에 있어서,
    상기 패키지 기판과 상기 방열 캡 사이에 몰딩막을 포함하는 것을 특징으로 하는 반도체 패키지.


KR1020110103017A 2011-10-10 2011-10-10 반도체 패키지 KR20130038581A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110103017A KR20130038581A (ko) 2011-10-10 2011-10-10 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110103017A KR20130038581A (ko) 2011-10-10 2011-10-10 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20130038581A true KR20130038581A (ko) 2013-04-18

Family

ID=48439072

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110103017A KR20130038581A (ko) 2011-10-10 2011-10-10 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20130038581A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140130916A (ko) * 2013-05-02 2014-11-12 삼성전자주식회사 Ｅｍｉ 차폐기능과 방열 기능을 가지는 반도체 패키지
KR20160012913A (ko) * 2014-07-24 2016-02-03 가부시키가이샤 제이디바이스 반도체 패키지
US9305855B2 (en) 2013-10-29 2016-04-05 Samsung Electronics Co., Ltd. Semiconductor package devices including interposer openings for heat transfer member
CN107403762A (zh) * 2017-06-22 2017-11-28 江苏长电科技股份有限公司 一种封装结构及其工艺方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140130916A (ko) * 2013-05-02 2014-11-12 삼성전자주식회사 Ｅｍｉ 차폐기능과 방열 기능을 가지는 반도체 패키지
US9305855B2 (en) 2013-10-29 2016-04-05 Samsung Electronics Co., Ltd. Semiconductor package devices including interposer openings for heat transfer member
US9620484B2 (en) 2013-10-29 2017-04-11 Samsung Electronics Co., Ltd. Semiconductor package devices including interposer openings for heat transfer member
KR20160012913A (ko) * 2014-07-24 2016-02-03 가부시키가이샤 제이디바이스 반도체 패키지
CN107403762A (zh) * 2017-06-22 2017-11-28 江苏长电科技股份有限公司 一种封装结构及其工艺方法

Similar Documents

Publication Publication Date Title
US7928590B2 (en) Integrated circuit package with a heat dissipation device
US7838334B2 (en) Package-on-package device, semiconductor package and method for manufacturing the same
US20150221625A1 (en) Semiconductor package having a dissipating plate
US11610845B2 (en) Semiconductor package and a method of fabricating the same
US9607951B2 (en) Chip package
US9271388B2 (en) Interposer and package on package structure
US10896882B2 (en) Electronic package having heat dissipating element and method for fabricating the same
US20190333850A1 (en) Wiring board having bridging element straddling over interfaces
KR20180002913A (ko) 반도체 패키지 및 그 제조방법
TWI416700B (zh) 晶片堆疊封裝結構及其製造方法
KR20050091446A (ko) 열 방출 특성이 개선된 반도체 적층 패키지 및 이를이용한 메모리 모듈
TWI391084B (zh) 具有散熱件之電路板結構
KR20130038581A (ko) 반도체 패키지
KR101858954B1 (ko) 반도체 패키지 및 이의 제조 방법
US11450597B2 (en) Semiconductor package substrate having heat dissipating metal sheet on solder pads, method for fabricating the same, and electronic package having the same
US20070291457A1 (en) IC packages with internal heat dissipation structures
KR20150125988A (ko) 반도체 장치
CN113496966A (zh) 电子封装件
KR102041635B1 (ko) 반도체 패키지
US10008441B2 (en) Semiconductor package
US11482507B2 (en) Semiconductor package having molding member and heat dissipation member
CN115274464A (zh) 一种线路板制备方法以及线路板
KR100836642B1 (ko) 전자 패키지 및 그 제조방법
US20120292756A1 (en) Semiconductor device with heat spreader
TWI634629B (zh) 電子封裝件及其製法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid