CN202601608U - 半导体封装结构及其模组 - Google Patents
半导体封装结构及其模组 Download PDFInfo
- Publication number
- CN202601608U CN202601608U CN 201220184790 CN201220184790U CN202601608U CN 202601608 U CN202601608 U CN 202601608U CN 201220184790 CN201220184790 CN 201220184790 CN 201220184790 U CN201220184790 U CN 201220184790U CN 202601608 U CN202601608 U CN 202601608U
- Authority
- CN
- China
- Prior art keywords
- conducting medium
- substrate
- chip
- receiving space
- utility
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Led Device Packages (AREA)
Abstract
本实用新型揭示了一种半导体封装结构及其模组，其中，该半导体封装结构包括：芯片，其上设置有多个金属凸点；基板，其包括上表面以及与上表面相背的下表面，所述基板下表面设有凹陷的收容空间，所述芯片收容于所述收容空间内；所述基板还设有从上表面向下表面延伸并与所述收容空间连通的通孔；导电介质，所述导电介质设置于所述收容空间内壁及所述基板的下表面，所述芯片通过所述金属凸点与所述导电介质电性连接；焊接凸点，所述焊接凸点与所述基板下表面上的导电介质电性连接。与现有技术相比，本实用新型移除了光学区其上的透明基板，使得光线的接收与发射顺利，提高芯片的整体性能。
Description
技术领域
本实用新型属于半导体制造领域技术，尤其涉及一种半导体封装结构，以及应用该封装结构的半导体模组。
背景技术
晶圆级封装(Wafer Level Packaging，WLP)技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片完全一致。晶圆级芯片尺寸封装技术彻底颠覆了传统封装如陶瓷无引线芯片载具(Ceramic Leadless Chip Carrier)以及有机无引线芯片载具(Organic LeadlessChip Carrier)等模式，顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。
现有的晶圆级封装技术中，例如是感光芯片的封装，其感光的光学区常受其上的透明基板的影响，使得光线的接收与发射不顺利，从而影响芯片的整体性能。
发明内容
为解决上述技术问题，本实用新型的目的在于提供一种半导体封装结构。
本实用新型的目的还在于提供一种半导体模组。
为实现上述实用新型目的，本实用新型提供一种半导体封装结构，所述封装结构包括：
芯片，其上设置有多个金属凸点；
基板，其包括上表面以及与上表面相背的下表面，所述基板下表面设有凹陷的收容空间，所述芯片收容于所述收容空间内；所述基板还设有从上表面向下表面延伸并与所述收容空间连通的通孔；
导电介质，所述导电介质设置于所述收容空间内壁及所述基板的下表面，所述芯片通过所述金属凸点与所述导电介质电性连接；
焊接凸点，所述焊接凸点与所述基板下表面上的导电介质电性连接。
作为本实用新型的进一步改进，所述芯片设有光学区，所述金属凸点与所述光学区设置于所述芯片的同一面。
作为本实用新型的进一步改进，所述封装结构还包括绝缘层，所述绝缘层设置于所述收容空间内壁和所述基板下表面上，所述导电介质设置于所述绝缘层上。
作为本实用新型的进一步改进，所述封装结构还包括设置于所述导电介质上的防焊层，所述防焊层开设有部分暴露所述导电介质的多个开口，所述金属凸点和所述焊接凸点通过所述开口与所述导电介质电性连接。
作为本实用新型的进一步改进，所述通孔的最小宽度大于或等于所述光学区的宽度。
为了解决上述另一实用新型目的，本实用新型提供一种半导体模组，所述半导体模组包括如上所述的半导体封装结构。
与现有技术相比，本实用新型移除了光学区其上的透明基板，使得光线的接收与发射顺利，提高芯片的整体性能。
附图说明
图1是本实用新型一实施方式半导体封装结构的结构示意图；
图2是本实用新型一实施方式半导体模组的结构示意图；
图3是本实用新型一实施方式的半导体封装方法的流程图。
具体实施方式
以下将结合附图所示的具体实施方式对本实用新型进行详细描述。但这些实施方式并不限制本实用新型，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本实用新型的保护范围内。
本实用新型所提及的上表面、下表面并不带有空间位置上的绝对关系，而仅仅是为了描述的方便。
参图1所示，介绍本实用新型半导体封装结构的一具体实施方式。该封装结构包括芯片20、基板10、导电介质12、焊接凸点14。其中，所述芯片20上设置有光学区22及多个金属凸点21。优选地，所述光学区与所述金属凸点设置于所述芯片的同一面。
所述基板10包括上表面100a以及与上表面100a相背的下表面100b。该基板10的材质可以包括硅、玻璃、陶瓷、金属等。所述基板10的下表面100b设有凹陷的收容空间31，所述基板10还设有从所述上表面100a向所述下表面100b延伸并与该收容空间31连通的通孔32，所述芯片20收容于该收容空间31内，在本实施方式中，通过将芯片20设置于基板10的收容空间31内，可降低了整体的封装厚度；同时，该芯片20上的光学区22面朝基板10上通孔32设置，且该芯片20的光学区22上不需要设置额外的介质，使得光线的接收与发射顺利，提高芯片的整体性能。优选地，在本实用新型一实施方式中，所述通孔32的截面形状为矩形，当然，在本实用新型的其他方式中，该截面还可为其他不同形状，只要该通孔可暴露出该芯片上的光学区即可，即是所述通孔32的最小宽度大于或等于所述光学区的宽度。优选地，该光学区22中心和该通孔32中心位于同一轴线上。
本实用新型实施方式中的所述封装结构还包括有设置于所述基板10下表面100b和所述收容空间31内壁上的绝缘层11，所述导电介质12均匀分布于该绝缘层11上，该导电介质12的材料可以选自铜、铝、金、铂、钨或其组合等。优选地，该绝缘层13的材质可为环氧树脂、防焊材料或其它适合的绝缘物质。该绝缘层13的形成方式可包含涂布方式，例如，旋转涂布、喷涂，或其它适合的沉积方式，例如，物理气相沉积、化学气相沉积。
所述导电介质12上还形成有防焊层13。防焊层13上设置有部分暴露导电介质12的开口，优选地，该开口至少形成于收容空间31底壁及基板10下表面100b的防焊层13上，通过这些开口，设置有与导电介质12电性连接的多个金属凸点21和多个焊接凸点14，其中，所述金属凸点21用于使所述芯片电性连接所述导电介质12，所述焊接凸点14用于使外接电路板电性连接所述导电介质12，优选地，所述开口可通过光刻的方式形成于所述防焊层13上。
参图2所示，为采用了如图1所示的本实用新型一实施方式封装结构的半导体模组，其包括了一半导体封装结构、一镜头组件，其中，所说的镜头组件包括镜头容器41，以及固定设置在镜头容器41内的多个镜头42。
参图3所示，为本实用新型半导体封装结构的封装方法的一实施方式，该方法包括：
S1、提供一基板10，其包括上表面100a以及与上表面100a相背的下表面100b；自该下表面100b上形成多个凹陷的收容空间31。
S2、在所述基板10的收容空间31内壁及所述下表面100b形成导电介质12。其具体包括在所述基板10下表面100b和所述收容空间31内壁上形成绝缘层11，并在该绝缘层11上形成均匀分布的导电介质12，该导电介质12的材料可以选自铜、铝、金、铂、钨或其组合等。优选地，该绝缘层11的材质可为环氧树脂、防焊材料或其它适合的绝缘物质。该绝缘层11的形成方式可包含涂布方式，例如，旋转涂布、喷涂，或其它适合的沉积方式，例如，物理气相沉积、化学气相沉积。
本实施方式的方法中，在所述绝缘层11上形成导电介质12后，还包括：在所述导电介质12上形成一防焊层13；在所述基板下表面100b和所述收容空间31底壁的防焊层13上形成部分暴露所述导电介质12的多个开口，所述开口可通过光刻的方式形成于所述防焊层13上。
S3、形成与所述收容空间连通的通孔；优选地，在该收容空间底壁形成多个向上表面100b延伸且与收容空间31连通的通孔32，在本实施方式中，该通孔可采用蚀刻工艺制成。其中，该通孔与所述收容空间相匹配，即是一个收容空间31对应一个通孔。在本实用新型一实施方式中，所述通孔32的截面形状为矩形，当然，在本实用新型的其他方式中，该截面还可为其他不同形状，只要该通孔可暴露出该芯片上的光学区即可，即是所述通孔32的最小宽度大于或等于所述光学区的宽度。优选地，该光学区22中心和该通孔32中心位于同一轴线上。
S4、提供多个芯片20，每个芯片20上设置有光学区22及多个金属凸点21，优选地，所述光学区与所述金属凸点设置于所述芯片的同一面，将所述芯片20上的光学区面朝基板10上通孔21放置于对应的收容空间内，并通过Au Bump连接工艺将该金属凸点21通过所述收容空间31底壁上防焊层13的开口与导电介质12电性连接。该芯片20的光学区22上不需要设置额外的介质，使得光线的接收与发射顺利，提高芯片的整体性能。
S5、通过所述基板10下表面100b防焊层13的开口，形成多个与导电介质12电性连接的焊接凸点14，以用于使外接电路板。优选地，所述焊接凸点14之间的节距大于所述金属凸点之间的节距。
在晶圆级封装的现有技术中，是完全按照晶圆级芯片尺寸的封装方法：先将整片裸晶圆进行切割，形成单颗分立的裸芯片，再将切割后的裸芯片在新的基板上重新排布，形成芯片间距更合适的新的晶圆，然后采用晶圆级封装技术（WLP，即wafer level package），对重新排布的晶圆进行封装测试后，切割成比原始芯片面积大的焊球阵列芯片。然而，将裸芯片在新的基板上重新排布，对制程能力要求较高（容许误差极小），使得工艺复杂，封装成本较高。而本实用新型通过上述封装方法，可先对新的基板进行处理后，再将切割完成后的裸芯片放置于新的基板中对应的收容空间内，以完成晶圆级封装，最后切割成焊球阵列芯片。该方法可在不改变原有裸芯片设计的基础上，实现不同尺寸裸芯片的fan-out晶圆级封装，且对制程能力要求较低，工艺简化，产品的封装成本较低。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本实用新型的可行性实施方式的具体说明，它们并非用以限制本实用新型的保护范围，凡未脱离本实用新型技艺精神所作的等效实施方式或变更均应包含在本实用新型的保护范围之内。
Claims (6)
1.一种半导体封装结构，其特征在于，所述封装结构包括：
芯片，其上设置有光学区及多个金属凸点；
基板，其包括上表面以及与上表面相背的下表面，所述基板下表面设有凹陷的收容空间，所述芯片收容于所述收容空间内；所述基板还设有从上表面向下表面延伸并与所述收容空间连通的通孔；
导电介质，所述导电介质设置于所述收容空间内壁及所述基板的下表面，所述芯片通过所述金属凸点与所述导电介质电性连接；
多个焊接凸点，所述焊接凸点与所述基板下表面上的导电介质电性连接。
2.根据权利要求1所述的封装结构，其特征在于，所述金属凸点与所述光学区设置于所述芯片的同一面。
3.根据权利要求1所述的封装结构，其特征在于，所述封装结构还包括绝缘层，所述绝缘层设置于所述收容空间内壁和所述基板下表面上，所述导电介质设置于所述绝缘层上。
4.根据权利要求1所述的封装结构，其特征在于，所述封装结构还包括设置于所述导电介质上的防焊层，所述防焊层开设有部分暴露所述导电介质的多个开口，所述金属凸点和所述焊接凸点通过所述开口与所述导电介质电性连接。
5.根据权利要求1所述的封装结构，其特征在于，所述通孔暴露出所述光学区。
6.一种半导体模组，其特征在于，所述半导体模组包括如权利要求1至5之任意一项所述的半导体封装结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220184790 CN202601608U (zh) | 2012-04-27 | 2012-04-27 | 半导体封装结构及其模组 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220184790 CN202601608U (zh) | 2012-04-27 | 2012-04-27 | 半导体封装结构及其模组 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202601608U true CN202601608U (zh) | 2012-12-12 |
Family
ID=47319134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201220184790 Expired - Lifetime CN202601608U (zh) | 2012-04-27 | 2012-04-27 | 半导体封装结构及其模组 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202601608U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102646660A (zh) * | 2012-04-27 | 2012-08-22 | 苏州晶方半导体科技股份有限公司 | 半导体模组、封装结构及其封装方法 |
| CN106449551A (zh) * | 2016-11-24 | 2017-02-22 | 苏州晶方半导体科技股份有限公司 | 半导体结构及其形成方法、封装结构及其形成方法 |
-
2012
- 2012-04-27 CN CN 201220184790 patent/CN202601608U/zh not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102646660A (zh) * | 2012-04-27 | 2012-08-22 | 苏州晶方半导体科技股份有限公司 | 半导体模组、封装结构及其封装方法 |
| CN106449551A (zh) * | 2016-11-24 | 2017-02-22 | 苏州晶方半导体科技股份有限公司 | 半导体结构及其形成方法、封装结构及其形成方法 |
| CN106449551B (zh) * | 2016-11-24 | 2020-06-19 | 苏州晶方半导体科技股份有限公司 | 半导体结构及其形成方法、封装结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101820740B1 (ko) | Pcm 디바이스를 제조하는 방법 | |
| US10090253B2 (en) | Semiconductor package | |
| CN102214641B (zh) | 具堆栈功能的晶圆级半导体封装件 | |
| CN102598257B (zh) | 微电子封装及其制造方法 | |
| US9502391B2 (en) | Semiconductor package, fabrication method therefor, and package-on package | |
| CN103943553B (zh) | 半导体器件和形成具有垂直互连单元的低轮廓扇出式封装的方法 | |
| CN101800207B (zh) | 半导体器件的封装结构及其制造方法 | |
| CN110504247A (zh) | 集成电路封装件及其形成方法 | |
| CN108122876A (zh) | 芯片封装结构 | |
| CN107818974A (zh) | 具有伪连接件的半导体封装件及其形成方法 | |
| CN107180814A (zh) | 电子装置 | |
| CN104681516B (zh) | 晶片封装体及其制造方法 | |
| CN102157393B (zh) | 扇出高密度封装方法 | |
| US20090230533A1 (en) | Manufacturing stacked semiconductor device | |
| CN102176418B (zh) | 扇出系统级封装方法 | |
| KR20170066321A (ko) | 후방측 수동 컴포넌트들을 가지는 집적 회로 다이 및 이와 연관된 방법들 | |
| CN102623477A (zh) | 影像传感模组、封装结构及其封装方法 | |
| TWI701777B (zh) | 影像感測器封裝件及其製造方法 | |
| CN102738131B (zh) | 半导体模组、封装结构及其封装方法 | |
| CN107017168A (zh) | 连接件形成方法和封装的半导体器件 | |
| CN110112115A (zh) | 集成电路封装件及其形成方法 | |
| TWI789881B (zh) | 封裝結構及其製造方法 | |
| CN101807560A (zh) | 半导体器件的封装结构及其制造方法 | |
| CN103681533A (zh) | 包括块体金属的扇出封装件 | |
| CN101621041A (zh) | 芯片重新配置的封装结构及其方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20121212 |
|
| CX01 | Expiry of patent term |