CN101800207B - 半导体器件的封装结构及其制造方法 - Google Patents

半导体器件的封装结构及其制造方法 Download PDF

Info

Publication number
CN101800207B
CN101800207B CN2010101234431A CN201010123443A CN101800207B CN 101800207 B CN101800207 B CN 101800207B CN 2010101234431 A CN2010101234431 A CN 2010101234431A CN 201010123443 A CN201010123443 A CN 201010123443A CN 101800207 B CN101800207 B CN 101800207B
Authority
CN
China
Prior art keywords
matrix
semiconductor device
hole
metal layer
encapsulating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010101234431A
Other languages
English (en)
Other versions
CN101800207A (zh
Inventor
王之奇
俞国庆
邹秋红
王文斌
王蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN2010101234431A priority Critical patent/CN101800207B/zh
Publication of CN101800207A publication Critical patent/CN101800207A/zh
Application granted granted Critical
Publication of CN101800207B publication Critical patent/CN101800207B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体器件的封装结构及其制造方法，其中，所述半导体器件的封装结构包括：基体，包括正面以及与所述正面相对的背面；半导体器件，位于所述基体的正面；多个焊垫，位于所述基体的正面且分立排布在所述半导体器件的外围；通孔，位于所述基体的背面并与所述焊垫相对应；中介金属层，与所述焊垫电连接；焊接凸点，与所述中介金属层电连接；所述通孔外围的基体的厚度小于所述通孔内侧的基体的厚度，可避免绝缘材料或金属堆积在通孔的开口处，提高产品的可靠性，并减小封装结构的尺寸。

Description

半导体器件的封装结构及其制造方法
技术领域
本发明涉及半导体封装领域，尤其涉及一种半导体器件的晶圆级芯片封装结构及制造方法。
背景技术
晶圆级芯片尺寸封装通常是把半导体芯片上外围排列的焊垫通过再分布过程分布成面阵排列的大量金属焊球，所述金属焊球也被称为焊接凸点。由于晶圆级芯片尺寸封装先在整片晶圆上进行封装和测试，然后再切割，因而有着更明显的优势：首先是工艺工序大大优化，晶圆直接进入封装工序，而传统工艺在封装之前要对晶圆进行切割、分类；并且，所述晶圆级芯片尺寸封装是所有集成电路一次封装，刻印工作直接在晶圆上进行，封装测试一次完成，有别于传统组装工艺，使得生产周期和生产成本大幅下降。硅通孔是在晶圆背部制作垂直导通孔，实现电信号输出的最新技术，其与一般三维堆叠技术利用在芯片四周打线实现堆叠芯片互联的方式不同，硅通孔技术通过直接在焊垫上通孔并形成电通路的方式，形成了真正意义上的堆叠芯片的垂直互联，显著缩短了电连接的距离，大大改善信号传输速度，降低了功耗，并被期许会提供更好的产品可靠性。
在现有技术中，形成通孔结构的工艺方法通常包括以下步骤：首先，在晶圆表面蚀刻出硅孔；接着，在所述硅孔表面形成绝缘层(通常为二氧化硅)；然后，金属化所述硅孔；之后，采用铜电镀的方法填充所述硅孔，并利用化学机械抛光的方法移除多余的铜层；最后，背面磨削所述晶圆，以暴露出所述铜层，完成通孔结构。这种工艺流程能够有效地实现高密度的三维通孔互连，但是存在如下的问题：首先，在晶圆和铜层之间只有一层很薄的绝缘层，这导致在硅通孔互连间形成了很高的电容，有时甚至超过了传统的引线键合互连方式的电容值；并且，较厚的铜层被填充于所述硅孔之中，由于硅和铜之间具有较大的热失配，这会导致在热循环过程中产生很显著的热应力；并且，还需要克服电镀铜时产生的空洞(void)或线缝(seam)现象；此外，采用电镀铜以完全填充硅孔的方法需要很长的工时，增加了生产成本。
申请号为200810178977.7的中国专利公开了一种晶圆级芯片封装方法及封装结构，其可以增加中介金属层与焊垫连接的连接面积，但是，由于通孔开口尺寸通常为100～120um，而所述通孔底部尺寸通常为50～60um，由于通孔开口的尺寸极其微小，且所述通孔的深度较大，因此在形成绝缘层或中介金属层的过程中，所述通孔开口极易被绝缘材料或金属堵塞住，导致所述通孔的侧壁很难沉积到绝缘材料和中介金属层，而一颗芯片通常具有几十个通孔，只要其中一个通孔的侧壁没有沉积上绝缘材料或中介金属层，或者沉积的效果不理想，就会导致一颗芯片电性能失效，对于晶圆级芯片尺寸封装而言，一片晶圆有上千颗芯片，其芯片电性能失效的概率被成百倍地放大。
发明内容
本发明所要解决的技术问题是，提供一种可避免绝缘材料或金属堆积在通孔的开口处的封装结构，提高产品的可靠性，并减小封装结构的尺寸。
为解决上述技术问题，本发明提供一种半导体器件的封装结构，所述半导体器件的封装结构包括：基体，包括正面以及与所述正面相对的背面；半导体器件，位于所述基体的正面；多个焊垫，位于所述基体的正面且分立排布在所述半导体器件的外围；通孔，位于所述基体的背面并与所述焊垫相对应；中介金属层，与所述焊垫电连接；焊接凸点，与所述中介金属层电连接；其中，所述通孔外围的基体的厚度小于所述通孔内侧的基体的厚度。
在所述半导体器件的封装结构中，所述通孔内侧的所述基体的厚度为30～150um，所述通孔外围的基体的厚度为20～50um。
在所述半导体器件的封装结构中，所述通孔侧壁与所述基体的正面的夹角为锐角。
在所述半导体器件的封装结构中，所述焊接凸点位于所述中介金属层上。
在所述半导体器件的封装结构中，还包括位于所述中介金属层和所述基体之间的绝缘层。
在所述半导体器件的封装结构中，还包括位于所述中介金属层上的保护层，所述保护层具有暴露所述中介金属层的开口。
在所述半导体器件的封装结构中，还包括基板以及位于所述基板上并与所述焊垫压合的空腔壁。
在所述半导体器件的封装结构中，所述半导体器件为影像传感芯片、发光二极管或微机电系统。
相应的，本发明还提供一种半导体器件的封装结构的制造方法，包括：提供基体，所述基体包括正面以及与所述正面相对的背面，所述基体的正面形成有半导体器件，所述半导体器件的外围形成有多个分立的焊垫；刻蚀所述基体的背面与所述焊垫相对应的位置，形成通孔；去除部分基体，使得通孔外围的基体的厚度小于通孔内侧的基体的厚度；形成与所述焊垫电连接的中介金属层；形成与所述中介金属层电连接的焊接凸点。
在所述半导体器件的封装结构的制造方法中，利用机械切割的方式去除所述部分基体。
在所述半导体器件的封装结构的制造方法中，所述通孔内侧的基体的厚度为30～150um，所述通孔外围的基体的厚度为20～50um。
在所述半导体器件的封装结构的制造方法中，所述通孔侧壁与所述基体的正面的夹角为锐角。
在所述半导体器件的封装结构的制造方法中，所述焊接凸点位于所述中介金属层上。
在所述半导体器件的封装结构的制造方法中，在形成所述中介金属层之前还包括：在所述基体的背面和所述通孔的侧壁上形成绝缘层。
在所述半导体器件的封装结构的制造方法中，在形成所述焊接凸点之前还包括：在所述中介金属层上形成保护层，所述保护层具有暴露所述中介金属层的开口。
在所述半导体器件的封装结构的制造方法中，所述半导体器件为影像传感芯片、发光二极管或微机电系统。
与现有技术相比，本发明提供的半导体器件的封装结构及其制造方法具有以下优点：
本发明在形成通孔之后，去除部分基体使得通孔外围的基体的厚度小于通孔内侧的基体的厚度，从而使得所述通孔的深度相应的变小，可确保所述通孔的开口处不易形成金属或绝缘材料的堆积，大大提高制程的良率，进而提高产品的可靠性，有利于进行规模化生产。
附图说明
图1为本发明实施例提供的半导体器件的封装结构的剖面示意图；
图2为本发明实施例提供的半导体器件的封装结构的制造方法的流程图；
图3至图11为本发明实施例提供的半导体器件的封装结构的制造方法的各步骤相应结构的示意图。
具体实施方式
本发明在形成通孔之后，去除部分基体使得通孔外围的基体的厚度小于通孔内侧的基体的厚度，从而使得所述通孔的深度变小，可确保所述通孔的开口处不易形成金属或绝缘材料的堆积，大大提高制程的良率，进而提高产品的可靠性，有利于进行规模化生产。
下面将结合示意图对本发明的半导体器件的封装结构及制造方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1，其为本发明实施例提供的半导体器件的封装结构的剖面示意图，如图1所示，该半导体器件的封装结构包括：基体100、半导体器件101、多个焊垫102、中介金属层103、焊接凸点104以及多个通孔100A。
其中，基体100包括正面以及与所述正面相对的背面，所述半导体器件101位于基体100的正面，所述多个焊垫102位于基体100的正面且分立排布在半导体器件101的外围，所述焊垫102的作用是形成半导体器件101内部电路与外部电路的互联连接点，所述通孔100A位于基体100的背面并与焊垫102一一对应，所述中介金属层103与焊垫102电连接，所述焊接凸点104与中介金属层103电连接。其中，所述通孔100A的外围的基体的厚度小于所述通孔100A的内侧的基体的厚度，在本发明实施例中，所述通孔100A外围的基体是指靠近封装结构边缘的部分基体，而所述通孔100A内侧的基体是指与半导体器件101相对应的部分基体。
与现有技术相比，本发明实施例在形成通孔100A之后，去除部分基体，使得通孔100A的深度相应的变小，可确保所述通孔100A的开口处不易形成金属或绝缘材料的堆积，避免出现空洞(void)或线缝(seam)，提高制程的良率，进而提高产品的可靠性，有利于进行规模化生产。
在本发明的一个实施例中，所述通孔100A内侧的基体的厚度为30～150um，而所述通孔100A外围的基体的厚度仅为20～50um。
进一步的，通孔100A的侧壁与基体100正面的夹角为锐角，可确保通孔100A的开口的尺寸大于其底部的尺寸，有利于避免通孔100A的开口处被绝缘材料或金属堵塞住，可确保通孔100A的侧壁沉积到绝缘材料和金属。
在本发明的一个实施例中，所述焊接凸点104设置在基体100背面的中介金属层103上，中介金属层103的一端与焊接凸点104的底部直接接触，也就是说，中介金属层103与焊接凸点104和焊垫102直接接触，从而形成从焊接凸点104到焊垫102的电通路。其中，焊垫102可直接使用基体100上原有的焊垫而无需引出额外的焊垫，以提高基体100的利用率。
在本发明的一个实施例中，中介金属层103具有一定的电路图形，以形成每个焊接凸点104与相应焊垫102之间的独立的电通路，中介金属层103上的电路图形可以是通过光刻工艺形成的。其中，中介金属层103的材质可以是金属，例如铝、铝镍合金或黄金等。当然，如果根据半导体器件的需要，中介金属层103需要具有透明的性质时，则中介金属层103的材质则可以是同时具备导电和透明性质的材质，例如，纳米铟锡金属氧化物(ITO)。
在本发明的一个实施例中，由于基体100的材质是硅，因此需要在中介金属层103和基体100之间设置绝缘层105，以避免漏电。详细的，绝缘层105是设置在基体100的背面以及通孔100A的侧壁。所述绝缘层105的厚度可以为2um～20um，其材质可以是光刻胶或树脂，当然其材质也可为氮化硅、氧化硅或帕利灵(Parylene)。
优选的，本实施例提供的半导体器件的封装结构还包括位于中介金属层103上的保护层106，以提供对中介金属层103的保护，所述保护层106覆盖中介金属层103，并具有暴露中介金属层103的开口(未图示)，所述开口的直径与焊接凸点104的径向直径相等或几乎相等，使得保护层106既能完全覆盖中介金属层103，又能暴露焊接凸点104。所述保护层106的材质可以是光刻胶。
进一步的，所述半导体器件的封装结构还包括基板107以及位于基板107上的空腔壁108，所述空腔壁108与焊垫102压合。所述空腔壁108是围墙状的闭环结构，所述空腔壁108所围成的区域可以包围半导体器件101而不包围焊垫102，当然，所述空腔壁108所围成的区域也可包围焊垫102。
所述基板107的材质需具有一定厚度和硬度，例如，其可以是裸硅片或树脂等。若所述半导体器件101需要透过基板107获取光学信号时，除了提供绝缘和支撑性能以外，所述基板107还需要具有透明的性质，例如基板107的材质可以是玻璃。
所述空腔壁108与基板107可以是同一种材料，即所述空腔壁108是在基板107上开槽形成的。当然，所述空腔壁108与基板107也可以是由不同材料制成的，例如，所述空腔壁108的材质是负性光刻胶，其是通过光刻工艺形成在基板107上。
本发明实施例还提供一种半导体器件的封装结构的制造方法，如图2所示，该制造方法包括以下步骤：
步骤S100，提供基体，所述基体包括正面以及与正面相对的背面，所述基体的正面形成有半导体器件，所述半导体器件的外围形成有多个分立的焊垫；
步骤S110，刻蚀所述基体的背面与所述焊垫相对应的位置，形成通孔；
步骤S120，去除部分基体，使得通孔外围的基体的厚度小于通孔内侧的基体的厚度；
步骤S130，形成与所述焊垫电连接的中介金属层；
步骤S140，形成与所述中介金属层电连接的焊接凸点。
图3至图11为本发明实施例提供的半导体器件的封装结构的制造方法的各步骤相应结构的示意图，下面结合图3至图11对本发明实施例提供的半导体器件的封装结构的制造方法进行详细说明。
如图3所示，首先提供基体100，所述基体100包括正面以及与所述正面相对的背面，所述基体100的正面形成有半导体器件101、焊垫102以及钝化层109。所述焊垫102的数量为多个，所述多个焊垫102分立排布在所述半导体器件101的外围，所述焊垫102的作用是形成半导体器件101的内部电路与外部电路的互联连接点。所述钝化层109位于所述基体100的正面上，且所述钝化层109包覆部分焊垫102。所述半导体器件101可以是影像传感芯片、发光二极管或微机电系统。
如图4所示，接着提供基板107，所述基板107上形成有空腔壁108，并在空腔壁108远离基板107的一面形成粘合层(未图示)，所述粘合层既可以实现粘结的作用，又可以起到绝缘和密封的作用，再将基板107与基体100对应压合，使得基板107、空腔壁108以及基体100包围形成密封半导体器件101的空腔，而焊垫102则位于所述空腔之外。
如图5所示，利用化学机械研磨的方式对基体100的背面进行减薄，减薄后的基体100的厚度在30um至120um之间。
如图6所示，刻蚀所述基体100的背面与所述焊垫102相对应的位置，以形成通孔100A。详细的，刻蚀所述基体100包括以下步骤：首先在基体100的背面旋涂一层光刻胶层；然后通过光刻的方法，在光刻胶层对应于焊垫102的位置开出暴露基体100的背面的开口；然后再以所述光刻胶层为掩膜，利用等离子干法刻蚀的方式，刻蚀基体100的背面直至暴露出覆盖焊垫102的钝化层109；最后，去除所述光刻胶层，即可形成图6所示的通孔100A。
如图7所示，本发明的关键步骤是，在形成通孔100A之后，去除部分基体(即相邻的封装结构的相邻焊垫之间的基体)，使得所述通孔100A外围的基体的厚度大于所述通孔100A内侧的基体的厚度，从而使得通孔100A的深度相应的变小，进而避免在后续步骤中通孔100A的开口处被绝缘材料或金属堵塞住，可避免出现空洞(void)或线缝(seam)，提高产品的可靠性，有利于进行规模化生产。并且，由于去除了部分基体，也使得封装结构的外形尺寸变小，可减少芯片信号延迟、降低功耗，提高半导体器件的性能。
在本发明的一个具体实施例中，可利用机械切割的方式去除所述部分基体，以确保通孔100A外围的基体厚度变小。
如图8所示，接着，在基体100背面以及通孔100A的侧壁上形成绝缘层105。所述绝缘层105可通过电镀、化学气相沉积法(CVD)、旋涂法(spin)或喷涂法(spray coating)等方式形成，由于去除了部分基体，使得通孔100A的深度也相应变小，在形成绝缘层105的过程中，通孔100A的开口处不易被绝缘材料堵塞住，可确保通孔100A的侧壁沉积到绝缘材料，避免出现空洞或线缝，使得绝缘层形成工艺变得易于操作，工艺简单，重复性及再现性好，可大大提高制程的良率，进而提高产品的可靠性。
如图9所示，利用公知的等离子体蚀刻工艺将覆盖焊垫102表面的钝化层109去除掉，使焊垫102的表面暴露出来。
如图10所示，在基体100的背面以及通孔100A内形成中介金属层103，使得中介金属层103在通孔100A的底部与焊垫102形成直接连接。所述中介金属层103的材质可以是铝或铜等金属，其可利用真空溅镀技术形成。由于去除了部分基体，使得通孔100A的深度也相应变小，在形成中介金属层103的过程中，通孔100A的开口处不易被金属堵塞住，可确保通孔100A的侧壁和底部沉积到金属，避免出现空洞或线缝，使得中介金属层形成工艺变得易于操作，工艺简单，重复性及再现性好。接着，可利用光刻和蚀刻等技术图形化中介金属层103，以使中介金属层103具有电路图形，从而形成每个焊接凸点104与相应的焊垫102之间的独立的电通路。
如图11所示，在中介金属层103上形成保护层106，可利用光刻和蚀刻等技术，使保护层106具有暴露中介金属层103的开口。
最后，在所述开口处形成焊垫凸点104，以形成如图1所示的半导体器件的封装结构，其中，焊接凸点104可利用钢板印刷、电镀或植球等方式形成。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (18)

1.一种半导体器件的封装结构，包括：
基体，包括正面以及与所述正面相对的背面；
半导体器件，位于所述基体的正面；
多个焊垫，位于所述基体的正面且分立排布在所述半导体器件的外围；
通孔，位于所述基体的背面并与所述焊垫相对应；
中介金属层，与所述焊垫电连接；
焊接凸点，与所述中介金属层电连接；
其特征在于，所述通孔外围的基体的厚度小于所述通孔内侧的基体的厚度。
2.如权利要求1所述的半导体器件的封装结构，其特征在于，所述通孔内侧的基体的厚度为30～150um。
3.如权利要求2所述的半导体器件的封装结构，其特征在于，所述通孔外围的基体的厚度为20～50um。
4.如权利要求1所述的半导体器件的封装结构，其特征在于，所述通孔的侧壁与所述基体的正面的夹角为锐角。
5.如权利要求4所述的半导体器件的封装结构，其特征在于，所述焊接凸点位于所述中介金属层上。
6.如权利要求5所述的半导体器件的封装结构，其特征在于，还包括位于所述中介金属层和所述基体之间的绝缘层。
7.如权利要求1所述的半导体器件的封装结构，其特征在于，还包括位于所述中介金属层上的保护层，所述保护层具有暴露所述中介金属层的开口。
8.如权利要求1所述的半导体器件的封装结构，其特征在于，还包括基板以及位于所述基板上并与所述焊垫压合的空腔壁。
9.如权利要求1所述的半导体器件的封装结构，其特征在于，所述半导体器件为影像传感芯片、发光二极管或微机电系统。
10.一种如权利要求1所述的半导体器件的封装结构的制造方法，包括：
提供基体，所述基体包括正面以及与所述正面相对的背面，所述基体的正面形成有半导体器件，所述半导体器件的外围形成有多个分立的焊垫；
刻蚀所述基体的背面与所述焊垫相对应的位置，形成通孔；
去除部分基体，使得通孔外围的基体的厚度小于通孔内侧的基体的厚度；
形成与所述焊垫电连接的中介金属层；
形成与所述中介金属层电连接的焊接凸点。
11.如权利要求10所述的制造方法，其特征在于，利用机械切割的方式去除所述部分基体。
12.如权利要求11所述的制造方法，其特征在于，所述通孔内侧的基体的厚度为30～150um。
13.如权利要求12所述的制造方法，其特征在于，所述通孔外围的基体的厚度为20～50um。
14.如权利要求10或13所述的制造方法，其特征在于，所述通孔的侧壁与所述基体的正面的夹角为锐角。
15.如权利要求14所述的制造方法，其特征在于，所述焊接凸点位于所述中介金属层上。
16.如权利要求15所述的制造方法，其特征在于，在形成所述中介金属层之前还包括：在所述基体的背面和所述通孔的侧壁上形成绝缘层。
17.如权利要求19所述的制造方法，其特征在于，在形成所述焊接凸点之前还包括：在所述中介金属层上形成保护层，所述保护层具有暴露所述中介金属层的开口。
18.如权利要求10所述的制造方法，其特征在于，所述半导体器件为影像传感芯片、发光二极管或微机电系统。
CN2010101234431A 2010-03-12 2010-03-12 半导体器件的封装结构及其制造方法 Active CN101800207B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101234431A CN101800207B (zh) 2010-03-12 2010-03-12 半导体器件的封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101234431A CN101800207B (zh) 2010-03-12 2010-03-12 半导体器件的封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN101800207A CN101800207A (zh) 2010-08-11
CN101800207B true CN101800207B (zh) 2011-10-26

Family

ID=42595810

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101234431A Active CN101800207B (zh) 2010-03-12 2010-03-12 半导体器件的封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN101800207B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106229272A (zh) * 2016-08-23 2016-12-14 苏州科阳光电科技有限公司 晶圆级芯片封装方法及结构

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101964313B (zh) * 2010-08-16 2014-02-12 苏州晶方半导体科技股份有限公司 封装结构以及封装方法
CN102280391B (zh) * 2011-09-01 2013-05-08 苏州晶方半导体科技股份有限公司 晶圆级封装结构及其形成方法
CN103137584B (zh) * 2011-12-05 2015-12-16 昆山西钛微电子科技有限公司 半导体芯片的tsv封装结构及其封装方法
CN104517920B (zh) * 2013-11-05 2017-08-29 昆山西钛微电子科技有限公司 晶圆级芯片tsv封装结构及其封装方法
TWI540655B (zh) * 2013-11-07 2016-07-01 精材科技股份有限公司 半導體結構及其製造方法
US9640683B2 (en) 2013-11-07 2017-05-02 Xintec Inc. Electrical contact structure with a redistribution layer connected to a stud
CN104409429A (zh) * 2014-11-23 2015-03-11 北京工业大学 一种带应力牺牲结构的芯片封装结构及封装方法
CN104681454B (zh) * 2015-02-28 2017-10-13 苏州科阳光电科技有限公司 用于新型指纹锁器件的封装工艺
CN104900619B (zh) * 2015-05-28 2018-01-16 华天科技（昆山）电子有限公司 晶片级芯片封装结构及其制作方法
CN105084293B (zh) * 2015-06-04 2017-12-01 美新半导体（无锡）有限公司 一种圆片级芯片尺寸封装的微电子机械系统及其制造方法
JP6503518B2 (ja) 2015-10-10 2019-04-17 チャイナ ウェイファー レベル シーエスピー カンパニー リミテッド イメージセンシングチップのパッケージ化方法及びパッケージ構造
US10283483B2 (en) 2015-10-10 2019-05-07 China Wafer Level Csp Co., Ltd. Packaging method and package structure for image sensing chip
CN106548993B (zh) * 2016-11-27 2018-09-28 乐清市风杰电子科技有限公司 一种晶圆封装结构
CN108831861A (zh) * 2018-08-09 2018-11-16 苏州晶方半导体科技股份有限公司 堆叠式芯片封装方法及封装结构
CN110867432A (zh) * 2019-11-28 2020-03-06 苏州晶方半导体科技股份有限公司 芯片封装结构以及封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1414618A (zh) * 2001-10-26 2003-04-30 华治科技股份有限公司 晶片级芯片尺寸封装结构及其工艺
CN101123231A (zh) * 2007-08-31 2008-02-13 晶方半导体科技（苏州）有限公司 微机电系统的晶圆级芯片尺寸封装结构及其制造方法
CN101419952A (zh) * 2008-12-03 2009-04-29 晶方半导体科技（苏州）有限公司 晶圆级芯片封装方法及封装结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050012225A1 (en) * 2002-11-15 2005-01-20 Choi Seung-Yong Wafer-level chip scale package and method for fabricating and using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1414618A (zh) * 2001-10-26 2003-04-30 华治科技股份有限公司 晶片级芯片尺寸封装结构及其工艺
CN101123231A (zh) * 2007-08-31 2008-02-13 晶方半导体科技（苏州）有限公司 微机电系统的晶圆级芯片尺寸封装结构及其制造方法
CN101419952A (zh) * 2008-12-03 2009-04-29 晶方半导体科技（苏州）有限公司 晶圆级芯片封装方法及封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106229272A (zh) * 2016-08-23 2016-12-14 苏州科阳光电科技有限公司 晶圆级芯片封装方法及结构

Also Published As

Publication number Publication date
CN101800207A (zh) 2010-08-11

Similar Documents

Publication Publication Date Title
CN101800207B (zh) 半导体器件的封装结构及其制造方法
CN101807560A (zh) 半导体器件的封装结构及其制造方法
CN210182379U (zh) 芯片封装结构
WO2017114323A1 (zh) 封装结构、电子设备及封装方法
CN103681613B (zh) 具有离散块的半导体器件
CN103515362B (zh) 堆叠式封装器件和封装半导体管芯的方法
EP2965353B1 (en) A substrate-less interposer
KR100871382B1 (ko) 관통 실리콘 비아 스택 패키지 및 그의 제조 방법
KR101577884B1 (ko) 마이크로 전자 디바이스, 스택 다이 패키지 및 이를 포함하는 컴퓨팅 시스템, 마이크로 전자 디바이스에서 멀티-채널 통신 통로를 제조하는 방법, 및 스택 다이 패키지의 컴포넌트들 사이의 전기 통신을 가능하게 하는 방법
US20090189256A1 (en) Manufacturing process of semiconductor device and semiconductor device
CN102280433B (zh) 晶圆级芯片尺寸封装结构及其封装方法
CN105374839A (zh) 引线接合传感器封装及方法
CN105118823A (zh) 一种堆叠型芯片封装结构及封装方法
CN103545275A (zh) 硅通孔封装结构及形成方法
CN113257778B (zh) 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
CN101483149A (zh) 一种硅通孔互连结构的制备方法
CN104882417A (zh) 集成无源倒装芯片封装
CN104409422A (zh) 一种含腔体的低厚度低成本芯片尺寸封装
CN104795338A (zh) 背照式影像芯片的晶圆级低成本封装工艺和结构
CN111508899A (zh) 一种半导体封装的制备方法
WO2022110936A1 (zh) 一种功率元件封装结构及其制备方法
JP7106753B2 (ja) ウェハレベルパッケージング方法及びパッケージング構造
CN105023931A (zh) 一种背照式影像芯片模组结构及其制作方法
CN102522394A (zh) 一种芯片上芯片封装及制造方法
CN101609822A (zh) 芯片重新配置的封装结构及其方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant