CN102280391B - 晶圆级封装结构及其形成方法 - Google Patents

晶圆级封装结构及其形成方法 Download PDF

Info

Publication number
CN102280391B
CN102280391B CN2011102566496A CN201110256649A CN102280391B CN 102280391 B CN102280391 B CN 102280391B CN 2011102566496 A CN2011102566496 A CN 2011102566496A CN 201110256649 A CN201110256649 A CN 201110256649A CN 102280391 B CN102280391 B CN 102280391B
Authority
CN
China
Prior art keywords
substrate
opening
packaged
chip
redistribution lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2011102566496A
Other languages
English (en)
Other versions
CN102280391A (zh
Inventor
王之奇
李俊杰
杨红颖
俞国庆
王宥军
王蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN2011102566496A priority Critical patent/CN102280391B/zh
Publication of CN102280391A publication Critical patent/CN102280391A/zh
Application granted granted Critical
Publication of CN102280391B publication Critical patent/CN102280391B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种晶圆级封装结构及其形成方法，其中晶圆级封装结构的形成方法包括：提供基板；在所述基板内形成空腔；在所述基板内和空腔的部分表面形成再分布线路；提供待封装芯片，所述待封装芯片具有器件表面和与器件表面相对的底表面；在所述器件表面的焊垫层表面形成凸块下金属层和形成在凸块下金属层表面的凸块；将形成有凸块的待封装芯片与所述基板连接，使得所述待封装芯片与空腔正对且所述凸块与再分布线路电连接。本发明的晶圆级封装结构，结构简单，封装质量高，与后续PCB板制程结合时，匹配度高；本发明的晶圆级封装结构的形成方法工艺步骤节约，成本低。

Description

晶圆级封装结构及其形成方法
技术领域
本发明涉及芯片封装领域，特别涉及晶圆级封装结构及其形成方法。
背景技术
随着芯片的尺寸越来越小，功能越来越强，焊垫数目不断增多，焊垫间距不断变窄，相应地，对芯片封装提出了更高的要求。
传统的芯片封装方法通常是采用引线键合(Wire Bonding)进行封装，但随着芯片的飞速发展，晶圆级封装(Wafer Level Package，WLP)逐渐取代引线键合，在公开号为US7459729B2的美国专利文件中，可以发现更多有关晶圆级封装的资料，请参考图1，现有的晶圆级封装结构，包括：衬底2，所述衬底2具有位于所述衬底2第一表面的第一焊垫3，位于所述衬底2第二表面的第二焊垫18，且所述焊垫3与第二焊垫18通过贯穿所述衬底2的插塞22电连接，所述衬底2还具有芯片容纳部4，所述芯片容纳部4与待封装的芯片匹配，用于容纳待封装的芯片；位于芯片容纳部4内的待封装的芯片6；位于芯片容纳部4内、待封装的芯片6两侧的导电层24；位于芯片容纳部4内、待封装的芯片6表面且与所述衬底2第二表面齐平的粘附层21；位于衬底2第一表面的划痕线28，所述划痕线28用于定义每个封装单元的界限；位于待封装的芯片6表面的接触电极10，所述接触电极10通过重分布线(redistribution layer，RDL)14与第一焊垫3电连接；覆盖所述重分布线14的保护层26；位于待封装的芯片6表面微透镜60。
但是，现有技术的晶圆级封装需要将与待封装的芯片6嵌入封装衬底2(容纳部4)，待封装的芯片6要严格匹配的封装结构，使得所述封装结构的尺寸受待封装的芯片6限制大，且现有的晶圆级封装流程复杂，对晶圆级封装工艺要求高。
发明内容
本发明解决的问题是提供一种流程简单的晶圆级封装结构形成方法及封装质量高的晶圆级封装结构。
为解决上述问题，本发明提供一种晶圆级封装结构形成方法，包括：提供基板；在所述基板内形成空腔；在所述基板内和空腔的部分表面形成再分布线路；提供待封装芯片，所述待封装芯片具有器件表面和与器件表面相对的底表面；在所述器件表面的焊垫层表面形成凸块下金属层和形成在凸块下金属层表面的凸块；将形成有凸块的待封装芯片与所述基板连接，使得所述待封装芯片与空腔正对且所述凸块与再分布线路电连接。
可选的，所述基板为多层堆叠结构。
可选的，当所述基板包括第一基板和第二基板时；所述第一基板具有开口，所述第一基板背离所述开口的表面具有红外过滤膜；所述第二基板具有第一表面和与第一表面相对的第二表面的具体形成工艺为：
将第一基板具有开口的表面与第二基板的第一表面粘合；
在所述第二基板的第二表面形成再分布线路，所述再分布线路暴露出部分第二表面，所述暴露出的第二表面与所述开口位置对应；
在所述再分布线路表面形成保护层，所述保护层暴露出部分再分布线路表面；
以所述再分布线路为掩膜去除部分所述第二基板，直至暴露出所述开口，形成空腔；
提供待封装晶圆，所述待封装晶圆具有器件表面和与器件表面相对的底表面；
沿所述底表面对所述待封装晶圆进行减薄；
在所述器件表面的焊垫层表面形成凸块下金属层和形成在凸块下金属层表面的凸块；
切割所述待封装晶圆形成多个待封装芯片；
将形成有凸块的待封装芯片与所述第二基板连接，使得所述待封装芯片与空腔正对且所述凸块与再分布线路电连接。
可选的，当所述基板包括第一基板和第二基板时；
所述第一基板具有第一开口，所述第一基板背离所述第一开口的表面具有红外过滤膜；所述第二基板具有第一表面和与第一表面相对的第二表面的具体形成工艺为：
将第一基板具有第一开口的表面与第二基板的第一表面粘合；
沿第二表面去除部分第二基板，直至暴露出第一基板，形成第二开口，所述第二开口完全暴露出第一开口，且第二开口的宽度大于第一开口的宽度；
在第二基板暴露出的第一基板的表面形成通孔，在所述第二基板的第二表面和第二基板暴露出的第一基板的表面形成再分布线路，所述再分布线路覆盖所述通孔表面；
在所述再分布线路表面形成保护层，所述保护层暴露出部分再分布线路表面；
提供待封装芯片，所述待封装芯片具有器件表面和与器件表面相对的底表面；
在所述器件表面的焊垫层表面形成凸块下金属层和形成在凸块下金属层表面的凸块；
将形成有凸块的待封装芯片与第一基板和第二基板连接，使得所述待封装芯片与第一开口正对且所述凸块填充满所述通孔。
可选的，当所述基板包括第一基板和第二基板时；在第二基板内形成第一开口和第二开口，且所述第二开口完全暴露出第一开口，且第二开口的宽度大于第一开口的宽度。
可选的，当所述基板包括第一基板和第二基板时，第一基板材料为玻璃，第二基板材料为玻璃或硅。
可选的，还包括：在所述基板表面形成凸点，在以所述底表面为基准面，背离所述器件表面的方向上，所述凸点高于所述待封装芯片。
本发明还提供一种晶圆级封装结构，包括：基板；位于基底内的空腔；位于所述基板内和空腔的部分表面的再分布线路；位于再分布线路表面的待封装芯片，所述待封装芯片具有器件表面和与器件表面相对的底表面，在所述器件表面的焊垫层表面具有凸块下金属层和位于在凸块下金属层表面的凸块，且所述待封装芯片与空腔正对且所述凸块与再分布线路电连接。
可选的，当基板包括第一基板和第二基板时，所述晶圆级封装结构包括：第一基板，所述第一基板具有开口，所述第一基板背离所述开口的表面具有红外过滤膜；位于所述第一基板与红外过滤膜相对表面的第二基板；贯穿所述第二基板并与开口连通的空腔；位于所述第二基板与第一基板相对表面的通孔；位于所述第二基板与第一基板相对表面且位于通孔表面的再分布线路；位于所述再分布线路表面且暴露出所述再分布线路第一部分表面和所述再分布线路第二部分表面的保护层；位于所述保护层表面的待封装芯片，且所述待封装芯片具有位于焊垫层表面的凸块下金属层和位于所述凸块下金属层表面的凸块，且所述凸块填充满所述通孔；位于所述第二部分表面的凸点。
可选的，当基板包括第一基板和第二基板时，所述晶圆级封装结构包括：第一基板，所述第一基板具有开口，所述基板背离所述开口的表面具有红外过滤膜；位于所述第一基板与红外过滤膜相对表面的第二基板；贯穿所述第二基板的第二开口，所述第二开口完全暴露第一开口，且第二开口的宽度大于第一开口的宽度；位于第二基板暴露出的第一基板的表面的通孔；位于所述第二基板的第二表面和第二基板暴露出的第一基板表面的再分布线路，所述再分布线路覆盖所述通孔表面；覆盖所述再分布线路的保护层，所述保护层暴露出所述通孔位置的再分布线路和部分第二基板表面的再分布线路；位于所述保护层表面的待封装芯片，且所述待封装芯片具有位于焊垫层表面的凸块下金属层和位于所述凸块下金属层表面的凸块，且所述凸块填充满所述通孔；位于被保护层暴露出的部分第二基板表面的凸点。
与现有技术相比，本发明具有以下优点：本发明的晶圆级封装结构形成方法在不改变待封装芯片设计的基础上，实现晶圆级封装，在封装工艺中，采用先形成空腔，后续将待封装芯片与具有空腔的第一基底和第二基底连接，本发明实施例的晶圆级封装结构形成方法结构简单，且空腔的形成对刻蚀要求不高，不需要严格与待封装芯片尺寸匹配，工艺制程简单，生产成本低。
进一步地，本实施例的晶圆级封装结构形成方法先采用第一基板和第二基板粘合，并对第二基板刻蚀形成空腔，刻蚀工艺简单且不需要高精度的刻蚀，成本低廉，后续在第二基板表面形成通孔和再分布线路，将待封装芯片的凸块通过回流焊填充于所述通孔，工艺简单，另外地，本实施例的晶圆级封装结构形成方法不受所述待封装芯片尺寸限制，可封装的封装芯片尺寸回旋余地大。
进一步地，本实施例先形成第一开口，然后形成第二开口，所述第二开口完全暴露出第一开口，且第二开口的宽度大于第一开口的宽度，使得第一开口和第二开口形成的空腔具有肩部，并且在肩部形成通孔，后续待封装芯片的凸块填充所述通孔，使得待封装芯片与第一基板和第二基板结合，本实施例除了具有工艺简单，受待封装芯片尺寸限制小的优点，还具有凸点形成在第二基底的表面，不需要额外的工艺就能够使得高度高于所述待封装芯片，便于后续与PCB匹配的优点。
本发明提供的结构简单，封装质量高，与后续PCB板制程时，匹配度高。
附图说明
图1是现有的晶圆级封装结构示意图；
图2是本发明一实施例的晶圆级封装结构形成方法流程示意图；
图3是本发明第一实施例的晶圆级封装结构形成方法流程示意图；
图4至图15是本发明第一实施例的晶圆级封装结构形成方法过程示意图；
图16是本发明第二实施例的晶圆级封装结构形成方法流程示意图；
图17至图22是本发明第二实施例的晶圆级封装结构形成方法过程示意图；
图23是本发明第三实施例的晶圆级封装结构示意图。
具体实施方式
由背景技术可知，请参考图1，现有的晶圆级封装需要形成一个与待封装的芯片6匹配的封装结构，需要将待封装的芯片6放置于衬底2内，然后按照待封装的芯片6的尺寸对所述衬底2进行加工，所述封装结构的尺寸受待封装的芯片6限制大，且现有的晶圆级封装流程复杂，对晶圆级封装工艺要求高。
为此，本发明的发明人提供一种晶圆级封装结构形成方法，请参考图2，包括：
步骤S101，提供基板；
步骤S102，在所述基板内形成空腔；
步骤S103，在所述基板内和空腔的部分表面形成再分布线路；
步骤S104，提供待封装芯片，所述待封装芯片具有器件表面和与器件表面相对的底表面；
步骤S105，在所述器件表面的焊垫层表面形成凸块下金属层(Under BumpMetal，UBM)和形成在凸块下金属层表面的凸块；
步骤S106，将形成有凸块的待封装芯片与所述基板连接，使得所述待封装芯片与空腔正对且所述凸块与再分布线路电连接。
具体地，所述基板与所述空腔相对的表面形成有红外过滤薄膜，所述红外过滤薄膜用于代替数码相机中的滤光模组，在本实施例的晶圆级封装结构形成方法用于封装影像传感芯片时，能够提高拍照质量。
所述基板为多层堆叠结构，例如为包括：第一基板和位于第一基板表面的第二基板。
进一步的，将形成有凸块的待封装芯片与所述基板连接时，所述待封装芯片不完全覆盖所述再分布线路，后续工艺中可以暴露出的所述再分布线路表面形成凸点，所述凸点位置高于连接后的所述待封装芯片的底表面，使得后续易于与PCB板匹配。
进一步的，所述再分布线路表面形成有保护层，所述保护层暴露出所述再分布线路与所述待封装芯片和所述凸点对应的位置。
本发明还提供一种晶圆级封装结构，包括：
基板；
位于基底内的空腔；
位于所述基板内和空腔的部分表面的再分布线路；
位于再分布线路表面的待封装芯片，所述待封装芯片具有器件表面和与器件表面相对的底表面，在所述器件表面的焊垫层表面具有凸块下金属层和位于在凸块下金属层表面的凸块，且所述待封装芯片与空腔正对且所述凸块与再分布线路电连接。
本发明的实施例在不改变待封装芯片设计的基础上，实现晶圆级封装，在封装工艺中，采用先形成空腔，后续将待封装芯片与具有空腔的第一基底和第二基底连接，本发明实施例的晶圆级封装结构形成方法结构简单，且空腔的形成对刻蚀要求不高，不需要严格与待封装芯片尺寸匹配，工艺制程简单，生产成本低。
第一实施例
下面结合第一实施例对本发明的晶圆级封装结构形成方法做详细说明，请参考图3，包括如下步骤：
步骤S201，提供第一基板，所述第一基板具有开口，所述基板背离所述开口的表面具有红外过滤膜；
步骤S202，提供第二基板，所述第二基板具有第一表面和与第一表面相对的第二表面；
步骤S203，将第一基板具有开口的表面与第二基板的第一表面粘合；
步骤S204，在所述第二基板的第二表面形成再分布线路，所述再分布线路暴露出部分第二表面，所述暴露出的第二表面与所述开口位置对应；
步骤S205，在所述再分布线路表面形成保护层，所述保护层暴露出部分再分布线路表面；
步骤S206，以所述再分布线路为掩膜去除部分所述第二基板，直至暴露出所述开口，形成空腔；
步骤S207，提供待封装晶圆，所述待封装晶圆具有器件表面和与器件表面相对的底表面；
步骤S208，沿所述底表面对所述待封装晶圆进行减薄；
步骤S209，在所述器件表面的焊垫层表面形成凸块下金属层和形成在凸块下金属层表面的凸块；
步骤S210，切割所述待封装晶圆形成多个待封装芯片；
步骤S211，将形成有凸块的待封装芯片与所述第二基板连接，使得所述待封装芯片与空腔正对且所述凸块与再分布线路电连接。
图4至图15为本发明提供的晶圆级封装结构形成方法的第一实施例过程示意图。
请参考图4，提供第一基板100，所述第一基板100具有开口101，所述第一基板100背离所述开口101的表面具有红外过滤膜102。
所述第一基板100为透明材料，比如玻璃、石英等，所述第一基板100用于为晶圆级封装结构形成方法提供平台。
所述第一基板100具有开口101，所述开口101与后续形成的开口组成空腔，用于容纳待封装芯片。
需要说明的是，所述开口101可以采用光刻工艺对所述第一基板100进行刻蚀形成，也可以在所述第一基板100表面旋涂光刻胶103，对所述光刻胶曝光显影之后，形成开口101。
所述第一基板100背离所述开口101的表面具有红外过滤膜102，所述红外过滤薄膜102用于代替数码相机中的滤光模组，在本实施例的晶圆级封装结构形成方法用于封装影像传感芯片时，提高拍照质量。
请参考图5，提供第二基板110，所述第二基板110具有第一表面I和与第一表面I相对的第二表面II。
所述第二基板110材料为硅或玻璃，所述第二基板110为后续形成再分布线路提供平台，所述第二基板110具有第一表面I和与第一表面I相对的第二表面II。
请参考图6，将第一基板100具有开口101的表面与第二基板110的第一表面I粘合。
所述粘合工艺可以为压合或键合，以压合为例，将第一基板100具有开口101的表面与第二基板110的第一表面I对准，并施加压力，使得第一基板100和第二基板110粘合。
请参考图7，在所述第二基板110的第二表面II形成若干通孔121；在所述第二基板110的第二表面II覆盖再分布线路120，且所述再分布线路120暴露出部分第二表面II，所述暴露出的第二表面II与所述开口101位置对应。
所述再分布线路120用于电连接待封装芯片和后续的PCB板，所述第二基板110的第二表面II还具有若干通孔121，所述再分布线路120覆盖所述通孔121表面，位于所述通孔121表面的再分布线路120与待封装芯片的凸点位置对应。
还需要说明的是，当所述第二基板110为硅时，需要在所述第二基板110和再分布线路120之间形成隔离层122，所述隔离层122用于电学隔离所述再分布线路120和所述第二基板110，所述隔离层122材料为绝缘介质，比如为氧化硅、氮化硅；需要说明的是，当所述第二基板110为玻璃或水晶等绝缘介质时，可以不需要形成所述隔离层122。
以所述第二基板110为硅为例，示范性说明再分布线路120的具体形成工艺：在所述第二表面II形成光刻胶图形(未示出)，所述光刻胶图形与待形成的通孔121位置对应；以所述光刻胶图形为掩膜，刻蚀所述第二基板110形成通孔121；采用灰化工艺去除所述光刻胶图形；采用化学气相沉积工艺在所述第二表面II形成隔离层122，且所述隔离层122覆盖位于所述通孔121的表面；采用物理气相沉积工艺沉积金属层(未标识)覆盖所述述隔离层122；然后采用光刻工艺去除部分所述金属层和隔离层122，直至暴露出所述第二基板110，形成再分布线路120。
请参考图8，在所述再分布线路120表面形成保护层130，所述保护层130暴露出部分再分布线路120表面。
所述保护层130用于避免所述再分布线路120在后续的工艺中受到损伤，所述保护层130材料为光刻胶材料、氧化硅或氮化硅。
所述保护层130暴露的再分布线路120第一部分表面III与待封装芯片的凸点对应位置，在本实施例中，所述再分布线路120第一部分表面III位于所述通孔121表面的位置，从而使得后续工艺中与待封装芯片电连接。
需要说明的是，所述保护层130还暴露后续与再分布线路120第二部分表面IV，所述再分布线路120第二部分表面IV用于后续工艺形成凸点，与后续的PCB版电连接，从而不必额外的通孔工艺或者硅通孔(TSV)工艺暴露出再分布线路120，以所述保护层130的材料为光刻胶为例：可以对光刻胶进行采用曝光显影，直接形成所需的所述保护层130，而不需要额外的刻蚀工艺，节约工艺步骤和生产成本。
所述保护层130的形成工艺为：在所述再分布线路120表面采用沉积工艺形成保护薄膜；采用光刻工艺去除多余的保护薄膜，暴露出再分布线路120第一部分表面III和再分布线路120第二部分表面IV，形成保护层130，且由于再分布线路120第二部分表面IV比较大，所述光刻工艺不需要采用高精度的光刻设备，工艺难度低。
请参考图9，以所述再分布线路120为掩膜去除部分所述第二基板110，直至暴露出所述开口101，形成空腔131。
所述空腔131后续用于容纳待封装芯片，所述空腔131的形成工艺为：在所述再分布线路120表面形成光刻胶图形，所述光刻胶图形与所述开口101位置对应；以所述光刻胶图形为掩膜，去除部分所述第二基板110，直至暴露出所述开口101，形成空腔131。
请参考图10，提供待封装晶圆140，所述待封装晶圆140具有器件表面V和与器件表面V相对的底表面VI。
所述待封装晶圆140为8英寸或12英寸晶圆，所述待封装晶圆140具有多个待封装芯片。
请参考图11，沿所述底表面VI对所述待封装晶圆140进行减薄。
所述减薄工艺为研磨或化学机械抛光工艺。
需要说明的是，在减薄工艺之前，还可以在所述待封装晶圆140的器件表面V形成光阻保护膜，然后沿所述底表面VI对所述待封装晶圆140进行减薄。
请参考图12，在所述器件表面V的焊垫层表面形成凸块下金属层141和形成在凸块下金属层141表面的凸块142。
所述凸块下金属层141用于电连接所述凸块142和所述焊垫层。
所述凸块142用于电连接待封装晶圆140的待封装芯片和所述再分布线路120。
具体地，对所述光阻保护膜进行曝光显影，暴露出焊垫层表面，然后采用溅镀、电镀工艺，在所述焊垫层表面形成所述凸块下金属层141和位于所述凸块下金属层141表面的凸块金属层，然后对所述凸块金属层进行回流焊，形成凸块142。
请参考图13，切割所述待封装晶圆140形成多个待封装芯片150。
将所述光阻保护膜去除，并通过切割得到多个单颗的待封装芯片150，具体的所述光阻保护膜去除为灰化工艺，切割工艺为现有的切割工艺，在这个不再赘述。
请参考图14，将形成有凸块142的待封装芯片150与所述第二基板110连接，使得所述待封装芯片150与空腔131正对且所述凸块142与再分布线路120电连接。
所述凸块142与通孔121(请参考图9)正对，且所述凸块142回流焊后填充满所述通孔121，使得待封装芯片150与所述第二基板110连接。
本实施例中，先形成具有空腔131的第一基板100和第二基板110，然后在本步骤中通过回流焊凸块142将所述待封装芯片150与所述第二基板110连接，使得所述待封装芯片150与空腔131正对，不需要通过高精度的刻蚀形成空腔来容纳所述待封装芯片，工艺受所述待封装芯片150尺寸限制小，工艺简单，成本低。
请参考图15，在所述再分布线路120第二部分表面IV形成凸点143，所述凸点143用于在后续工艺中与PCB板电连接。
在以第二部分表面IV为基准面、沿与第一基底相对的方向上，所述凸点143的高度高于所述待封装芯片150，从而使得本实施例形成的晶圆级封装结构易于与后续的PCB板匹配。
所述凸点143的形成工艺为：在所述再分布线路120第二部分表面IV形成焊料层，采用回流焊工艺对焊料层进行回流焊，形成凸点143。
本实施例的晶圆级封装结构形成方法先采用第一基板100和第二基板110粘合，并对第二基板110刻蚀形成空腔131，刻蚀工艺简单且不需要高精度的刻蚀，成本低廉，后续在第二基板110表面形成通孔121和再分布线路120，将待封装芯片150的凸块142通过回流焊填充于所述通孔121，工艺简单，另外地，本实施例的晶圆级封装结构形成方法不受所述待封装芯片150尺寸限制，可封装的封装芯片150尺寸回旋余地大。
采用本实施例的晶圆级封装结构形成方法形成的晶圆级封装结构，请参考图15，包括：第一基板100，所述第一基板100具有开口101，所述第一基板100背离所述开口101的表面具有红外过滤膜102；位于所述第一基板100与红外过滤膜102相对表面的第二基板110；贯穿所述第二基板110并与开口101连通的空腔131；位于所述第二基板110与第一基板100相对表面的通孔121；位于所述第二基板110与第一基板100相对表面且位于通孔121表面的再分布线路120；位于所述再分布线路120表面且暴露出所述再分布线路120第一部分表面III(请参考图9)和所述再分布线路120第二部分表面IV的保护层130；位于所述保护层130表面的待封装芯片150，且所述待封装芯片150具有位于焊垫层表面的凸块下金属层141和位于所述凸块下金属层141表面的凸块142，且所述凸块142填充满所述通孔121；位于所述第二部分表面IV的凸点143。
需要说明的是，所述第一基板100为透明材料，比如玻璃、石英等；所述第二基板110材料为硅或玻璃；当所述第二基板为硅时，所述第二基板110和再分布线路120之间还具有隔离层122；在以第二部分表面IV为基准面、沿与第一基底相对的方向上，所述凸点143的高度高于所述待封装芯片150。
本发明实施例提供的晶圆级封装结构，结构简单，封装质量高，与后续PCB板制程时，匹配度高。
第二实施例
下面结合第二实施例对本发明的晶圆级封装结构形成方法做详细说明，请参考图16，包括如下步骤：
步骤S301，提供第一基板，所述第一基板具有第一开口，所述第一基板背离所述第一开口的表面具有红外过滤膜；
步骤S302，提供第二基板，所述第二基板具有第一表面和与第一表面相对的第二表面；
步骤S303，将第一基板具有第一开口的表面与第二基板的第一表面粘合；
步骤S304，沿第二表面去除部分第二基板，直至暴露出第一基板，形成第二开口，所述第二开口完全暴露出第一开口，且第二开口的宽度大于第一开口的宽度；
步骤S305，在第二基板暴露出的第一基板的表面形成通孔，在所述第二基板的第二表面和第二基板暴露出的第一基板的表面形成再分布线路，所述再分布线路覆盖所述通孔表面；
步骤S306，在所述再分布线路表面形成保护层，所述保护层暴露出部分再分布线路表面；
步骤S307，提供待封装芯片，所述待封装芯片具有器件表面和与器件表面相对的底表面；
步骤S308，在所述器件表面的焊垫层表面形成凸块下金属层和形成在凸块下金属层表面的凸块；
步骤S309，将形成有凸块的待封装芯片与第一基板和第二基板连接，使得所述待封装芯片与第一开口正对且所述凸块填充满所述通孔。
请参考图17，提供第一基板200，所述第一基板200具有开口201，所述第一基板200背离所述开口201的表面具有红外过滤膜202。
所述第一基板200为透明材料，比如玻璃、石英等，所述第一基板200用于为晶圆级封装结构形成方法提供平台。
所述第一基板200具有第一开口201，所述第一开口201与后续形成的开口组成空腔，用于容纳待封装芯片。
需要说明的是，所述第一开口201可以采用光刻工艺对所述第一基板200进行刻蚀形成，也可以在所述第一基板200表面旋涂光刻胶203，对所述光刻胶曝光显影之后，形成开口201。
所述第一基板200背离所述第一开口201的表面具有红外过滤膜202，所述红外过滤薄膜202用于代替数码相机中的滤光模组，在本实施例的晶圆级封装结构形成方法用于封装影像传感芯片时，提高拍照质量。
请参考图18，提供第二基板210，所述第二基板210具有第一表面I和与第一表面I相对的第二表面II。
所述第二基板210材料为硅或玻璃，所述第二基板210为后续形成再分布线路提供平台，所述第二基板210具有第一表面I和与第一表面I相对的第二表面II。
请参考图19，将第一基板200具有开口201的表面与第二基板210的第一表面I粘合。
所述粘合工艺可以为压合或键合，以压合为例，将第一基板200具有开口201的表面与第二基板210的第一表面I对准，并施加压力，使得第一基板200和第二基板210粘合。
请参考图20，沿第二表面II去除部分第二基板210，直至暴露出第一基板200，形成第二开口204，所述第二开口204完全暴露出第一开口201，且第二开口204的宽度大于第一开口201的宽度。
所述去除工艺可以为湿法刻蚀或干法刻蚀，在这里不再赘述。
请参考图21，在第二基板210暴露出的第一基板200的表面形成通孔221，在所述第二基板210的第二表面II和第二基板210暴露出的第一基板200的表面形成再分布线路220，所述再分布线路220覆盖所述通孔221表面。
所述通孔221的形成工艺为光刻工艺，所述再分布线路220的形成工艺为物理气相沉积和光刻工艺，具体地请参考第一实施例中的通孔和再分布线路的形成工艺。
步骤S307至步骤S309可以相应参考第一实施例的步骤S207至S211、图10至图15、以及图22。
本实施例先形成第一开口201，然后形成第二开口204，所述第二开口204完全暴露出第一开口201，且第二开口204的宽度大于第一开口201的宽度，使得第一开口201和第二开口204形成的空腔具有肩部，并且在肩部形成通孔221，后续待封装芯片150的凸块142填充所述通孔221，使得待封装芯片150与第一基板200和第二基板210结合，本实施例除了具有工艺简单，受待封装芯片150尺寸限制小的优点，还具有凸点243形成在第二基底210的表面，不需要额外的工艺就能够使得高度高于所述待封装芯片150，便于后续与PCB匹配的优点。
本实施例的晶圆级封装结构形成方法形成的晶圆级封装结构，请参考图22，包括：第一基板200，所述第一基板200具有开口201，所述基板200背离所述开口201的表面具有红外过滤膜202；位于所述第一基板200与红外过滤膜202相对表面的第二基板210；贯穿所述第二基板210的第二开口204，所述第二开口204完全暴露第一开口201，且第二开口204的宽度大于第一开口201的宽度；位于第二基板210暴露出的第一基板200的表面的通孔221；位于所述第二基板210的第二表面II和第二基板210暴露出的第一基板200表面的再分布线路220，所述再分布线路220覆盖所述通孔221表面；覆盖所述再分布线路220的保护层230，所述保护层230暴露出所述通孔221位置的再分布线路220和部分第二基板210表面的再分布线路220；位于所述保护层230表面的待封装芯片150，且所述待封装芯片150具有位于焊垫层表面的凸块下金属层141和位于所述凸块下金属层141表面的凸块142，且所述凸块142填充满所述通孔221；位于被保护层230暴露出的部分第二基板210表面的凸点243。
需要说明的是，所述第一基板200为透明材料，比如玻璃、石英等；所述第二基板210材料为硅或玻璃；当所述第二基板210为硅时，所述第二基板210和再分布线路220之间还具有隔离层(未示出)。
本发明实施例提供的晶圆级封装结构，结构简单，封装质量高，与后续PCB板制程时，匹配度高。
第三实施例
请参考图23，本实施例的晶圆级封装结构形成方法与第二实施例不同之处在于：第一开口301和第二开口304都位于第二基底310内，且第二开口304宽度大于第一开口301的宽度，后续的形成工艺可以参考第二实施例的相应步骤。
采用本实施例形成的晶圆级封装结构，包括：第一基板300，位于第一基板300表面的红外过滤膜302；位于背离红外过滤膜302的第一基板300表面的第二基板310；位于第二基板310内且贯穿第二基板310的第一开口301和第二开口304，且第二开口304宽度大于第一开口301的宽度；形成在第二开口304暴露出的第二基板310表面的通孔(未标识)；位于第二基板310表面的再分布线路320，且所述再分布线路320覆盖所述通孔表面；位于所述再分布线路320表面的保护层330，所述保护层暴露出与所述通孔位置对应的再分布线路320和部分第二基底310表面；位于保护层330表面的待封装芯片150，且所述待封装芯片150具有位于焊垫层表面的凸块下金属层141和位于所述凸块下金属层141表面的凸块142，且所述凸块142填充满所述通孔；位于被保护层330暴露出的部分第二基板310表面的凸点343，在以第二基板310表面为基准面、沿与第一基底相对的方向上，所述凸点343的高度高于所述待封装芯片150。
本发明实施例提供的晶圆级封装结构，结构简单，封装质量高，与后续PCB板制程结合时，匹配度高。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (6)

1.一种晶圆级封装结构的形成方法，其特征在于，包括：
提供基板，所述基板包括第一基板和第二基板，所述第一基板具有开口，所述第一基板背离所述开口的表面具有红外过滤膜；
将第一基板具有开口的表面与第二基板的第一表面粘合；
在所述第二基板的第二表面形成再分布线路，所述再分布线路暴露出部分第二表面，所述暴露出的第二表面与所述开口位置对应；
在所述再分布线路表面形成保护层，所述保护层暴露出部分再分布线路表面；
以所述再分布线路为掩膜去除部分所述第二基板，直至暴露出所述开口，形成空腔；
提供待封装晶圆，所述待封装晶圆具有器件表面和与器件表面相对的底表面；
沿所述底表面对所述待封装晶圆进行减薄；
在所述器件表面的焊垫层表面形成凸块下金属层和形成在凸块下金属层表面的凸块；
切割所述待封装晶圆形成多个待封装芯片；
将形成有凸块的待封装芯片与所述第二基板连接，使得所述待封装芯片与空腔正对且所述凸块与再分布线路电连接。
2.一种晶圆级封装结构的形成方法，其特征在于，包括：
提供基板，所述基板包括第一基板和第二基板，所述第一基板具有第一开口，所述第一基板背离所述第一开口的表面具有红外过滤膜；所述第二基板具有第一表面和与第一表面相对的第二表面；
将第一基板具有第一开口的表面与第二基板的第一表面粘合；
沿第二表面去除部分第二基板，直至暴露出第一基板，形成第二开口，所述第二开口完全暴露出第一开口，且第二开口的宽度大于第一开口的宽度；
在第二基板暴露出的第一基板的表面形成通孔，在所述第二基板的第二表面和第二基板暴露出的第一基板的表面形成再分布线路，所述再分布线路覆盖所述通孔表面；
在所述再分布线路表面形成保护层，所述保护层暴露出部分再分布线路表面；
提供待封装芯片，所述待封装芯片具有器件表面和与器件表面相对的底表面；
在所述器件表面的焊垫层表面形成凸块下金属层和形成在凸块下金属层表面的凸块；
将形成有凸块的待封装芯片与第一基板和第二基板连接，使得所述待封装芯片与第一开口正对且所述凸块填充满所述通孔。
3.如权利要求1或2所述晶圆级封装结构的形成方法，其特征在于，第一基板材料为玻璃，第二基板材料为玻璃或硅。
4.如权利要求1或2所述晶圆级封装结构的形成方法，其特征在于，还包括：在所述第二基板表面形成凸点，在以所述底表面为基准面，背离所述器件表面的方向上，所述凸点高于所述待封装芯片。
5.一种晶圆级封装结构，其特征在于，包括：
基板，所述基板包括第一基板和第二基板，所述第一基板具有开口；
贯穿所述第二基板并与开口连通的空腔；
位于所述第二基板与第一基板相对表面的通孔；
位于所述第二基板与第一基板相对表面且位于通孔表面的再分布线路；
覆盖所述再分布线路的保护层，所述保护层暴露出所述通孔位置的再分布线路和部分第二基板表面的再分布线路；
位于所述保护层表面的待封装芯片，且所述待封装芯片具有位于焊垫层表面的凸块下金属层和位于所述凸块下金属层表面的凸块，且所述凸块填充满所述通孔；
位于被保护层暴露出的部分第二基板表面的凸点。
6.一种晶圆级封装结构，其特征在于，包括：
第一基板，所述第一基板具有第一开口，所述基板背离所述第一开口的表面具有红外过滤膜；
位于所述第一基板与红外过滤膜相对表面的第二基板；
贯穿所述第二基板的第二开口，所述第二开口完全暴露第一开口，且第二开口的宽度大于第一开口的宽度；
位于第二基板暴露出的第一基板的表面的通孔；
位于所述第二基板的第二表面和第二基板暴露出的第一基板表面的再分布线路，所述再分布线路覆盖所述通孔表面；
覆盖所述再分布线路的保护层，所述保护层暴露出所述通孔位置的再分布线路和部分第二基板表面的再分布线路；
位于所述保护层表面的待封装芯片，且所述待封装芯片具有位于焊垫层表面的凸块下金属层和位于所述凸块下金属层表面的凸块，且所述凸块填充满所述通孔；
位于被保护层暴露出的部分第二基板表面的凸点。
CN2011102566496A 2011-09-01 2011-09-01 晶圆级封装结构及其形成方法 Active CN102280391B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011102566496A CN102280391B (zh) 2011-09-01 2011-09-01 晶圆级封装结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102566496A CN102280391B (zh) 2011-09-01 2011-09-01 晶圆级封装结构及其形成方法

Publications (2)

Publication Number Publication Date
CN102280391A CN102280391A (zh) 2011-12-14
CN102280391B true CN102280391B (zh) 2013-05-08

Family

ID=45105755

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102566496A Active CN102280391B (zh) 2011-09-01 2011-09-01 晶圆级封装结构及其形成方法

Country Status (1)

Country Link
CN (1) CN102280391B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569324B (zh) * 2012-02-22 2017-03-01 苏州晶方半导体科技股份有限公司 图像传感器的封装结构及封装方法
CN102623477A (zh) * 2012-04-20 2012-08-01 苏州晶方半导体股份有限公司 影像传感模组、封装结构及其封装方法
CN102646660B (zh) * 2012-04-27 2014-11-26 苏州晶方半导体科技股份有限公司 半导体封装方法
CN103855134A (zh) * 2012-11-30 2014-06-11 英力股份有限公司 包括耦合至解耦合器件的半导体器件的装置
CN103681719A (zh) * 2013-12-17 2014-03-26 中国科学院上海微系统与信息技术研究所 一种可见光器件圆片级封装结构和方法
CN103956369A (zh) * 2014-05-20 2014-07-30 苏州晶方半导体科技股份有限公司 影像传感器模组及其形成方法
CN103956370B (zh) * 2014-05-20 2017-03-01 苏州晶方半导体科技股份有限公司 影像传感器模组及其形成方法
CN105118843B (zh) * 2015-09-02 2018-09-28 苏州晶方半导体科技股份有限公司 封装结构及封装方法
CN111081562A (zh) * 2019-12-25 2020-04-28 中芯集成电路（宁波）有限公司 芯片的封装方法及芯片封装结构
CN115020966B (zh) * 2021-03-04 2023-12-29 日月光半导体制造股份有限公司 天线封装结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5962854A (en) * 1996-06-12 1999-10-05 Ishizuka Electronics Corporation Infrared sensor and infrared detector
CN101419952A (zh) * 2008-12-03 2009-04-29 晶方半导体科技（苏州）有限公司 晶圆级芯片封装方法及封装结构
CN101488476A (zh) * 2009-02-25 2009-07-22 晶方半导体科技（苏州）有限公司 封装方法
CN101800207A (zh) * 2010-03-12 2010-08-11 晶方半导体科技（苏州）有限公司 半导体器件的封装结构及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100007017A1 (en) * 2008-07-14 2010-01-14 Advanced Chip Engineering Technology Inc. Inter-connecting structure for semiconductor package and method for the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5962854A (en) * 1996-06-12 1999-10-05 Ishizuka Electronics Corporation Infrared sensor and infrared detector
CN101419952A (zh) * 2008-12-03 2009-04-29 晶方半导体科技（苏州）有限公司 晶圆级芯片封装方法及封装结构
CN101488476A (zh) * 2009-02-25 2009-07-22 晶方半导体科技（苏州）有限公司 封装方法
CN101800207A (zh) * 2010-03-12 2010-08-11 晶方半导体科技（苏州）有限公司 半导体器件的封装结构及其制造方法

Also Published As

Publication number Publication date
CN102280391A (zh) 2011-12-14

Similar Documents

Publication Publication Date Title
CN102280391B (zh) 晶圆级封装结构及其形成方法
US9520322B2 (en) Semiconductor device and method for manufacturing same
TWI375321B (en) Electronic device wafer level scale packages and fabrication methods thereof
CN101419952B (zh) 晶圆级芯片封装方法及封装结构
TWI573253B (zh) 具暴露感測器陣列之感測器封裝體及其製作方法
US7180149B2 (en) Semiconductor package with through-hole
CN101699622B (zh) 半导体器件封装结构及其封装方法
US7663213B2 (en) Wafer level chip size packaged chip device with a double-layer lead structure and method of fabricating the same
CN102969305B (zh) 用于半导体结构的管芯对管芯间隙控制及其方法
US20080138975A1 (en) Method and system for fabricating semiconductor components with through interconnects and back side redistribution conductors
CN101521187A (zh) 具有顶部及底部侧电连接的晶片级集成电路封装
TWI382477B (zh) 電子元件的晶圓級封裝及其製造方法
US20230290749A1 (en) Isolation structure for bond pad structure
US8810012B2 (en) Chip package, method for forming the same, and package wafer
CN104364894A (zh) 摄像装置、半导体装置及摄像单元
CN101335280A (zh) 影像感测元件封装体及其制作方法
CN104617036A (zh) 晶圆级芯片尺寸封装中通孔互连的制作方法
US9362134B2 (en) Chip package and fabrication method thereof
US20080237767A1 (en) Sensor-type semiconductor device and manufacturing method thereof
CN101355039B (zh) 图像感测元件封装体及其制作方法
US20090102056A1 (en) Patterned Leads For WLCSP And Method For Fabricating The Same
US8304288B2 (en) Methods of packaging semiconductor devices including bridge patterns
US20200185345A1 (en) Semiconductor device
CN105826340A (zh) 感光模组及其制造方法
JP2016001759A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant