CN111508899A - 一种半导体封装的制备方法 - Google Patents
一种半导体封装的制备方法 Download PDFInfo
- Publication number
- CN111508899A CN111508899A CN202010371287.4A CN202010371287A CN111508899A CN 111508899 A CN111508899 A CN 111508899A CN 202010371287 A CN202010371287 A CN 202010371287A CN 111508899 A CN111508899 A CN 111508899A
- Authority
- CN
- China
- Prior art keywords
- semiconductor chip
- grooves
- conductive structure
- forming
- pits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 148
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 239000010410 layer Substances 0.000 claims abstract description 80
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 230000002093 peripheral effect Effects 0.000 claims abstract description 20
- 239000012790 adhesive layer Substances 0.000 claims abstract description 17
- 238000004806 packaging method and process Methods 0.000 claims abstract description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 14
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 238000005538 encapsulation Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 11
- 238000000608 laser ablation Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 238000009713 electroplating Methods 0.000 claims description 7
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910052763 palladium Inorganic materials 0.000 claims description 7
- 238000005240 physical vapour deposition Methods 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 239000004332 silver Substances 0.000 claims description 7
- 238000002207 thermal evaporation Methods 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 239000004033 plastic Substances 0.000 claims description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 5
- 239000002313 adhesive film Substances 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 239000011651 chromium Substances 0.000 claims description 5
- 238000005566 electron beam evaporation Methods 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 239000000919 ceramic Substances 0.000 claims description 4
- 239000003822 epoxy resin Substances 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 229920000647 polyepoxide Polymers 0.000 claims description 4
- 229910052594 sapphire Inorganic materials 0.000 claims description 4
- 239000010980 sapphire Substances 0.000 claims description 4
- 238000007772 electroless plating Methods 0.000 claims description 3
- 239000000499 gel Substances 0.000 claims description 3
- 238000007747 plating Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- -1 gold tin copper aluminum Chemical compound 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
- H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提出的一种半导体封装的制备方法，包括以下步骤：在第一载板上设置第一半导体芯片，在所述第一半导体芯片的四周侧面形成多个第一沟槽，在所述第一沟槽中形成第一导电结构，在所述第一半导体芯片的所述第二表面上形成第一布线层，在所述第一半导体芯片上设置第二半导体芯片，在所述第二半导体芯片的四周侧面形成多个第二沟槽，在所述第二沟槽中形成第二导电结构，在所述第二半导体芯片的上表面上形成第二布线层，在所述第二半导体芯片上设置第三半导体芯片，接着形成封装胶层以覆盖所述第一、第二、第三半导体芯片，将所述第一半导体芯片安装在线路基板上。
Description
技术领域
本发明涉及半导体封装领域，特别是涉及一种半导体封装的制备方法。
背景技术
半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后被切割为小的芯片(Die)，然后将切割好的晶片用胶水贴装到相应的基板(引线框架)架的小岛上，再利用超细的金属(金锡铜铝)导线或者导电性树脂将晶片的接合焊盘(Bond Pad)连接到基板的相应引脚(Lead),并构成所要求的电路；然后再对独立的晶片用塑料外壳加以封装保护，塑封之后还要进行一系列操作，封装完成后进行成品测试，通常经过入检Incoming、测试Test和包装Packing等工序，最后入库出货。如何优化半导体封装的制备工艺，以提高半导体封装的集成性能，这引起了人们的广泛关注。
发明内容
本发明的目的是克服上述现有技术的不足，提供一种半导体封装的制备方法。
为实现上述目的，本发明提出的一种半导体封装的制备方法，包括以下步骤：
(1)提供第一载板，在所述第一载板上设置第一半导体芯片，所述第一半导体芯片包括第一表面和第二表面，在所述第一半导体芯片的第一表面上设置有源区和导电焊盘，所述第一半导体芯片的所述第一表面通过临时粘合膜固定在所述第一载板上。
(2)在所述第一半导体芯片的四周侧面形成多个第一沟槽，所述第一沟槽贯穿所述第一半导体芯片，接着在所述第一沟槽的底部和侧壁上通过激光烧蚀工艺形成多个第一凹坑，接着通过热氧化工艺在所述第一半导体芯片的四周侧面以及所述第二表面上形成第一绝缘介质层，进而使得在所述第一沟槽的底部、所述第一沟槽的侧壁以及所述第一凹坑上均形成有所述第一绝缘介质层。
(3)接着在所述第一沟槽中形成第一导电结构，使得部分第一导电结构嵌入到所述第一凹坑中，进而在所述第一导电结构的表面形成多个第二凹坑。
(4)接着在所述第一半导体芯片的所述第二表面上形成第一布线层，所述第一布线层与所述第一导电结构电连接。
(5)在所述第一半导体芯片上设置第二半导体芯片，所述第二半导体芯片的下表面上设置有源区和导电焊盘，所述第二半导体芯片的导电焊盘与所述第一布线层电连接。
(6)在所述第二半导体芯片的四周侧面形成多个第二沟槽，所述第二沟槽贯穿所述第二半导体芯片，接着在所述第二沟槽的底部和侧壁上通过激光烧蚀工艺形成多个第三凹坑，接着通过热氧化工艺在所述第二半导体芯片的四周侧面以及上表面上形成第二绝缘介质层，进而使得在所述第二沟槽的底部、所述第二沟槽的侧壁以及所述第三凹坑上均形成有所述第二绝缘介质层。
(7)接着在所述第二沟槽中形成第二导电结构，使得部分第二导电结构嵌入到所述第三凹坑中，使得所述第二导电结构与所述第一布线层电连接，进而在所述第二导电结构的表面形成多个第四凹坑。
(8)接着在所述第二半导体芯片的上表面上形成第二布线层，所述第二布线层与所述第二导电结构电连接。
(9)在所述第二半导体芯片上设置第三半导体芯片，所述第三半导体芯片的下表面上设置有源区和导电焊盘，所述第三半导体芯片的导电焊盘与所述第二布线层电连接。
(10)接着形成封装胶层以覆盖所述第一、第二、第三半导体芯片，且部分的所述封装胶层嵌入到所述第二凹坑和所述第四凹坑中，接着去除所述第一载板。
(11)提供一线路基板，将所述第一半导体芯片安装在所述线路基板上，进而使得所述第一半导体芯片的导电焊盘与所述线路基板电连接，使得所述第一导电结构与所述线路基板电连接。
作为优选，所述第一载板的材料是塑料板、硅基板、玻璃板、陶瓷板、锗基板以及蓝宝石基板中的一种。
作为优选，在所述步骤(2)中，通过湿法刻蚀或干法刻蚀形成所述第一沟槽，多个所述第一沟槽间隔排列，所述第一沟槽的深度为10-100微米，所述第一沟槽的宽度为100-300微米，多个所述第一凹坑随机排列，所述第一凹坑的深度为500纳米-2000纳米。
作为优选，在所述步骤(3)和(7)中，所述第一导电结构和所述第二导电结构的材料包括金、钛、铬、铜、铝、银、钯、镍、钨、ITO、AZO、FTO中的一种或多种，所述第一导电结构和所述第二导电结构的形成方法为磁控溅射、热蒸发、电子束蒸发、电镀、化学镀、物理气相沉积中的一种。
作为优选，在所述步骤(4)和(8)中，所述第一布线层和所述第二布线层包括介质层以及图案化金属层。
作为优选，在所述步骤(6)中，通过湿法刻蚀或干法刻蚀形成所述第二沟槽，多个所述第二沟槽间隔排列，所述第二沟槽的深度为6-50微米，所述第二沟槽的宽度为50-100微米，多个所述第三凹坑随机排列，所述第三凹坑的深度为400纳米-1500纳米。
作为优选，在所述步骤(10)中，所述封装胶层是硅胶、环氧树脂以及硅胶中的一种。
本发明与现有技术相比具有下列优点：
本发明的半导体封装的制备过程中，通过第一半导体芯片的四周侧面形成多个第一沟槽，并在所述第一沟槽的底部和侧壁上通过激光烧蚀工艺形成多个第一凹坑，进而将导电结构嵌入到所述第一沟槽中，进而在所述第一导电结构的表面形成多个第二凹坑，接着在所述第一半导体芯片的所述第二表面上形成第一布线层，所述第一布线层与所述第一导电结构电连接，进而将第二半导体芯片设置在所述第一半导体芯片上，在所述第二半导体芯片上形成类似的结构，进而安装第三半导体芯片。上述结构的设置避免线路板的使用，且有效利用了半导体芯片的边缘区域形成导电通路，便于形成小型化、低成本和高集成的半导体封装。且在本发明的半导体封装的制备过程中，通过设置第一导电结构和第二导电结构嵌入到相应的第一凹坑和第三凹坑中，进而在第一导电结构和第二导电结构上形成第二凹坑和第四凹坑，接着形成封装胶层以覆盖所述第一、第二、第三半导体芯片，且部分的所述封装胶层嵌入到所述第二凹坑和所述第四凹坑中，上述结构的设置有效提高了相互之间的粘结性能，进而可以抑制各功能层的剥离，提高了半导体封装的稳定性。
附图说明
图1-图4为本发明实施例中半导体封装的制备过程中的结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
本发明提出的一种半导体封装的制备方法，包括以下步骤：
(1)提供第一载板，在所述第一载板上设置第一半导体芯片，所述第一半导体芯片包括第一表面和第二表面，在所述第一半导体芯片的第一表面上设置有源区和导电焊盘，所述第一半导体芯片的所述第一表面通过临时粘合膜固定在所述第一载板上。
(2)在所述第一半导体芯片的四周侧面形成多个第一沟槽，所述第一沟槽贯穿所述第一半导体芯片，接着在所述第一沟槽的底部和侧壁上通过激光烧蚀工艺形成多个第一凹坑，接着通过热氧化工艺在所述第一半导体芯片的四周侧面以及所述第二表面上形成第一绝缘介质层，进而使得在所述第一沟槽的底部、所述第一沟槽的侧壁以及所述第一凹坑上均形成有所述第一绝缘介质层。
(3)接着在所述第一沟槽中形成第一导电结构，使得部分第一导电结构嵌入到所述第一凹坑中，进而在所述第一导电结构的表面形成多个第二凹坑。
(4)接着在所述第一半导体芯片的所述第二表面上形成第一布线层，所述第一布线层与所述第一导电结构电连接。
(5)在所述第一半导体芯片上设置第二半导体芯片，所述第二半导体芯片的下表面上设置有源区和导电焊盘，所述第二半导体芯片的导电焊盘与所述第一布线层电连接。
(6)在所述第二半导体芯片的四周侧面形成多个第二沟槽，所述第二沟槽贯穿所述第二半导体芯片，接着在所述第二沟槽的底部和侧壁上通过激光烧蚀工艺形成多个第三凹坑，接着通过热氧化工艺在所述第二半导体芯片的四周侧面以及上表面上形成第二绝缘介质层，进而使得在所述第二沟槽的底部、所述第二沟槽的侧壁以及所述第三凹坑上均形成有所述第二绝缘介质层。
(7)接着在所述第二沟槽中形成第二导电结构，使得部分第二导电结构嵌入到所述第三凹坑中，使得所述第二导电结构与所述第一布线层电连接，进而在所述第二导电结构的表面形成多个第四凹坑。
(8)接着在所述第二半导体芯片的上表面上形成第二布线层，所述第二布线层与所述第二导电结构电连接。
(9)在所述第二半导体芯片上设置第三半导体芯片，所述第三半导体芯片的下表面上设置有源区和导电焊盘，所述第三半导体芯片的导电焊盘与所述第二布线层电连接。
(10)接着形成封装胶层以覆盖所述第一、第二、第三半导体芯片，且部分的所述封装胶层嵌入到所述第二凹坑和所述第四凹坑中，接着去除所述第一载板。
(11)提供一线路基板，将所述第一半导体芯片安装在所述线路基板上，进而使得所述第一半导体芯片的导电焊盘与所述线路基板电连接，使得所述第一导电结构与所述线路基板电连接。
进一步的，所述第一载板的材料是塑料板、硅基板、玻璃板、陶瓷板、锗基板以及蓝宝石基板中的一种。
进一步的，在所述步骤(2)中，通过湿法刻蚀或干法刻蚀形成所述第一沟槽，多个所述第一沟槽间隔排列，所述第一沟槽的深度为10-100微米，所述第一沟槽的宽度为100-300微米，多个所述第一凹坑随机排列，所述第一凹坑的深度为500纳米-2000纳米。
进一步的，在所述步骤(3)和(7)中，所述第一导电结构和所述第二导电结构的材料包括金、钛、铬、铜、铝、银、钯、镍、钨、ITO、AZO、FTO中的一种或多种，所述第一导电结构和所述第二导电结构的形成方法为磁控溅射、热蒸发、电子束蒸发、电镀、化学镀、物理气相沉积中的一种。
进一步的，在所述步骤(4)和(8)中，所述第一布线层和所述第二布线层包括介质层以及图案化金属层。
进一步的，在所述步骤(6)中，通过湿法刻蚀或干法刻蚀形成所述第二沟槽，多个所述第二沟槽间隔排列，所述第二沟槽的深度为6-50微米，所述第二沟槽的宽度为50-100微米，多个所述第三凹坑随机排列，所述第三凹坑的深度为400纳米-1500纳米。
进一步的，在所述步骤(10)中，所述封装胶层是硅胶、环氧树脂以及硅胶中的一种。
请参阅图1～图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图4所示，本实施例提供一种半导体封装的制备方法，所述封装方法包括以下步骤：
如图1所示，其为俯视图，首先进行步骤(1)，提供第一载板1，在所述第一载板1上设置第一半导体芯片2，所述第一半导体芯片2包括第一表面和第二表面，在所述第一半导体芯片2的第一表面上设置有源区和导电焊盘，所述第一半导体芯片2的所述第一表面通过临时粘合膜固定在所述第一载板1上。所述第一载板1的材料是塑料板、硅基板、玻璃板、陶瓷板、锗基板以及蓝宝石基板中的一种，所述临时粘合膜在光照或加热状态下可以失去粘性进而便于第一半导体芯片2的解离。
接着进行步骤(2)，在所述第一半导体芯片2的四周侧面形成多个第一沟槽21，所述第一沟槽21贯穿所述第一半导体芯片2，接着在所述第一沟槽21的底部和侧壁上通过激光烧蚀工艺形成多个第一凹坑，接着通过热氧化工艺在所述第一半导体芯片2的四周侧面以及所述第二表面上形成第一绝缘介质层，进而使得在所述第一沟槽21的底部、所述第一沟槽21的侧壁以及所述第一凹坑上均形成有所述第一绝缘介质层。
在具体的实施例中，通过湿法刻蚀或干法刻蚀形成所述第一沟槽21，多个所述第一沟槽21间隔排列，所述第一沟槽21的深度为10-100微米，所述第一沟槽21的宽度为100-300微米，多个所述第一凹坑随机排列，所述第一凹坑的深度为500纳米-2000纳米，优选的，所述第一沟槽21的深度为30-80微米，所述第一沟槽21的宽度为150-250微米，所述第一凹坑的深度为800纳米-1500纳米，进一步的，所述第一沟槽21的深度为50-60微米，所述第一沟槽21的宽度为180-220微米，所述第一凹坑的深度为1000纳米-1200纳米，通过优化第一沟槽的尺寸以及第一凹坑的尺寸，以便于后续形成的导电结构的稳定性，所述第一绝缘介质层的厚度为50-200纳米，具体的，所述第一绝缘介质层的厚度为100-150纳米。
接着进行步骤(3)，接着在所述第一沟槽21中形成第一导电结构3，使得部分第一导电结构3嵌入到所述第一凹坑中，进而在所述第一导电结构3的表面形成多个第二凹坑，进而使得所述第二凹坑的深度为200纳米-1500纳米，进一步的，所述第二凹坑的深度为500纳米-1200纳米，进一步的，所述第二凹坑的深度为800纳米-1000纳米。
其中，所述第一导电结构3包括金、钛、铬、铜、铝、银、钯、镍、钨、ITO、AZO、FTO中的一种或多种，所述第一导电结构3的形成方法为磁控溅射、热蒸发、电子束蒸发、电镀、化学镀、物理气相沉积中的一种，在具体的实施例中，所述第一导电结构3为铜，并通过热蒸发形成。
如图2所示，其为截面图，接着进行步骤(4)接着在所述第一半导体芯片2的所述第二表面上形成第一布线层4，所述第一布线层4与所述第一导电结构3电连接，所述第一布线层4包括介质层以及图案化金属层。在具体的实施例中，所述介质层通过化学气相沉积工艺、原子层沉积工艺或物理气相沉积工艺沉积形成，所述介质层的材料可以是氧化硅、氮化硅、氮氧化硅、氧化铝中的一种或多种，所述图案化的金属层可以通过蒸镀、磁控溅射、电镀或化学镀形成，所述图案化的金属层的材质是钛、钯、银、铜、铝、镍中的一种或两种以上组合。
接着进行步骤(5)，在所述第一半导体芯片2上设置第二半导体芯片5，所述第二半导体芯片5的下表面上设置有源区和导电焊盘，所述第二半导体芯片5的导电焊盘与所述第一布线层4电连接。
如图3所示，其为俯视图，接着进行步骤(6)，在所述第二半导体芯片5的四周侧面形成多个第二沟槽51，所述第二沟槽51贯穿所述第二半导体芯片5，接着在所述第二沟槽51的底部和侧壁上通过激光烧蚀工艺形成多个第三凹坑，接着通过热氧化工艺在所述第二半导体芯片5的四周侧面以及上表面上形成第二绝缘介质层，进而使得在所述第二沟槽51的底部、所述第二沟槽51的侧壁以及所述第三凹坑上均形成有所述第二绝缘介质层。
在具体的实施例中，通过湿法刻蚀或干法刻蚀形成所述第二沟槽51，多个所述第二沟槽51间隔排列，所述第二沟槽的深度为6-50微米，所述第二沟槽的宽度为50-100微米，多个所述第三凹坑随机排列，所述第三凹坑的深度为400纳米-1500纳米，优选的，所述第二沟槽的深度为10-40微米，所述第二沟槽的宽度为60-90微米，所述第三凹坑的深度为600纳米-1200纳米，进一步的，所述第二沟槽的深度为20-30微米，所述第二沟槽的宽度为70-80微米，所述第三凹坑的深度为800纳米-1000纳米，通过优化第二沟槽的尺寸以及第三凹坑的尺寸，以便于后续形成的导电结构的稳定性，所述第二绝缘介质层的厚度为50-180纳米，具体的，所述第一绝缘介质层的厚度为90-120纳米。
接着进行步骤(7)，在所述第二沟槽51中形成第二导电结构6，使得部分第二导电结构6嵌入到所述第三凹坑中，使得所述第二导电结构6与所述第一布线层4电连接，进而在所述第二导电结构6的表面形成多个第四凹坑，进而在所述第二导电结构6的表面形成多个第四凹坑，进而使得所述第四凹坑的深度为300纳米-1200纳米，进一步的，所述第四凹坑的深度为400纳米-1000纳米，进一步的，所述第四凹坑的深度为600纳米-800纳米。
其中，所述第二导电结构6包括金、钛、铬、铜、铝、银、钯、镍、钨、ITO、AZO、FTO中的一种或多种，所述第二导电结构6的形成方法为磁控溅射、热蒸发、电子束蒸发、电镀、化学镀、物理气相沉积中的一种，在具体的实施例中，所述第二导电结构6为铜，并通过热蒸发形成。
如图4所示，其为截面图，接着进行步骤(8)，在所述第二半导体芯片5的上表面上形成第二布线层7，所述第二布线层7与所述第二导电结构6电连接，所述第二布线层7包括介质层以及图案化金属层。在具体的实施例中，所述介质层通过化学气相沉积工艺、原子层沉积工艺或物理气相沉积工艺沉积形成，所述介质层的材料可以是氧化硅、氮化硅、氮氧化硅、氧化铝中的一种或多种，所述图案化的金属层可以通过蒸镀、磁控溅射、电镀或化学镀形成，所述图案化的金属层的材质是钛、钯、银、铜、铝、镍中的一种或两种以上组合。
接着进行步骤(9)，在所述第二半导体芯片5上设置第三半导体芯片8，所述第三半导体芯片8的下表面上设置有源区和导电焊盘，所述第三半导体芯片8的导电焊盘与所述第二布线层7电连接。
接着进行步骤(10)，形成封装胶层9以覆盖所述第一、第二、第三半导体芯片2,5,8，且部分的所述封装胶层9嵌入到所述第二凹坑和所述第四凹坑中，所述封装胶9是环氧树脂以及硅胶中的一种，具体的可以利用模具形成所述封装胶层9，接着去除所述第一载板。
接着进行步骤(11)，提供一线路基板10，将所述第一半导体芯片2安装在所述线路基板10上，进而使得所述第一半导体芯片2的导电焊盘与所述线路基板10电连接，使得所述第一导电结构3与所述线路基板电连接。
本发明的半导体封装的制备过程中，通过第一半导体芯片的四周侧面形成多个第一沟槽，并在所述第一沟槽的底部和侧壁上通过激光烧蚀工艺形成多个第一凹坑，进而将导电结构嵌入到所述第一沟槽中，进而在所述第一导电结构的表面形成多个第二凹坑，接着在所述第一半导体芯片的所述第二表面上形成第一布线层，所述第一布线层与所述第一导电结构电连接，进而将第二半导体芯片设置在所述第一半导体芯片上，在所述第二半导体芯片上形成类似的结构，进而安装第三半导体芯片。上述结构的设置避免线路板的使用，且有效利用了半导体芯片的边缘区域形成导电通路，便于形成小型化、低成本和高集成的半导体封装。且在本发明的半导体封装的制备过程中，通过设置第一导电结构和第二导电结构嵌入到相应的第一凹坑和第三凹坑中，进而在第一导电结构和第二导电结构上形成第二凹坑和第四凹坑，接着形成封装胶层以覆盖所述第一、第二、第三半导体芯片，且部分的所述封装胶层嵌入到所述第二凹坑和所述第四凹坑中，上述结构的设置有效提高了相互之间的粘结性能，进而可以抑制各功能层的剥离，提高了半导体封装的稳定性。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。
Claims (7)
1.一种半导体封装的制备方法，其特征在于：包括以下步骤：
(1)提供第一载板，在所述第一载板上设置第一半导体芯片，所述第一半导体芯片包括第一表面和第二表面，在所述第一半导体芯片的第一表面上设置有源区和导电焊盘，所述第一半导体芯片的所述第一表面通过临时粘合膜固定在所述第一载板上；
(2)在所述第一半导体芯片的四周侧面形成多个第一沟槽，所述第一沟槽贯穿所述第一半导体芯片，接着在所述第一沟槽的底部和侧壁上通过激光烧蚀工艺形成多个第一凹坑，接着通过热氧化工艺在所述第一半导体芯片的四周侧面以及所述第二表面上形成第一绝缘介质层，进而使得在所述第一沟槽的底部、所述第一沟槽的侧壁以及所述第一凹坑上均形成有所述第一绝缘介质层；
(3)接着在所述第一沟槽中形成第一导电结构，使得部分第一导电结构嵌入到所述第一凹坑中，进而在所述第一导电结构的表面形成多个第二凹坑；
(4)接着在所述第一半导体芯片的所述第二表面上形成第一布线层，所述第一布线层与所述第一导电结构电连接；
(5)在所述第一半导体芯片上设置第二半导体芯片，所述第二半导体芯片的下表面上设置有源区和导电焊盘，所述第二半导体芯片的导电焊盘与所述第一布线层电连接；
(6)在所述第二半导体芯片的四周侧面形成多个第二沟槽，所述第二沟槽贯穿所述第二半导体芯片，接着在所述第二沟槽的底部和侧壁上通过激光烧蚀工艺形成多个第三凹坑，接着通过热氧化工艺在所述第二半导体芯片的四周侧面以及上表面上形成第二绝缘介质层，进而使得在所述第二沟槽的底部、所述第二沟槽的侧壁以及所述第三凹坑上均形成有所述第二绝缘介质层；
(7)接着在所述第二沟槽中形成第二导电结构，使得部分第二导电结构嵌入到所述第三凹坑中，使得所述第二导电结构与所述第一布线层电连接，进而在所述第二导电结构的表面形成多个第四凹坑；
(8)接着在所述第二半导体芯片的上表面上形成第二布线层，所述第二布线层与所述第二导电结构电连接；
(9)在所述第二半导体芯片上设置第三半导体芯片，所述第三半导体芯片的下表面上设置有源区和导电焊盘，所述第三半导体芯片的导电焊盘与所述第二布线层电连接；
(10)接着形成封装胶层以覆盖所述第一、第二、第三半导体芯片，且部分的所述封装胶层嵌入到所述第二凹坑和所述第四凹坑中，接着去除所述第一载板；
(11)提供一线路基板，将所述第一半导体芯片安装在所述线路基板上，进而使得所述第一半导体芯片的导电焊盘与所述线路基板电连接，使得所述第一导电结构与所述线路基板电连接。
2.根据权利要求1所述的半导体封装的制备方法，其特征在于：所述第一载板的材料是塑料板、硅基板、玻璃板、陶瓷板、锗基板以及蓝宝石基板中的一种。
3.根据权利要求1所述的半导体封装的制备方法，其特征在于：在所述步骤(2)中，通过湿法刻蚀或干法刻蚀形成所述第一沟槽，多个所述第一沟槽间隔排列，所述第一沟槽的深度为10-100微米，所述第一沟槽的宽度为100-300微米，多个所述第一凹坑随机排列，所述第一凹坑的深度为500纳米-2000纳米。
4.根据权利要求1所述的半导体封装的制备方法，其特征在于：在所述步骤(3)和(7)中，所述第一导电结构和所述第二导电结构的材料包括金、钛、铬、铜、铝、银、钯、镍、钨、ITO、AZO、FTO中的一种或多种，所述第一导电结构和所述第二导电结构的形成方法为磁控溅射、热蒸发、电子束蒸发、电镀、化学镀、物理气相沉积中的一种。
5.根据权利要求1所述的半导体封装的制备方法，其特征在于：在所述步骤(4)和(8)中，所述第一布线层和所述第二布线层包括介质层以及图案化金属层。
6.根据权利要求1所述的半导体封装的制备方法，其特征在于：在所述步骤(6)中，通过湿法刻蚀或干法刻蚀形成所述第二沟槽，多个所述第二沟槽间隔排列，所述第二沟槽的深度为6-50微米，所述第二沟槽的宽度为50-100微米，多个所述第三凹坑随机排列，所述第三凹坑的深度为400纳米-1500纳米。
7.根据权利要求1所述的半导体封装的制备方法，其特征在于：在所述步骤(10)中，所述封装胶层是硅胶、环氧树脂以及硅胶中的一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010371287.4A CN111508899B (zh) | 2020-05-06 | 2020-05-06 | 一种半导体封装的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010371287.4A CN111508899B (zh) | 2020-05-06 | 2020-05-06 | 一种半导体封装的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111508899A true CN111508899A (zh) | 2020-08-07 |
| CN111508899B CN111508899B (zh) | 2022-02-11 |
Family
ID=71864412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010371287.4A Active CN111508899B (zh) | 2020-05-06 | 2020-05-06 | 一种半导体封装的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111508899B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112053962A (zh) * | 2020-09-14 | 2020-12-08 | 山东傲天环保科技有限公司 | 一种系统级堆叠封装及其制备方法 |
| CN112382575A (zh) * | 2020-11-11 | 2021-02-19 | 济南南知信息科技有限公司 | 一种用于5g设备的半导体存储封装及其制备方法 |
| CN114161591A (zh) * | 2021-12-03 | 2022-03-11 | 江西省纳米技术研究院 | 一种半导体芯片的无损解理方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010129172A2 (en) * | 2009-04-28 | 2010-11-11 | Wafer-Level Packaging Portfolio Llc | Dual interconnection in stacked memory and controller module |
| US20120115278A1 (en) * | 2007-10-16 | 2012-05-10 | Hynix Semiconductor Inc. | Stacked semiconductor package without reduction in data storage capacity and method for manufacturing the same |
| EP2455968A1 (en) * | 2010-11-23 | 2012-05-23 | Honeywell International, Inc. | Batch fabricated 3d interconnect |
| CN108630625A (zh) * | 2017-03-15 | 2018-10-09 | 南茂科技股份有限公司 | 半导体封装结构、半导体晶圆及半导体芯片 |
| CN110943041A (zh) * | 2019-12-16 | 2020-03-31 | 山东砚鼎电子科技有限公司 | 一种侧面引出的半导体结构及其制造方法、堆叠结构 |
-
2020
- 2020-05-06 CN CN202010371287.4A patent/CN111508899B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120115278A1 (en) * | 2007-10-16 | 2012-05-10 | Hynix Semiconductor Inc. | Stacked semiconductor package without reduction in data storage capacity and method for manufacturing the same |
| WO2010129172A2 (en) * | 2009-04-28 | 2010-11-11 | Wafer-Level Packaging Portfolio Llc | Dual interconnection in stacked memory and controller module |
| EP2455968A1 (en) * | 2010-11-23 | 2012-05-23 | Honeywell International, Inc. | Batch fabricated 3d interconnect |
| CN108630625A (zh) * | 2017-03-15 | 2018-10-09 | 南茂科技股份有限公司 | 半导体封装结构、半导体晶圆及半导体芯片 |
| CN110943041A (zh) * | 2019-12-16 | 2020-03-31 | 山东砚鼎电子科技有限公司 | 一种侧面引出的半导体结构及其制造方法、堆叠结构 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112053962A (zh) * | 2020-09-14 | 2020-12-08 | 山东傲天环保科技有限公司 | 一种系统级堆叠封装及其制备方法 |
| CN112053962B (zh) * | 2020-09-14 | 2022-09-27 | 苏州钜升精密模具有限公司 | 一种系统级堆叠封装及其制备方法 |
| CN112382575A (zh) * | 2020-11-11 | 2021-02-19 | 济南南知信息科技有限公司 | 一种用于5g设备的半导体存储封装及其制备方法 |
| CN112382575B (zh) * | 2020-11-11 | 2022-09-30 | 苏州明彰半导体技术有限公司 | 一种用于5g设备的半导体存储封装及其制备方法 |
| CN114161591A (zh) * | 2021-12-03 | 2022-03-11 | 江西省纳米技术研究院 | 一种半导体芯片的无损解理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111508899B (zh) | 2022-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN210006732U (zh) | 芯片封装结构 | |
| TWI619218B (zh) | 晶片封裝體及其形成方法 | |
| US8110900B2 (en) | Manufacturing process of semiconductor device and semiconductor device | |
| CN101800207B (zh) | 半导体器件的封装结构及其制造方法 | |
| CN111508899B (zh) | 一种半导体封装的制备方法 | |
| TWM591703U (zh) | 晶片結構 | |
| TWI517322B (zh) | 半導體元件及其製作方法 | |
| US20110057321A1 (en) | 3-d multi-wafer stacked semiconductor structure and method for manufacturing the same | |
| TW201742223A (zh) | 半導體封裝 | |
| TWI567894B (zh) | 晶片封裝 | |
| US11233028B2 (en) | Chip packaging method and chip structure | |
| WO2011120389A1 (en) | Semiconductor package and method of manufacturing the same | |
| TWI233188B (en) | Quad flat no-lead package structure and manufacturing method thereof | |
| KR102619532B1 (ko) | 반도체 패키지 | |
| CN101807560A (zh) | 半导体器件的封装结构及其制造方法 | |
| CN112420641A (zh) | 一种功率元件封装结构及其制备方法 | |
| TW202008520A (zh) | 封裝半導體元件及其製備方法 | |
| KR20110107989A (ko) | 적층 반도체 패키지 형성방법 | |
| CN109037082B (zh) | 封装结构及其形成方法 | |
| US20170278810A1 (en) | Embedded die in panel method and structure | |
| CN108962772B (zh) | 封装结构及其形成方法 | |
| JP2004342862A (ja) | 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びにマルチチップモジュール | |
| CN108962868B (zh) | 封装结构及其制法 | |
| US9125320B2 (en) | Method of manufacturing passive component module | |
| TWI759095B (zh) | 封裝結構及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20220119 Address after: 518000 35 / F, Shenzhen Bay venture capital building, 25 Haitian 2nd Road, Binhai community, Yuehai street, Nanshan District, Shenzhen City, Guangdong Province Applicant after: Shenzhen Xinwen Technology Co.,Ltd. Address before: Room 707, block a, Rongsheng Times International Plaza, 9 Beiyuan street, Licheng District, Jinan City, Shandong Province Applicant before: Ji Nannan knows Information technology Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |