CN110943041A - 一种侧面引出的半导体结构及其制造方法、堆叠结构 - Google Patents

一种侧面引出的半导体结构及其制造方法、堆叠结构 Download PDF

Info

Publication number
CN110943041A
CN110943041A CN201911292885.6A CN201911292885A CN110943041A CN 110943041 A CN110943041 A CN 110943041A CN 201911292885 A CN201911292885 A CN 201911292885A CN 110943041 A CN110943041 A CN 110943041A
Authority
CN
China
Prior art keywords
conductive
layer
semiconductor
semiconductor structure
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911292885.6A
Other languages
English (en)
Inventor
侯红伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yanding Electronic Technology Co Ltd
Original Assignee
Shandong Yanding Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yanding Electronic Technology Co Ltd filed Critical Shandong Yanding Electronic Technology Co Ltd
Priority to CN201911292885.6A priority Critical patent/CN110943041A/zh
Publication of CN110943041A publication Critical patent/CN110943041A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H01L2224/06519—Bonding areas having different functions including bonding areas providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种侧面引出的半导体结构及其制造方法、堆叠结构，本发明通过聚合物层或第二树脂层实现两个芯片结构的粘合，减小叠置体的厚度。所述聚合物层或第二树脂层中可以混合有无机填料，以增强散热。本发明的结构既实现了扇出型封装结构，也同时实现了侧面引出和能够使得堆叠封装较薄的侧面引出结构。

Description

一种侧面引出的半导体结构及其制造方法、堆叠结构
技术领域
本发明涉半导体集成电路封装领域，属于H01L23/00分类号下，尤其涉及一种侧面引出的半导体结构及其制造方法、堆叠结构。
背景技术
集成电路封装是伴随集成电路的发展而前进的。随着宇航、航空、机械、轻工、化工等各个行业的不断发展，整机也向着多功能、小型化方向变化。这样，就要求集成电路的集成度越来越高，功能越来越复杂。相应地要求集成电路封装密度越来越大，引线数越来越多，而体积越来越小，重量越来越轻，更新换代越来越快，封装结构的合理性和科学性将直接影响集成电路的质量。因此，对于集成电路的制造者和使用者，除了掌握各类集成电路的性能参数和识别引线排列外，还要对集成电路各种封装的外形尺寸、公差配合、结构特点和封装材料等知识有一个系统的认识和了解。以便使集成电路制造者不因选用封装不当而降低集成电路性能；也使集成电路使用者在采用集成电路进行征集设计和组装时，合理进行平面布局、空间占用，做到选型恰当、应用合理。
对于三维的集成电路封装，其电极端往往位于芯片的正上方，其通过焊球或者焊线与封装基板进行电连接时，往往会增加三维封装的高度，不利于集成度和微型化，且多芯片的堆叠的散热性能较差，不利于可靠性。
发明内容
本发明提供了一种侧面引出的半导体结构的制造方法，包括：
(1)提供一晶圆，所述晶圆的第一表面上形成有多个半导体器件，且所述多个半导体器件的每一个在所述第一表面上具有电极，所述多个半导体器件之间设有切割道；
(2)在所述切割道位置形成多个盲孔，所述多个盲孔的宽度大于所述切割道的宽度；
(3)在所述多个盲孔内填充导电材料形成导电孔；
(4)在所述第一表面上形成绝缘层，所述绝缘层上形成开口，所述开口露出所述电极和导电孔；
(5)在所述绝缘层上形成导电层，所述导电层电连接所述电极和所述导电孔；
(6)在所述第一表面上覆盖聚合物层；
(7)沿着所述切割道进行切割实现单体化，所述切割沿着所述导电孔的宽度的中心进行，使得所述导电孔在侧面露出。
本发明还提供了另一种侧面引出的半导体结构的制造方法，包括：
(1)提供一载板，所述载板上固定有多个半导体芯片，且所述多个半导体芯片具有朝上的电极，并且在所述多个半导体芯片之间填充有第一树脂层；
(2)在所述多个半导体芯片之间的第一树脂层内形成多个盲孔；
(3)在所述第一表面上形成绝缘层，所述绝缘层上形成开口，所述开口露出所述电极和多个盲孔；
(4)在所述多个盲孔内填充导电材料形成导电孔；
(5)在所述绝缘层上形成导电层，所述导电层电连接所述电极和所述导电孔；
(6)在所述第一表面上覆盖第二树脂层；
(7)移除所述载体；
(8)沿着所述导电孔的宽度的中心进行切割实现单体化，使得所述导电孔在侧面露出。
根据本发明的实施例，所述绝缘层为氧化硅或氮化硅。
根据本发明的实施例，所述聚合物层或第二树脂层为热塑性树脂材料、水溶性塑料。
根据本发明的实施例，所述导电孔从侧面露出部分作为外部引出端子，部分作为虚拟端子。
根据本发明的实施例，所述盲孔为倒梯形。
本发明还提供了一种侧面引出的半导体结构，所述半导体结构由上述制造方法制造得到。
本发明又一种堆叠结构，其包括多个半导体结构，所述半导体结构为上述的半导体结构，其特征在于：所述多个半导体结构通过其聚合物层或第二树脂层粘合在一起形成堆叠体，所述堆叠体侧面露出的导电孔通过引线电连接于封装基板上。
根据本发明的实施例，所述堆叠体通过粘合层固定于所述封装基板上。
根据本发明的实施例，还包括密封层，所述密封层密封所述堆叠体和所述引线。
本发明的优点如下：本发明通过聚合物层或第二树脂层实现两个芯片结构的粘合，减小叠置体的厚度。所述聚合物层或第二树脂层中可以混合有无机填料，以增强散热。本发明的结构既实现了扇出型封装结构，也同时实现了侧面引出和能够使得堆叠封装较薄的侧面引出结构。
附图说明
图1为第一实施例的半导体结构的剖面图；
图2为第一实施例的半导体结构的俯视图；
图3-10为第一实施例的半导体结构的制造过程示意图；其中，图9为图8的俯视图；
图11为第二实施例的半导体结构的示意图；
图12-16为第二实施例的半导体结构的制造过程示意图；
图17为本发明的叠置结构的剖面图。
具体实施方式
本发明的目的在于提供一种侧面具有引出端子，能够使得堆叠体的厚度较小且集成度高的半导体结构。
第一实施例
参加图1-2，本发明的侧面引出的半导体结构包括芯片31，其为从晶圆单体化得到，具有硅衬底以及有源区，该有源区的边缘区域为非芯片区域，其主要用于设置侧面引出端子或进行散热和保护有源区；所述芯片31可以是任何有源芯片，例如MOSFET、BJT、IGBT、二极管、三极管等。
所述芯片31的上表面具有焊盘32，该焊盘32可以是铜或铝等金属材料，以引出端子。在所述非芯片区域内设置有导电盲孔34，所述导电盲孔34的顶面与所述上表面齐平，且所述导电盲孔34的侧面的一部分从所述芯片31的侧面露出。该些导电盲孔34用于后续的侧面引出端子。
在所述上表面上覆盖有绝缘层33(或钝化层)，该绝缘层33的材料选择为氧化硅或氮化硅，可以采用沉积的方法形成，并采用光刻技术进行刻蚀出开口，所述开口露出所述焊盘32和所述导电盲孔34。在所述绝缘层33上形成导电层35，所述导电层35填充所述开口，使得所述焊盘32与所述导电盲孔34电互连。
还包括覆盖于所述导电层35上的树脂层36(或聚合物层)，所述树脂层36完全密封所述芯片31的上表面，使得在树脂层36的上表面未设有任何外部端子，由此设置，可以实现在叠置封装时，两个芯片结构可以通过树脂层36进行粘合。所述树脂层36可选为热塑性树脂材料、水溶性塑料等。
从俯视图2中可以看到，本发明的结构既实现了扇出型封装结构，也同时实现了侧面引出和能够使得堆叠封装较薄的侧面引出结构。其中所述导电盲孔34可以部分不用作端子，仅仅用于散热，此时所述树脂层36中可以混合有无机填料，所述无机填料可以包括氧化硅、氮化硅、氧化铝、氮化铝、碳化硅等，以增强散热。
利用上述的半导体结构可以进行堆叠形成如图17的半导体堆叠结构，其包括多个半导体结构，所述半导体结构为上述的半导体结构，所述多个半导体结构通过其聚合物层36粘合在一起形成堆叠体，所述堆叠体通过粘合层63固定于封装基板30上。所述堆叠体侧面露出的导电盲孔34通过引线61电连接于封装基板30上。根据本发明的实施例，还包括密封层62，所述密封层62密封所述堆叠体和所述引线61。
参见图3-10，本发明还提供了一种制造上述半导体结构的方法，包括：
参见图3，提供一晶圆21，所述晶圆21的第一表面上形成有多个半导体器件(包括有源区40)，且所述多个半导体器件的每一个在所述第一表面上具有电极32，所述多个半导体器件32之间设有切割道S。
参见图4，在所述切割道S位置形成多个盲孔37，所述多个盲孔37的宽度大于所述切割道S的宽度；所述盲孔为倒梯形。
参见图5，在所述多个盲孔37内填充导电材料形成导电孔38；所述导电材料优选为散热性较好的金属材料，例如铜材料。
参见图6，在所述第一表面上形成绝缘层33，所述绝缘层33上形成开口39，所述开口39露出所述电极32和导电孔38。
参见图7，在所述绝缘层33上形成导电层35，所述导电层35电连接所述电极32和所述导电孔38。
参见图8，在所述第一表面上覆盖聚合物层36。
参见图10，沿着所述切割道S(参见图9)进行切割实现单体化，所述切割沿着所述导电孔38的宽度的中心进行，使得所述导电孔38在侧面露出形成导电盲孔34。最终得到如图1的侧面引出的半导体结构。所述切割可以采用机械切割或者激光切割方式。
第二实施例
参加图11，其包括芯片52，所述芯片31可以是任何有源芯片，例如MOSFET、BJT、IGBT、二极管、三极管等。所述芯片52的上表面具有焊盘53，该焊盘53可以是铜或铝等金属材料，以引出端子。
至少密封所述芯片52的侧面的第一树脂层51，所述第一树脂层密封所述芯片52一周，所述第一树脂层51包括环氧树脂等。在所述第一树脂层51的上表面设置有导电盲孔55，且所述导电盲孔55的侧面的一部分从所述第一树脂层51的侧面露出。该些导电盲孔55用于后续的侧面引出或者作为冗余端子进行散热，以防止多芯片堆叠时的热量过高。
在所述上表面上覆盖有绝缘层54(或钝化层)，该绝缘层54的材料选择为氧化硅或氮化硅，可以采用沉积的方法形成，并采用光刻技术进行刻蚀出开口，所述开口露出所述焊盘53和所述导电盲孔55。在所述绝缘层54上形成导电层56，所述导电层56填充所述开口，使得所述焊盘53与所述导电盲孔55电互连。所述导电盲孔55的顶面与所述绝缘层54的上表面齐平。
还包括覆盖于所述导电层56上的第二树脂层57(或聚合物层)，所述第二树脂层57完全密封所述芯片52和第一树脂层51的上表面，使得在第二树脂层57的上表面未设有任何外部端子，由此设置，可以实现在叠置封装时，两个芯片结构可以通过第二树脂层57进行粘合。所述第二树脂层57可选为热塑性树脂材料、水溶性塑料等。
本发明的结构既实现了扇出型封装结构，也同时实现了侧面引出和能够使得堆叠封装较薄的侧面引出结构。其中所述导电盲孔55可以部分不用作端子，仅仅用于散热，此时所述第二树脂层57中可以混合有无机填料，所述无机填料可以包括氧化硅、氮化硅、氧化铝、氮化铝、碳化硅等，以增强散热。
利用上述的半导体结构可以进行堆叠形成如图17的半导体堆叠结构，其包括多个半导体结构，所述半导体结构为上述的半导体结构，所述多个半导体结构通过其聚合物层36粘合在一起形成堆叠体，所述堆叠体通过粘合层63固定于封装基板30上。所述堆叠体侧面露出的导电盲孔34通过引线61电连接于封装基板30上。根据本发明的实施例，还包括密封层62，所述密封层62密封所述堆叠体和所述引线61。
参见图12-16，本发明还提供了一种制造上述半导体结构的方法，包括：
参见图12，提供一载板58，所述载板58上固定有多个半导体芯片52，且所述多个半导体芯片52具有朝上的电极53，并且在所述多个半导体芯片52之间填充有第一树脂层51。
参见图13，在所述多个半导体芯片52之间的第一树脂层51内形成多个盲孔59。
参见图14，在所述第一表面上形成绝缘层54，所述绝缘层54上形成开口60，所述开口60露出所述电极53和多个盲孔59；在所述多个盲孔59内填充导电材料形成导电孔55。在所述绝缘层54上形成导电层56，所述导电层56电连接所述电极53和所述导电孔55。
参见图15，在所述第一表面上覆盖第二树脂层57。
参见图16，移除所述载体58。
沿着所述导电孔55的宽度的中心进行切割，使得所述导电孔55在侧面露出，得到如图11所示的半导体结构。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (10)

1.一种侧面引出的半导体结构的制造方法，包括：
(1)提供一晶圆，所述晶圆的第一表面上形成有多个半导体器件，且所述多个半导体器件的每一个在所述第一表面上具有电极，所述多个半导体器件之间设有切割道；
(2)在所述切割道位置形成多个盲孔，所述多个盲孔的宽度大于所述切割道的宽度；
(3)在所述多个盲孔内填充导电材料形成导电孔；
(4)在所述第一表面上形成绝缘层，所述绝缘层上形成开口，所述开口露出所述电极和导电孔；
(5)在所述绝缘层上形成导电层，所述导电层电连接所述电极和所述导电孔；
(6)在所述第一表面上覆盖聚合物层；
(7)沿着所述切割道进行切割，所述切割沿着所述导电孔的宽度的中心进行，使得所述导电孔在侧面露出。
2.一种侧面引出的半导体结构的制造方法，包括：
(1)提供一载板，所述载板上固定有多个半导体芯片，且所述多个半导体芯片具有朝上的电极，并且在所述多个半导体芯片之间填充有第一树脂层；
(2)在所述多个半导体芯片之间的第一树脂层内形成多个盲孔；
(3)在所述第一表面上形成绝缘层，所述绝缘层上形成开口，所述开口露出所述电极和多个盲孔；
(4)在所述多个盲孔内填充导电材料形成导电孔；
(5)在所述绝缘层上形成导电层，所述导电层电连接所述电极和所述导电孔；
(6)在所述第一表面上覆盖第二树脂层；
(7)移除所述载体；
(8)沿着所述导电孔的宽度的中心进行切割，使得所述导电孔在侧面露出。
3.根据权利要求1或2所述的侧面引出的半导体结构的制造方法，其特征在于：所述绝缘层为氧化硅或氮化硅。
4.根据权利要求1或2所述的侧面引出的半导体结构的制造方法，其特征在于：所述聚合物层或所述第二树脂层为热塑性树脂材料、水溶性塑料等。
5.根据权利要求1或2所述的侧面引出的半导体结构的制造方法，其特征在于：所述导电孔从侧面露出部分作为外部引出端子，部分作为虚拟端子。
6.根据权利要求1所述的侧面引出的半导体结构的制造方法，其特征在于：所述盲孔为倒梯形。
7.一种侧面引出的半导体结构，所述半导体结构由权利要求1或2所述的制造方法制造得到。
8.一种堆叠结构，其包括多个半导体结构，所述半导体结构为权利要求7所述的半导体结构，其特征在于：所述多个半导体结构通过其聚合物层或第二树脂层粘合在一起形成堆叠体，所述堆叠体侧面露出的导电孔通过引线电连接于封装基板上。
9.根据权利要求8所述的堆叠结构，其特征在于：所述堆叠体通过粘合层固定于所述封装基板上。
10.根据权利要求8所述的堆叠结构，其特征在于：还包括密封层，所述密封层密封所述堆叠体和所述引线。
CN201911292885.6A 2019-12-16 2019-12-16 一种侧面引出的半导体结构及其制造方法、堆叠结构 Pending CN110943041A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911292885.6A CN110943041A (zh) 2019-12-16 2019-12-16 一种侧面引出的半导体结构及其制造方法、堆叠结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911292885.6A CN110943041A (zh) 2019-12-16 2019-12-16 一种侧面引出的半导体结构及其制造方法、堆叠结构

Publications (1)

Publication Number Publication Date
CN110943041A true CN110943041A (zh) 2020-03-31

Family

ID=69910829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911292885.6A Pending CN110943041A (zh) 2019-12-16 2019-12-16 一种侧面引出的半导体结构及其制造方法、堆叠结构

Country Status (1)

Country Link
CN (1) CN110943041A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111508899A (zh) * 2020-05-06 2020-08-07 济南南知信息科技有限公司 一种半导体封装的制备方法
CN111863640A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种芯片封装方法
CN111863795A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种半导体封装体和芯片封装体
CN111863790A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种半导体封装器件
CN111863792A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种半导体封装体和芯片封装体
CN111863641A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种芯片封装方法
CN111863796A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种半导体封装器件
CN111863791A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种半导体封装体和芯片封装体
CN111883480A (zh) * 2020-07-28 2020-11-03 南通通富微电子有限公司 一种芯片互连方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101326051A (zh) * 2005-12-15 2008-12-17 国家淀粉及化学投资控股公司 用于芯片堆叠的多层粘合膜
CN103413785A (zh) * 2013-08-02 2013-11-27 南通富士通微电子股份有限公司 芯片切割方法及芯片封装方法
US20170077016A1 (en) * 2015-07-17 2017-03-16 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
CN107808871A (zh) * 2016-09-08 2018-03-16 安世有限公司 带有可湿润侧翼的晶圆级半导体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101326051A (zh) * 2005-12-15 2008-12-17 国家淀粉及化学投资控股公司 用于芯片堆叠的多层粘合膜
CN103413785A (zh) * 2013-08-02 2013-11-27 南通富士通微电子股份有限公司 芯片切割方法及芯片封装方法
US20170077016A1 (en) * 2015-07-17 2017-03-16 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
CN107808871A (zh) * 2016-09-08 2018-03-16 安世有限公司 带有可湿润侧翼的晶圆级半导体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111508899A (zh) * 2020-05-06 2020-08-07 济南南知信息科技有限公司 一种半导体封装的制备方法
CN111508899B (zh) * 2020-05-06 2022-02-11 深圳芯闻科技有限公司 一种半导体封装的制备方法
CN111863796A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种半导体封装器件
CN111863790A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种半导体封装器件
CN111863792A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种半导体封装体和芯片封装体
CN111863641A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种芯片封装方法
CN111863795A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种半导体封装体和芯片封装体
CN111863791A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种半导体封装体和芯片封装体
CN111883480A (zh) * 2020-07-28 2020-11-03 南通通富微电子有限公司 一种芯片互连方法
CN111863640B (zh) * 2020-07-28 2021-11-23 南通通富微电子有限公司 一种芯片封装方法
CN111863640A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种芯片封装方法
CN111883480B (zh) * 2020-07-28 2022-04-01 南通通富微电子有限公司 一种芯片互连方法
CN111863792B (zh) * 2020-07-28 2022-06-21 南通通富微电子有限公司 一种半导体封装体和芯片封装体

Similar Documents

Publication Publication Date Title
CN110943041A (zh) 一种侧面引出的半导体结构及其制造方法、堆叠结构
TWI635588B (zh) 封裝中具有不同厚度的熱界面材料
US9716068B2 (en) Semiconductor device
KR100594229B1 (ko) 반도체 패키지 및 그 제조방법
US8093711B2 (en) Semiconductor device
JP3676646B2 (ja) 半導体パッケージ及びその製造方法
KR100886717B1 (ko) 적층 반도체 패키지 및 이의 제조 방법
US9984900B2 (en) Semiconductor device including at least one element
KR101376378B1 (ko) 반도체 장치와 그 제조 방법, 및 그것을 사용한 반도체 모듈
US20120146216A1 (en) Semiconductor package and fabrication method thereof
US20080251939A1 (en) Chip stack package and method of fabricating the same
KR20090034081A (ko) 적층형 반도체 패키지 장치 및 이의 제작 방법
US10211139B2 (en) Chip package structure
CN111106078A (zh) 一种多芯片集成封装结构
US8803304B2 (en) Semiconductor package and manufacturing method thereof
CN111128914A (zh) 一种低翘曲的多芯片封装结构及其制造方法
US12040304B2 (en) Semiconductor package and method of fabricating the same
CN110875194A (zh) 芯片封装结构的形成方法
US20050263482A1 (en) Method of manufacturing circuit device
KR20190090162A (ko) 반도체 패키지 및 그 제조 방법
US11227814B2 (en) Three-dimensional semiconductor package with partially overlapping chips and manufacturing method thereof
US8822327B2 (en) Contact pads with sidewall spacers and method of making contact pads with sidewall spacers
CN110797334A (zh) 半导体装置及其制造方法
CN111883480B (zh) 一种芯片互连方法
TWI721383B (zh) 具有多個積體電路單元的封裝結構及其製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200331

RJ01 Rejection of invention patent application after publication