CN111106078A - 一种多芯片集成封装结构 - Google Patents

一种多芯片集成封装结构 Download PDF

Info

Publication number
CN111106078A
CN111106078A CN201911294226.6A CN201911294226A CN111106078A CN 111106078 A CN111106078 A CN 111106078A CN 201911294226 A CN201911294226 A CN 201911294226A CN 111106078 A CN111106078 A CN 111106078A
Authority
CN
China
Prior art keywords
chip
layer
package
packaging
out terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911294226.6A
Other languages
English (en)
Inventor
侯红伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yanding Electronic Technology Co Ltd
Original Assignee
Shandong Yanding Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yanding Electronic Technology Co Ltd filed Critical Shandong Yanding Electronic Technology Co Ltd
Priority to CN201911294226.6A priority Critical patent/CN111106078A/zh
Publication of CN111106078A publication Critical patent/CN111106078A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种多芯片集成封装结构，本发明通过聚合物层实现至少两个单芯片封装体的粘合，减小叠置体的厚度。且利用由单芯片封装体形成的多芯片封装体进行垂直型多芯片封装和三维立体封装，实现了电引出的灵活多变，且能够增大焊盘所能占据面积，防止焊盘间距的过分窄导致的短路问题。

Description

一种多芯片集成封装结构
技术领域
本发明涉半导体集成电路封装领域，属于H01L23/00分类号下，尤其涉及一种多芯片集成封装结构。
背景技术
集成电路封装是伴随集成电路的发展而前进的。随着宇航、航空、机械、轻工、化工等各个行业的不断发展，整机也向着多功能、小型化方向变化。这样，就要求集成电路的集成度越来越高，功能越来越复杂。相应地要求集成电路封装密度越来越大，引线数越来越多，而体积越来越小，重量越来越轻，更新换代越来越快，封装结构的合理性和科学性将直接影响集成电路的质量。因此，对于集成电路的制造者和使用者，除了掌握各类集成电路的性能参数和识别引线排列外，还要对集成电路各种封装的外形尺寸、公差配合、结构特点和封装材料等知识有一个系统的认识和了解。以便使集成电路制造者不因选用封装不当而降低集成电路性能；也使集成电路使用者在采用集成电路进行征集设计和组装时，合理进行平面布局、空间占用，做到选型恰当、应用合理。
对于三维的集成电路封装，其电极端往往位于芯片的正上方，其通过焊球或者焊线与封装基板进行电连接时，往往会增加三维封装的高度，不利于集成度和微型化，且多芯片的堆叠的散热性能较差，不利于可靠性。
发明内容
本发明提供了一种垂直型多芯片集成封装结构，包括：
第一封装基板，具有相对的上表面和下表面；
多芯片封装体，其通过设置于所述上表面上，且所述多芯片封装体通过其内部的第一再布线层电连接至所述第一封装基板；
塑封树脂，形成于所述上表面上，且包裹所述多芯片封装体；
其特征在于，所述多芯片封装体还包括板状的多个单芯片封装体，所述单芯片封装体的每一个均包括一顶面、一底面和四个侧面，所述四个侧面中的第一侧面具有第一引出端子，所述第一引出端子与所述第一再布线层直接物理以及电连接，所述单芯片封装体的每一个均垂直于所述再布线层和所述第一封装基板。
其中，所述单芯片封装体的每一个均包括：
芯片；
塑封层，包覆所述芯片的侧表面的；
钝化层，覆盖所述芯片和所述塑封层的上表面；
所述第一引出端子，嵌入于所述塑封层内，且从所述单芯片封装体的四个侧面的至少一个侧面露出；
导电层，其形成于所述钝化层上，且电连接所述芯片和所述第一引出端子；
聚合物层，其覆盖所述导电层，且所述聚合物层内无任何开口或通孔结构。
其中，所述聚合物层为热塑性树脂材料、水溶性塑料等，所述多芯片封装体由多个单芯片封装体利用各自的聚合物层直接粘合得到，无需其他粘合层。
其中，所述四个侧面中的第二侧面也具有第二引出端子。
其中，所述第二侧面与所述第一侧面相对设置，且在所述第二侧面具有与所述第二引出端子直接物理以及电连接的第二再布线层，所述第二再布线层电连接至第二封装基板。
其中，所述第二侧面与所述第一侧面相邻设置，且所述第二引出端子通过焊线电连接至所述第一封装基板。
本发明还提供了另一种多芯片集成封装结构，包括：
封装基板，具有相对的上表面和下表面；
多芯片封装体，其通过设置于所述上表面上，其中，所述多芯片封装体包括板状的多个单芯片封装体，所述单芯片封装体的每一个均包括一顶面、一底面和四个侧面，所述四个侧面均具有引出端子且均垂直于所述封装基板；
塑封树脂，形成于所述上表面上，且包裹所述多芯片封装体；
多个通孔，形成于所述塑封树脂内，且电连接所述引出端子；
多个焊盘，形成于所述塑封树脂的侧面上，且与所述多个通孔分别电连接；
再布线层，形成于所述塑封树脂的侧面上，且实现多个焊盘之间、多个焊盘与所述封装衬底之间的电互连。
其中，还包括粘合层，所述粘合层将所述多芯片封装体粘合于所述封装基板的上表面，且所述再布线层的至少一部分从所述粘合层上延伸经过。
其中，所述再布线层通过3D打印技术制造得到，实现了横向和纵向电连接的一步形成。
其中，所述单芯片封装体的每一个均包括：
芯片；
塑封层，包覆所述芯片的侧表面的；
钝化层，覆盖所述芯片和所述塑封层的上表面；
所述引出端子，嵌入于所述塑封层内，且从所述单芯片封装体的四个侧面露出；
导电层，其形成于所述钝化层上，且电连接所述芯片和所述引出端子；
聚合物层，其覆盖所述导电层，且所述聚合物层内无任何开口或通孔结构；
其中，所述多芯片封装体由多个单芯片封装体利用各自的聚合物层直接粘合得到，无需其他粘合层。
本发明的优点如下：本发明通过聚合物层实现至少两个单芯片封装体的粘合，减小叠置体的厚度。且利用由单芯片封装体形成的多芯片封装体进行垂直型多芯片封装和三维立体封装，实现了电引出的灵活多变，且能够增大焊盘所能占据面积，防止焊盘间距的过分窄导致的短路问题。
附图说明
图1为第一实施例的单芯片封装体的剖面图；
图2为第一实施例的单芯片封装体的俯视图；其中，图1为图2的A1A2线剖面；
图3为第一实施例的多芯片集成封装结构的示意图；
图4为第二实施例的单芯片封装体的剖面图；
图5为第二实施例的单芯片封装体的俯视图；其中，图4为图5的B1B2线剖面；
图6为第二实施例的多芯片集成封装结构的示意图；
图7为第三实施例的单芯片封装体的剖面图；
图8为第三实施例的单芯片封装体的俯视图；图7为图8的C1C2线剖面；
图9为第三实施例的多芯片集成封装结构的示意图；
图10为第四实施例的单芯片封装体的剖面图；
图11为第四实施例的单芯片封装体的俯视图；图10为图11的D1D2线剖面；
图12为第四实施例的多芯片集成封装结构的示意图；
图13为第四实施例的多芯片集成封装结构的三维图；。
具体实施方式
本发明的目的在于提供一种侧面具有引出端子，能够使得堆叠体的厚度较小且集成度高的多芯片集成封装结构，其具有多种灵活的电连接方式。
第一实施例
参加图1-2，本发明第一实施例的单芯片封装体包括芯片2，所述芯片2可以是任何有源芯片，例如MOSFET、BJT、IGBT、二极管、三极管等。所述芯片2的上表面具有焊盘7，该焊盘7可以是铜或铝等金属材料，以引出端子。
至少密封所述芯片2的侧面的塑封层1，所述塑封层1密封所述芯片2一周，所述塑封层1包括环氧树脂等。在所述塑封层1内设置有导电盲孔5(侧面引出端子)，且所述导电盲孔5的侧面的一部分从所述塑封层1的侧面露出。该些导电盲孔5用于后续的侧面引出。在本实施例中该导电盲孔5仅仅设置于板状的(参见图2)单芯片封装体的相对的两边上，其余两个对边没有设置导电盲孔5。
在所述塑封层1和芯片2的上表面上覆盖有绝缘层3(或钝化层)，该绝缘层3的材料选择为氧化硅或氮化硅，可以采用沉积的方法形成，并采用光刻技术进行刻蚀出开口，所述开口露出所述焊盘7和所述导电盲孔5。在所述绝缘层3上形成导电层4，所述导电层4填充所述开口，使得所述焊盘7与所述导电盲孔5电互连。所述导电盲孔5的顶面与所述绝缘层3的上表面齐平。
还包括覆盖于所述导电层4上的聚合物层6，所述聚合物层6完全密封所述导电层4和绝缘层3的上表面，使得在聚合物层6的上表面未设有任何外部端子或者开口，由此设置，可以实现在叠置封装时，两个芯片结构可以通过聚合物层6进行粘合。所述聚合物层6可选为热塑性树脂材料、水溶性塑料等。
本发明的单芯片封装体既实现了扇出型封装结构，也同时实现了侧面引出和能够使得堆叠封装较薄的侧面引出结构。利用上述的单芯片封装体可以进行堆叠形成如图3的半导体堆叠结构，其为垂直型的封装结构，其包括第一封装基板8和第二封装基板9；所述第一封装基板8和第二封装基板9可以是PCB板、系统板、中介板等。
还包括设置于所述第一封装基板8和第二封装基板9之间的多芯片封装体，所述多芯片封装体包括板状的多个单芯片封装体和第一再布线层10、第二再布线层11，所述多芯片封装体由多个单芯片封装体利用各自的聚合物层6(参见图1)直接粘合得到，无需其他粘合层。所述单芯片封装体的每一个均包括一顶面、一底面和四个侧面，其为图1和2的结构，所述四个侧面中的第一侧面具有第一引出端子(即导电盲孔5)，所述第一引出端子与所述第一再布线层10直接物理以及电连接，所述单芯片封装体的每一个均垂直于所述第一再布线层10和所述第一封装基板8。所述多芯片封装体通过其内部的第一再布线层10电连接至所述第一封装基板8，例如通过第一焊球12；所述四个侧面中的第二侧面也具有第二引出端子(可以参见图1和2)，所述第二侧面与所述第一侧面相对设置，且在所述第二侧面具有与所述第二引出端子直接物理以及电连接的所述第二再布线层11，所述第二再布线层11电连接至第二封装基板9，例如通过第二焊球13。
此外，还包括塑封树脂12，形成于所述第一封装基板8和第二封装基板9之间，且包裹所述多芯片封装体、所述第一焊球12和第二焊球13。
第二实施例
参加图4-5，在本实施例中该导电盲孔5仅仅设置于板状的(参见图4和5)单芯片封装体的相邻的两边上，其余两个相邻边没有设置导电盲孔5。其形成的垂直型多芯片集成封装结构参见图6，所述多芯片封装体包括第一再布线层(未示出)和板状的多个单芯片封装体，所述单芯片封装体的每一个均包括一顶面、一底面和四个侧面(参见图5)，所述四个侧面中的第一侧面具有第一引出端子，所述第一引出端子与所述第一再布线层直接物理以及电连接，所述单芯片封装体的每一个均垂直于所述再布线层和第一封装基板17。此外，在本实施例中，也可以省略第一再布线层，而采用第一引出端子直接通过焊球18与第一封装基板17电互连(如图6所示的那样)。
并且，在于第一侧面相邻的第二侧面上也具有引出端子，即第二引出端子，该引出端子通过焊线16直接与第一封装基板17直接电互连。还包括塑封树脂15，其形成于所述第一封装基板17之上，包覆所述焊线16、多芯片封装体、焊球18。
第三实施例
参加图7-8，在本实施例中该导电盲孔5仅仅设置于板状的(参见图4和5)单芯片封装体的某一边上，其余三个边没有设置导电盲孔5。其形成的垂直型多芯片集成封装结构参见图9，所述多芯片封装体包括第一再布线层19和板状的多个单芯片封装体，所述单芯片封装体的每一个均包括一顶面、一底面和四个侧面(参见图8)，所述四个侧面中的第一侧面具有第一引出端子，所述第一引出端子与所述第一再布线层19直接物理以及电连接，例如通过第一焊球22，所述单芯片封装体的每一个均垂直于所述第一再布线层19和封装基板。
并且，在多芯片封装体的旁边还并列的集成有其他芯片20，该芯片20可以通过例如第二焊球21与封装基板电连接。还包括塑封树脂23，其形成于所述封装基板之上，包覆所述第一焊球22、多芯片封装体、其他芯片20、第二焊球21。
第四实施例
参见图10-11，本发明还提供了另一种单芯片封装体结构，其板状结构的四个侧面均具有引出端子(即导电盲孔)，即四个边上均具有引出端子(参见图11)。由此形成的多芯片集成封装结构参见图12-13，包括：封装基板37，具有相对的上表面和下表面以及在上表面上的焊盘36。
多芯片封装体，呈现立方体结构，其设置于所述上表面上，其中，所述多芯片封装体包括板状的多个单芯片封装体，所述单芯片封装体的每一个均包括一顶面、一底面和四个侧面，所述四个侧面均具有引出端子且均垂直于所述封装基板37。所述单芯片封装体均包括聚合物层(可以参见第一实施例)所述聚合物层为热塑性树脂材料、水溶性塑料等，所述多芯片封装体由多个单芯片封装体利用各自的聚合物层直接粘合得到，无需其他粘合层。
塑封树脂30，形成于所述上表面上，且包裹所述多芯片封装体。多个通孔31，形成于所述塑封树脂30内，且电连接所述引出端子。多个焊盘32，形成于所述塑封树脂30的侧面上，且与所述多个通孔31分别电连接；再布线层33，形成于所述塑封树脂30的侧面上，且实现多个焊盘32之间、多个焊盘与所述封装衬底37之间的电互连。
粘合层34，所述粘合层34将所述多芯片封装体粘合于所述封装基板3的上表面，且所述再布线层33的至少一部分从所述粘合层34上延伸经过，且具有一弯曲部分35。所述再布线层通过3D打印技术制造得到，实现了横向和纵向电连接的一步形成，并且同时形成高弯曲部分35。
该实施例可以实现灵活的多面电引出，且增大了封装体的焊盘所能占据的位置面积，可以实现更多的焊盘数量。
应当说明的是，本发明第一至第四实施例的多芯片封装体均是由多个单芯片封装体通过其聚合物层进行无缝粘合所形成的，只是具体的单芯片封装体的侧面引出端子的位置和数量不同，这在各个实施例也应当已说明清楚。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (10)

1.一种垂直型多芯片集成封装结构，包括：
第一封装基板，具有相对的上表面和下表面；
多芯片封装体，其通过设置于所述上表面上，且所述多芯片封装体通过其内部的第一再布线层电连接至所述第一封装基板；
塑封树脂，形成于所述上表面上，且包裹所述多芯片封装体；
其特征在于，所述多芯片封装体还包括板状的多个单芯片封装体，所述单芯片封装体的每一个均包括一顶面、一底面和四个侧面，所述四个侧面中的第一侧面具有第一引出端子，所述第一引出端子与所述第一再布线层直接物理以及电连接，所述单芯片封装体的每一个均垂直于所述第一再布线层和所述第一封装基板。
2.根据权利要求1所述的垂直型多芯片集成封装结构的制造方法，其特征在于：所述单芯片封装体的每一个均包括：
芯片；
塑封层，包覆所述芯片的侧表面的；
钝化层，覆盖所述芯片和所述塑封层的上表面；
所述第一引出端子，嵌入于所述塑封层内，且从所述单芯片封装体的四个侧面的至少一个侧面露出；
导电层，其形成于所述钝化层上，且电连接所述芯片和所述第一引出端子；
聚合物层，其覆盖所述导电层，且所述聚合物层内无任何开口或通孔结构。
3.根据权利要求2所述的垂直型多芯片集成封装结构，其特征在于：所述聚合物层为热塑性树脂材料、水溶性塑料等，所述多芯片封装体由多个单芯片封装体利用各自的聚合物层直接粘合得到，无需其他粘合层。
4.根据权利要求3所述的垂直型多芯片集成封装结构，其特征在于：所述四个侧面中的第二侧面也具有第二引出端子。
5.根据权利要求4所述的垂直型多芯片集成封装结构，其特征在于：所述第二侧面与所述第一侧面相对设置，且在所述第二侧面具有与所述第二引出端子直接物理以及电连接的第二再布线层，所述第二再布线层电连接至第二封装基板。
6.根据权利要求4所述的垂直型多芯片集成封装结构，其特征在于：所述第二侧面与所述第一侧面相邻设置，且所述第二引出端子通过焊线电连接至所述第一封装基板。
7.一种多芯片集成封装结构，包括：
封装基板，具有相对的上表面和下表面；
多芯片封装体，其设置于所述上表面上，其中，所述多芯片封装体包括板状的多个单芯片封装体，所述单芯片封装体的每一个均包括一顶面、一底面和四个侧面，所述四个侧面均具有引出端子且均垂直于所述封装基板；
塑封树脂，形成于所述上表面上，且包裹所述多芯片封装体；
多个通孔，形成于所述塑封树脂内，且电连接所述引出端子；
多个焊盘，形成于所述塑封树脂的侧面上，且与所述多个通孔分别电连接；
再布线层，形成于所述塑封树脂的侧面上，且实现多个焊盘之间、多个焊盘与所述封装衬底之间的电互连。
8.根据权利要求7所述的多芯片集成封装结构，其特征在于：还包括粘合层，所述粘合层将所述多芯片封装体粘合于所述封装基板的上表面，且所述再布线层的至少一部分从所述粘合层上延伸经过。
9.根据权利要求7所述的多芯片集成封装结构，其特征在于：所述再布线层通过3D打印技术制造得到，实现了横向和纵向电连接的一步形成。
10.根据权利要求7所述的垂直型多芯片集成封装结构的制造方法，其特征在于：所述单芯片封装体的每一个均包括：
芯片；
塑封层，包覆所述芯片的侧表面的；
钝化层，覆盖所述芯片和所述塑封层的上表面；
所述引出端子，嵌入于所述塑封层内，且从所述单芯片封装体的四个侧面露出；
导电层，其形成于所述钝化层上，且电连接所述芯片和所述引出端子；
聚合物层，其覆盖所述导电层，且所述聚合物层内无任何开口或通孔结构；
其中，所述多芯片封装体由多个单芯片封装体利用各自的聚合物层直接粘合得到，无需其他粘合层。
CN201911294226.6A 2019-12-16 2019-12-16 一种多芯片集成封装结构 Pending CN111106078A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911294226.6A CN111106078A (zh) 2019-12-16 2019-12-16 一种多芯片集成封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911294226.6A CN111106078A (zh) 2019-12-16 2019-12-16 一种多芯片集成封装结构

Publications (1)

Publication Number Publication Date
CN111106078A true CN111106078A (zh) 2020-05-05

Family

ID=70423017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911294226.6A Pending CN111106078A (zh) 2019-12-16 2019-12-16 一种多芯片集成封装结构

Country Status (1)

Country Link
CN (1) CN111106078A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863793A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种半导体封装器件和芯片互连方法
CN111863715A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种芯片互连方法
CN111863718A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种芯片互连方法
CN111863796A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种半导体封装器件
CN112838013A (zh) * 2021-01-05 2021-05-25 山东傲天环保科技有限公司 一种芯片结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101373759A (zh) * 2007-08-24 2009-02-25 力成科技股份有限公司 半导体封装的堆叠组合及其使用的可堆叠式半导体封装件
US20120068336A1 (en) * 2010-09-17 2012-03-22 Irvine Sensors Corporation Method for Fabricating a Neo-Layer Using Stud Bumped Bare Die
CN103413785A (zh) * 2013-08-02 2013-11-27 南通富士通微电子股份有限公司 芯片切割方法及芯片封装方法
US20170077016A1 (en) * 2015-07-17 2017-03-16 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
CN107994011A (zh) * 2016-10-26 2018-05-04 晟碟信息科技（上海）有限公司 半导体封装体和制造半导体封装体的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101373759A (zh) * 2007-08-24 2009-02-25 力成科技股份有限公司 半导体封装的堆叠组合及其使用的可堆叠式半导体封装件
US20120068336A1 (en) * 2010-09-17 2012-03-22 Irvine Sensors Corporation Method for Fabricating a Neo-Layer Using Stud Bumped Bare Die
CN103413785A (zh) * 2013-08-02 2013-11-27 南通富士通微电子股份有限公司 芯片切割方法及芯片封装方法
US20170077016A1 (en) * 2015-07-17 2017-03-16 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
CN107994011A (zh) * 2016-10-26 2018-05-04 晟碟信息科技（上海）有限公司 半导体封装体和制造半导体封装体的方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863793A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种半导体封装器件和芯片互连方法
CN111863715A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种芯片互连方法
CN111863718A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种芯片互连方法
CN111863796A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种半导体封装器件
CN111863793B (zh) * 2020-07-28 2022-07-12 南通通富微电子有限公司 一种半导体封装器件和芯片互连方法
CN112838013A (zh) * 2021-01-05 2021-05-25 山东傲天环保科技有限公司 一种芯片结构及其制造方法

Similar Documents

Publication Publication Date Title
CN111106078A (zh) 一种多芯片集成封装结构
US6492726B1 (en) Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
US8357999B2 (en) Assembly having stacked die mounted on substrate
US7327020B2 (en) Multi-chip package including at least one semiconductor device enclosed therein
US5705851A (en) Thermal ball lead integrated package
US6534859B1 (en) Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package
US7888785B2 (en) Semiconductor package embedded in substrate, system including the same and associated methods
CN110943041A (zh) 一种侧面引出的半导体结构及其制造方法、堆叠结构
CN104051365A (zh) 芯片布置以及用于制造芯片布置的方法
US8847412B2 (en) Microelectronic assembly with thermally and electrically conductive underfill
KR101227078B1 (ko) 반도체 패키지 및 그 형성방법
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
US6057594A (en) High power dissipating tape ball grid array package
CN105390477B (zh) 一种多芯片3d二次封装半导体器件及其封装方法
CN114141727A (zh) 一种多芯片三维集成扇出型封装结构及其制作方法
KR100239703B1 (ko) 3차원 반도체 패키지 및 그 제조방법
CN217955850U (zh) 一种硅基三维集成扇出型封装结构
CN110634830B (zh) 一种多芯片集成的封装方法和结构
TWI823618B (zh) 電子封裝件
KR100632476B1 (ko) 멀티칩 패키지 및 이에 사용되는 반도체칩
US20230046098A1 (en) Semiconductor package including stiffener
KR100851108B1 (ko) 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법
CN115084045A (zh) 一种集成扇出封装结构及其形成方法
KR100480908B1 (ko) 적층 칩 패키지의 제조 방법
CN115472583A (zh) 一种硅基三维集成扇出型封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200505