CN112838013A - 一种芯片结构及其制造方法 - Google Patents

一种芯片结构及其制造方法 Download PDF

Info

Publication number
CN112838013A
CN112838013A CN202110007479.1A CN202110007479A CN112838013A CN 112838013 A CN112838013 A CN 112838013A CN 202110007479 A CN202110007479 A CN 202110007479A CN 112838013 A CN112838013 A CN 112838013A
Authority
CN
China
Prior art keywords
layer
conductor
substrate
openings
chip structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110007479.1A
Other languages
English (en)
Other versions
CN112838013B (zh
Inventor
孙德瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Ruixin Semiconductor Technology Co ltd
Original Assignee
Shandong Aotian Environmental Protection Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Aotian Environmental Protection Technology Co ltd filed Critical Shandong Aotian Environmental Protection Technology Co ltd
Priority to CN202110007479.1A priority Critical patent/CN112838013B/zh
Publication of CN112838013A publication Critical patent/CN112838013A/zh
Application granted granted Critical
Publication of CN112838013B publication Critical patent/CN112838013B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种芯片结构及其制造方法。本发明的芯片结构利用在其侧面上形成外露的牺牲电极来保护其用于外电连接的电极焊盘，其使得电极焊盘的材料的氧化还原电位高于牺牲电极的材料的氧化还原电位，能够在水氧的环境下先消耗牺牲电极材料，保护电极焊盘材料。并且，牺牲电极通过种子层与电极焊盘一一弱电连接，以此保证牺牲电极和电极焊盘的初始电位相同，能够进一步保护电极焊盘。

Description

一种芯片结构及其制造方法
技术领域
本发明涉及芯片结构封装制造领域，具体涉及一种芯片结构及其制造方法。
背景技术
芯片结构往往是包括特定功能的半导体裸芯以及由后道工序形成的布线结构和焊盘结构，最终的芯片需要将焊盘暴露以便于电连接和集成封装。而芯片在运输、接合引线、封装等过程中，焊盘需要经历热、水汽等的侵蚀，其不利于焊盘的可靠性。
发明内容
基于解决上述问题，本发明提供了一种芯片结构的制造方法，其包括以下步骤：
(1)提供一晶圆，所述晶圆包括衬底以及在所述衬底中的多个芯片有源区和在所述多个芯片有源区上的多个焊盘；
(2)在所述衬底上形成一绝缘层，所述绝缘层中具有露出所述多个焊盘的多个第一开口；
(3)形成贯穿所述绝缘层并延伸至所述衬底中的多个通孔，所述多个通孔位于所述多个芯片有源区之间；
(4)形成图案化的种子层，所述种子层从所述多个第一开口延伸至所述多个通孔的底部；
(5)在所述多个通孔中填充第一导体形成多个牺牲电极，其中所述牺牲电极位于所述种子层上；
(6)在所述种子层上形成布线层，所述布线层通过所述多个第一开口电连接至所述多个焊盘，所述多个电极焊盘通过种子层和布线层与所述多个牺牲电极一一对应电连接；
(7)在所述布线层上覆盖钝化层，所述钝化层同时覆盖所述多个牺牲电极，并在所述钝化层中形成多个第二开口，所述多个第二开口露出所述布线层；
(8)在所述多个第二开口中填充第二导体形成多个电极焊盘；其中，所述第二导体的氧化还原电位高于所述第一导体。
根据本发明的实施例，还包括步骤(9)：沿着所述多个牺牲电极的中间位置进行切割形成仅具有一个芯片有源区的芯片结构。
根据本发明的实施例，其中，在步骤(8)中，还包括在所述第二开口中形成凸块下金属层，所述多个电极焊盘形成于所述凸块下金属层上。
根据本发明的实施例，形成多个通孔具体包括：采用各项异性刻蚀法对所述绝缘层和所述衬底依次进行蚀刻，使得所述绝缘层在所述多个通孔位置具有第一倾角的第二侧壁，所述衬底在所述多个通孔位置具有第二倾斜角的第二侧壁；其中，所述第一倾角小于所述第二倾角，所述第一导体完全覆盖所述第一侧壁和第二侧壁。
根据本发明的实施例，其中，所述第一导体可以是Zn、Ti或Al，所述第二导体可以是Cu、W或Pb。
本发明还提供了一种芯片结构，其由上述的芯片结构的制造方法形成，具体包括：
衬底，所述衬底包括一芯片有源区以及在所述芯片有源区上的多个焊盘；
绝缘层，形成于所述衬底上且包括露出所述多个焊盘的多个第一开口；
多个通孔，贯穿所述绝缘层并延伸至所述衬底中，且所述多个通孔与所述多个焊盘的数量和位置一一对应；
图案化的种子层，所述种子层从所述多个第一开口延伸至所述多个通孔的底部；
多个牺牲电极，通过在所述多个通孔中填充第一导体形成，所述牺牲电极的顶面与所述绝缘层齐平且所述牺牲电极位于所述种子层上；
布线层，形成于所述种子层上且通过所述多个第一开口电连接至所述多个焊盘；
钝化层，覆盖所述布线层和所述多个牺牲电极，且所述钝化层中具有多个第二开口，所述多个第二开口露出所述布线层；
多个电极焊盘，通过在所述第二开口中填充第二导体形成，所述多个电极焊盘通过种子层和布线层与所述多个牺牲电极一一对应电连接；
其中，所述第二导体的氧化还原电位高于所述第一导体。
根据本发明的实施例，所述牺牲电极的侧面与所述衬底的侧面齐平，且所述牺牲电极在其侧面处露出。
根据本发明的实施例，还包括在所述第二开口中的凸块下金属层，所述多个电极焊盘形成于所述凸块下金属层上。
根据本发明的实施例，所述绝缘层在所述多个通孔位置具有第一倾角的第二侧壁，所述衬底在所述多个通孔位置具有第二倾斜角的第二侧壁；其中，所述第一倾角小于所述第二倾角，所述第一导体完全覆盖所述第一侧壁和第二侧壁。
根据本发明的实施例，其中，所述第一导体可以是Zn、Ti或Al，所述第二导体可以是Cu、W或Pb。
本发明的优点如下：
本发明的芯片结构利用在其侧面上形成外露的牺牲电极来保护其用于外电连接的电极焊盘，其使得电极焊盘的材料的氧化还原电位高于牺牲电极的材料的氧化还原电位，能够在水氧的环境下先消耗牺牲电极材料，保护电极焊盘材料。并且，牺牲电极通过种子层与电极焊盘一一弱电连接，以此保证牺牲电极和电极焊盘的初始电位相同，能够进一步保护电极焊盘。
附图说明
图1为本发明的芯片结构的剖面图；
图2-7为本发明的芯片结构的制造方法示意图。
具体实施方式
本技术将通过参考实施例中的附图进行描述，本技术涉及一种芯片结构，该芯片结构至少包括牺牲电极和电极焊盘，且两者通过种子层弱电连接，两者具有特定的氧化还原电位。
可以理解的是，本技术可以以许多不同的形式实现，并且不应被解释为限于在此阐述的实施例。当然，提供这些实施例，为的是使本公开彻底且全面，并且将该技术充分地传达给本领域技术人员。的确，该技术旨在涵盖这些实施例的替代、修改和等同物，其包含在由所附权利要求所限定的技术的范围和精神内。此外，在本技术的以下具体描述中，大量特定的细节被提出，以便提供对本技术彻底的理解。但是，对本领域技术人员显而易见的是，本技术在没有这些特定的细节时是可以实现的。
本文所用的术语“顶部的”和“底部的”，上部的”和“下部的”以及“垂直的”和“水平的”和它们的各种形式，只作示例和说明的目的，并不意味着限定本技术的描述，因为提及的项目可以在位置和方向上交换。并且，这里所用的术语“大体上”和/或“大约”的意思是，指定的尺寸或参数在给定应用的可接受制造公差内是可以变化的。
首先参考图1，本发明实施的芯片结构包括衬底10，该衬底10由晶圆单切下来，该衬底10可以是硅、氮化镓、碳化硅、砷化镓等半导体材料。衬底10中具有一芯片有源区11，该芯片有源区11可以是集成电路结构，例如可以是非易失性NAND闪存半导体裸芯，然而可以预期其它类型的集成电路。该芯片有源区11的厚度小于所述衬底10的厚度，且芯片有源区11的横向宽度小于衬底10的宽度，以使得在有源区11的周围还具有外围无源区域。芯片有源区11具有电连接出去的多个焊盘12，该焊盘12可以是前道工序所形成的。
在所述衬底10上覆盖有绝缘层13，该绝缘层13可以是氮化硅或氧化硅等无机材料，当然根据需要，也可以是有机材料，例如聚酰亚胺、聚苯乙烯等。该绝缘层13中可以具有多个第一开口14，该多个开口14分别对应于芯片的多个焊盘12。
在芯片衬底10的侧面位置还具有多个通孔15，多个通孔15为盲孔结构，其均位于多个芯片有源区11之间，且该多个通孔15贯穿所述绝缘层13并延伸至所述衬底10中。所述多个通孔17与所述多个第二开口18的数量和位置一一对应，该多个通孔17的侧部外露且与衬底10的侧壁齐平，且其底部未贯穿所述衬底10。
在第一开口14、绝缘层13和多个通孔17中均具有图案化的种子层16，所述种子层16是为了后续形成布线层18而特别设置的。该种子层的厚度很小，例如可以是10微米左右，其材质可以和布线层18的材质相同，例如可以是铜或铝。该种子层16可以在进行正面沉积的基础上进行图案化形成，其分别电连接所述多个焊盘12。
在多个通孔17中的种子层16上具有填充有第一导体的多个牺牲电极17，该牺牲电极17可以是通过在种子层16上电镀形成。该牺牲电极17为金属材料，其顶面与绝缘层13齐平。
在所述种子层16上具有图案化的布线层18，该布线层18的一部分嵌入至多个第一开口14中，以使得所述布线层18电连接至所述多个焊盘12。所述布线层18可以形成为扇出型结构，且该布线层15可以是铜、铝等材料，并可以延伸至所述多个牺牲电极17上。
在所述绝缘层13上具有覆盖布线层18的钝化层19，该钝化层19可以是聚合物材料。钝化层19中具有多个第二开口，所述第二开口作为最后外引出的窗口，其底部露出图案化的布线层18。
在多个第二开口中沉积凸块下金属层20，该凸块下金属层20可以是氮化钛、钛等，所述凸块下金属层20上具最终的电极焊盘21。所述电极焊盘21由第二导体形成，所述第二导体的氧化还原电位高于所述第一导体。其中，所述第一导体可以是Zn、Ti或Al，所述第二导体可以是Cu、W或Pb。以此，利用在其侧面上形成外露的牺牲电极17来保护其用于外电连接的电极焊盘21，其使得电极焊盘21的材料的氧化还原电位高于牺牲电极17的材料的氧化还原电位，能够在水氧的环境下先消耗牺牲电极材料，保护电极焊盘材料。
特别的，所述多个通孔15通过各向异性刻蚀法形成，所述绝缘层13在所述多个通孔15位置具有第一倾角的第二侧壁，所述衬底10在所述多个通孔15位置具有第二倾斜角的第二侧壁；其中，所述第一倾角小于所述第二倾角，所述第一导体完全覆盖所述第一侧壁和第二侧壁。该种设置可以保证种子层16在第一侧壁和第二侧壁上的物理连续和电连接，并且能够保证形成的牺牲电极17可以保护绝缘层13的侧壁，防止塌陷和水汽侵袭至芯片内部。特别的，牺牲电极17覆盖所述第一侧壁和第二侧壁以保证粘附力和防止水汽。
下面将结合图2-7来介绍上述芯片结构的制造方法。
首先参见图2，提供一晶圆，该晶圆可以从晶锭中切割，可以包括晶圆衬底10以及在衬底10中的多个芯片结构有源区11，并且在有源面和与有源面相对的背面都进行抛光，以提供光滑的表面。有源面可以经历不同处理步骤，用以在有源面上形成相应的有源区11的集成电路。这些各种处理步骤可以包含金属化步骤，该步骤沉积金属接触，用于给集成电路传递信号和从集成电路传递信号。电接触可以包含暴露在有源区上的多个焊盘12。多个焊盘12的数目被简化示出，并且每个裸芯可以包含比示出的更多的焊盘12。
在实施例中，每个焊盘12可以是矩形、圆形或者其他形状，长度和宽度可以相等或不等。在实施例中，焊盘12可以由铜、铝或其合金形成，但是在其它实施例中，焊盘12可以由其他材料形成。在实施例中，集成电路可以作为非易失性NAND闪存半导体裸芯，然而可以预期其它类型的集成电路。
接着，参见图3，在所述衬底10上形成一绝缘层13，该绝缘层13可以通过CVD、PVD、溅射等方法形成。所述绝缘层13经过湿法或干法刻蚀进行图案化，形成露出所述多个焊盘12的多个第一开口14。
接下来，参见图4，形成贯穿所述绝缘层13并延伸至所述衬底10中的多个通孔15，所述多个通孔15位于所述多个芯片有源区11之间。所述多个通孔15通过湿法蚀刻工艺形成，其通过选择性各项异性蚀刻方式形成独立的多个通孔15。
参见图5，在所述绝缘层13上沉积种子层16，然后进行光刻得到图案化的种子层16。所述种子层16从所述第一开口14中沿着至所述多个通孔15的底部，该种子层15同时覆盖所述多个通孔15的侧壁上。
继而参见图6，在所述多个通孔15中的种子层16上电镀第一导体，以形成多个牺牲电极17，该牺牲电极17的顶面与所述绝缘层13齐平，且其为活性较好的金属材料。
所述多个通孔15通过各向异性刻蚀法形成，所述绝缘层13在所述多个通孔15位置具有第一倾角的第二侧壁，所述衬底10在所述多个通孔15位置具有第二倾斜角的第二侧壁；其中，所述第一倾角小于所述第二倾角，所述第一导体完全覆盖所述第一侧壁和第二侧壁。该种设置可以保证种子层16在第一侧壁和第二侧壁上的物理连续和电连接，并且能够保证形成的牺牲电极17可以保护绝缘层13的侧壁，防止塌陷和水汽侵袭至芯片内部。特别的，牺牲电极17覆盖所述第一侧壁和第二侧壁以保证粘附力和防止水汽。
最后参见图7，在所述绝缘层13上形成布线层18，所述布线层18通过所述种子层16进行整面电镀金属层，然后经图案化形成。该布线层18延伸通过所述多个第一开口14电连接至所述多个焊盘12。该布线层18形成为扇出型结构，且其可以延伸至所述牺牲电极17之上。
然后，在所述布线层18上覆盖钝化层19，该钝化层19可以是聚合物材料，其可以通过涂覆或者层压的方法形成。该钝化层19同时覆盖所述多个牺牲电极17，该种设置可以防止牺牲电极的脱落，同时能够防止牺牲电极的侧面密封性不好的问题。
在所述钝化层19中形成多个第二开口，所述多个第二开口露出所述布线层18。在该钝化层19的多个第二开口中沉积凸块下金属层20，并在所述多个第二开口中填充第二导体形成多个电极焊盘21；其中，所述第二导体的氧化还原电位高于所述第一导体。
进一步的，还包括沿着所述多个牺牲电极17的中间位置进行切割形成仅具有一个芯片有源区11的芯片结构，最终得到如图1的芯片结构。
本发明的芯片结构利用在其侧面上形成外露的牺牲电极来保护其用于外电连接的电极焊盘，其使得电极焊盘的材料的氧化还原电位高于牺牲电极的材料的氧化还原电位，能够在水氧的环境下先消耗牺牲电极材料，保护电极焊盘材料。并且，牺牲电极通过种子层与电极焊盘一一弱电连接，以此保证牺牲电极和电极焊盘的初始电位相同，能够进一步保护电极焊盘。
为了说明和描述的目的，本技术的前面的详细描述已经呈现。其并不旨在将本技术详尽或限制于所公开的精确形式。根据上述教导的许多修改和变化是可以的。选择所描述的实施例是为了最好地解释本技术的原理及其实际应用，从而确保其他本领域的技术人员最好地利用各种实施例中的技术和适用于预期的特定用途的各种修改。本技术的范围由所附的权利要求限定。
本发明中使用的表述“示例性实施例”、“示例”等不是指同一实施例，而是被提供来着重描述不同的特定特征。然而，上述示例和示例性实施例不排除他们与其他示例的特征相组合来实现。例如，即使在另一示例中未提供特定示例的描述的情况下，除非另有陈述或与其他示例中的描述相反，否则该描述可被理解为与另一示例相关的解释。
本发明中使用的术语仅用于示出示例，而无意限制本发明。除非上下文中另外清楚地指明，否则单数表述包括复数表述。
虽然以上示出并描述了示例实施例，但对本领域技术人员将明显的是，在不脱离由权利要求限定的本发明的范围的情况下，可做出变型和改变。

Claims (10)

1.一种芯片结构的制造方法，其包括以下步骤：
(1)提供一晶圆，所述晶圆包括衬底以及在所述衬底中的多个芯片有源区和在所述多个芯片有源区上的多个焊盘；
(2)在所述衬底上形成一绝缘层，所述绝缘层中具有露出所述多个焊盘的多个第一开口；
(3)形成贯穿所述绝缘层并延伸至所述衬底中的多个通孔，所述多个通孔位于所述多个芯片有源区之间；
(4)形成图案化的种子层，所述种子层从所述多个第一开口延伸至所述多个通孔的底部；
(5)在所述多个通孔中填充第一导体形成多个牺牲电极，其中所述牺牲电极位于所述种子层上；
(6)在所述种子层上形成布线层，所述布线层通过所述多个第一开口电连接至所述多个焊盘，所述多个电极焊盘通过种子层和布线层与所述多个牺牲电极一一对应电连接；
(7)在所述布线层上覆盖钝化层，所述钝化层同时覆盖所述多个牺牲电极，并在所述钝化层中形成多个第二开口，所述多个第二开口露出所述布线层；
(8)在所述多个第二开口中填充第二导体形成多个电极焊盘；其中，所述第二导体的氧化还原电位高于所述第一导体。
2.根据权利要求1所述的芯片结构的制造方法，其特征在于：还包括步骤(9)：沿着所述多个牺牲电极的中间位置进行切割形成仅具有一个芯片有源区的芯片结构。
3.根据权利要求1所述的芯片结构的制造方法，其特征在于：其中，在步骤(8)中，还包括在所述第二开口中形成凸块下金属层，所述多个电极焊盘形成于所述凸块下金属层上。
4.根据权利要求1所述的芯片结构的制造方法，其特征在于：形成多个通孔具体包括：采用各项异性刻蚀法对所述绝缘层和所述衬底依次进行蚀刻，使得所述绝缘层在所述多个通孔位置具有第一倾角的第二侧壁，所述衬底在所述多个通孔位置具有第二倾斜角的第二侧壁；其中，所述第一倾角小于所述第二倾角，所述第一导体完全覆盖所述第一侧壁和第二侧壁。
5.根据权利要求1所述的芯片结构的制造方法，其特征在于：其中，所述第一导体可以是Zn、Ti或Al，所述第二导体可以是Cu、W或Pb。
6.一种芯片结构，其由权利要求1所述的芯片结构的制造方法形成，具体包括：
衬底，所述衬底包括一芯片有源区以及在所述芯片有源区上的多个焊盘；
绝缘层，形成于所述衬底上且包括露出所述多个焊盘的多个第一开口；
多个通孔，贯穿所述绝缘层并延伸至所述衬底中，且所述多个通孔与所述多个焊盘的数量和位置一一对应；
图案化的种子层，所述种子层从所述多个第一开口延伸至所述多个通孔的底部；
多个牺牲电极，通过在所述多个通孔中填充第一导体形成，所述牺牲电极的顶面与所述绝缘层齐平且所述牺牲电极位于所述种子层上；
布线层，形成于所述种子层上且通过所述多个第一开口电连接至所述多个焊盘；
钝化层，覆盖所述布线层和所述多个牺牲电极，且所述钝化层中具有多个第二开口，所述多个第二开口露出所述布线层；
多个电极焊盘，通过在所述第二开口中填充第二导体形成，所述多个电极焊盘通过种子层和布线层与所述多个牺牲电极一一对应电连接；
其中，所述第二导体的氧化还原电位高于所述第一导体。
7.根据权利要求6所述的芯片结构，其特征在于：所述牺牲电极的侧面与所述衬底的侧面齐平，且所述牺牲电极在其侧面处露出。
8.根据权利要求6所述的芯片结构，其特征在于：还包括在所述第二开口中的凸块下金属层，所述多个电极焊盘形成于所述凸块下金属层上。
9.根据权利要求6所述的芯片结构，其特征在于：所述绝缘层在所述多个通孔位置具有第一倾角的第二侧壁，所述衬底在所述多个通孔位置具有第二倾斜角的第二侧壁；其中，所述第一倾角小于所述第二倾角，所述第一导体完全覆盖所述第一侧壁和第二侧壁。
10.根据权利要求6所述的芯片结构的制造方法，其特征在于：其中，所述第一导体可以是Zn、Ti或Al，所述第二导体可以是Cu、W或Pb。
CN202110007479.1A 2021-01-05 2021-01-05 一种芯片结构及其制造方法 Active CN112838013B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110007479.1A CN112838013B (zh) 2021-01-05 2021-01-05 一种芯片结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110007479.1A CN112838013B (zh) 2021-01-05 2021-01-05 一种芯片结构及其制造方法

Publications (2)

Publication Number Publication Date
CN112838013A true CN112838013A (zh) 2021-05-25
CN112838013B CN112838013B (zh) 2022-06-07

Family

ID=75927602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110007479.1A Active CN112838013B (zh) 2021-01-05 2021-01-05 一种芯片结构及其制造方法

Country Status (1)

Country Link
CN (1) CN112838013B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105206592A (zh) * 2015-09-01 2015-12-30 华进半导体封装先导技术研发中心有限公司 扇出型封装的结构和制作方法
CN111106078A (zh) * 2019-12-16 2020-05-05 山东砚鼎电子科技有限公司 一种多芯片集成封装结构
CN111524818A (zh) * 2020-04-24 2020-08-11 淄博职业学院 电子器件及其制造方法
CN111863796A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种半导体封装器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105206592A (zh) * 2015-09-01 2015-12-30 华进半导体封装先导技术研发中心有限公司 扇出型封装的结构和制作方法
CN111106078A (zh) * 2019-12-16 2020-05-05 山东砚鼎电子科技有限公司 一种多芯片集成封装结构
CN111524818A (zh) * 2020-04-24 2020-08-11 淄博职业学院 电子器件及其制造方法
CN111863796A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种半导体封装器件

Also Published As

Publication number Publication date
CN112838013B (zh) 2022-06-07

Similar Documents

Publication Publication Date Title
JP5321873B2 (ja) 接合パッドを具えた相互接続構造、および、接合パッド上にバンプ部位を作成する方法
US6518092B2 (en) Semiconductor device and method for manufacturing
US7169699B2 (en) Semiconductor device having a guard ring
US5196377A (en) Method of fabricating silicon-based carriers
US6399897B1 (en) Multi-layer wiring substrate
JP4775007B2 (ja) 半導体装置及びその製造方法
US20030006493A1 (en) Semiconductor device and manufacturing method thereof
US7880300B2 (en) Semiconductor chip comprising a metal coating structure and associated production method
US7919834B2 (en) Edge seal for thru-silicon-via technology
US8580687B2 (en) Semiconductor structure and method for making same
KR20090013417A (ko) 반도체 패키지, 이를 이용한 웨이퍼 스택 패키지 및 이의제조방법
JP2010045371A (ja) 導電性保護膜を有する貫通電極構造体及びその形成方法
TWI408775B (zh) 用於形成與積體電路之接觸墊之連接之方法
JP2004031965A (ja) 半導体素子のためのキャパシタおよびその製造方法
GB2364170A (en) Dual damascene bond pad structure for lowering stress and allowing circuitry under pads
US7186637B2 (en) Method of bonding semiconductor devices
CN104752384A (zh) 半导体封装结构及其制作方法
CN112838013B (zh) 一种芯片结构及其制造方法
EP1003209A1 (en) Process for manufacturing semiconductor device
CN112802759B (zh) 一种半导体芯片及其制造方法
US12057435B2 (en) Semiconductor package
US7026233B2 (en) Method for reducing defects in post passivation interconnect process
US20080014742A1 (en) Method of manufacturing a semiconductor device with through-chip vias
US8008134B2 (en) Large substrate structural vias
US7470993B2 (en) Semiconductor component with passivation layer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220518

Address after: 276800 No. 388, Shanghai Road, Rizhao Economic Development Zone, Shandong Province

Applicant after: Shandong Ruixin Semiconductor Technology Co.,Ltd.

Address before: 1506, Huiyuan Building, 38 Huaneng Road, Lixia District, Jinan City, Shandong Province

Applicant before: SHANDONG AOTIAN ENVIRONMENTAL PROTECTION TECHNOLOGY CO.,LTD.

GR01 Patent grant
GR01 Patent grant