TWI408775B - 用於形成與積體電路之接觸墊之連接之方法 - Google Patents

用於形成與積體電路之接觸墊之連接之方法 Download PDF

Info

Publication number
TWI408775B
TWI408775B TW095139912A TW95139912A TWI408775B TW I408775 B TWI408775 B TW I408775B TW 095139912 A TW095139912 A TW 095139912A TW 95139912 A TW95139912 A TW 95139912A TW I408775 B TWI408775 B TW I408775B
Authority
TW
Taiwan
Prior art keywords
layer
contact
opening
contact pads
photoresist layer
Prior art date
Application number
TW095139912A
Other languages
English (en)
Other versions
TW200729403A (en
Inventor
Robert J Wenzel
George R Leal
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of TW200729403A publication Critical patent/TW200729403A/zh
Application granted granted Critical
Publication of TWI408775B publication Critical patent/TWI408775B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Description

用於形成與積體電路之接觸墊之連接之方法
本發明相關於半導體，尤其相關於用於電連接的半導體互連科技。
一積體電路包含多個墊。該積體電路的一些應用涉及一介電層等薄膜在該積體電路上方的設置。當存在該薄膜時，該積體電路的多個墊在一覆蓋位準內的一位置需要一互連線，其連接到該等墊。此等墊常設置成儘可能地互相接近。此等互連線通稱為通道。由一介電層中的一孔形成一通道，該孔填滿或鍍上一電導體，以便作出由一稱為地的較低位準墊到一稱為通道捕捉墊的較高位準墊的接觸。因此，該地及該捕捉墊具有數個對準中心。數個製造設計規則要求該捕捉墊具有至少一預設尺寸，其大於該通道的開口。該較大尺寸要求該捕捉墊在所有方向中延伸到該通道的開口以外。該捕捉墊的尺寸因此相當程度地大於該介電層開口的尺寸。此外，在該等上捕捉墊之間需要一最小距離，其進一步增加該等捕捉墊之間的最小間距，及結果增加該等地之間的最小間距。
例如，在圖1中，顯示具有數個互連線的一習知積體電路10。一墊12設置成毗鄰另一墊14。在一形式中，墊12及墊14各可實施為一地。一介電層22覆蓋在墊12及墊14之上。作為跡線的一導電跡線或金屬互連線16及一金屬互連線18覆蓋在介電層22之上。金屬互連線16連接到一捕捉墊17，其尚藉由具有直徑d1的一孔或通道而連接到墊14。同樣地，互連線18藉由具有直徑d1的一孔或通道而連接到地12，該互連線由具有直徑d2的一通道捕捉墊19捕捉，直徑d2大體上大於直徑d1。
捕捉墊17藉由標示為L1的一要求最小長度與捕捉墊19分開。結果，捕捉墊17與捕捉墊19的中心之間的距離是L2。缺點在於，L2限制沿著積體電路10的側邊的總墊數。換言之，在先前技藝中，距離L2係一限制因子，其限制積體電路具有一較小地墊間距。
圖2以沿著圖1的線2－2看去的剖面圖說明捕捉墊19、晶粒墊12及相關聯通道。墊12位於積體電路10的一基板20內。應了解，除了實施在一塊狀或本體層之外，基板20亦可實施在積體電路10內的各種位準。一介電層22覆蓋在基板20之上，及具有寬度為d1的一開口以界定該通道。金屬互連線18覆蓋在介電層22之上，金屬互連線18與通道捕捉墊19相交及電連接到墊12。
圖3根據本發明說明具有互連線的一積體電路40。在所示形式中，設置複數個晶粒墊，如一晶粒墊42、一晶粒墊44、一晶粒墊46，及一晶粒墊48。應了解晶粒墊該詞係一形式的接觸墊。本文中所述該等結構可輕易地在晶粒以外的一表面上實施在一半導體或電子裝置中。例如，本文中所述結構可實施在覆蓋一晶粒的多層之上的一層上，或可實施在一印刷電路板上。數個晶粒墊42、44、46及48各定位成互為橫向且儘可能實體地靠近，以可靠地製造積體電路40。在一形式中，該等晶粒墊42、44、46及48具有一間距或分開距離，其為一百微米(μ)或更少。在所示形式中，該等晶粒墊42、44、46及48定位成毗鄰積體電路40的一邊緣。然而，應充分了解，可選擇積體電路40內的其他位置以設置晶粒墊42、44、46及48。一介電層50覆蓋在積體電路40及晶粒墊42、44、46及48的一部分之上。在所示形式中，該等晶粒墊42、44、46及48具有二邊緣，其與平行於該積體電路結構的一毗鄰周邊的二條線對齊。在所示形式中，該等晶粒墊42、44、46及48為大致矩形。應了解，可實施其他幾何形式以用於該等接觸墊，包括圓形、方形、八邊形或其他多邊形。
圖4以沿著線4－4看去的剖面圖說明晶粒墊46。晶粒墊46在積體電路40的一基板52內形成。介電層50覆蓋在晶粒墊46之上。介電層50可由數個絕緣材料中的任一者來形成，如氧化物、氮化物、三菱氣體及化學公司製造的雙－順丁烯醯胺－三秦衍生物(Bismaleimide－Triazine(BT))、Dow化學公司製造的雙苯環乙烯(Bisbenzocyclobutene(BCB))、Rohm and Haas公司的Intervia 8010，或聚合物基乾燥膜電介質。該選取材料可或不可為可光學界定的，及可藉由疊層或旋塗等各種技術來施加。
圖5說明積體電路40的進一步處理。在介電層50中形成一渠溝或開口54。開口54具有一長度，其沿著該積體電路的一周邊，及一寬度，其在該等晶粒墊42、44、46及48沿著對齊的二線內。例如可藉由光學界定或雷射燒蝕以形成渠溝或開口54。
圖6以大致沿著圖5的線6－6看去的剖面圖說明積體電路40。在所示形式中，開口54定位成僅覆蓋晶粒墊46的寬度的一部分。雖然開口54的該等壁繪示成斜的，應了解可形成開口54的該等壁大致垂直。
圖7說明積體電路40的進一步處理。形成開口54後，形成一種子層56(如此表示是因將自該層產生另一層)，其覆蓋在介電層50及該等晶粒墊42、44、46及48之上。種子層56或者可稱為一用於電鍍的匯流排層。在一實施例中，藉由沉積以下各物之一以形成種子層56：鈦、鎢、銅、鈦銅、鈦鎢銅，或其他適合作為一種子層的金屬或金屬組合。在另一形式中，可藉由無電鍍的銅以形成種子層56。
圖8以大致沿著圖7的線8－8看去的剖面圖說明積體電路40。在所示形式中，相對於介電層50的厚度，種子層56係一薄膜。種子層56係以毯覆性沉積形成，及因此形成在開口54中以及介電層50之上。
圖9說明積體電路40的進一步處理。形成一光阻膜58，其覆蓋在積體電路40之上及直接形成在種子層56上。在一實施例中，由一旋轉操作或噴塗技術來形成光阻膜58。在其他形式中，可形成一光阻疊層膜58。
圖10以大致沿著圖9的線10－10看去的剖面圖說明積體電路40。說明光阻膜58大體上填滿開口54。光阻膜58中的一小凹陷或凹區可直接出現在開口54之上。
圖11說明積體電路40的進一步處理，其中藉由光阻層58圖案化而形成複數個跡線開口60、62、64及66。光阻層58的圖案化產生大體上一致尺寸的數個跡線開口60、62、64及66，其分別曝露晶粒墊42、44、46及48。該圖案化形成數個跡線開口60、62、64及66，其各具有一跡線開口寬度68。為使該間距最小化，如二毗鄰跡線之間的空間所界定，在一形式中，用於各該等跡線開口60、62、64及66的一最小寬度發生在該等晶粒墊之上。雖然所示各該等跡線開口60、62、64及66具有大致相同尺寸，但應了解可以一預設圖案圖案化該光阻層58，以便該等開口60、62、64及66的尺寸各異。所示開口60、62、64及66以由開口54形成的渠溝內的一點作為右邊終點。然而，開口60、62、64及66可視需要而往右延伸到開口54以外。
圖12以沿著圖11的線12－12看去的剖面圖說明積體電路40。在所示形式中，開口64從圖的左邊延伸到開口54內的一點。在一替代形式中，開口64亦可往右延伸到開口54以外，以便在圖12的最右部分上可視需要在介電層50及種子層56上方出現一開口。然而，如圖12所示，右邊留下光阻層的一部分完整無損，其覆蓋在種子層56之上以繼續遮蔽種子層56。
圖13說明積體電路40的進一步處理，其中在各該等開口60、62、64及66中形成導電材料以形成數條導線，如金屬跡線70、72、74及76。該等金屬跡線70、72、74及76分別與晶粒墊42、44、46及48直接接觸，但仍藉由該等金屬跡線70、72、74與76之間的種子層56而一起電短路。在一形式中，該金屬係銅，但應充分了解亦可形成其他金屬及其他導電材料。在所示方法中，藉由使用種子層56的電鍍以形成該金屬，用以將該金屬鍍在該等開口60、62、64及66中。應了解可使用其他金屬化製程，如無電鍍技術。
圖14係沿著圖13的線14－14看去的剖面圖。金屬跡線74覆蓋在種子層56的一部分之上，及延伸入開口54以接觸晶粒墊46。應注意，金屬跡線74沿著該長度的厚度大體上一致。因種子層56及金屬跡線74兩者皆導電，因此形成到晶粒墊46的一電連接。請注意，如在圖13中，種子層56繼續與該等金屬跡線70、72、74及76電短路。圖14繪示金屬跡線74延伸到左邊，及可進一步圖案化以連接到同一位準的其他電路結構(未顯示)，或連接到積體電路40的其他位準(未顯示)。在另一形式中，金屬跡線74可延伸到開口54的右邊，以橫置在圖14右邊的介電層50上方。在此一替代形式中，移除右邊上的光阻層58以允許在種子層56上的金屬形成。
圖15說明積體電路40的進一步處理，其中已移除光阻層58及種子層56的剩餘部分。此移除步驟移除該等金屬跡線70、72、74與76之間的種子層56，隔離該等跡線，及形成其個別晶粒墊的個別跡線接點。在一形式中，使用一化學剝離方法以剝除光阻層58的一剩餘部分，及蝕刻掉種子層56的一剩餘部分。
圖16以大致沿著圖15的線16－16看去的剖面圖說明積體電路40。在所示形式中，開口54中繪示金屬跡線74與晶粒墊46一預設部分電接觸。在所示形式中，如今僅曝露晶粒墊46的一大致左邊部分，其中先前是光阻層58。在一替代形式中，曝露整個晶粒墊46以允許一導體延伸進出晶粒墊46的數個相對側。
圖17說明積體電路40的進一步處理，其中形成一介電層80，其覆蓋住及接觸所有金屬跡線70、72、74及76，數個晶粒墊42、44、46及48的曝露部分，及介電層50的一部分。介電層80尚用以阻隔該等金屬跡線70、72、74及76。應了解，在該處理方法的此點上可加入數個額外電路層(未顯示)以實施一期望電路功能。請注意，該等金屬跡線70、72、74與76的任二者之間的間距係從導電跡線的中心到一毗鄰導電跡線的中心的距離。因此，該等金屬跡線70、72、74與76的任二者之間的間距，等於二毗鄰導電跡線之間的分開距離加上一導電跡線的寬度，假定各該等導電跡線具有大致相同的寬度。在任何金屬跡線70、72、74與76之間所示結構中的間距大體上小於圖1的金屬互連線16與18之間的間距。
圖18以沿著圖17的線18－18看去的剖面圖說明積體電路結構40。在圖18中，介電層80覆蓋住及接觸金屬跡線74、晶粒墊46的曝露部分，及介電層50的一部分。可輕易看出介電層80可在開口54內稍為凹下。可使用傳統平面化技術以進一步平面化介電層80的曝露表面。
在一形式中，圖3至18所示結構的間距為圖1所示積體電路的間距的三分之一。此相當程度地省下晶粒空間，其能使電路結構實質地更小型化。藉由使用一渠溝樣式通道，其中在該通道的上半部並無墊，可完成二接觸墊之間的重大間距減少。
應已了解，已提供一半導體互連線及其製造方法。在橫越二或多個墊的一第一方向中形成一連續渠溝。在一第二方向中，形成一導電條或金屬跡線以用於各墊，其不斷延伸且從凸起超過該墊的一位準(即不在該墊的水平面)轉換到一較低位準以接觸該墊。此結構亦可視需要用於倒置(即上下顛倒旋轉)形式。應注意，一導線覆蓋在一介電開口之上的部分不需覆蓋該開口的整個周邊或區域。
本文中教示的方法在製造一半導體裝置的一互連線時極有用。例如，當一互連結構連接到一半導體晶粒時，藉由形成該晶粒的該等墊的該等導電跡線使用的工具，會有與該對準相關聯的晶粒漂移。因該等金屬跡線70、72、74及76的寬度小於其連接的該等晶粒墊的寬度，因此只要該晶粒漂移未超過一最大漂移值，會自動補償晶粒漂移誤差。本文中已揭示一互連結構，其不需要一通道(即一介電層中的一開口，其曝露待接觸的一下墊)，以具有一上捕捉墊或通道捕捉墊。圖案化一介電層的一頂表面上的該等導電跡線，使其離開該等導電跡線設置的該水平面及放入該開口中，不需使用一覆蓋墊。可沿著一積體電路的一周邊或邊緣，或該積體電路內的其他任何位置設置該導電跡線互連線。
在以上說明書中，已參照至數個特定實施例說明本發明。然而，任一熟諳此藝者了解，不背離本發明如後附申請專利範圍提出的範疇，可作出各種修改及變動。例如，雖然該等金屬跡線70、72、74及76繪示成與該渠溝或開口54的方向垂直，但可形成該等金屬跡線與開口54成其他角度。雖然說明金屬跡線70、72、74及76藉由一傳統電鍍方法形成，但可使用其他習用方法以形成數個導電跡線。在其他應用中，可實施晶粒墊46作為一導電墊。例如可使用一積體電路板或其他類型基板上的一墊。可使用各種類型的金屬及金屬合金。亦應了解可使用各種導電材料，如導電環氧樹脂。因此，該說明書及附圖將視為說明而非限制性質，及所有此類修改意欲包括在本發明的範圍內。
在一形式中，本文中揭示一種用以接觸一積體電路的數個接觸墊的方法。在該積體電路及該等接觸墊之上設置一介電層。形成該介電層中的一開口以曝露該等接觸墊，藉此移除該介電層位於毗鄰接觸墊之間的一部分。形成該開口後，在該介電層及該等接觸墊之上形成一種子層。在該種子層之上形成一光阻層。圖案化該光阻層，在該光阻層的一剩餘部分中形成到達該等接觸墊的數個開口。該等開口形成具有數個寬度的數條線，及該光阻層的該剩餘部分遮蔽該種子層的一第一部分。移除該光阻層的該剩餘部分及移除該種子層的該第一部分。
在一形式中，該光阻層的圖案化曝露該等開口中的該種子層，及以該光阻層的一剩餘部分覆蓋該種子層的一第一部分。移除該光阻層的該剩餘部分及移除該種子層的該第一部分。在一形式中，該等接觸墊具有一間距，其不大於70微米。
在一形式中，該等接觸墊沿著該積體電路的一周邊，及該種子層包含鈦、鎢或銅的至少一者。在另一形式中，在該種子層中使用所有此等三種金屬。
在一形式中，用於該等線的最小寬度發生在該等接觸墊之上。在另一形式中，該光阻層的該剩餘部分覆蓋該等接觸墊的一部分。在另一形式中，該等接觸墊具有二邊緣，其沿著與該積體電路的一毗鄰周邊平行的二線對齊，及該介電層中的該開口具有一長度，其沿著該積體電路一周邊，及一寬度，其位於該二線內。
在另一形式中，提供一積體電路結構之上的一互連線結構，其中該積體電路結構具有複數個接觸墊。複數條線延伸在該積體電路結構之上，及在毗鄰該等接觸墊的一區域中具有數個跡線部分，及在該等接觸墊之上具有數個接觸部分。該等接觸部分電接觸該等接觸墊。該等跡線部分位於一介電層之上，及該等接觸墊位於該介電層中的一單一開口中。在一形式中，該等接觸墊毗鄰且具有一間距，其不大於70微米。在一形式中，該等跡線部分具有一寬度，及該等接觸部分具有一寬度，其不超過該等跡線部分的寬度的一最小值。該等接觸墊具有二邊緣，其沿著與該積體電路的一毗鄰周邊平行的二線對齊，其中該介電層中的開口具有一長度，其沿著該積體電路的一周邊，及一寬度，其位於該二線內。
在另一形式中，提供一種形成一第一接觸墊的一第一導線的方法。該第一接觸墊位於一第一介電層的一部分之上。在該第一介電層及該第一接觸墊之上形成一種子層。在該第一介電層之上形成一光阻層。該光阻層圖案化以形成該光阻層中的一第一開口，及留下該光阻層的一剩餘部分。該開口在毗鄰該第一接觸墊的一區域中具有一第一跡線部分，及在該第一接觸墊之上具有一第一接觸部分。該第一接觸部分電接觸該第一接觸墊。該第一跡線部分具有一寬度，及該第一接觸部分具有一寬度，其大體上不超過該第一跡線部分的寬度的一最小值。在該第一開口中形成導電材料以電接觸該第一接觸部分中的第一接觸墊，及形成該第一跡線部分中的一第一導電跡線，藉此形成該第一導線。在另一形式中，在該第一介電層之上形成一第二介電層。在該第二介電層中形成一開口，其中該第一接觸墊位於該第二介電層中的該開口中。該第一跡線部分位於該第二介電層之上。
在另一形式中，該光阻層圖案化以曝露該開口中的該種子層，及以該光阻層的剩餘部分覆蓋該種子層的一第一部分。移除該光阻層的剩餘部分及移除該種子層的第一部分。在一形式中，該種子層係鈦、鎢或銅的至少一者。在另一形式中，一第二導線接觸一第二接觸墊，其中該第二接觸墊位於該第一介電層的一第二部分之上。在該第二接觸墊之上形成該種子層。該光阻層圖案化以形成該光阻層中的一第二開口。該第二開口在毗鄰該第二接觸墊的一區域中具有一第二跡線部分，及在該第二接觸墊之上具有一第二接觸部分。該第二接觸部分電接觸該第二接觸墊。該第二跡線部分具有一寬度，及該第二接觸部分具有一寬度，其大體上不超過該第二跡線部分的寬度的一最小值。在一形式中，在該第二開口中形成導電材料以電接觸該第二接觸部分中的該第二接觸墊，及在該第二跡線部分中形成一第二導電跡線，藉此形成該第二導線。在另一形式中，該等第一與第二接觸墊以不大於70微米的一間距分開。在又一形式中，在該第一介電層之上形成一第二介電層。在該第二介電層中形成一開口，其中該第一接觸墊及該第二接觸墊位於該第二介電層中的該開口中。一區域直接位於該第一接觸墊與該第二接觸墊之間。該第一跡線部分及該第二跡線部分位於該第二介電層之上，及該第二介電層中的該開口包括直接位於該等第一與第二接觸墊之間的該區域。
以上已相關於數個特定實施例說明數個有利點、其他優點及數個問題解決方法。然而，該等有利點、優點及問題解決方法，及任何(任一)可令任何有利點、優點及解決方法發生或成為更顯著的元件，不應解釋為任何或所有該等申請專利範圍的重大、必要或基本特徵或元件。如本文中使用的"包括(comprise)"、"包括有(comprising)"等詞或其任何其他變化，意欲涵蓋一非排除性包括，以便包括一元件表單的一製程、方法、物品，或裝置不僅包括該等元件，亦可包括未明列或此類製程、方法、物品，或裝置固有的其他元件。本文中使用的"一"或"一個"等詞定義為一個或超過一個。本文中使用的"複數個"一詞定義為二個或超過二個。本文中使用的"另一個"定義為至少一第二個或多個。本文中使用的"包括(including)"及/或"具有"定義為"包括(comprise)"(即開放用語)。本文中使用的"耦合"一詞定義為連接，雖然不必然是直接地，及不必然是機械地。
10、40．．．積體電路
12、14．．．墊
16、18．．．金屬互連線
17、19．．．捕捉墊
20、52．．．基板
22、50、80．．．介電層
42、44、46、48．．．晶粒墊
54．．．開口
56．．．種子層
58．．．光阻層
60、62、64、66．．．跡線開口
68．．．跡線開口寬度
70、72、74、76．．．金屬跡線
本發明藉由範例說明，及並非由附圖限制，附圖中相同參考數字代表相似元件，及其中：圖1以地形圖說明具有有限墊間距的一習用積體電路；圖2以剖面圖說明圖1具有上互連線的積體電路的一墊；及圖3至18根據本發明以地形圖或剖面圖說明具有細間距互連線的一積體電路。
熟諳此藝者了解附圖中的數個元件為簡化及清楚目的而繪示，及不必然按比例繪製。例如，該等圖中的一些元件的尺寸會較其他元件誇大，以協助提高對本發明的該等實施例的了解。
40．．．積體電路
42、44、46、48．．．晶粒墊
54．．．開口
68．．．跡線開口寬度
70、72、74、76．．．金屬跡線
80．．．介電層

Claims (11)

  1. 一種用以接觸一積體電路之數個接觸墊之方法，包括：於該積體電路及該等接觸墊之上提供一介電層；於該介電層中形成一開口以於該介電層中創造一開口並曝露該等接觸墊，藉此移除位於毗鄰接觸墊間之該介電層之一部分；形成該開口後，於該介電層及該等接觸墊之上形成一種子層；於該種子層之上形成一光阻層；圖案化該光阻層，於該光阻層中形成到達該等接觸墊之數個跡線開口，其中該光阻層中之該等跡線開口形成具有數個寬度之數條線，其中該光阻層之一剩餘部分遮蔽該種子層之一第一部分且該等線之最小寬度發生於該等接觸墊上；於該光阻層之該等跡線開口中形成金屬，以電接觸該等接觸墊，該金屬並不覆蓋該介電層中該開口之一整體區域；移除該光阻層之該剩餘部分；及移除該種子層之該第一部分。
  2. 如請求項1之方法，其中該圖案化該光阻層之步驟曝露該光阻層之該等開口中之該種子層，及以該光阻層之該剩餘部分覆蓋該種子層之該第一部分。
  3. 如請求項1之方法，其中相鄰接觸墊具有一間距，其不大於70微米。
  4. 如請求項1之方法，其中該等接觸墊沿著該積體電路之一周邊設置。
  5. 如請求項1之方法，其中該種子層包括鈦、鎢或銅之至少一者。
  6. 如請求項1之方法，其中該光阻層之該剩餘部分覆蓋該等接觸墊之一部分。
  7. 如請求項1之方法，其中該等接觸墊具有二邊緣，其沿著平行於該積體電路之一毗鄰周邊之二線對齊，其中該介電層中之該開口具有一長度，其沿著該積體電路之一周邊，及一寬度，其位於該等二線內。
  8. 一種形成一第一接觸墊之一第一導線之方法，其中該第一接觸墊位於一第一介電層之一部分之上，該方法包括：於一第一層中形成該接觸墊並曝露於該第一層之一表面；形成一介電層覆於該第一層及該接觸墊之上；於該介電層中形成一第一開口以曝露該第一層及該接觸墊之一部份，該第一開口具有沿該積體電路之一周邊之一長度並曝露該複數個接觸墊；於該第一介電層及該第一接觸墊之上形成一種子層；於該第一介電層之上形成一光阻層；該光阻層圖案化以形成該光阻層中之一第一開口，及留下該光阻層之一剩餘部分，其中：該第一開口於毗鄰該第一接觸墊之一區域中具有一 第一跡線部分，及該第一開口於該第一接觸墊之上具有一第一接觸部分；該第一接觸部分電接觸該第一接觸墊；該第一跡線部分具有小於該光阻層中該第一開口之一寬度；及該第一接觸部分具有一寬度，其不超過該第一跡線部分之寬度之一最小值；及於小於所有該第一開口之一部分中形成導電材料，以電接觸該第一接觸部分中之該第一接觸墊及該第一跡線部分中之一第一導電跡線，藉此形成該第一導線。
  9. 如請求項8之方法，尚包括：形成該第一開口於該介電層中，以作為一連續開口，其亦曝露與該接觸墊橫向相鄰之一第二接觸墊；及形成一第二開口於該光阻層中，以形成與該第二接觸墊電接觸之一第二跡線部分，其中於該第一跡線部分與該接觸墊電接觸處，該第一跡線部分不需增寬，且於該第二跡線部分與該第二接觸墊電接觸處，該第二跡線部分不需增寬。
  10. 如請求項8之方法，其中該圖案化該光阻層之步驟曝露該光阻層之該第一開口中之該種子層，及以該光阻層之該剩餘部分覆蓋該種子層之一第一部分，尚包括：移除該光阻層之該剩餘部分；及移除該種子層之該第一部分。
  11. 如請求項8之方法，其中該種子層包括鈦、鎢及銅。
TW095139912A 2005-11-07 2006-10-27 用於形成與積體電路之接觸墊之連接之方法 TWI408775B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/267,975 US7528069B2 (en) 2005-11-07 2005-11-07 Fine pitch interconnect and method of making

Publications (2)

Publication Number Publication Date
TW200729403A TW200729403A (en) 2007-08-01
TWI408775B true TWI408775B (zh) 2013-09-11

Family

ID=38002924

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095139912A TWI408775B (zh) 2005-11-07 2006-10-27 用於形成與積體電路之接觸墊之連接之方法

Country Status (7)

Country Link
US (1) US7528069B2 (zh)
EP (1) EP1949426A4 (zh)
JP (1) JP2009515361A (zh)
KR (1) KR101452791B1 (zh)
CN (1) CN101305453B (zh)
TW (1) TWI408775B (zh)
WO (1) WO2007055863A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750250B1 (en) * 2006-12-22 2010-07-06 Amkor Technology, Inc. Blind via capture pad structure
US20080272496A1 (en) * 2007-05-02 2008-11-06 Starkey Laboratories, Inc. Planar interconnect structure for hybrid circuits
US9202713B2 (en) 2010-07-26 2015-12-01 Stats Chippac, Ltd. Semiconductor device and method of forming RDL over contact pad with high alignment tolerance or reduced interconnect pitch
KR101706517B1 (ko) * 2011-01-13 2017-02-13 타마랙 사이언티픽 컴퍼니 인코포레이티드 전도성 시드 레이어를 레이저 제거하는 방법 및 장치
US9171793B2 (en) 2011-05-26 2015-10-27 Hewlett-Packard Development Company, L.P. Semiconductor device having a trace comprises a beveled edge
US9520323B2 (en) * 2012-09-11 2016-12-13 Freescale Semiconductor, Inc. Microelectronic packages having trench vias and methods for the manufacture thereof
US9281293B2 (en) 2013-10-30 2016-03-08 Freescale Semiconductor Inc. Microelectronic packages having layered interconnect structures and methods for the manufacture thereof
US9312206B2 (en) 2014-03-04 2016-04-12 Freescale Semiconductor, Inc. Semiconductor package with thermal via and method for fabrication thereof
US9589909B1 (en) 2015-10-23 2017-03-07 Nxp Usa, Inc. Radio frequency and electromagnetic interference shielding in wafer level packaging using redistribution layers
US10276382B2 (en) * 2016-08-11 2019-04-30 Advanced Semiconductor Engineering, Inc. Semiconductor device packages and stacked package assemblies including high density interconnections

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812573B2 (en) * 1997-06-06 2004-11-02 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753253B1 (en) * 1986-06-18 2004-06-22 Hitachi, Ltd. Method of making wiring and logic corrections on a semiconductor device by use of focused ion beams
US4714516A (en) 1986-09-26 1987-12-22 General Electric Company Method to produce via holes in polymer dielectrics for multiple electronic circuit chip packaging
JPH01176936U (zh) * 1988-05-31 1989-12-18
US5019997A (en) * 1989-06-05 1991-05-28 General Electric Company Adaptive lithography accommodation of tolerances in chip positioning in high density interconnection structures
US5933752A (en) * 1996-11-28 1999-08-03 Sony Corporation Method and apparatus for forming solder bumps for a semiconductor device
AU2001271381A1 (en) 2000-06-26 2002-01-08 Robinson Nugent, Inc. Vialess printed circuit board
JP3440070B2 (ja) * 2000-07-13 2003-08-25 沖電気工業株式会社 ウェハー及びウェハーの製造方法
US6258705B1 (en) * 2000-08-21 2001-07-10 Siliconeware Precision Industries Co., Ltd. Method of forming circuit probing contact points on fine pitch peripheral bond pads on flip chip
US6506632B1 (en) 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of forming IC package having downward-facing chip cavity
JP2003243394A (ja) * 2002-02-19 2003-08-29 Fuji Electric Co Ltd 半導体装置の製造方法
JP2003282698A (ja) 2002-03-22 2003-10-03 Sony Corp 半導体装置の製造方法および半導体装置
JP3551961B2 (ja) * 2002-04-10 2004-08-11 松下電器産業株式会社 半導体装置およびその製造方法
US7008872B2 (en) * 2002-05-03 2006-03-07 Intel Corporation Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
TW200410377A (en) * 2002-12-02 2004-06-16 Shen Yu Nung Semiconductor chip package and the packaging method
DE10258081A1 (de) * 2002-12-11 2004-07-08 Infineon Technologies Ag Verfahren zum Herstellen einer Lötstopp-Anordnung
US7208825B2 (en) 2003-01-22 2007-04-24 Siliconware Precision Industries Co., Ltd. Stacked semiconductor packages
TWI241700B (en) 2003-01-22 2005-10-11 Siliconware Precision Industries Co Ltd Packaging assembly with integrated circuits redistribution routing semiconductor die and method for fabrication
JP2005129665A (ja) * 2003-10-22 2005-05-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7087517B2 (en) 2003-12-24 2006-08-08 Intel Corporation Method to fabricate interconnect structures
KR100588904B1 (ko) 2003-12-31 2006-06-09 동부일렉트로닉스 주식회사 구리 배선 형성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812573B2 (en) * 1997-06-06 2004-11-02 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
KR101452791B1 (ko) 2014-10-21
WO2007055863A3 (en) 2007-07-12
TW200729403A (en) 2007-08-01
EP1949426A4 (en) 2012-07-25
KR20080066773A (ko) 2008-07-16
US20070102828A1 (en) 2007-05-10
WO2007055863A2 (en) 2007-05-18
US7528069B2 (en) 2009-05-05
EP1949426A2 (en) 2008-07-30
CN101305453A (zh) 2008-11-12
JP2009515361A (ja) 2009-04-09
CN101305453B (zh) 2010-10-27

Similar Documents

Publication Publication Date Title
TWI408775B (zh) 用於形成與積體電路之接觸墊之連接之方法
TWI235439B (en) Wiring structure on semiconductor substrate and method of fabricating the same
US8309860B2 (en) Electronic component built-in substrate and method of manufacturing the same
EP1739747A2 (en) Semiconductor chip and method of manufacturing the same
US20120267155A1 (en) Circuit substrate
KR20060053087A (ko) 기판, 반도체 장치, 기판 제조 방법, 및 반도체 장치 제조방법
US6465886B1 (en) Semiconductor device having circuit pattern and lands thereon
JP3945380B2 (ja) 半導体装置およびその製造方法
JPH11204678A (ja) 半導体装置及びその製造方法
EP1003209A1 (en) Process for manufacturing semiconductor device
US6896173B2 (en) Method of fabricating circuit substrate
US6740222B2 (en) Method of manufacturing a printed wiring board having a discontinuous plating layer
KR20040023773A (ko) 도체 배선 패턴의 형성 방법
JP3957928B2 (ja) 半導体装置およびその製造方法
JP3721299B2 (ja) 半導体パッケージの製造方法
JP7077005B2 (ja) 配線基板及びその製造方法
US20070257375A1 (en) Increased interconnect density electronic package and method of fabrication
KR20010034539A (ko) 반도체 장치
TWI550745B (zh) 封裝基板及其製作方法
KR100325925B1 (ko) 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법
TWI845178B (zh) 電路板結構及其形成方法
KR100599636B1 (ko) 무 도금선 패턴을 갖는 비오씨 반도체 패키지용인쇄회로기판의 제조방법
JP2005064193A (ja) 半導体装置及びその製造方法
TW202205555A (zh) 電子封裝及其製造方法
KR20240095939A (ko) 회로 기판 및 회로 기판의 제조 방법