DE10258081A1 - Verfahren zum Herstellen einer Lötstopp-Anordnung - Google Patents

Verfahren zum Herstellen einer Lötstopp-Anordnung Download PDF

Info

Publication number
DE10258081A1
DE10258081A1 DE10258081A DE10258081A DE10258081A1 DE 10258081 A1 DE10258081 A1 DE 10258081A1 DE 10258081 A DE10258081 A DE 10258081A DE 10258081 A DE10258081 A DE 10258081A DE 10258081 A1 DE10258081 A1 DE 10258081A1
Authority
DE
Germany
Prior art keywords
wafer
coating
layer
production
seed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10258081A
Other languages
English (en)
Inventor
Axel Brintzinger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10258081A priority Critical patent/DE10258081A1/de
Publication of DE10258081A1 publication Critical patent/DE10258081A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Abstract

Der Erfindung, die ein Verfahren zum Herstellen einer Lötstopp-Anordnung für 3-D-Strukturen auf Wafern durch Abscheiden einer Seed-Layer auf dem Wafer und Ausführen einer Lithografie mit einem Resist zum Strukturieren einer Reroute Layer von jedem Bondpad zu der zugehörigen 3-D-Struktur sowie anschließendem Reroute Playting durch Abscheiden einer Nickel-Kupferschicht auf dem Seed Layer betrifft, liegt die Aufgabe zugrunde, ein einfach zu realisierendes Verfahren zum Herstellen einer Lötstopp-Anordnung zu schaffen, mit dem die elektrischen und mechanischen Eigenschaften der 3-D-Strukturen verbessert werden. Dies wird dadurch gelöst, dass der Wafer mit einer niedrigviskosen Beschichtung aus einem organischen Material versehen wird, welche die Spitze der 3-D-Struktur ausspart und ausschließlich auf der Spitze der 3-D-Struktur eine Au-Schicht abgeschieden wird.

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen einer Lötstopp-Anordnung für 3-D Strukturen auf Wafern, durch Abscheiden einer Seed Layer auf dem Wafer und Ausführen einer Lithographie mit einem Resist zum Strukturieren einer Reroute Layer von jedem Bond Pad zu der zugehörigen 3-D Struktur, sowie anschließendem Reroute Plating durch Abscheiden einer Ni/Cu-Schicht auf der Seed Layer.
  • Die Herstellung derartiger 3-D Strukturen, die einerseits eine elektrische Verbindung zwischen einem Bondpad auf einem Wafer und andererseits eine elektrische und mechanische Verbindung zwischen dem Wafer und einer Anschlussfläche auf einer gedruckten Leiterplatte ermöglichen, ist relativ aufwändig und erfordert mehrere Photolithographische Prozessschritte. D.h. Beschichten mit einem Photoresist, Belichten und Entwickeln des Photoresists, sowie nachfolgende Beschichtung mit einer Metallschicht, Strippen des Photoresists sowie mehrfache Wiederholung dieser Prozessschritte, wie später in einem Schema prinzipiell dargestellt.
  • So wird bei den praktisch angewendeten Verfahren die notwendige Strukturierung der Reroute Layer (Umverdrahtung) durch einen lithographischen Prozess realisiert. Die Strukturierung der Funktionselemente erfolgt hier dadurch, dass nach der Abscheidung der Seed Layer (Keimschicht) und der Cu/Ni-Schicht der Reroute Layer das Gold auf der gesamten Reroute Layer abgeschieden wird. Nachfolgend wird die Goldschicht durch eine Lithographie so abgedeckt, dass eine selektive Ätzung bzw. Strippen der nicht erwünschten Bereiche der Goldschicht erfolgen kann und zum Schluss nur noch eine Goldschicht auf der der 3-D Struktur übrig bleibt.
  • Dieses Verfahren lässt sich zusammengefasst wie folgt darstellen:
    • a) Abscheidung der Seed Layer auf dem gesamten Wafer
    • b) EPR1 (Epoxy Photoresist 1): Beschichten und Strukturieren der EPR1 Maske (Lithographie 1)
    • c) Reroute plating, Herstellen der Cu/Ni-Schicht auf der Seed Layer innerhalb der EPR1 Maske
    • d) Beschichten der Reroute Layer mit Au innerhalb der EPR1 Maske
    • e) EPR2 (Epoxy Photoresist 2): Beschichten und Strukturieren Der EPR2 Maske (Lithographie 2)
    • f) selektives Ätzen der Au-Schicht innerhalb der EPR2 Maske (Nassätzen oder Abtragen/Strippen)
  • Dabei dient die Seed Layer als Haftschicht für die Cu-Schicht und diese ihrerseits als Haftschicht für die Ni-Schicht. Da die Au-Schicht nicht oxidieren kann, dient sie ihrerseits als sichere Haftschicht für ein Lotmaterial, um die 3-D Struktur mit einer Anschlussfläche einer gedruckten Leiterplatte zu verbinden, die üblicherweise aus Cu besteht. Dieses Verfahren zur Begrenzung der Goldschicht auf der Spitze der 3-D Struktur ist allerdings recht aufwändig.
  • Das erfolgt beispielsweise dadurch, dass sämtliche Spitzen der 3-D Struktur auf dem Wafer, oder sämtliche Kontaktflächen auf der gedruckten Leiterplatte jeweils mit einem Lotkügelchen versehen werden, anschließend das Wafer präzise auf der gedruckten Leiterplatte (PCB) positioniert wird und dann sämtliche Lotkügelchen gleichzeitig aufgeschmolzen werden, um die gewünschten Verbindungen herzustellen.
  • Um eine sichere Verbindung zwischen der Cu-Schicht der Anschlussfläche herzustellen, muss das Lotmaterial ein Flussmit tel enthalten, welches während des Lötprozesses frei wird. Für die Verbindung mit der Au-Schicht der Reroute Layer ist das Flussmittel nicht notwendig.
  • Es hat sich jedoch gezeigt, dass die Au-Schicht auf der gesamten der Reroute Layer dazu führt, dass Soldermaterial der Lotkügelchen während des Lötvorganges in einem Lötofen zum Teil von der Spitze der 3-D Struktur herunter fließt und die gesamte, oder wesentliche Teile der Reroute Layer bedeckt. Die Folge ist, dass die Materialmenge zwischen der Kontaktfläche auf der gedruckten Leiterplatte und der Spitze der 3-D Struktur abnimmt und dadurch die elektrischen und mechanischen Eigenschaften verschlechtert werden. (1)
  • Der Erfindung liegt daher die Aufgabe zugrunde, ein einfach zu realisierendes Verfahren zum Herstellen einer Lötstopp-Anordnung zu schaffen, mit dem die Nachteile des Standes der Technik vermieden werden können.
  • Die der Erfindung zugrunde Liegende Aufgabenstellung wird bei einem Verfahren der eingangs genannten Art dadurch gelöst, dass das Wafer mit einer niedrigviskosen Beschichtung aus einem organischen Material versehen wird, welche die Spitze der 3-D Struktur ausspart und dass anschließend auf der Spitze der 3-D Struktur mit eine Au-Schicht abgeschieden wird.
  • Durch dieses besonders einfach zu realisierende Verfahren wird ein wirksamer Solder Stop erreicht, so dass die Ausbreitung von Solder Material entlang der Reroute Layer wirksam verhindert werden kann. Durch die Erfindung wird eine Lithografieebene vollkommen eingespart. Es ist nicht mehr erforderlich, die Au-Schicht mittels einer lithografischen Maske von den Leitbahnen zu ätzen. Eine erhebliche Zeit- und Kosteneinsparung ist die Folge. Der Solder Stop wird jetzt durch die Begrenzung der Au-Schicht auf die Spitze der 3-D Struktur realisiert.
  • In weiterer Fortführung der Erfindung wird die Beschichtung aus einem Polymer hergestellt wird, wobei der Schichtauftrag auf einfache Weise durch Dispensen, oder Drucken erfolgen kann. Der Schichtauftrag kann auch durch Sprühen besonders schnell und gleichmäßig vorgenommen werden.
  • Weiterhin ist für die Herstellung der Beschichtung auf dem Wafer ein niedrigviskoser Resist geeignet.
  • Anstelle des Resists kann für die Herstellung der Beschichtung auch ein niedrigviskoser Lack verwendet werden.
  • Um die Verteilung der Beschichtung und insbesondere das Herabfließen der Beschichtung von den 3-D Strukturen auf dem Wafer zu beschleunigen, kann der Wafer während dieses Vorganges auf eine vorgegebene Temperatur erwärmt werden.
  • Anstelle der direkten Erwärmung des Wafers kann die Herstellung der Beschichtung auf dem Wafer auch bei einer erhöhten Umgebungstemperatur vorgenommen werden, was beispielsweise mit einer Strahlungsheizung möglich ist, welche die Oberfläche des Wafers und/oder die Umgebung erwärmt.
  • Alternativ oder zusätzlich können zumindest die 3-D Strukturen vor dem Herstellen der Beschichtung mit einem Benetzungsmittel behandelt werden, wodurch das Herabfließen der Beschichtung von der 3-D Struktur erleichtert wird.
  • Um sicherzustellen, dass nach dem Herstellung der Beschichtung keinerlei Rückstände auf der 3-D Struktur vorhanden sind, kann nach der Herstellung der Beschichtung auf dem Wafer ein Veraschungsschritt durchgeführt werden, der auf die Spitzen der 3-D Strukturen begrenzt ist.
  • Schließlich kann die Beschichtung auf dem Wafer nach der Herstellung der Au-Schicht auf der 3-D Struktur nasschemisch oder durch Strippen entfernt werden, so dass eventuell erforderliche weitere Bearbeitungsvorgänge des Wafers nicht behindert werden.
  • Das beschriebene Verfahren ist selbstverständlich nicht nur auf das Herstellen einer Lötstop-Anordnung auf 3-D Strukturen begrenzt, sondern kann auch in anderen Fällen eingesetzt werden, in denen die Spitzen einer Topologie z. B, für Beschichtungs- oder Rückätzprozesse freigelegt werden müssen.
  • Die Erfindung soll nachfolgend an einem Ausführungsbeispiel näher erläutert werden. In den zugehörigen Zeichnungen zeigen:
  • 1: eine schematische Darstellung einer nach dem Stand der Technik realisierten Lötverbindung zwischen einer 3-D Struktur auf einem Wafer und einem PCB;
  • 2: eine schematische Darstellung einer mit dem erfindungsgemäßen Verfahren realisierten Verbindung zwischen einer 3-D Struktur auf einem Wafer und einem PCB;
  • 3: eine 3-D Struktur nach dem Herstellen der Reroute Layer durch Beschichten der Seed Layer mit einer Ni- und darüber mit einer Cu-Schicht;
  • 4; die Anordnung nach 3 nach dem Herstellen einer Beschichtung aus einem Resist oder Polymer;
  • 5: die Anordnung nach 4 nach dem Aufbringen einer Au-Schicht auf der 3-D Struktur; und
  • 6: die Anordnung nach 5 nach dem Entfernen des Resists oder Polymers.
  • 2 zeigt eine schematische Darstellung einer nach dem erfindungsgemäßen Verfahren hergestellten 3-D Struktur und einer zwischen der 3-D Struktur 1 auf einem Wafer 2 und einem PCB 3 hergestellten Lötverbindung 4. Die Lötverbindung 4 ist hier mit maximal möglicher Lotmenge hergestellt worden, so dass bestmögliche elektrische und mechanische Eigenschaften der Lötverbindung 4 erreicht werden.
  • Erreicht wird dies dadurch, dass die für die elektrische und mechanische Verbindung mit dem Lotmaterial erforderliche Au-Schicht 5 nur auf der Spitze der 3-D Struktur 1 abgeschieden worden ist. Die von der Spitze der 3-D Struktur 1 herabführende Reroute Layer 6 besteht aus einer Cu-Schicht 7, die unmittelbar auf der Seed Layer 8 abgeschieden worden ist und einer darüber befindlichen Ni-Schicht 9, welche die Cu-Schicht 7 vor Korrosion schützen soll. Da die Ni-Schicht 9 durch das Lotmaterial nicht benetzbar ist, wird das Herabfließen des Lotmateriales von der 3-D Struktur 1 während des Lötprozesses sicher verhindert.
  • Aus den 3 bis 6 ist das erfindungsgemäße Verfahren zur Herstellung einer Lötstopp-Anordnung dargestellt. Ausgangspunkt ist hier ein Wafer 2 mit einer 3-D Struktur 1 und einer Reroute Layer 6 aus einer auf der Seed Layer 8 aufgebrachten Cu-Schicht 7 und einer darüber befindlichen Ni-Schicht 9 (3).
  • Anschließend wird das Wafer 2 mit einer niedrigviskosen Beschichtung 10 aus einem organischen Material versehen, welche die Spitze der 3-D Struktur 1 ausspart. Die Beschichtung 10 kann aus einem Polymer, z.B. einem niedrigviskosen Resist, hergestellt werden, wobei der Schichtauftrag Dispensen, Drucken oder auch Sprühen erfolgen kann. Weiterhin ist für die Herstellung der Beschichtung auf dem Wafer ein niedrigviskoser Resist geeignet.
  • Um die Verteilung der Beschichtung 10 und insbesondere das He rabfließen der Beschichtung 10 von den 3-D Strukturen auf dem Wafer 2 zu beschleunigen, kann das Wafer 2 während dieses Vorganges leicht erwärmt werden.
  • Anstelle der direkten Erwärmung des Wafers 2 kann die Herstellung der Beschichtung 10 auf dem Wafer auch bei einer erhöhten Umgebungstemperatur vorgenommen werden, was beispielsweise mit einer Strahlungsheizung möglich ist, welche die Oberfläche des Wafers 2 und/oder dessen Umgebung erwärmt.
  • Schließlich kann zur Verbesserung des Herabfließens ein Benetzungsmittel verwendet werden, mit dem zumindest die 3-D Strukturen vor dem Herstellen der Beschichtung 10 mit einem Benetzungsmittel behandelt werden.
  • Um sicherzustellen, dass nach dem Herstellung der Beschichtung 10 keinerlei Rückstände auf der 3-D Struktur 1 zurückgeblieben sind, kann anschließend ein Veraschungsschritt durchgeführt werden, der auf die Spitzen der 3-D Strukturen 1 begrenzt ist.
  • Nachdem die Beschichtung 10 aufgebracht worden ist, kann die Au-Schicht 5 auf der Spitze der 3-D Struktur 1 wie üblich abgeschieden werden (5).
  • Schließlich kann die Beschichtung 10 auf dem Wafer 2 nach der Herstellung der Au-Schicht 5 auf der 3-D Struktur 1 nasschemisch oder durch Strippen entfernt werden, so dass eventuell erforderliche weitere Bearbeitungsvorgänge des Wafers 1 nicht behindert werden.
  • Das beschriebene Verfahren ist selbstverständlich nicht nur auf das Herstellen einer Lötstop-Anordnung auf 3-D Strukturen 1 begrenzt, sondern kann auch in anderen Fällen eingesetzt werden, in denen die Spitzen einer Topologie z. B, für Beschichtungs- oder Rückätzprozesse freigelegt werden müssen.
    • 1
    3-D Struktur
    2
    Wafer
    3
    PCB
    4
    Lötverbindung
    5
    Au-Schicht
    6
    Reroute Layer
    7
    Cu-Schicht
    8
    Seed Layer
    9
    Ni-Schicht
    10
    Beschichtung

Claims (12)

  1. Verfahren zum Herstellen einer Lötstopp-Anordnung für 3-D Strukturen auf Wafern, durch Abscheiden einer Seed Layer auf dem Wafer und Ausführen eines Lithographieschrittes mit einem Resist zum Strukturieren einer Reroute Layer von jedem Bond Pad zu der zugehörigen 3-D Struktur, sowie anschließendes Reroute Plating durch Abscheiden einer Ni/Cu-Schicht auf der Seed Layer, dadurch gekennzeichnet, dass das Wafer (2) mit einer niedrigviskosen Beschichtung (10) aus einem organischen Material versehen wird, welche die Spitze der 3-D Struktur (1) ausspart und dass anschließend auf der Spitze der 3-D Struktur (1) eine Au-Schicht (5) abgeschieden wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Beschichtung (10) aus einem Polymer hergestellt wird.
  3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, dass die Herstellung der Beschichtung (10) durch Dispensen, oder Drucken erfolgt.
  4. Verfahren nach Anspruch 1 bis 3, dadurch gekennzeichnet, dass die Herstellung der Beschichtung (10) durch Sprühen vorgenommen wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gkennzeichnet, dass für die Herstellung der Beschichtung (10) auf dem Wafer (2) ein gut fließfähiger Resist verwendet wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gkennzeichnet, dass für die Herstellung der Beschichtung (10) ein Lack verwendet wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gkennzeichnet, dass das Wafer (2) während der Herstellung der Beschichtung (10) auf eine vorgegebene Temperatur erwärmt wird.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gkennzeichnet, dass die Herstellung der Beschichtung (10) auf dem Wafer (2) bei einer erhöhten Umgebungstemperatur vorgenommen wird.
  9. Verfahren nach Anspruch 7 und 8, dadurch gekennzeichnet, dass die Erwärmung des Wafers (2) und/oder der Umgebung durch Strahlungsheizung erfolgt.
  10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gkennzeichnet, dass zumindest die 3-D Strukturen (1) vor dem Herstellen der Beschichtung (10) mit einem Benetzungsmittel behandelt werden.
  11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gkennzeichnet, dass nach der Herstellung der Beschichtung (10) des Wafers (2) ein Veraschungsschritt der Beschichtung (10) durchgeführt wird, der auf die Spitzen der 3-D Strukturen (1) begrenzt ist.
  12. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gkennzeichnet, dass die Beschichtung (10) auf dem Wafer (2) nach der Herstellung der Au-Schicht (5) auf der 3-D Struktur (1) nasschemisch oder durch Strippen entfernt wird.
DE10258081A 2002-12-11 2002-12-11 Verfahren zum Herstellen einer Lötstopp-Anordnung Ceased DE10258081A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10258081A DE10258081A1 (de) 2002-12-11 2002-12-11 Verfahren zum Herstellen einer Lötstopp-Anordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10258081A DE10258081A1 (de) 2002-12-11 2002-12-11 Verfahren zum Herstellen einer Lötstopp-Anordnung

Publications (1)

Publication Number Publication Date
DE10258081A1 true DE10258081A1 (de) 2004-07-08

Family

ID=32477581

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10258081A Ceased DE10258081A1 (de) 2002-12-11 2002-12-11 Verfahren zum Herstellen einer Lötstopp-Anordnung

Country Status (1)

Country Link
DE (1) DE10258081A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7335591B2 (en) * 2002-12-11 2008-02-26 Infineon Technologies Ag Method for forming three-dimensional structures on a substrate
US7528069B2 (en) * 2005-11-07 2009-05-05 Freescale Semiconductor, Inc. Fine pitch interconnect and method of making
US7663248B2 (en) 2004-10-14 2010-02-16 Infineon Technologies Ag Flip-chip component
US7906421B2 (en) 2006-06-21 2011-03-15 Qimonda Ag Method for applying solder to redistribution lines
DE102019115369A1 (de) * 2019-06-06 2020-12-10 Infineon Technologies Ag Verfahren zur herstellung eines halbleiter-flip-chip-package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0295914A2 (de) * 1987-06-19 1988-12-21 Hewlett-Packard Company Zwischenverbindungsanordnung für Leitterplaten und integrierte Schaltungen
WO2001075969A1 (de) * 2000-03-31 2001-10-11 Infineon Technologies Ag Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zu dessen herstellung
DE10138042A1 (de) * 2001-08-08 2002-11-21 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0295914A2 (de) * 1987-06-19 1988-12-21 Hewlett-Packard Company Zwischenverbindungsanordnung für Leitterplaten und integrierte Schaltungen
WO2001075969A1 (de) * 2000-03-31 2001-10-11 Infineon Technologies Ag Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zu dessen herstellung
DE10138042A1 (de) * 2001-08-08 2002-11-21 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7335591B2 (en) * 2002-12-11 2008-02-26 Infineon Technologies Ag Method for forming three-dimensional structures on a substrate
US7663248B2 (en) 2004-10-14 2010-02-16 Infineon Technologies Ag Flip-chip component
US7528069B2 (en) * 2005-11-07 2009-05-05 Freescale Semiconductor, Inc. Fine pitch interconnect and method of making
US7906421B2 (en) 2006-06-21 2011-03-15 Qimonda Ag Method for applying solder to redistribution lines
DE102019115369A1 (de) * 2019-06-06 2020-12-10 Infineon Technologies Ag Verfahren zur herstellung eines halbleiter-flip-chip-package
US11393742B2 (en) 2019-06-06 2022-07-19 Infineon Technologies Ag Method for fabricating a semiconductor flip-chip package

Similar Documents

Publication Publication Date Title
DE69628161T2 (de) Eine löthöckerstruktur für ein mikroelektronisches substrat
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
DE19738158A1 (de) Integrale Kupfersäule mit Lotkontakthöcker-Flip-Chip
DE10103966B4 (de) Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und zum Anordnen auf einem Substrat angepaßte Halbleitervorrichtung
DE10318078B4 (de) Verfahren zum Schutz einer Umverdrahtung auf Wafern/Chips
DE4446509A1 (de) Verfahren zur Herstellung von Leiterbahnen auf einem Vertiefungen aufweisenden Substrat
DE10258081A1 (de) Verfahren zum Herstellen einer Lötstopp-Anordnung
DE102012107876A1 (de) Trägerplatte, Vorrichtung mit Trägerplatte sowie Verfahren zur Herstellung einer Trägerplatte
DE2629996A1 (de) Verfahren zur passivierung und planarisierung eines metallisierungsmusters
DE10241589B4 (de) Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE10239081B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE102014206565A1 (de) Verfahren zum Herstellen einer dreidimensionalen Schaltungsanordnung und Schaltungsanordnung
DE10238816B4 (de) Verfahren zur Herstellung von Anschlussbereichen einer integrierten Schaltung und integrierte Schaltung mit Anschlussbereichen
DE10156054A1 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat
DE102010039298A1 (de) Verfahren zum Füllen von Hohlräumen in Wafern, entsprechend gefülltes Sackloch und Wafer mit entsprechend gefüllten Isolationsgräben
DE10138042A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE1922652B2 (de) Verfahren zur herstellung von loetanschluessen
DE10258094A1 (de) Verfahren zur Ausbildung von 3-D Strukturen auf Wafern
DE102006028811A1 (de) Verfahren zum Aufbringen von Lot auf Umverdrahtungsleitungen
DE102018114070A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE102016200063B4 (de) Verfahren zur Herstellung von Metallstrukturen und elektronisches Bauteil mit mindestens einer Metallstruktur
DE102004005022B4 (de) Verfahren zur Herstellung von metallischen Leitbahnen auf elektronischen Bauelementen
EP0968523B1 (de) Verfahren zum bilden einer strukturierten metallisierung auf einem halbleiterwafer
DE102006016090B4 (de) Verfahren zum Herstellen mehrerer Lotdepots auf einem Substrat
DE102006045836B4 (de) Verfahren zum Herstellen einer Durchkontaktierung zwischen zwei Oberflächen eines Halbleitersubstrats

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8131 Rejection