DE102006045836B4 - Verfahren zum Herstellen einer Durchkontaktierung zwischen zwei Oberflächen eines Halbleitersubstrats - Google Patents

Verfahren zum Herstellen einer Durchkontaktierung zwischen zwei Oberflächen eines Halbleitersubstrats Download PDF

Info

Publication number
DE102006045836B4
DE102006045836B4 DE102006045836.2A DE102006045836A DE102006045836B4 DE 102006045836 B4 DE102006045836 B4 DE 102006045836B4 DE 102006045836 A DE102006045836 A DE 102006045836A DE 102006045836 B4 DE102006045836 B4 DE 102006045836B4
Authority
DE
Germany
Prior art keywords
semiconductor substrate
hole
borehole wall
metal layer
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006045836.2A
Other languages
English (en)
Other versions
DE102006045836A1 (de
Inventor
Lars Böttcher
Andreas Ostmann
Dionysios Manessis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Technische Universitaet Berlin
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Technische Universitaet Berlin
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV, Technische Universitaet Berlin filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102006045836.2A priority Critical patent/DE102006045836B4/de
Publication of DE102006045836A1 publication Critical patent/DE102006045836A1/de
Application granted granted Critical
Publication of DE102006045836B4 publication Critical patent/DE102006045836B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zum Herstellen eines mit dreidimensionalen Verdrahtungslagen versehenen Halbleiterchips, bei dem zwischen zwei Oberflächen eines Halbleitersubstrats (1), in das eine elektronische Schaltung des Halbleiterchips integriert ist, eine Durchkontaktierung hergestellt wird, wobei das Verfahren folgende Schritte umfasst: – Bohren eines ersten Durchgangslochs (3) in das Halbleitersubstrat (1), – Aufbringen jeweils eines Oberflächenbelags (4) auf jede von zwei Oberflächen des Halbleitersubstrats (4), wobei der Oberflächenbelag (4) eine der jeweiligen Oberfläche des Halbleitersubstrats (1) zugewandte dielektrische Schicht (6) umfasst, – Anpressen der Oberflächenbeläge (4) an das Halbleitersubstrat (1), so dass das erste Durchgangsloch (3) vollständig von einem die dielektrische Schicht (6) der Oberflächenbeläge (4) bildenden, in das erste Durchgangsloch (3) hineingedrückten dielektrischen Material gefüllt wird, – Bohren eines zweiten Durchgangslochs (7) durch das das erste Durchgangsloch (3) füllende Material, wobei eine Bohrlochwand des ersten Durchgangslochs (3) vollständig abgedeckt bleibt, – Metallisieren einer Bohrlochwand des zweiten Durchgangslochs (3), wobei eine dabei entstehende leitfähige Beschichtung dieser Bohrlochwand an jedem Ende des zweiten Durchgangslochs (7) einen elektrischen Kontakt erhält zu einer Metallschicht (5), die von dem dort am Halbleitersubstrat (1) anliegenden Oberflächenbelag (4) umfasst ist oder in einem Arbeitsschritt mit dem Metallisieren der Bohrlochwand oder in einem früheren Arbeitsschritt zumindest stellenweise auf der dielektrischen Schicht (6) aufgebracht wird.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines mit dreidimensionalen Verdrahtungslagen versehenen Halbleiterchips, bei dem zwischen zwei Oberflächen eines Halbleitersubstrats, in das eine elektronische Schaltung des Halbleiterchips integriert ist, eine Durchkontaktierung hergestellt wird und das insbesondere für eine dreidimensionale Verdrahtungslagenherstellung auf Halbleiterwafern geeignet ist.
  • Durch die immer weiter voranschreitende Verkleinerung elektronischer Schaltungen wird es bei vielen Anwendungen erforderlich, elektrische Kontakte von einer Rückseite auf eine Vorderseite oder von einer Vorderseite auf eine Rückseite einer Halbleitersubstrats, beispielsweise eines Halbleiterwafers, zu führen. Dazu dienen bei der vorliegenden Erfindung Durchkontaktierungen, die bislang hauptsächlich aus anderem Zusammenhang bekannt sind, nämlich bei Leiterplatten. Ein entsprechender Stand der Technik ist z. B. in der Druckschrift US 7 028 400 B1 gezeigt.
  • Bekannte Verfahren zum Durchkontaktieren von Halbleiterwafern greifen dagegen auf sehr aufwendige Vakuumprozesse zurück, bei denen Durchgangslöcher in Halbleiterwafern bei sehr niedrigen Drücken von größenordnungsmäßig 10–5 mbar durch Plasmabehandlung oder chemische Gasphasenabscheidung mit einer isolierenden Schicht, beispielsweise einer Siliziumoxidschicht, und anschließend, ebenfalls bei einem ausgesprochen niedrigen Druck, durch Metallabscheidung mit einer leitenden Schicht versehen werden, wonach die leitende Schicht elektrochemisch verstärkt wird.
  • Der vorliegenden Erfindung liegt nun die Aufgabe zugrunde, ein Verfahren zum Herstellen von mit dreidimensionalen Verdrahtungslagen versehenen Halbleiterchips mit entsprechenden Durchkontaktierungen vorzuschlagen, das mit einem deutlich geringeren Aufwand realisierbar sein soll.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren mit den Merkmalen des Hauptanspruchs. Vorteilhafte Ausgestaltungen und Weiterentwicklungen der Erfindung ergeben sich mit den Merkmalen der Unteransprüche.
  • Ein erfindungsgemäßes Verfahren zum Herstellen eines mit dreidimensionalen Verdrahtungslagen versehenen Halbleiterchips, bei dem zwischen zwei Oberflächen eines Halbleitersubstrats, in das eine elektronische Schaltung des Halbleiterchips integriert ist, eine Durchkonataktierung hergestellt wird, umfasst also folgende Schritte, die insbesondere in Reihenfolge ihrer Nennung ausgeführt werden können:
    • – Bohren eines ersten Durchgangslochs in das Halbleitersubstrat,
    • – Aufbringen jeweils eines Oberflächenbelags auf jede von zwei Oberflächen des Halbleitersubstrats, wobei der Oberflächenbelag eine der jeweiligen Oberfläche des Halbleitersubstrats zugewandte dielektrische Schicht umfasst,
    • – Anpressen der Oberflächenbeläge an das Halbleitersubstrat, so dass das erste Durchgangsloch dadurch vollständig von einem die dielektrische Schicht der Oberflächenbeläge bildenden, in das erste Durchgangsloch hineingedrückten dielektrischen Material gefüllt wird,
    • – Bohren eines zweiten Durchgangslochs durch das das erste Durchgangsloch füllende Material hindurch, wobei eine Bohrlochwand des ersten Durchgangslochs vollständig abgedeckt bleibt,
    • – Metallisieren einer Bohrlochwand des zweiten Durchgangslochs, wobei eine dabei entstehende leitfähige Beschichtung dieser Bohrlochwand an jedem Ende des zweiten Durchgangslochs einen elektrischen Kontakt erhält zu einer Metallschicht, die ihrerseits von dem dort am Halbleitersubstrat anliegenden Oberflächenbelag umfasst ist oder in einem Arbeitsschritt mit dem Metallisieren der Bohrlochwand oder in einem früheren Arbeitsschritt zumindest stellenweise auf der dielektrischen Schicht aufgebracht worden ist.
  • Die größte Schwierigkeit bei einer Durchkontaktierung durch Halbleitersubstrate liegt in der Gewährleistung einer elektrischen Isolierung zwischen einer leitenden Beschichtung des entsprechenden Durchgangslochs und dem Halbleitersubstrat. Das wird bei dem hier vorgeschlagenen Verfahren mit ausgesprochen geringem Aufwand dadurch erreicht, dass das erste Durchgangsloch durch das Anpressen der Oberflächenbeläge vollständig mit dem dielektrischen Material gefüllt wird, welches die dielektrische Schicht der Oberflächenbeläge bildet, so dass insbesondere die Bohrlochwand des ersten Durchgangslochs vollständig durch das dielektrische Material abgedeckt, bevor das zweite Durchgangsloch gebohrt wird. Bei bevorzugten Ausführungen der Erfindung werden die Oberflächenbeläge dazu nicht nur angepresst, sondern auch erwärmt.
  • Als dielektrisches Material eignet sich dabei insbesondere ein zumindest in Grenzen fließfähiges Polymer, bei dem es sich um ein Duromer, beispielsweise ein Epoxydharz handeln kann, das erst beim Anpressen und/oder einem gleichzeitigen oder anschließenden Erwärmen vollständig vernetzt, oder um einen thermoplastischen Kunststoff, der zum Anpressen des Oberflächenbelags bis zu einer Fließtemperatur erwärmt wird. Das dielektrische Material kann auch außerdem Füllstoffe wie beispielsweise Siliziumoxid oder Magnesiumoxid enthalten, wodurch sich die dielektrischen Eigenschaften verbessern lassen.
  • Es ist möglich, die Oberflächenbeläge durch Spritzgießen oder Spritzprägen auf die Oberflächen des Halbleitersubstrats aufzubringen, wodurch das erste Durchgangsloch besonders zuverlässig gefüllt werden kann. Im Hinblick auf eine möglichst unkomplizierte Herstellung sind jedoch solche Ausführungen der Erfindung besonders vorteilhaft, bei denen die Oberflächenbeläge in Form von Folien auf das Halbleitersubstrat aufgebracht werden. Dabei kann es sich insbesondere um Folien handeln, die außer der dielektrischen Schicht bereits die Metallschicht umfassen. In Frage kommen z. B. übliche rcc-Laminate (resin coated copper). Eine Verwendung von Kupfer für die Metallschicht ist mit einer vorteilhaft guten elektrischen Leitfähigkeit der Metallschicht verbunden. Andere Ausführungen sehen vor, dass zunächst nur die dielektrische Schicht, beispielsweise in Folienform, als Oberflächenbelag auf die jeweilige Oberfläche des Halbleitersubstrats aufgebracht wird, während die Metallschicht erst später, z. B. in einem Arbeitsschritt mit dem Metallisieren der Bohrlochwand des zweiten Durchgangslochs, auf die dielektrische Schicht aufgebracht wird. Dann kann es vorgesehen sein, dass die Metallschicht nicht vollflächig aufgebracht wird, sondern nur stellenweise zur Bildung von Leiterflächen und/oder Leiterbahnen, beispielsweise indem die dielektrische Schicht durch lokales Abdecken einer zuvor aufgekeimten Paladium-Schicht mit Lack nur in Bereichen der Leiterbahnen bzw. Leiterflächen metallisiert wird. Sowohl durch ein nur stellenweises Aufbringen der Metallschicht als auch durch ein Aufbringen der Metallschicht in einem Arbeitsschritt mit dem Metallisieren des Durchgangslochs lässt sich die Zahl der zur Durchführung des vorgeschlagenen Verfahrens erforderlichen Verfahrensschritte vorteilhaft reduzieren.
  • Übliche Ausführungen des Verfahrens sehen jedoch vor, dass die zunächst großflächig aufgetragene Metallschicht zur Bildung von Leiterbahnen und/oder Leiterflächen strukturiert wird, beispielsweise durch Laserstrukturieren oder durch Verwendung einer fotolithografischen Maske und anschließendes Ätzen. Insbesondere bei einer Verwendung von Laminaten aus dielektrischer Schicht und Metallschicht für die Oberflächenbeläge, die in einem vorteilhaft einfachen Laminierprozess auf das Halbleitersubstrat aufgebracht werden können, bietet sich eine derartige Strukturierung der Metallschicht, typischerweise in einem auf das Metallisieren der Bohrlochwand des zweiten Durchgangslochs folgenden Arbeitsschritt, an.
  • Um eine Bildung von Einschlüssen innerhalb des ersten Durchgangslochs zu vermeiden, können die Oberflächenbeläge bei Unterdruckbedingungen mit dem Halbleitersubstrat verbunden werden. Gute Ergebnisse lassen sich dabei mit vergleichsweise geringem Aufwand bereits erreichen, wenn die Oberflächenbeläge bei einem Umgebungsdruck von zwischen 0,1 mbar und 10 mbar, vorzugsweise bei einem Umgebungsdruck von zwischen 0,5 mbar und 2 mbar mit dem Halbleitersubstrat verbunden werden.
  • Beim Anpressen der Oberflächebeläge an das Halbleitersubstrat sollten die Oberflächenbeläge auf eine Temperatur erwärmt werden, bei denen das dielektrische Material fließfähig ist und/oder bei einer Verwendung von Duromeren anschließend vernetzen kann. Bei typischen Ausführungen des Verfahrens werden die Oberflächenbeläge dazu auf eine Temperatur von zwischen 170°C und 200°C erwärmt. Um eine gute Verbindung der Oberflächenbeläge mit dem Halbleitersubstrat und eine vollständige Füllung des ersten Durchgangslochs zu erreichen, können die Oberflächenbeläge mit einem Anpressdruck von zwischen 10 bar und 20 bar an das Halbleitersubstrat angepresst werden.
  • Das erste Durchgangsloch, das in das Halbleitersubstrat einzubringen ist, kann in einfacher Weise durch ein Laserverfahren oder durch ein Sandstrahlverfahren, also mit einem Partikelstrahl, gebohrt werden. Möglich ist auch ein Bohren des ersten Durchgangslochs durch nasschemisches oder trockenchemisches Ätzen. Zum Bohren des zweiten Durchgangslochs bietet sich wieder ein Laserverfahren oder auch Plasmabohren an, wobei die Metallschicht ggf. zuvor durch Ätzen über dem ersten Bohrloch entfernt werden kann, falls die Metallschicht schon aufgebracht worden ist und das erste Durchgangsloch abdeckt.
  • Die Bohrlochwand des zweiten Durchgangslochs wird bei bevorzugten Ausführungen der Erfindung außenstromlos metallisiert, wodurch eine Kupferschicht oder auch eine Gold-, Kobalt- oder Nickelschicht erzeugt werden kann. Eine durch außenstromloses Metallisieren erzeugte metallische Schicht kann dabei eine Dicke von zwischen 2 μm und 8 μm erhalten. Üblicherweise wird es dabei erforderlich sein, die Bohrlochwand zunächst zu bekeimen, beispielsweise mit Palladium. Andere Ausführungen des Verfahrens sehen vor, dass die Bohrlochwand des zweiten Durchgangslochs durch Aufdampfen oder Sputtern metallisiert wird. Um der Durchkontaktierung einen geringeren elektrischen Widerstand zu verleihen, kann eine so erzeugte metallische Schicht auf der Bohrlochwand anschließend noch galvanisch verstärkt werden, beispielsweise mit Kupfer. Es ist auch möglich, dass die Bohrlochwand des zweiten Durchgangslochs nach Aufbringen von Kohlenstoff oder einem leitfähigen Kunststoff, wie beispielsweise Polyanilin galvanisch direktmetallisiert wird.
  • Vorzugsweise umfasst das hier vorgeschlagene Verfahren auch ein Verbinden von Kontaktflächen (Kontaktpads) auf dem Substrat mit jeweils einer der Metallschichten. Insbesondere kann die Metallschicht an zumindest einer von den zwei genannten Oberflächen des Halbleitersubstrats elektrisch leitend mit einer Kontaktfläche des Halbleitersubstrats verbunden werden, indem zunächst ein Sackloch durch die schon auf das Halbleitersubstrat aufgebrachte dielektrische Schicht mit der Metallschicht gebohrt wird und dieses Sackloch anschließend metallisiert wird. Das Sackloch kann dabei wieder durch ein Laserverfahren oder durch Plasmabohren, gegebenenfalls nach Aufätzen der Metallschicht, gebohrt werden. Das Metallisieren des Sacklochs erfolgt zur weitestmöglichen Vereinfachung des Verfahrens, vorzugsweise in einem Schritt mit dem Metallisieren der Bohrlochwand des zweiten Durchgangslochs unter Anwendung eines entsprechenden Verfahrens.
  • Eine alternative Ausführung des Verfahrens sieht vor, dass die Metallschicht an zumindest einer von den zwei genannten Oberflächen des Halbleitersubstrats dadurch elektrisch leitend mit einer Kontaktfläche des Halbleitersubstrats verbunden wird, dass zunächst ein leitfähiger Kontaktierungshöcker (”Bump” genannt), der z. B. aus Lot gebildet werden kann, auf der Kontaktfläche aufgebracht wird, wobei dieser Kontaktierungshöcker dann beim Anpressen des Oberflächenbelags durch die dielektrische Schicht hindurchgedrückt wird und so in Kontakt zur Metallschicht gerät. Dadurch kann das Verfahren vereinfacht werden, weil sich ein Bohren von Sacklöchern über Kontaktflächen erübrigt.
  • Typischerweise weist das Halbleitersubstrat eine Vielzahl von mit der Metallschicht zu verbindenden Kontaktflächen auf, die z. B. durch 1 μm dickes Aluminium oder Kupfer gebildet sein und einen Durchmesser von größenordnungsmäßig 50 μm haben können. Es kann vorgesehen sein, dass die jeweilige Kontaktfläche vor dem Aufbringen des Oberflächenbelags mit einer metallischen Verstärkungslage versehen wird, um das Herstellen der elektrischen Verbindung zur Metallschicht zu vereinfachen und insbesondere zu verhindern, dass die Kontaktfläche beim Bohren des Sacklochs verletzt wird. Die metallische Verstärkungslage kann wieder durch ein gängiges Metallisierungsverfahren hergestellt werden, beispielsweise durch Ablagern von Kupfer, wobei die Verstärkungslage z. B. eine Dicke von zwischen 3 μm und 7 μm erhalten kann.
  • Die dielektrische Schicht kann so bemessen werden, dass sie nach dem Anpressen des Oberflächenbelags eine Dicke von zwischen 20 μm und 50 μm erhält, wodurch sich einerseits eine elektrische Isolierung zwischen der Metallschicht und dem Halbleitersubstrat und andererseits insgesamt nicht zu große Abmessungen eines entsprechenden elektronischen Bauteils realisieren lassen. Die Metallschicht kann vorzugsweise jeweils eine Dicke von zwischen 5 μm und 15 μm erhalten, um bei nicht zu großen Abmessungen hinreichend kleine Leitungswiderstände zu ermöglichen.
  • Das Halbleitersubstrat, an dem das hier vorgeschlagene Verfahren durchgeführt wird, kann insbesondere eine Dicke von zwischen 50 μm und 300 μm, bei typischen Ausführungen der Erfindung eine Dicke von zwischen 100 μm und 200 μm, haben. Eine Durchkontaktierung, die einerseits möglichst wenig Platz benötigt und sich andererseits mit großer Sicherheit ohne Fehlstellen realisieren lässt, kann man bei dem hier beschriebenen Verfahren insbesondere dann erhalten, wenn das erste Durchgangsloch mit einem Durchmesser von zwischen 40 μm und 200 μm gebohrt wird.
  • Ein Ausführungsbeispiel der vorliegenden Erfindung wird nachfolgend anhand der 1 bis 7 beschrieben. Es zeigt:
  • 1 Wie die folgenden Figuren einen Schnitt durch einen Siliziumwafer mit Kontaktflächen eines aus diesem Siliziumwafer herzustellenden Halbleiterchips auf einer Oberseite,
  • 2 den Siliziumwafer aus 1 nach einem Bohren eines ersten Durchgangslochs,
  • 3 denselben Siliziumwafer in einem weiteren Verfahrensschritt, in dem Oberflächenbeläge auf den Siliziumwafer aufgebracht werden,
  • 4 den Siliziumwafer nach einem Anpressen der Oberflächenbeläge,
  • 5 den Siliziumwafer nach einem Bohren eines zweiten Durchgangslochs und mehrerer Sacklöcher,
  • 6 denselben Siliziumwafer nach einem anschließenden Metallisieren des zweiten Durchgangslochs und der Sacklöcher, und
  • 7 den Siliziumwafer aus den vorhergehenden Figuren nach einem letzten Verfahrensschritt, in dem Metallschichten an Ober- und Unterseite des Siliziumwafers strukturiert werden.
  • Als Ausgangsprodukt für das nachfolgend beschriebene Verfahren dient ein in der 1 abgebildetes Halbleitersubstrat 1, bei dem es sich im vorliegenden Ausführungsbeispiel um einen Siliziumwafer einer Dicke von etwa 150 μm handelt. An einer oberen Oberfläche des Halbleitersubstrats 1 sind mehrere Kontaktflächen 2 zu erkennen, die zu einer in das Halbleitersubstrat integrierten elektronischen Schaltung eines Halbleiterchips gehören, der zusammen mit einer Vielzahl gleichartiger Halbleiterchips aus dem abgebildeten Siliziumwafer hergestellt wird. Die Kontaktflächen 2 haben jeweils einen Durchmesser von etwa 50 μm und bestehen aus einer etwa 1 μm dicken Aluminium- oder Kupferlage, auf der durch ein gängiges Metallisierungsverfahren eine etwa 5 μm dicke Verstärkungslage aus Kupfer abgelagert worden ist.
  • In einem Verfahrensschritt, dessen Ergebnis in der 2 dargestellt ist, wird nun ein erstes Durchgangsloch 3 mit einem Durchmesser von etwa 100 μm in das Halbleitersubstrat 1 gebohrt. Dieses erste Durchgangsloch 3, das von der oberen Oberfläche bis zu einer unteren Oberfläche des Halbleitersubstrats 1 reicht, kann durch nasschemisches oder trockenchemisches Ätzen oder durch ein Laserverfahren oder auch Sandstrahlverfahren gebohrt werden.
  • In einem weiteren Verfahrensschritt, der in der 3 veranschaulicht ist, wird jeweils ein Oberflächenbelag 4 auf jede der zwei genannten Oberflächen des Halbleitersubstrats 1 aufgebracht. Bei den Oberflächenbelägen 4 handelt es sich im vorliegenden Ausführungsbeispiel um folienartige rcc-Laminate, die an einer Oberfläche eine Metallschicht 5 und daran anliegend eine dielektrische Schicht 6 aus einem noch nicht vollständig vernetzten Duromer aufweisen und die mit der dielektrischen Schicht 6 an die jeweilige Oberfläche des Halbleitersubstrats 1 angelegt werden. Bei anderen Ausführungen der Erfindung besteht der Oberflächenbelag 4 ausschließlich aus der dielektrischen Schicht 6, die dann ebenfalls in Form einer Folie oder alternativ auch durch Spritzgießen oder Spritzprägen auf das Halbleitersubstrat 1 aufgebracht werden kann. Schließlich kann die dielektrische Schicht 6 auch aus einem anderen fließfähigen Polymer und insbesondere aus einem thermoplastischen Kunststoff bestehen.
  • In einem weiteren Verfahrensschritt werden die Oberflächenbeläge 4 durch Erwärmen auf eine Temperatur von etwa 185°C gebracht und mit einem Druck von etwa 15 bar an das Halbleitersubstrat 1 angepresst, so dass das erste Durchgangsloch 3 vollständig mit dem die dielektrische Schicht 6 bildenden Duromer – im vorliegenden Ausführungsbeispiel einem Epoxidharz, eventuell mit Füllstoffen wie beispielsweise Siliziumoxid oder Magnesiumoxid – gefüllt wird, indem dieses Duromer in das erste Durchgangsloch 3 hineingedrückt wird. Dabei ist vorgesehen, dass das die dielektrische Schicht 6 bildende Duromer erst beim Anpressen und Erwärmen vollständig vernetzt. Bei der alternativ vorgeschlagenen Verwendung eines thermoplastischen Kunststoffs als dielektrisches Material für die dielektrische Schicht 6 wird der Oberflächenbelag 4 zum Anpressen an das Halbleitersubstrat 1 bis zu einer Fließtemperatur erwärmt.
  • Das beschriebene Aufbringen der Oberflächenbeläge 4 auf das Halbleitersubstrat 1 sowie deren Anpressen an das Halbleitersubstrat 1 geschehen bei der vorliegenden Ausgestaltung des Verfahrens bei einem reduzierten Umgebungsdruck von etwa 1 mbar. Ein Ergebnis des beschriebenen Erwärmens und Anpressens der Oberflächenbeläge 4 an das Halbleitersubstrat 1 ist in 4 dargestellt, wo auch zu erkennen ist, dass das erste Durchgangsloch 3 vollständig mit dem dielektrischen Material gefüllt ist. Nach dem Anpressen hat die dielektrische Schicht 6 noch eine Dicke von etwa 40 μm, während die Metallschicht 5 eine Dicke von etwa 10 μm hat.
  • 5 zeigt das Ergebnis eines weiteren Verfahrensschritt, in dem durch das das erste Durchgangsloch 3 füllende dielektrische Material hindurch ein zweites Durchgangsloch 7 gebohrt wird, wobei eine Bohrlochwand des ersten Durchgangslochs 3 jedoch vollständig durch das dielektrische Material abgedeckt bleibt. Das zweite Durchgangsloch 7 kann dabei durch ein Laserverfahren oder auch durch Plasmabohren gebohrt werden, wobei die Metallschicht 5 dazu zunächst aufgeätzt werden kann. Bei dem hier beschriebenen Ausführungsbeispiel wird im gleichen Arbeitsschritt, ebenfalls durch ein Laserverfahren oder durch Plasmabohren und eventuell vorheriges Aufätzen der Metallschicht 5, über jede der Kontaktflächen 2 ein Sackloch 8 durch den entsprechenden Oberflächenbelag 4 und insbesondere durch die dielektrische Schicht 6 gebohrt, das bis auf die jeweilige Kontaktfläche 2 erreicht.
  • Schließlich wird eine Bohrlochwand des zweiten Durchgangslochs 7 in einem Verfahrensschritt, dessen Ergebnis in 6 dargestellt ist, metallisiert, wobei eine dabei entstehende leitfähige Beschichtung dieser Bohrlochwand an jedem Ende des zweiten Durchgangslochs 7 einen elektrischen Kontakt zur jeweiligen Metallschicht 5 erhält und so die Metallschicht 5 an der oberen Oberfläche des Halbleitersubstrats 1 mit der Metallschicht 5 an der unteren Oberfläche des Halbleitersubstrats 1 elektrisch leitend verbindet. Im gleichen Arbeitsschritt werden auch die Sacklöcher 8 metallisiert, so dass die Metallschicht 5 an der oberen Oberfläche des Halbleitersubstrats 1 elektrisch leitend mit den Kontaktflächen 2 verbunden wird. Entsprechende Kontaktierungen von Kontaktflächen können selbstverständlich auch an der unteren Oberfläche des Halbleitersubstrats 1 vorgesehen werden.
  • Eine Abwandlung des Verfahrens sieht vor, dass die Metallschicht 5 an der oberen Oberfläche des Halbleitersubstrats 1 mit den Kontaktflächen 2 elektrisch leitend verbunden wird, indem vor dem in der 3 dargestellten Verfahrensschritt Lothöcker oder vergleichbare leitfähige Kontaktierungshöcker auf den Kontaktflächen 2 aufgebracht werden, die dann durch das Anpressen des Oberflächenbelags 4 an die obere Oberfläche des Halbleitersubstrats 1 durch die dielektrische Schicht 6 hindurchgedrückt werden und dadurch in Kontakt zur entsprechenden Metallschicht 5 kommen.
  • Das Metallisieren der Bohrlochwand des zweiten Bohrlochs 7 sowie der Sacklöcher 8 geschieht durch außenstromloses Abscheiden einer etwa 5 μm dicken Kupferschicht nach einer Bekeimung mit Palladium. Alternativ kann das Durchgangsloch 7, gegebenenfalls zusammen mit den Sacklöchern 8, auch unter Ablagern von Gold, Kobalt oder Nickel außenstromlos metallisiert werden. Die gleichen Metalle können in einer alternativen Ausführung der Erfindung auch durch Aufdampfen oder Sputtern auf die Bohrlochwand des zweiten Durchgangslochs 7 und/oder auf Oberflächen in den Sacklöchern 8 aufgebracht werden.
  • Eine durch außenstromloses Metallisieren erzeugte Metallschicht in dem zweiten Durchgangsloch 7 und in den Sacklöchern 8 wird anschließend noch durch galvanisches Abscheiden von Kupfer verstärkt. Unter Umständen kann es jedoch schon genügen, die Bohrlochwand des zweiten Durchgangslochs 7 ausschließlich stromlos bzw. durch Aufdampfen oder Sputtern zu metallisieren. In einer Abwandlung des Verfahrens ist es vorgesehen, dass die Bohrlochwand des zweiten Durchgangslochs 7 nach Aufbringen von Kohlenstoff oder einem leitfähigen Kunststoff wie beispielsweise Polyanilin ohne vorheriges stromloses Metallisieren galvanisch metallisiert wird.
  • In einem letzten Verfahrensschritt wird nun die Metallschicht 5 sowohl an der oberen Oberfläche als auch an der unteren Oberfläche des Halbleitersubstrats 1 so strukturiert, dass die Metallschichten 5 Leiterbahnen und Leiterflächen bilden, die durch Aussparungen 9 der Metallschicht 5 voneinander getrennt sind. Das Strukturieren der Metallschichten 5 kann dabei durch an sich bekannte Verfahren erfolgen, beispielsweise durch Laserstrukturieren oder durch Fotolithografie unter Verwendung fotolithografischer Masken, wobei die Metallschichten 5 nach einem Belichten stellenweise weggeätzt werden.
  • Weiter oben wurde eine alternative Ausführung des Verfahrens erwähnt, bei der die Oberflächenbeläge 4 lediglich die dielektrische Schicht 6 umfassen. Bei diesen Abwandlungen des beschriebenen Verfahrens werden entsprechende Metallschichten 5 erst später, beispielsweise nach dem Anpressen der Oberflächenbeläge 4 an das Halbleitersubstrat 1, auf die dielektrischen Schichten 6 aufgebracht. Eine spezielle Ausführung des Verfahrens sieht z. B. vor, dass die Metallschichten 5 erst aufgebracht werden, wenn auch die Bohrlochwand des zweiten Durchgangslochs 7 metallisiert wird. Die Metallschichten 5 können dann gemeinsam mit der metallischen Schicht auf der Bohrlochwand des Durchgangslochs 7 und unter Anwendung desselben Metallisierungsverfahrens erzeugt werden. Bei diesen Abwandlungen des beschriebenen Verfahrens ist es möglich, die Metallschichten 5 nicht vollflächig aufzubringen, sondern nur stellenweise, so dass sie die erwünschten Leiterbahnen und Leiterflächen bilden, ohne dazu erst strukturiert zu werden. Das kann z. B. durch ein lokales Abdecken einer zuvor aufgetragenen Palladiumschicht mit Lack erreicht werden. Der zuletzt beschriebene Verfahrensschritt des Strukturierens der Metallschichten 5 kann bei den zuletzt genannten Abwandlungen des Verfahrens also auch entfallen.

Claims (18)

  1. Verfahren zum Herstellen eines mit dreidimensionalen Verdrahtungslagen versehenen Halbleiterchips, bei dem zwischen zwei Oberflächen eines Halbleitersubstrats (1), in das eine elektronische Schaltung des Halbleiterchips integriert ist, eine Durchkontaktierung hergestellt wird, wobei das Verfahren folgende Schritte umfasst: – Bohren eines ersten Durchgangslochs (3) in das Halbleitersubstrat (1), – Aufbringen jeweils eines Oberflächenbelags (4) auf jede von zwei Oberflächen des Halbleitersubstrats (4), wobei der Oberflächenbelag (4) eine der jeweiligen Oberfläche des Halbleitersubstrats (1) zugewandte dielektrische Schicht (6) umfasst, – Anpressen der Oberflächenbeläge (4) an das Halbleitersubstrat (1), so dass das erste Durchgangsloch (3) vollständig von einem die dielektrische Schicht (6) der Oberflächenbeläge (4) bildenden, in das erste Durchgangsloch (3) hineingedrückten dielektrischen Material gefüllt wird, – Bohren eines zweiten Durchgangslochs (7) durch das das erste Durchgangsloch (3) füllende Material, wobei eine Bohrlochwand des ersten Durchgangslochs (3) vollständig abgedeckt bleibt, – Metallisieren einer Bohrlochwand des zweiten Durchgangslochs (3), wobei eine dabei entstehende leitfähige Beschichtung dieser Bohrlochwand an jedem Ende des zweiten Durchgangslochs (7) einen elektrischen Kontakt erhält zu einer Metallschicht (5), die von dem dort am Halbleitersubstrat (1) anliegenden Oberflächenbelag (4) umfasst ist oder in einem Arbeitsschritt mit dem Metallisieren der Bohrlochwand oder in einem früheren Arbeitsschritt zumindest stellenweise auf der dielektrischen Schicht (6) aufgebracht wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Oberflächenbeläge (4) in Form von Folien auf das Halbleitersubstrat (1) aufgebracht werden.
  3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass es sich bei dem dielektrischen Material um ein Duromer handelt, das erst beim Anpressen und/oder einem Erwärmen nach dem Anpressen vollständig vernetzt, oder um einen thermoplastischen Kunststoff, der zum Anpressen des Oberflächenbelags (4) bis zu einer Fließtemperatur erwärmt wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Oberflächenbeläge (4) bei Unterdruckbedingungen mit dem Halbleitersubstrat (1) verbunden werden.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Oberflächenbeläge (4) bei einem Umgebungsdruck von zwischen 0,1 mbar und 10 mbar mit dem Halbleitersubstrat (1) verbunden werden.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Oberflächenbeläge (4) zum Verbinden mit dem Halbleitersubstrat (1) auf eine Temperatur von zwischen 170°C und 200°C erwärmt und/oder mit einem Anpressdruck von zwischen 10 bar und 20 bar an den Halbleitersubstrat (1) angepresst werden.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das erste Durchgangsloch (3) durch nasschemisches oder trockenchemisches Ätzen oder durch ein Laserverfahren oder durch ein Sandstrahlverfahren gebohrt wird.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das zweite Durchgangsloch (7) durch ein Laserverfahren oder durch Plasmabohren gebohrt wird.
  9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Bohrlochwand des zweiten Durchgangslochs (7) außenstromlos metallisiert wird.
  10. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Bohrlochwand des zweiten Durchgangslochs (7) durch Aufdampfen oder Sputtern metallisiert wird.
  11. Verfahren nach einem der Ansprüche 9 oder 10, dadurch gekennzeichnet, dass eine so erzeugte metallische Schicht auf der Bohrlochwand anschließend galvanisch verstärkt wird.
  12. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Bohrlochwand des zweiten Durchgangslochs (7) nach Aufbringen von Kohlenstoff oder einem leitfähigen Kunststoff galvanisch direktmetallisiert wird.
  13. Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass die Metallschicht (5) an zumindest einer von den zwei genannten Oberflächen des Halbleitersubstrats (1) elektrisch leitend mit einer Kontaktfläche (2) des Halbleitersubstrats (1) verbunden wird, indem zunächst ein Sackloch (8) durch die schon auf das Halbleitersubstrat (1) aufgebrachte dielektrische Schicht (6) mit der Metallschicht (5) gebohrt wird und dieses Sackloch (8) anschließend metallisiert wird.
  14. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass die Metallschicht (5) an zumindest einer von den zwei genannten Oberflächen des Halbleitersubstrats (1) elektrisch leitend mit einer Kontaktfläche (2) des Halbleitersubstrats (1) verbunden wird, indem zunächst ein leitfähiger Kontaktierungshöcker auf der Kontaktfläche (2) aufgebracht wird, der dann beim Anpressen des Oberflächenbelags (4) durch die dielektrische Schicht (6) hindurchgedrückt wird und so in Kontakt zur Metallschicht (5) gerät.
  15. Verfahren nach einem der Ansprüche 13 oder 14, dadurch gekennzeichnet, dass die Kontaktfläche (2) vor dem Aufbringen des Oberflächenbelags (4) mit einer metallischen Verstärkungslage versehen wird.
  16. Verfahren nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass die Metallschicht (5) zur Bildung von Leiterbahnen und/oder Leiterflächen strukturiert wird.
  17. Verfahren nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass die dielektrische Schicht (6) eine Dicke von zwischen 20 μm und 50 μm und/oder die Metallschicht (5) eine Dicke von zwischen 5 μm und 15 μm erhält.
  18. Verfahren nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, dass das Halbleitersubstrat (1) eine Dicke von zwischen 50 μm und 300 μm hat und/oder das erste Durchgangsloch (3) einen Durchmesser von zwischen 40 μm und 200 μm erhält.
DE102006045836.2A 2006-09-22 2006-09-22 Verfahren zum Herstellen einer Durchkontaktierung zwischen zwei Oberflächen eines Halbleitersubstrats Expired - Fee Related DE102006045836B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102006045836.2A DE102006045836B4 (de) 2006-09-22 2006-09-22 Verfahren zum Herstellen einer Durchkontaktierung zwischen zwei Oberflächen eines Halbleitersubstrats

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006045836.2A DE102006045836B4 (de) 2006-09-22 2006-09-22 Verfahren zum Herstellen einer Durchkontaktierung zwischen zwei Oberflächen eines Halbleitersubstrats

Publications (2)

Publication Number Publication Date
DE102006045836A1 DE102006045836A1 (de) 2008-05-29
DE102006045836B4 true DE102006045836B4 (de) 2015-12-31

Family

ID=39326056

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006045836.2A Expired - Fee Related DE102006045836B4 (de) 2006-09-22 2006-09-22 Verfahren zum Herstellen einer Durchkontaktierung zwischen zwei Oberflächen eines Halbleitersubstrats

Country Status (1)

Country Link
DE (1) DE102006045836B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2928225A1 (fr) * 2008-07-31 2009-09-04 Commissariat Energie Atomique Realisation d'interconnexions verticales conductrices a base d'un polymere conducteur.

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19535282A1 (de) * 1994-09-23 1996-03-28 Fraunhofer Ges Forschung Verfahren zum Kontaktieren eines elektronischen Bauelements mit Aluminium-Anschlußflächen auf einem Substrat und damit hergestellte elektronische Schaltung
WO2002021591A1 (de) * 2000-09-05 2002-03-14 Siemens Aktiengesellschaft Verfahren zum herstellen von elektrisch leitenden schichten auf der wandung von durchgangslöchern in einem substrat
US7028400B1 (en) * 2002-05-01 2006-04-18 Amkor Technology, Inc. Integrated circuit substrate having laser-exposed terminals

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19535282A1 (de) * 1994-09-23 1996-03-28 Fraunhofer Ges Forschung Verfahren zum Kontaktieren eines elektronischen Bauelements mit Aluminium-Anschlußflächen auf einem Substrat und damit hergestellte elektronische Schaltung
WO2002021591A1 (de) * 2000-09-05 2002-03-14 Siemens Aktiengesellschaft Verfahren zum herstellen von elektrisch leitenden schichten auf der wandung von durchgangslöchern in einem substrat
US7028400B1 (en) * 2002-05-01 2006-04-18 Amkor Technology, Inc. Integrated circuit substrate having laser-exposed terminals

Also Published As

Publication number Publication date
DE102006045836A1 (de) 2008-05-29

Similar Documents

Publication Publication Date Title
DE69811945T2 (de) Verfahren zur herstellung von schaltungselementen für eine z-achsenzwischenverbindung
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE60131934T2 (de) Vor- und rückseitig elektrisch leitendes Substrat und seine Herstellung
DE69708879T2 (de) Z-achsenzwischenverbindungsverfahren und schaltung
DE69622606T2 (de) Gedruckte Schaltungsplatte
DE69128307T2 (de) Prozess und Struktur für mehrschichtige Zusammenschaltung mit hoher Dichte
DE69331511T2 (de) Zweiseitig gedruckte Leiterplatte, mehrschichtige Leiterplatte und Verfahren zur Herstellung
DE69117381T2 (de) Mehrschichtleiterplatte und Verfahren zu ihrer Herstellung
DE69725689T2 (de) Gedruckte Leiterplatte und elektronische Bauteile
DE69325404T2 (de) Leiterschicht-Anordnungen und das Herstellen ihrer elektrischen Verbindungen
DE19626977A1 (de) Dünnfilmvielschichtverdrahtungsplatte und deren Herstellung
DE112005000952T5 (de) Elektronik-Modul und Verfahren zur Herstellung desselben
DE102006025711A1 (de) Mehrschichtsubstrat mit leitfähiger Struktur und Harzfilm und Verfahren zur Herstellung desselben
DE102006035864A1 (de) Verfahren zur Herstellung einer elektrischen Durchkontaktierung
DE112006001506T5 (de) Platinenstruktur und Verfahren zu ihrer Herstellung
DE112008003532T5 (de) Verfahren zum Herstellen eines Mehrschichtverdrahtungssubstrats
DE102013102542A1 (de) Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
DE10317675B4 (de) Keramisches Multilayersubstrat und Verfahren zu seiner Herstellung
WO2013013964A1 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102007060510A1 (de) Leiterplatten-Herstellungsverfahren, Leiterplatte und elektronische Anordnung
EP0549791B1 (de) Mehrlagenleiterplatte und verfahren zu ihrer herstellung
DE102007008490A1 (de) Substrat mit vergrabenem Schaltbild und Herstellungsverfahren dafür
WO2012031845A1 (de) Verfahren zur herstellung eines halbleiterbauelementes mit einer durchkontaktierung und halbleiterbauelement mit durchkontaktierung
DE19522338B4 (de) Chipträgeranordnung mit einer Durchkontaktierung
DE102007024189A1 (de) Verfahren zur Herstellung einer elektronischen Baugruppe

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee