DE69708879T2 - Z-achsenzwischenverbindungsverfahren und schaltung - Google Patents
Z-achsenzwischenverbindungsverfahren und schaltungInfo
- Publication number
- DE69708879T2 DE69708879T2 DE69708879T DE69708879T DE69708879T2 DE 69708879 T2 DE69708879 T2 DE 69708879T2 DE 69708879 T DE69708879 T DE 69708879T DE 69708879 T DE69708879 T DE 69708879T DE 69708879 T2 DE69708879 T2 DE 69708879T2
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- layer
- conductive element
- bump
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 55
- 239000010410 layer Substances 0.000 claims description 190
- 229910052751 metal Inorganic materials 0.000 claims description 52
- 239000002184 metal Substances 0.000 claims description 52
- 239000000463 material Substances 0.000 claims description 38
- 239000004020 conductor Substances 0.000 claims description 35
- 239000012790 adhesive layer Substances 0.000 claims description 11
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 239000000853 adhesive Substances 0.000 claims description 5
- 230000001070 adhesive effect Effects 0.000 claims description 5
- 239000011888 foil Substances 0.000 claims description 4
- 238000003825 pressing Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 41
- 238000003475 lamination Methods 0.000 description 22
- 238000002844 melting Methods 0.000 description 17
- 230000008018 melting Effects 0.000 description 17
- 238000010438 heat treatment Methods 0.000 description 15
- 239000003989 dielectric material Substances 0.000 description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 9
- 229910052718 tin Inorganic materials 0.000 description 9
- 238000000137 annealing Methods 0.000 description 7
- 239000010408 film Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000004907 flux Effects 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000001000 micrograph Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000005272 metallurgy Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 238000005382 thermal cycling Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 241000237858 Gastropoda Species 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 150000001252 acrylic acid derivatives Chemical class 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000003416 augmentation Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009837 dry grinding Methods 0.000 description 1
- 125000003700 epoxy group Chemical group 0.000 description 1
- 150000002148 esters Chemical class 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000011133 lead Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 150000002989 phenols Chemical class 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 229910021654 trace metal Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01021—Scandium [Sc]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0367—Metallic bump or raised conductor not used as solder bump
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10977—Encapsulated connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
- Y10T29/49149—Assembling terminal to base by metal fusion bonding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
- Die vorliegende Erfindung bezieht sich auf mehrfach verbundene Schaltungsschichten zur Verwendung in elektronischen Bauteilen. Die Erfindung bezieht sich insbesondere auf verbesserte elektrische Z-Achsen-Verbindungen zwischen benachbarten Schaltungsschichten und auf Verfahren zur Herstellung dieser Verbindung zwischen diesen Schaltungsschichten.
- Mehrfachgeschichtete Schaltungen von miteinander verbundenen benachbarten Schaltungsschichten werden zur Herstellung komplexer elektrischer Schaltungen bei elektronischen Bauteilen verwendet. Gebräuchliche Namen für derartige Bauteile umfassen gedruckte Schaltungen (PCBs), sowohl einzel- als auch doppelseitig, Mehrfach-Chip-Module, Einzel- und Mehrfach- Chipträger, "ball grid arrays", Chips auf Plattenanordnungen, etc. Diese Schaltungsschichten umfassen normalerweise ein Muster von leitenden Spuren, die zur Verbindung elektrischer Komponenten verwendet werden. Die leitenden Spuren umfassen normalerweise ein leitendes Metall, beispielsweise Kupfer, das an einem Isolierungssubstrat befestigt oder auf andere Weise in diesem angeordnet ist, wobei das Isolierungssubstrat die leitenden Spuren mechanisch stützt. Isolierungssubstrate umfassen normalerweise dielektrische Materialien, die starr oder flexibel und aus einem Material, wie beispielsweise Polymeren, Keramiken, Glas, Silikon etc. hergestellt sein können. Die leitenden Spuren können unter Verwendung einer Anzahl von Techniken hergestellt werden, beispielsweise mittels Elektroplattieren, Ätzen, Sputtern, einer mechanischer Befestigung unter Verwendung von Haftklebern, etc. Die elektrischen Verbindungen zwischen Komponenten der elektrischen Schaltungen werden auf den Schaltungsschichten der Mehrschichtschaltung angeordnet. Die Verwendung mehrerer Schaltungsschichten erlaubt es dem Designer, komplexe Schaltungsdesigns unter Verwendung einzelner oder mehrerer Komponenten zu entwerfen, die zahlreiche Verbindungen erfordern. Mehrfachschaltungsschichten erhöhen die Komponentendichte und Funktionalität pro Volumeneinheit.
- Die leitenden Spuren jeder Schaltungsschicht einer Mehrschichtschaltung wirken als Drähte und werden zum Verbinden verschiedener Komponenten der Schaltung verwendet. Eine elektrische Verbindung zwischen benachbarten Schaltungsschichten wird mit Hilfe von "Vias" erzeugt. Ein Via wird durch Ausbildung eines Loches zwischen benachbarter Schaltungsschichten hergestellt. Anschließend wird leitendes Material an den Seitenwänden des Loches angeordnet, um eine elektrische Verbindung zwischen den zwei benachbarten Schaltungsschichten zu erzeugen.
- Normalerweise werden bei der Herstellung einer gedruckten Schaltung (PCB), die auch als Verdrahtungsplatten- oder plattierte Durchgangsloch- (PTH)-Technologie bekannt ist, die (elektrisch) leitenden Spuren separat auf jeder Schicht der Mehrschichtschaltplatte ausgebildet. Die Schaltplattenschichten der Mehrschichtschaltplatte werden dann gestapelt und zueinander ausgerichtet, wobei eine elektrisch isolierende Haftschicht zwischen den benachbarten Schichten angeordnet wird. Die zusammengesetzten Schichten werden dann Wärme und Druck ausgesetzt, um eine Haftung zwischen den benachbarten Schichten zu erzeugen. Anschließend werden Via-Löcher an den entsprechenden Positionen gebohrt, an denen Verbindungspads an benachbarten Schichten entstehen sollen. Die elektrische Verbindung wird erzielt, indem ein leitendes Material an den Seitenwänden der Via-Löcher aufgetragen wird. Im Stand der Technik erfordern die Metall-Via-Kontaktpads ausreichend Platz auf der Schaltplatte, um den Bohrungsquerschnitt anzupassen und/oder jede Fehlausrichtung auszugleichen. Diese großen Padbereiche begrenzen die Komponentendichte der Schaltplatte.
- Diese Vias werden "gestapelt", wenn sie sich durch alle Schaltplattenschichten von oben nach unten erstrecken. Da diese Vias jedoch durch die gesamte Platte gebohrt sind, beanspruchen die Vias und ihre Zielpads viel Platz im Schaltungsbereich, wodurch das Routen der Platten bei vielen Schichten eingeschränkt wird. Bei langen Via-Spalten bestehen Bedenken hinsichtlich der Verlässlichkeit, da es auf Grund einer thermischen Expansion zu einem Versatz zwischen dem Dielektrikum und dem Via-Metall kommen kann. Ferner ist es wünschenswert, Vias mit viel geringeren Durchmessern zu erzeugen, als sie wirtschaftlich gebohrt werden können. Um blinde und vergrabene Vias, d. h. solche Vias zu erzeugen, die nur in die oberste Schicht gelangen oder nur solche benachbarte Schichten verbinden, die sich nicht durch die gesamte Plattendicke erstrecken, werden zuerst zwei oder mehrere Schichten laminiert, um eine Unteranordnung auszubilden, und dann gebohrt und plattiert, um Verbindungen durch das Dielektrikum zu erzeugen. Mehrere dieser Untereinheiten werden dann wieder zusammen laminiert, wonach eine zweite Bohr- und Plattierungsoperation ausgeführt wird, um eine Verbindung zwischen den Untereinheiten zu schaffen. Um komplexere, mehrfach geschichtete Plattenanordnungen herzustellen, können mehrere dieser mehrfach geschichteten Anordnungen in einem dritten Zyklus laminiert, gebohrt und plattiert werden. Die zusätzlichen Mehrfachlaminierungs-, Bohr- und Plattierungsschritte erzeugen erhebliche Verarbeitungskosten und einen Leistungsverlust auf Grund von Beschädigungen innerer Vias während aufeinanderfolgender Laminierungsschritte sowie auf Grund des Versagens von langen Durchgangsloch-Vias infolge einer thermischen Expansion.
- Die Halbleiterverarbeitung und die verbesserten Materialien erlaubten die Herstellung von Schaltplatten, die viel kleinere Abmessungen als die zuvor beschriebenen gedruckten Schaltplatten aufweisen. Beispiele umfassen Substrate, auf denen keramische Hybride und dünne Filme abgelagert wurden, beispielsweise Mehrchip-Module (MCMs).
- Normalerweise werden derartige Schaltungen in kleinen Stückzahlen für Raumfahrt, Militär- und Großrechneranwendungen hergestellt. Ein Beispiel wären MCM-Ds. Das D bezieht sich auf eine Ablagerung, bei der eine Schaltung auf einem anorganischen, nicht leitenden Substrat aufgebaut wird, wobei versucht wurde, dünne Filme mittels Kupfer- oder Laminierungsspuren und organischen oder anorganischen Dielektrika zu erzeugen. Mit dieser Technologie können im Vergleich zur zuvor beschriebenen, herkömmlichen, plattierten Durchgangslochtechnologie sehr feine Leitungen und Vias (blind, gestapelt und vergraben) erzeugt werden, was zu größeren Schaltungsdichten führt.
- Allerdings führt die gesteigerte Dichte auf Grund sequentieller Losverarbeitung, mit der normalerweise ein komplexes, teures Gerät einhergeht, zu wesentlich höheren Herstellungskosten. Die Losverarbeitung selbst steht einer Massenproduktion entgegen und die sequentielle Herstellung führt zu einem geringeren Ertrag, da das Anordnen einer einzelnen defekten Schicht ein gesamtes Bauteil ruiniert.
- Um einigen Nachteilen der zuvor beschriebenen Verfahren entgegenzuwirken, wurden alternative Ansätze für einen Schaltungsverbindungs- (Schaltungsanordnungs)-Aufbau entwickelt.
- Die CA-A-1,307,594 und die US-A-5,502,884 offenbaren eine elektronische Mehrschichtschaltung, die aus beidseitig mit Metall bedampften, elektronischen Schaltungsschichten ausgebildet ist. Das Metall wird dann unter Verwendung herkömmlicher Techniken mit den gewünschten Schaltungsstrukturen gemustert, die für jede Schicht erforderlich sind. Die zwei elektronischen Schaltungsschichten werden miteinander verbunden, indem eine Haftkleberverbindungsschicht eines Isolationsharzes, das elektrisch leitende Partikel enthält, zwischen den elektronischen Schaltungsschichten angeordnet wird.
- Die US-A-5,282,312 offenbart eine mit zwei Metallen versehene flexible Schaltung, die mit plattierten Durchgangslöchern (Vias) gemustert ist. Die Verbindung zwischen den Schaltungsschichten wird durch eine Haftungsschicht hergestellt, die mit leitenden Haftklebervorsprüngen gemustert ist. Die Vorsprünge auf der Haftschicht sind im gleichen Rasterabstand wie die PTHs auf der flexiblen Schaltung angeordnet und die Haftschicht umfasst einen undurchlässigen dielektrischen Kern, der Kurzschlüsse durch die Haftschicht verhindert. Während des Laminierens (auch als "lay-up" bekannt) werden die Schaltung und die dazwischen angeordneten Haftschichten zueinander ausgerichtet und das gesamte System miteinander verbunden. Allerdings besteht ein Nachteil dieses Systems darin, dass die gemusterte, eingeschobene Haftschicht auf Grund ihrer Herstellung zusätzliche Systemkosten verursacht. Ferner mindert die genaue Ausrichtung der eingeschobenen Schicht zu den Schaltungsschichten die erzeugte Dichte der Schaltung und die Ausbeute.
- Die US-A-3,832,769 offenbart ein Verfahren zur Herstellung einer Verbindung zwischen benachbarten Schichten einer gedruckten Schaltung. Leitende Metallspalten erstrecken sich von den Vias oberhalb der Ebene des Dielektrikumfilmes, der die Vias enthält. Anschließend werden Leitende Stegbereiche oder Kontaktpads an den vorstehenden Bereichen der leitenden Spalten befestigt. Jedoch reichen die Verbindungen, die durch den Kontakt zwischen den leitenden Metallspalten und den Kontaktpads hergestellt werden, nicht aus, um die Schaltungsschichten mechanisch aneinander zu halten. Dies ist insbesondere dann ein Problem, wenn das dielektrische Material dünn und flexibel ist und die Vias der verbindenden Schaltungsschichten eine geringe Größe (Höhe und Durchmesser) und eine geringe Anzahl aufweisen. Des Weiteren sind die Via-Verbindungen der Umwelt ausgesetzt, was leicht zur Korrosion führen kann.
- Die US-A-5,401,913 offenbart die Verwendung von Spalten (Erhebungen) eines starren Metalls zum Verbinden mehrerer Schaltplattenschichten in einer Mehrschichtschaltung. Die Schaltplattenschichten werden durch Anordnen einer Spur-Metallschicht auf einer Seite einer dielektrischen Schicht und durch Erzeugen eines Vias auf der anderen Seite hergestellt. Die Via- Löcher werden an derjenigen Stelle in dem dielektrischen Film ausgebildet, an der eine Verbindung zu einer benachbarten Schaltplattenschicht erwünscht ist. Diese Via-Löcher werden dann mit einem starren, nichtschmelzbaren, leitenden Metall gefüllt, wie beispielsweise Erhebungen, die von der Oberfläche der dielektrischen Schicht vorstehen. Die starren, leitenden Erhebungen werden dann mit einem elektrisch leitenden Metall beschichtet, das eine Metall-an-Metall-Haftung zwischen der Erhebung und dem benachbarten Pad erzeugen kann, mit dem es verbunden und an dem es befestigt werden soll.
- Des Weiteren wurde offenbart, ein elektrisch isolierendes Haftklebermaterial über der Oberfläche der Schaltplattenschichten anzuordnen. Mehrere dieser Schichten werden dann gestapelt, ausgerichtet und zusammen unter Einfluss von Wärme und Druck in einem einzelnen Laminierungsschritt laminiert. Die Metalloberflächen der Erhebungen und Pads werden miteinander verbunden, wodurch sowohl elektrische als auch mechanische Verbindungen entstehen.
- Allerdings erschwert die Verwendung eines starren, nicht schmelzbaren, leitenden Metalls für die Erhebungen eine Nachbearbeitung der Erhebungen. Ferner schränkt die starre Natur der Erhebungen die tolerierbare Höhenvariation der Erhebungen ein, da größere Erhebungen Stützen bilden, die verhindern, dass benachbarte niedrigere Erhebungen gute Kontakte bilden. Dadurch wird die Einatzfähigkeit der Erfindung eingeschränkt, insbesondere dann, wenn blinde oder vergrabene Vias erwünscht sind.
- Die US-A-5,046,238 offenbart ein schmelzbares dielektrisches Material, das auf einer Seite mit einer Schaltung und mit Vias versehen ist, welche die Schaltung auf der anderen Seite offen legen. In den Vias wird ein schmelzbares, leitendes Material angeordnet. Wenn mehrere dieser Strukturen gestapelt und zueinander ausgerichtet werden, können diese unter dem Einfluss von Wärme und Druck zusammen laminiert werden, wodurch das leitende Via-Material mit einem anderem leitenden Via-Material und/oder mit entsprechenden Schaltungspads und das dielektrische Material mit der rest- Lichen Schaltung verschmolzen wird. Ein Nachteil dieses Verfahrens besteht darin, dass nur wenige schmelzbare dielektrische Materialien eine ausreichende Formstabilität aufweisen, um auf diese Weise eine Schaltplatte mit (hoher Dichte herzustellen. Des Weiteren sind diese Materialien sehr teuer. Somit erfordert die Ausbildung einer Schaltung auf solchen schmelzbaren Dielektrika ein Schmelzen des leitenden Materials bei hohen Temperatur. Ferner muss das dielektrische Material bei einer Temperatur schmelzen, die weit oberhalb derjenigen Temperaturen Liegt, denen das Substrat in nachfolgenden Prozessen ausgesetzt wird, um weiterhin formstabil zu bleiben und die Haftung zu erhalten. Die hohen Schmelztemperaturen liegen normalerweise oberhalb der Schmelztemperaturen von herkömmlichen, preiswerten, schmelzbaren Leitern, die in dem Via verwendet werden könnten, bei denen die Via-Metallurgie während des Laminierens schmelzen würde. Geschmolzenes Metall in dem Laminat ist schwer zu kontrollieren, wenn es zur gleichen Zeit schmilzt, zu der ein schmelzbares Dielektrikum erweicht, da es aus dem Via-Bereich herausgedrückt werden und zu ungewollten Verbindungen zwischen Leitern führen kann, die isoliert bleiben sollten. Gleichzeitig wird das leitende Metall aus dem Via entfernt, wo die Verbindung erwünscht ist, so dass die Verbindung nicht ordnungsgemäß oder gar nicht hergestellt wird. Schließlich führt das Schmelzen bei hohen Temperaturen dazu, dass manche Metallurgien auf Oberflächenleitern verschmutzt werden, was zu Problemen beim späteren Zusammenbau führen kann.
- Aus der EP-A-0,530,840 ist ein Verfahren zum Verbinden von Schaltungsschichten bekannt, worin eine erste Schaltungsschicht mit einem ersten Leiter und eine zweite Schaltungsschicht mit einem zweiten Leiter vorgesehen ist. Ein Leiterelement ist auf der ersten Schaltungsschicht in elektrischer Verbindung mit dem ersten Leiter angeordnet. Das Leiterelement besteht aus einem deformierbaren Material mit einer Außenfläche, das wenigstens nach Ausübung eines Druckes zu fließen beginnt. Zwischen der ersten und der zweiten Schaltungsschicht ist eine Haftkleberschicht angeordnet. Nach Ausrichtung der Schaltungsschichten wird ein Druck ausgeübt, der das Leiterelement deformiert, wodurch wenigstens ein Teil des Materials unterhalb der Außenfläche eine elektrische Verbindung mit dem zweiten Leiter eingeht.
- Die EP-A-0 647 090 beschreibt ein Verfahren, bei dem leitende Erhebungen auf einem Drahtmuster oder auf einer dünnen leitenden Metallplatte vorgesehen sind. Die Platte und das Drahtmuster werden mit einer dazwischen angeordneten Isolierungsharzschicht laminiert und verpresst, so dass die Erhebungen durch die Isolationsschicht dringen und gegen die gegenüber angeordnete Metallplatte stoßen, deformiert werden und somit die Verbindung zwischen der Metallplatte und dem Drahtmuster herstellen.
- Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Verbinden von Schaltungsschichten und eine Mehrschichtverbindung zu schaffen, die beide verlässliche elektrische Verbindungen zwischen benachbarten Schaltungsschichten erzeugen.
- Gemäß der Erfindung wird diese Aufgabe durch ein Verfahren gemäß Anspruch 1 und einer Vorrichtung gemäß Anspruch 7 gelöst. Die Unteransprüche beziehen sich auf weitere Ausführungsformen der Erfindung.
- Die vorliegende Erfindung verbessert den Stand der Technik, indem sie ein Verfahren zur Herstellung elektrischer Z-Achsen-Verbindungen in mehrschichtigen Schaltungen sowie mit diesen Verfahren hergestellte Mehrschicht-Schaltungen schafft. Genauer gesagt sind die Schaltungsschichtverbindungen der vorliegenden Erfindung aus deformierbaren elektrischen Verbindungsmaterialien in Form von Erhebungen hergestellt, die elektrische Verbindungen zwischen benachbarten Schaltungsschichten und somit eine elektrische Verbindung entlang der Z-Achse erzeugen (die Z-Achse steht senkrecht zu der Ebene der Schaltungsschichten). Auf Grund der Deformierbarkeit der Erhebungen müssen die Erhebungen keine gleichmäßige Höhe aufweisen, um verlässliche elektrische Verbindungen zu erzeugen.
- Die Verfahren der vorliegenden Erfindung umfassen das Vorsehen wenigstens einer ersten und einer zweiten Schaltungsschicht mit entsprechenden Leitern, normalerweise Schaltungsspuren o. dgl. Anschließend wird wenigstens ein leitendes Element in Form einer Erhebung, das normalerweise aus Metall besteht und mittels Ausüben eines Druckes deformierbar ist, zumindest auf der ersten Schaltungsschicht angeordnet, wobei es im elektrischen Kontakt mit dem Leiter steht. Dann wird eine Haftkleberschicht zwischen derjenigen Seite der ersten Schaltungsschicht, auf der das leitende Element angeordnet ist, und derjenigen Seite der zweiten Schaltungsschicht, die den Leiter trägt, angeordnet und die erste und die zweite Schaltungsschicht werden zueinander ausgerichtet. Anschließend werden die erste und die zweite Schicht zusammengepresst, um diese zu verbinden, so dass der Druck das leitende Element deformiert, wodurch frisches Material, das sich unterhalb seiner Oberfläche befindet, d. h. aus seinem Innern offengelegt wird, das minimal, wenn überhaupt, oxidiert ist. Dieses frische Material stellt eine elektrische Verbindung zwischen dem leitenden Element und dem Leiter auf der zweiten Schaltungsschicht her, wodurch eine elektrische Verbindung mit geringem Widerstand entsteht.
- Die Erfindung schafft weiterhin eine Mehrschicht-Schaltungsverbindung, die mit Erhebungen ausgebildet sein kann, die keine genau eingestellte Höhe aufweisen, da die Erhebungen aus einem deformierbaren Material ausgebildet sind, welches fließt, sobald der durch die Verbindung der die Vorrichtung bildenden Schaltungsschichten erzeugte Druck ausgeübt wird. Die Mehrschicht-Schaltungsverbindung umfasst wenigstens eine erste und eine zweite Schaltungsschicht, die jeweils Leiter umfassen. Zwischen den Leitern der ersten und der zweiten Schaltungsschicht ist wenigstens ein leitendes Element, wie beispielsweise eine Erhebung aus einem deformierbaren Material, deren Höhe etwa dem Abstand zwischen den Leitern der ersten und der zweiten Schaltungsschicht in der Schaltungsschichtverbindung entspricht, angeordnet und ist mit den beiden Leitern in elektrisch verbunden. Ferner ist zwischen der ersten und der zweiten Schaltungsschicht eine Haftkleberschicht angeordnet, wobei wenigstens Bereiche der Haftkleberschicht mit der Erhebung in Kontakt stehen, um eine Ausdehnung der Erhebung zu hemmen, wenn die Erhebung bei der Ausbildung der Mehrschicht-Schaltungsverbindung unter Druck deformiert wird.
- Die vorliegende Erfindung wird im folgenden unter Bezugnahme auf die begleitenden Zeichnungen beschrieben, in denen gleiche Bezugsziffern gleiche Bauteile bezeichnen und worin
- Fig. 1a-1g Querschnittansichten eines ersten Verfahrens gemäß der vorliegenden Erfindung sind,
- Fig. 2a und 2b Querschnittansichten der Fig. 1f und 1g in einer Multischicht, Multi-Via-Schaltkreisverbindung (Schaltkreisanordnung) sind,
- Fig. 3a bis 3h Querschnittansichten eines zweiten Verfahrens gemäß der vorliegenden Erfindung sind,
- Fig. 4a bis 4e Querschnittansichten eines dritten Verfahrens gemäß der vorliegenden Erfindung sind,
- Fig. 5 ein Mikrograph eines Vias in zwei Schichten einer mehrschichtigen Schaltung ist, der gemäß der vorliegenden Erfindung ausgebildet ist,
- Fig. 7 ein Diagramm ist, das die Stabilität des Widerstandes der Via-Verbindung nach 1000 Stunden in einer Temperatur-Feuchtigkeits-Kammer bei 85 ºC und 85% relativer Luftfeuchtigkeit darstellt, und
- Fig. 7 ein Diagramm ist, das die Stabilität der Via-Verbindungen nach 167 Temperaturzyklen genauer zeigt, wobei jeder Zyklus über eine Zeitdauer von 6 Stunden bei Temperaturen von -55ºC bis 125ºC durchgeführt wurde.
- Im folgenden werden unter Bezugnahme auf die Figuren, insbesondere auf die Fig. 1a bis 1g, 3a bis 3h und 4a bis 4e, drei Verfahren zum elektrischen Verbinden zweier oder mehrerer Schaltungsschichten genauer beschrieben. In dieser Beschreibung bezieht sich die bezeichnung "Schaltungsschichten" allgemein auf Dielektrika oder andere geeignete Materialien, die leitende Elemente halten, wie beispielsweise Schaltungsspuren, Pads oder andere elektrisch verbindende Wege. Die verwendeten Dielektrika können entweder starr oder flexibel (nicht starr) sein.
- Ferner ist in den Fig. 1a bis 1g, 3a bis 3h und 4a bis 4e gemäß der vorliegenden Erfindung nur eine einzelne elektrische Verbindung zwischen zwei Schaltungsschichten gezeigt. Es sollte klar sein, dass diese einzelne Verbindung (zwischen den zwei Schaltungsschichten) nur ein Beispiel zu Darstellungszwecken der Verfahren gemäß der vorliegenden Erfindung ist. Die vorliegende Erfindung umfasst normalerweise mehrere Schaltungsschichten, von denen ein Bereich in den Fig. 2a und 2b gezeigt und entsprechend beschrieben ist. Jede Schaltungsschicht dieser Mehrzahl von Schaltungsschichten kann mehrere Vias aufweisen. Die Vias können, wie es zuvor beschrieben wurde, "gestapelt", "blind" oder "vergraben" angeordnet sein, was von ihrer Orientierung innerhalb dieser Schaltungsschichten abhängt. Diese Vias umfassen mehrere elektrische Verbindungen.
- In den Fig. 1a bis 1g ist ein Verfahren zum Vorbereiten und Verbinden von Schaltungsschichten 20,21 gezeigt. Diese Schaltungsschichten 20 (Fig. 1a), 21 sind normalerweise aus einer Dielektrikumsschicht 22, 23 aus einem Material wie beispielsweise einer Polyimid-Folie und einem Pad 24, 25, einer Schaltungsspur oder anderen elektrisch verbindenden Wegen ausgebildet, vorzugsweise aus einem elektrisch Leitenden Material, wie beispielsweise Kupfer. Die Pads 24, 25 können an den elektrisch leitenden Spuren auf der Schaltungsschicht befestigt sein. Es wird dann ein Loch 26 in die Dielektrikumsschicht 22 der ersten Schaltungsschicht 20 (Fig. 1b) eingebracht, vorzugsweise mittels Nass- oder Trockenbearbeitungstechniken. Nassbearbeitungstechniken können beispielsweise ein chemisches Ätzen o. dgl. umfassen. Trockenmahltechniken umfassen beispielsweise Laserablation, Ionenfräsen, reaktives Ionenätzen u. dgl.
- Dieses Loch 26 in dem Dielektrikum erstreckt sich zum Pad 24 und kann (durch die zuvor beschriebenen Techniken) in jeder gewünschten Form (rund, quadratisch, rechteckig, dreieckig, oval etc.) ausgebildet werden. Die Via-Wände 28 erstrecken sich von dem Pad 24.
- Ein zuvor offenbartes, schmiedbares und somit unter Druck umformbares Material mit einer guten elektrischen Leitfähigkeit wird dann in dem Loch 26 angeordnet, um eine "Erhebung" 30 auszubilden. Die Materialien für die Erhebung 30 umfassen Zinn, Aluminium, Indium, Blei, Gold, Silber, Bismuth u. dgl. und Legierungen dieser Materialien. Das Material wird derart angeordnet, dass die Erhebung 30 das Pad 24 berührt und somit eine elektrische Verbindung (Fig. 1c) ermöglicht. Die Erhebung 30 kann derart angeordnet sein, dass sie sich entweder oberhalb der Ebene der Dielektrikumsschicht 22 (über diese hinaus) oder alternativ auf gleicher Ebene oder unterhalb dieser Ebene erstreckt. Das zur Ausbildung der Erhebung 30 verwendete Metall kann in den Vias 26 mittels galvanischer Metallabscheidung, mechanischer Ablagerung von Lötpaten oder Lötbällen in dem Loch (den Löchern) 26 oder mittels anderer bekannter Verfahren angeordnet werden.
- Die Höhe der Erhebung 30 kann in einem einzelnen oder in mehreren Schritten erhöht werden. Einbevorzugtes Verfahren zum Erhöhen der Erhebungshöhe umfasst das Schmelzen des Erhebungsmaterials. Andere Erhebungsaufstockungstechniken umfassen Mikroreplikation, mechanische Bearbeitung, "Wicking" u. dgl. Während des Schmelzens wird die Temperatur der Erhebung 30 auf eine Temperatur oberhalb des Schmelzpunktes des Metalls der Erhebung 30 erhöht. Die Erwärmung der Erhebung 30 kann in einem Konvektionsofen, einem Infrarotofen, einem Gasphasenschmelzofen o. dgl. durchgeführt werden. Es kann ein Flussmittel verwendet werden, um das Schmelzen zu unterstützen.
- Dieser Erhebungsaufstockungsschritt (Schritte) ist erforderlich, wenn die anfangs angeordnete Erhebung 30 nicht auf dergleichen Ebene oder oberhalb der Ebene (über diese hinaus) der Dielektrikumsschicht 22 Liegt, um die Erhebung bis zu einem Punkt aufzustocken, in dem sie sich oberhalb (darüber hinaus) der Ebene der Dielektrikumsschicht 22 erstreckt. Dieser Erhebungsaufstockungsschritt (Schritte) ist wahlweise, er wird jedoch bevorzugt, wenn sich die anfangs angeordnete Erhebung oberhalb der Ebene (über diese hinaus) der Dielektrikumsmaterialschicht erstreckt. Die Erhebung 30 wird vorzugsweise in eine runde Form (Fig. 1) geschmolzen, obwohl auch andere Formen für die geschmolzene Erhebung 30 möglich sind (vorausgesetzt, dass sich wenigstens ein Bereich der Erhebung 30 über die Ebene der Dielektrikumsschicht 22 hinaus erstreckt).
- Die Höhe der Erhebung ist wichtig, um ein höheres Verhältnis von Erhebungshöhe zu Erhebungsbreite (auch als "Seitenverhältnis" bekannt) zu erzielen, und ferner wird durch eine Erhebungshöhe oberhalb der Ebene der Dielektrikumsschicht 22 (über diese hinaus) sichergestellt, dass die Erhebungen 30 zuerst den Haftkleber der Haftkleberschicht 34 durchdringen und anschließend zusammenfallen, indem sie sich auswärts ausdehnen, wenn die Schaltungsschichten 20,21 unter Druck zusammengebracht werden (was im folgenden genauer beschrieben wird) (Fig. 1f, 1g, 2a und 2b). Das Material der Erhebung 30 muss ausreichend starr sein, so dass die Erhebung 30 den Haftkleber der Haftkleberschicht 34 durchdringen kann (was im folgenden beschrieben wird). Ferner dehnt sich eine hohe und schmale Erhebung (hohes Seitenverhältnis) unter Druck weniger nach außen aus und nimmt somit weniger Fläche in der sich ergebenden Schaltung ein, so dass diese Schaltung eine höhere Drahtdichte aufweisen kann.
- Sollte der Ablagerungsprozess weniger als 100% abgelagerte Erhebungen in den Vias hervorbringen, oder sollte das erhabene Material während der Handhabung beschädigt werden, so dass eine Erhebung (oder Erhebungen) aus einem Via (aus den Vias) fällt, kann eine neue Erhebung mechanisch oder mit Hilfe anderer Mittel in das leere Via-Loch eingesetzt werden. Zum Aufstocken der Erhebung kann ein einfacher, zuvor beschriebener Schmelzprozess verwendet werden, um die neue Erhebung in ihr Via-Loch einzuschmelzen.
- In Fig. 1e ist auf der ersten Schaltungsschicht 20 eine Haftkleberschicht 34 angeordnet. Für diese Anwendung geeignete Haftkleber umfassen aushärtbare oder thermoplastische Haftkleber, entweder alleine oder in Kombination. Beispiele sind Epoxide, Zynat-Harzester, Acrylate, Phenole, Silikone, Polyimide, Polyamide u. dgl. Alternativ kann die Haftkleberschicht 34 auf der unteren Schaltungsschicht 21 oder zwischen den Schaltungsschichten 20 und 21 während der Lamination angeordnet werden (was im folgenden genauer beschrieben wird). Der Haftkleber ist derart gewählt, dass er einen geringeren Erweichungspunkt als das Metall der Erhebung 30 aufweist, und im Fall eines aushärtbaren Klebstoffes fließt und/oder härtet der Haftkleber bei einer Temperatur, die geringer als der Schmelzpunkt des Materials der Erhebung 30 ist, so dass er fließen und/oder aushärten kann, ohne das Metall der Erhebung 30 oder der Pads 24,5 zu schmelzen. Die Gründe für diese Erweichungsparameter werden im Zuge der folgenden Beschreibung deutlich.
- Wie in Fig. 1f gezeigt ist, sind die Schaltungsschichten 20,21 zueinander ausgerichtet und gemeinsam angeordnet, wodurch eine Zwischenschaltung erzeugt wird. Insbesondere fluchtet das Via mit der Metallerhebung 30 und dem entsprechenden Pad 25 auf der unteren, benachbarten Schaltungsschicht 21. Die Ausrichtung kann mittels jeder geeigneten, herkömmlichen Ausrichtungstechnik durchgeführt werden, wie beispielsweise mittels mechanischer Ausrichtung unter Verwendung von Ausrichtstiften, optischer Registration in Verbindung mit Bezugspunkten und anderen Verfahren des Stands der Technik.
- Nach der Ausrichtung beginnt der Laminierungsprozess zum Verbinden der Schaltungsschichten. Zuerst kann ein Erwärmungsschritt (oder Schritte) durchgeführt werden, abhängig davon, welche Haftkleber verwendet wurden und/oder ob ein zusätzliches Erweichen des Metalls der Erhebung erwünscht ist, um die Umformbarkeit der Erhebung 30 zu verbessern. Der Erwärmungsschritt (die Erwärmungsschritte) wird bei einigen Haftklebern bevorzugt, um eine Strömung zu induzieren und den Haftkleber auszuhärten.
- Diese Erwärmungsschritte werden vorzugsweise bei einer Temperatur unterhalb der Schmelztemperaturen des Metalls durchgeführt, das die Erhebung 30 bildet, um ein Durchdringen der Erhebung durch den Haftkleber der Haftkleberschicht zu ermöglichen und um ein übermäßiges Herausfließen von Metall (beim Schmelzen) zu verhindern, was Kurzschlüsse in dem Endprodukt erzeugen kann.
- In Fig. 1g sind die Schaltungsschichten 20,21 näher aneinander gebracht, um eine Schaltungsverbindung 39 durch Ausübung von Druck zu erzeugen (gleichzeitig mit, vor oder nach dem Erwärmung schritt (den Erwärmungsschritten), wenn ein derartiger Schritt (Schritte) durchgeführt wird). Die Druckkraft, vorzugsweise eine Klemmkraft, reicht aus, um die Erhebung 30 zu deformieren. Da die Erhebung 30 starrer als der Haftkleber der Haftkleberschicht 34 ist, erweicht der Haftkleber vor der Deformation der Erhebung. Nachdem die Erhebung 30 die Haftkleberschicht 34 durchdrungen hat, dient der von der Klemmkraft weiterhin ausgeübte Druck zum Umformen der Erhebung 30, wodurch der Haftkleber der Haftkleberschicht 34 nach außen gedrückt wird. Das Material der Erhebung ist physisch mit dem Pad 25 verbunden.
- Sobald dieser physische Metall-an-Metall-Kontakt hergestellt ist (von der Erhebung 30 zum Pad 25), deformiert der noch weiter anhaltende Druck die Erhebung 30 nach außen, wodurch das Metall an der Oberfläche 30' der Erhebung 30, das normalerweise oxidiert ist, "bricht". Durch dieses "Brechen" wird frisches Metall aus dem Innern der Erhebung 30 freigesetzt, das dann über das Pad 25 wischt und/oder schmiert. Dieses frische Metall, das aus dem Innern der Erhebung herausgelöst wurde, ist minimal, wenn überhaupt, oxidiert, und erzeugt eine feste metallische Verbindung und eine elektrische Verbindung mit geringem Widerstand zwischen dem Pad 25 und der Erhebung 30, was auf das frische, nicht oxidierte Metall zurückzuführen ist. Der auf diese Weise erzeugte direkte Kontakt zwischen dem Material der Erhebung 30 und dem Pad-Metall 24, 25 erleichtert eine Festkörperdiffusion zwischen den entsprechenden Pads 24, 25 und der Erhebung 30 über die Metallfläche, die eine metallische Verbindung bildet.
- Der Haftkleber härtet nun aus und dient der mechanischen Verbindung der Schaltungsschichten 20,21. Dieses Aushärten dient ferner der Einkapslung des Materials der Erhebung 30, indem die nach außen gerichtete Expansion des Materials unterbunden wird. Das Fließen dieses Haftklebers in Verbindung mit dem Druck auf die Erhebung 30, wenn diese zerfällt, und die Schaltungsschicht 20 bewegt den Haftkleber, so dass dieser Luftzwischenräume im Bereich des Vias 26 füllt, wodurch hohle Räume, in denen sich Feuchtigkeit sammeln kann, eliminiert werden und somit die Korrosionsbeständigkeit verbessert wird.
- Zu einem Zeitpunkt während oder nach dem Laminierungsprozess wird dann der Druck gelöst und die Erwärmung (wenn der Laminierungsprozess unter Erwärmung durchgeführt wurde) beendet. Die Erwärmung (wenn der Prozess bei einer Erwärmung durchgeführt und diese nicht zuvor beendet wurde) kann entweder gleichzeitig, vor oder nach dem Druckabbau beendet werden.
- Sobald der Haftkleber ausreichend starr ist, um das Metall der Erhebung 30 innerhalb des Vias 26 zu halten und ein weiteres Ausdehnen des Metalls innerhalb des Vias zu verhindern, kann die erzeugte Schaltungsverbindung 39 wahlweise vergütet werden. Die Vergütung umfasst ein Erwärmen der Schaltungsverbindung 39 auf eine Temperatur, die höher als die Schmelztemperatur des Metalls der Erhebung 30 ist. Durch diese Vergütung wird die elektrische Verbindung zwischen dem Metall der Erhebung 30 und den Pads 24, 25 weiter verbessert. Das Metall der Erhebung 30 wird insbesondere dann flüssig, wenn die Vergütungstemperatur den Schmelzpunkt des Metalls der Erhebung 30 erreicht. Die Erhebung 30 verändert geringfügig ihre Form, um den Druck zu mindern, der durch den sich ausdehnenden Haftkleber ausgeübt wird. Sobald die Vergütungstemperatur unter die Schmelztemperatur der Erhebung 30 fällt, verfestigt sich die Erhebung 30, während der Haftkleber weiterhin schrumpft, so dass eine Druckkraft auf die Erhebung 30 ausgeübt wird. Diese Druckkraft verbessert die Verlässlichkeit der Verbindung während thermischer Zyklen.
- Die auf diese Weise verbundene (und bei Durchführung des wahlweisen Vergütungsschrittes vergütete) Schaltungsverbindung 39 kann dann abkühlen. Sobald der "Abkühl"-Schritt beendet ist, kann die nun verbundene Schaltungsverbindung in elektronischen Anwendungen verwendet werden.
- Die Ausrichtungs- und Laminierungsprozesse, die in den Fig. 1f und 1g dargestellt sind, werden unter Bezugnahme auf die Fig. 2a und 2b für Mehrschaltungsschichten 20a,20b,20c,21a mit mehreren Vias 26a-26e genauer beschrieben. Die Höhe und Gleichmäßigkeit der Erhebungen 30a-30e sind in diesen Figuren (Fig. 2a und 2b) übertrieben dargestellt, um einen Vorteil der vorliegenden Erfindung darzustellen. Es wird bevorzugt, dass die Erhebungen eine gleichmäßige Höhe mit nur geringfügigen (wenn überhaupt) Höhenvariationen aufweisen.
- Die Umformbarkeit der Erhebungen 30a-30e lässt Variationen der Erhebungshöhen in den Vias 26a-26e zu. Die Erhebungen 30a-30e weisen verschiedene Höhen auf, wobei sich alle Erhebungen oberhalb der Ebenen ihrer entsprechenden Dielektrikumsschichten 22a,22b,22c (oder über diese hinaus) erstrecken, wie es zuvor beschrieben wurde. Nach der Ausrichtung und der Laminierung verformen sich die Erhebungen 30a-30e, so dass alle Erhebungen physisch und elektrisch mit ihren entsprechenden Pads 24a-24c und 25a-25c verbunden sind, wie es zuvor offenbart wurde. Die deformierbare (schmiedbare) Natur des Metalls, das die Erhebungen 30a-30e bildet, erlaubt geringe Höhenunterschiede unter den Erhebungen 30a-30e, so dass zuerst die größeren Erhebungen 30a,30c und 30e zerfallen und einen physischen Kontakt mit ihren entsprechenden Pads 24b,24c und 25c herstellen (und schließlich einen elektrischen Kontakt, wie zuvor beschrieben wurde) und danach die niedrigeren Erhebungen 30b und 30d einen physischen Kontakt und schließlich einen ausreichenden elektrischen Kontakt mit ihren entsprechenden Pads 24c und 25b herstellen.
- Dies ist insbesondere für Erhebungen 30d in "vergrabenen" Vias 26d und Erhebungen 30e in "blinden" Vias 26e wichtig, da verlässliche Verbindungen erzeugt werden können, indem metallische Verbindungen zwischen den Erhebungen 30d,30e und ihren entsprechenden Pads 24b,25b und 24a,25a erzeugt werden. Dies ist auf die Erhebungen 30a-30c der "gestapelten" Vias 26a-26c zurückzuführen, die deformierbar sind und sich nach dem Aufbringen von Druck auf die Schaltungsschichten 20a,20b,20c und 21a (nach dem Laminieren, wie es hierin beschrieben ist) auf eine Höhe deformieren, die gering genug ist, um eine Umformung der Erhebungen 30d,30e zu erlauben, die mit diesen "vergrabenen" 26d und "blinden" 26e Vias einhergeht.
- In den Fig. 3a-3h ist ein zweites Verfahren zum Verbinden von Schaltungsschichten 60,61 (Fig. 3g und 3h) beschrieben. Wie es in Fig. 3a gezeigt ist, umfassen diese Schaltungsschichten 60,61 normalerweise eine Dielektrikummaterialschicht 62, 63 (Fig. 3g und 3h), die zuvor beschriebenen Materialien und Pads 64, 65 (Fig. 3g und 3h) aus den zuvor beschriebenen Verbindungsmaterialien. Die erste Schaltungsschicht 60 unterscheidet sich von der zuvor beschriebenen dahingehend, dass sie weiterhin eine Maskenschicht 66 aufweist, bei der es sich beispielsweise um ein photoresistentes Material handelt, das mittels herkömmlicher Techniken auf der Schaltungsschicht 60 angeordnet wurde. Das photoresistente Material wird dann durch eine Maske (nicht gezeigt) einer Strahlung ausgesetzt und dann durch Prozesse, wie beispielsweise chemisches Ätzen (mit Kaliumhydroxid o. dgl.), entwickelt, so dass ein Loch 67 in der photoresistenten Materialschicht 66 ausgebildet wird, wie es in Fig. 3b gezeigt ist. Alternativ kann die Maskenschicht 66 durch Beschichtung aufgetragen und durch Siebdruck o. dgl. gemustert werden.
- Danach wird Metall, wie zuvor beschrieben, mit Hilfe der zuvor offenbarten Verfahren in dem Loch 67 und im Kontakt mit dem Pad 64 in Form einer "Erhebung" 70 angeordnet, um eine elektrische Verbindung herzustellen (Fig. 3c).
- Die Maskenmaterialschicht 66 wird dann mittels herkömmlicher Prozesse mit herkömmlichen Abziehvorrichtungen entfernt. Die so erzeugte Schaltungsschicht ist in Fig. 3e dargestellt. Alternativ kann die Maskenschicht auf der Schaltung verbleiben. In diesem Fall wird es bevorzugt, dass sich die angeordnete Erhebung 70 oberhalb der Ebene der Maskenschicht 66 (über diese hinaus) erstreckt. Sollte dies nicht der Fall sein, kann ein Erhebungsaufstoc??kungsschritt oder mehrere Erhebungsaufstockungsschritte (beispielsweise Schmelzen), wie es zuvor beschrieben wurde, durchgeführt werden, um die Erhebung 70 oberhalb der Ebene der Maskenschicht 66 (über diese hinaus) zu positionieren, um das zuvor beschriebene und in Fig. 3d gezeigte Seitenverhältnis zu erhöhen. Alternativ können in einem optionalen Schritt auch anfangs angeordnete Erhebungen, die sich oberhalb der Ebene der Maskenschicht 66 (über diese hinaus) erstrecken, dem zuvor beschriebenen Erhebungsaufstockungsschritt (Schritten) unterzogen werden, um ein hohes Seitenverhältnis zu erzeugen. Eine Haftkleberschicht 74 aus dem zuvor offenbarten Haftkleber (Haftklebern) wird mittels zuvor beschriebener Verfahren auf der ersten Schaltungsschicht 60 positioniert (Fig. 3f). Alternativ kann die Haftkleberschicht 74 während der zuvor beschriebenen Laminierung auch auf der untere Schaltungsschicht 61 oder zwischen den Schaltungsschichten 60,61 angeordnet werden (Fig. 3g und 3h).
- Wie in Fig. 3g gezeigt ist, werden die Schaltungsschichten 60,61 aufeinander ausgerichtet und aufeinander zu bewegt, wie es zuvor beschrieben wurde, um eine Zwischenschaltung 76 zu erzeugen. Genauer gesagt wird die Metallerhebung 70 mit dem entsprechenden Pad 65 mittels eines der zuvor beschriebenen Ausrichtungsverfahren auf der unteren benachbarten Schaltungsschicht 61 ausgerichtet (Fig. 3g).
- Nach dem Ausrichten beginnt die Laminierung zum Verbinden der Schaltungsschichten 60,61. Der Laminierungsprozess entspricht dem zuvor offenbarten, wobei die Erhebung 70, die normalerweise eine oxidierte Oberflächenschicht 70' (Fig. 3g) aufweist, "reißt", wodurch frisches Metall aus dem Innern der Erhebung 70 offengelegt wird, das über das Pad 65 wischt und/oder schmiert. Dieses frisches Metall, wie es zuvor beschrieben wurde, schafft eine feste metallische Verbindung und eine elektrische Verbindung mit geringem Widerstand zwischen dem Pad 65 und der Erhebung 70. Die auf diese Weise erzeugte Schaltungsverbindung 79 ist in Fig. 3h gezeigt. Der zuvor beschriebene Vergütungsschritt nach dem Laminieren kann, wenn es gewünscht wird, mit der so erzeugten Verbindungsstruktur 79 durchgeführt werden, um die metallische Bindung zu verstärken und Spannungen in den Via zu reduzieren, wie es zuvor genauer beschrieben wurde.
- Die Fig. 4a-4e zeigen ein drittes Verfahren zum Verbinden von Schaltungsschichten 80,81 (Fig. 4d und 4e), das dem zuvor beschriebenen und in den Fig. 3a-3h dargestellten Verfahren ähnelt. Der Unterschied zwischen diesen Verfahren besteht darin, dass dieses dritte Verfahren eine Erhebung verwendet, die direkt auf dem Pad angeordnet ist und nicht das Hinzufügen einer Maskenschicht erfordert, um die Position der Erhebung 90 zu definieren.
- Wie in Fig. 4a gezeigt ist, umfassen diese Schaltungsschichten 80,81 (Fig. 4d und 4e) normalerweise eine Dielektrikummaterialschicht 82, 83 (Fig. 4d und 4e), die zuvor beschriebenen Materialien und Pads 84, 85 (Fig. 4d und 4e) aus den zuvor offenbarten Verbindungsmaterialien.
- Wie in Fig. 4b gezeigt ist, wird das zuvor beschriebene Metall dann in Form einer "Erhebung" 90 auf dem Pad 84 positioniert. Auf der ersten Schaltungsschicht 80 wird mit Hilfe der zuvor beschriebenen Verfahren eine Haftkleberschicht 94 aus einem zuvor beschriebenen Haftkleber (Haftklebern) angeordnet (Fig. 4c). Alternativ kann die Haftkleberschicht 94, wie es zuvor beschrieben wurde (Fig. 4d und 4e), während des Laminierens auch auf der unteren Schaltungsschicht 81 (Fig. 4d und 4e) oder zwischen den Schaltungsschichten angeordnet werden.
- Die Schaltungsschichten 80,81 werden dann zueinander ausgerichtet, wie es zuvor beschrieben wurde, wodurch eine Zwischenschaltung 96 gebildet wird, die in Fig. 4d gezeigt ist. Genauer gesagt wird die Erhebung 90 zu dem entsprechenden Pad 85 auf der unteren benachbarten Schaltungsschicht 81 mit Hülfe eines der zuvor beschriebenen Ausrichtungsverfahren ausgerichtet.
- Nach dem Ausrichten beginnt die Laminierung zum Verbinden der Schaltungsschichten 80,81. Der Laminierungsprozess entspricht dem zuvor offenbarten, wobei die Erhebung 90, die normalerweise eine oxidierte Oberfläche 90' (Fig. 4d) aufweist, "reißt", wodurch frisches Metall aus dem Innern der Erhebung 90 offengelegt wird, das über das Pad 85 wischt und/oder schmiert. Dieses frisches Metall schafft,, wie es zuvor beschrieben wurde, eine feste metallische Verbindung und eine elektrische Verbindung mit geringem Widerstand zwischen dem Pad 85 und der Erhebung 90. Die auf diese Weise erzeugte Schaltungsverbindung 99 ist in Fig. 4e dargestellt.
- Der zuvor beschriebene Vergütungsschritt nach dem Laminieren kann, wenn es gewünscht wird, auf die erzeugte Schaltungsverbindung 99 angewendet werden, um die metallische Verbindung zu festigen und Spannungen auf das Via zu reduzieren, wie es zuvor beschrieben wurde.
- Es wurde eine Polyimid-Dielektrikumfolie mit gemusterten Kupferspuren auf einer Seite und Löchern auf der anderen Seite erzeugt. Die gemusterten Spuren und Löcher wurden mit Hilfe herkömmlicher Verfahren erzeugt. Die Löcher wurden an Punkten positioniert, an denen elektrische Verbindung erwünscht waren. Auf dem Grund der Löcher wurde unter Verwendung einer Elektroplattierungslösung (Zinnplattierungsbad, erhältlich von LeaRonel, Inc., Freeport, New York, unter der Handelsbezeichnung Solderon SC) reines Zinn galvanisch abgeschieden, um "Erhebungen" auszubilden. Auf die Erhebungsseite der Dielektrikumfolie wurde mittels Bürsten ein Flussmittel (erhältlich von Kester Corp. unter der Handelsbezeichnung Kester 2163) aufgetragen, wonach die gesamte Schaltungsschicht in einem Konvektionsofen bei 255ºC für 15 Sekunden angeordnet wurde, um die Zinnerhebungen zu schmelzen. Das Flussmittels wurde danach mittels Wasser entfernt.
- Mittels einer Warmwalzlaminiervorrichtung wurde eine Haftkleberschicht (erhältlich von Rogers Corporation, Chandler, AZ, unter der Handelsbezeichnung Rflex 410) bei 20 psi (1,4 · 10&sup5; N/m²) und 150ºC auf der Erhebungsseite aufgetragen. Vier Schichten der zuvor beschriebenen Dielektrikumfolien wurden unter Verwendung einer Metallplatte, die mit Hilfe von Stiften zur Ausrichtung der Folien befestigt ist, aufeinander gestapelt, wonach die gesamte Anordnung in einer Etagenpresse angeordnet wurde. Es wurde ein geringer Druck von etwa 5 psi (3,5 · 10&sup4; N/m²) ausgeübt und die Presse wurde bei einer Erwärmungsrate von 15ºC/Minute auf 205ºC erwärmt und für 45 Minuten auf dieser Temperatur gehalten. Anschließend wurde die Presse bei einer Abkühlrate von 5ºC/Minute auf Raumtemperatur abgekühlt. Während des Erwärmens wurde bei 150ºC ein Druck von 850 psi (6 · 10&sup6; N/m²) ausgeübt und für den restlichen Zyklus beibehalten. Schließlich wurde die fertige Schaltungsverbindung (Anordnung) aus der Presse entfernt.
- Ein SEM-Mikrograph der fertigen Schaltungsverbindung ist in Fig. 5 gezeigt. Anhand dieses Mikrographs ist zu erkennen, dass die Zinnerhebung 150 die beiden Kupferschaltungsspuren 152 miteinander verbindet, wobei das Zinn in die Kupferschaltungsspuren diffundiert ist. Die Haftkleberschicht 154 und die Polyimid-Folie 156 der Schaltungsschichten ist ebenfalls in dem Mikrograph sichtbar.
- Die fertiggestellte Schaltungsverbindung (Anordnung) wurde dann in Schnellversuchskammern getestet, die für elektronische Baugruppenanwendungen typisch sind. Beispiele für Änderungen des elektrischen Widerstandes von Erhebungs-Via-Verbindungen nach Versuchen in einer Alterungskammer bei 85ºC mit 85%iger Luftfeuchtigkeit sind in Fig. 6 gezeigt. Ergebnisse eines thermischen, zyklischen Versuchs in einer Kammer, deren Temperatur alle 6 Stunden zwischen -55ºC und 125ºC schwankt, sind in Fig. 7 gezeigt.
- Die Proben der Schaltungsverbindungen wurden nach dem Laminieren abgeschält und untersucht. Diese Abschälung brach die Via-Verbindungen an der Zwischenfläche zwischen Erhebung und Pad, die während des Laminierens gebildet wurde, auf. Das Kupferpad (Kuperschaltungsspuren, siehe Fig. 5) umfasste eine Zinnschicht, welche die Festkörperdiffusion an der Erhebungs-/Pad-Zwischenfläche anzeigte.
- Eine Polyimid-Dielektriumfolie wurde an einer Seite mit Kupferspuren gemustert und auf der anderen Seite mit Löchern versehen, wobei die gemusterten Spuren und die Löcher mittels herkömmlicher Verfahren hergestellt wurden. Die Löcher wurden an denjenigen Punkten positioniert, an denen elektrische Verbindungen erwünscht waren. An dem Grund der Löcher wurde unter Verwendung einer Elektroplattierungslösung (erhältlich von LeaRonel, Inc., Freeport, New York, unter der Handelsbezeichnung Solderon SC) Lötzinn mit einer Zusammensetzung von etwa 60% Zinn und 40% Blei galvanisch abgeschieden, um "Erhebungen" auszubilden. Auf der Erhebungsseite der Dielektrikumfolie wurde mittels Bürsten ein Flussmittel (erhältlich von Kester Corp. unter der Handelsbezeichnung Kester 2163) aufgetragen, und die gesamte Schaltungsschicht wurde in einem Konvektionsofen bei 250ºC für 15 Sekunden positioniert, um die Lötzinnerhebungen zu schmelzen. Das Flussmittel wurde anschließend mit Wasser entfernt.
- Mit Hilfe einer Warmwalzlaminierungsvorrichtung wurde bei 20 psi (1,4 · 10&sup5; N/m²) und 150ºC eine Haftkleberschicht (erhältlich von Rogers Corporation, Chandler, AZ, unter der Handelsbezeichnung Rflex 410) an der Erhebungsseite aufgetragen. Vier der zuvor beschriebenen Dielektrikumfolien wurden unter Verwendung einer Metallplatte, die mit Hilfe von Stiften zur Ausrichtung der Filme befestigt ist, aufeinander gestapelt, wonach die gesamte Anordnung einer Etagenpresse zugeführt wurde. Es wurde ein geringer Druck von etwa 5 psi (3,5 · 10&sup4; N/m²) ausgeübt und die Presse wurde unter Verwendung einer Erwärmungsrate von 15ºC/Minute auf 170ºC erwärmt und 45 Minuten auf dieser Temperatur gehalten. Die Presse wurde dann bei einer Abkühlrate von 5ºC/Minute auf Raumtemperatur abgekühlt. Während des Erwärmens wurde ein Druck von 850 psi (6 · 10&sup6; N/m²) bei 150ºC ausgeübt und für den restlichen Zyklus beibehalten. Die fertige Schaltungsverbindung (Anordnung) wurde dann aus der Presse entfernt.
- Die so erzeugten Proben wurden elektronisch untersucht, wobei man feststellte, dass die Vias verlässliche Verbindungen mit geringem Widerstand erzeugten. Die Via-Verbindungen wurden an der Erhebungs-/Pad- Zwischenfläche mechanisch gebrochen (abgeschält, wie es bereits in Anspruch 1 beschrieben wurde). Es wurde festgestellt, dass das Kupferpad eine Zinnschicht enthielt, die eine Festkörperdiffusion an der Erhebungs- /Pad-Zwischenfläche anzeigt.
- Während die Ausführungsformen der vorliegenden Erfindung derart beschrieben wurden, dass ein Fachmann die Techniken der vorliegenden Erfindung ausführen kann, wird die vorhergehende Beschreibung jedoch nur als beispielhaft angesehen. Sie sollte nicht dazu verwendet werden, den Schutzbereich der Erfindung zu begrenzen, der in den folgenden Ansprüchen definiert ist.
Claims (8)
1. Verfahren zum Verbinden von Schaltungsschichten, mit den folgenden
Schritten:
- Vorsehen einer ersten Schicht (20, 60, 80), bei der ein erster Leiter
(24, 64, 84) von einer dielektrischen Schicht (22, 62, 82) getragen
ist;
- Vorsehen einer zweiten Schicht (21, 61, 81), bei der ein zweiter Leiter
(25, 65, 85) von einer dielektrischen Schicht (23, 63, 83) getragen
ist;
- Anordnen eines leitenden Elements (30) auf der ersten
Schaltungsschicht (20, 60, 80) in elektrischer Verbindung mit dem ersten Leiter
(24, 64, 84), wobei das leitende Element (30, 70, 90) aus einem
deformierbaren Metall mit einer Außenfläche (30', 70', 90') besteht,
wobei das leitende Element (30, 70, 90) zumindest bei der Ausübung
von Druck nachgibt,
- Anordnen einer Klebeschicht (34, 74, 94) zwischen der ersten
Schaltungsschicht (20, 60, 80) und der zweiten Schaltungsschicht (21, 61,
81),
- Ausrichten der ersten Schaltungsschicht (20, 60, 80) auf die zweite
Schaltungsschicht (21, 61, 81), und
- Aufbringen von Druck auf die erste und die zweite Schaltungsschicht
(20, 60, 80; 21, 61, 81), um die Schaltungsschichten (20, 60, 80;
21, 61, 81) durch Laminieren miteinander zu verbinden,
- wobei das leitende Element (30, 70,90) als Erhebung aus
deformierbarem Material ausgebildet ist und sich beim Aufbringen des die
Schaltungsschichten (20, 60, 80; 21, 61, 81) verbindenden Drucks
verformt, wodurch es die Klebeschicht (34, 74, 94) durchdringt und
mindestens einen Bereich des unterhalb der Außenfläche (30', 70',
90') liegenden Materials freilegt, wobei der Materialbereich in
elektrischer Verbindung mit dem zweiten Leiter (25, 65, 95) steht.
2. Verfahren nach Anspruch 1, bei dem das leitende Element (30, 70, 90)
eine ausreichende Steifigkeit aufweist, so daß beim Aufbringen des Drucks
wenigstens ein Teil des leitenden Elements (30, 70, 90) die Klebeschicht
34, 74, 94) durchdringt.
3. Verfahren nach Anspruch 1, bei dem die Klebeschicht (34, 74, 94) auf
der ersten Schaltungsschicht (20, 60, 90) angeordnet wird.
4. Verfahren nach Anspruch 1, bei dem die erste Schaltungsschicht (20,
60, 80) und die zweite Schaltungsschicht (21, 61, 81) jeweils wenigstens
eine dielektrische Folie (22, 62, 82; 23, 63, 83) aufweisen.
5. Verfahren nach Anspruch 4, ferner mit dem Schritt des Bildens eines
Via (26, 67) in der wenigstens einen dielektrischen Folie (22, 62, 82)
der ersten Schaltungsschicht (20, 60, 80), wobei sich das Via (26, 67)
nahe dem ersten Leiter (24, 64, 84) befindet.
6. Verfahren nach Anspruch 5. bei dem das leitende Element (30, 70, 90)
ein Lotbereich ist, wobei das Verfahren ferner umfaßt, das Lot in dem
Via (26, 67) zu bilden, bis sich wenigstens ein Teil des leitenden Elements
(30, 70, 90) über der durch die elektrische Folie (22) der ersten
Schaltungsschicht (20, 60, 80) gebildeten Ebene befindet.
7. Mehrschicht-Zwischenverbindung mit:
- einer ersten Schaltungsschicht (20, 60, 80) mit wenigstens einem
ersten Leiter (24, 64, 84), der von einer dielektrischen Schicht (22,
62, 82) getragen ist;
- einer zweiten Schaltungsschicht (21, 61, 81) mit wenigstens einem
zweiten Leiter (25, 65, 85), der von einer dielektrischen Schicht (23,
63, 83) getragen ist;
- wenigstens einem leitenden Element (30, 70, 90) aus deformierbarem
Metall, wobei sich das wenigstens eine leitende Element (30, 70, 90)
zwischen der ersten Schaltungsschicht (20, 60, 80) und der zweiten
Schaltungsschicht (21, 61, 81) befindet und in elektrischer Verbindung
mit dem wenigstens einen ersten Leiter (24, 64, 84) und dem
wenigstens einen zweiten Leiter (25, 65, 95) steht, und
- einer Klebeschicht (34, 64, 84) zwischen der ersten Schaltungsschicht
(20, 60, 80) und der zweiten Schaltungsschicht (21, 61, 81), welche
die erste und die zweite Schaltungsschicht (20, 60, 80; 21, 61, 81)
verbindet, wobei wenigstens Bereiche der Klebeschicht (34, 64, 84)
in Kontakt mit zumindest Bereichen des wenigstens einen leitenden
Elements (30, 70, 90) stehen, um eine Dehnung des wenigstens einen
leitenden Elements (30, 70, 90) zu verhindern, wenn das wenigstens
eine leitende Element (30, 70, 90) verformt wird,
- wobei das wenigstens eine leitende Element (30, 70, 90) als Erhebung
ausgebildet ist, die durch das Aufbringen von Druck komprimiert wird,
wobei ein Teil der Erhebung im komprimierten Zustand die Klebeschicht
(34, 74, 94) durchdringt und eine Höhe aufweist, die ungefähr gleich
dem Abstand zwischen dem wenigstens einen ersten Leiter (24, 64,
84) und dem wenigstens einen zweiten Leiter (25, 65, 85) ist.
8. Zwischenverbindung nach Anspruch 7, bei der die erste
Schaltungsschicht (20, 60, 80) zusätzlich ein Via (27, 67) nahe dem wenigstens
einen ersten Leiter (24, 64, 84) aufweist, wobei wenigstens ein erster
Bereich des wenigstens einen Via (26, 67) das wenigstens eine leitende
Element (30, 70, 90) aufnimmt, und wenigstens ein zweiter Bereich
des wenigstens einen Via (28, 67) Kleber von der Klebeschicht (34,
74, 94) aufnimmt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/685,125 US5873161A (en) | 1996-07-23 | 1996-07-23 | Method of making a Z axis interconnect circuit |
PCT/US1997/011587 WO1998004107A1 (en) | 1996-07-23 | 1997-07-01 | Z-axis interconnect method and circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69708879D1 DE69708879D1 (de) | 2002-01-17 |
DE69708879T2 true DE69708879T2 (de) | 2002-08-08 |
Family
ID=24750877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69708879T Expired - Fee Related DE69708879T2 (de) | 1996-07-23 | 1997-07-01 | Z-achsenzwischenverbindungsverfahren und schaltung |
Country Status (6)
Country | Link |
---|---|
US (1) | US5873161A (de) |
EP (1) | EP0914757B1 (de) |
JP (1) | JP2000514955A (de) |
KR (1) | KR20000067943A (de) |
DE (1) | DE69708879T2 (de) |
WO (1) | WO1998004107A1 (de) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6097099A (en) * | 1995-10-20 | 2000-08-01 | Texas Instruments Incorporated | Electro-thermal nested die-attach design |
US5776824A (en) * | 1995-12-22 | 1998-07-07 | Micron Technology, Inc. | Method for producing laminated film/metal structures for known good die ("KG") applications |
US5996221A (en) * | 1996-12-12 | 1999-12-07 | Lucent Technologies Inc. | Method for thermocompression bonding structures |
JP3094948B2 (ja) * | 1997-05-26 | 2000-10-03 | 日本電気株式会社 | 半導体素子搭載用回路基板とその半導体素子との接続方法 |
US6226862B1 (en) * | 1998-04-30 | 2001-05-08 | Sheldahl, Inc. | Method for manufacturing printed circuit board assembly |
JP3250216B2 (ja) * | 1998-08-13 | 2002-01-28 | ソニーケミカル株式会社 | フレキシブルプリント配線板及びその製造方法 |
JP3428488B2 (ja) * | 1999-04-12 | 2003-07-22 | 株式会社村田製作所 | 電子部品の製造方法 |
SE521704C2 (sv) * | 1999-10-29 | 2003-11-25 | Ericsson Telefon Ab L M | Förfarande för att anordna koppling mellan olika skikt i ett kretskort samt kretskort |
CN1351815A (zh) * | 2000-01-25 | 2002-05-29 | 索尼化学株式会社 | 柔性印刷布线板及其制造方法 |
JP2001230551A (ja) * | 2000-02-14 | 2001-08-24 | Ibiden Co Ltd | プリント配線板並びに多層プリント配線板及びその製造方法 |
US6638847B1 (en) * | 2000-04-19 | 2003-10-28 | Advanced Interconnect Technology Ltd. | Method of forming lead-free bump interconnections |
JP4593752B2 (ja) * | 2000-09-29 | 2010-12-08 | イビデン株式会社 | 多層回路基板の製造方法 |
US6703566B1 (en) * | 2000-10-25 | 2004-03-09 | Sae Magnetics (H.K.), Ltd. | Bonding structure for a hard disk drive suspension using anisotropic conductive film |
SE520174C2 (sv) * | 2000-12-29 | 2003-06-03 | Ericsson Telefon Ab L M | Förfarande och anordning för anordnande av vior i mönsterkort |
US6866741B2 (en) * | 2001-01-08 | 2005-03-15 | Fujitsu Limited | Method for joining large substrates |
US6634543B2 (en) * | 2002-01-07 | 2003-10-21 | International Business Machines Corporation | Method of forming metallic z-interconnects for laminate chip packages and boards |
US7514045B2 (en) * | 2002-01-18 | 2009-04-07 | Avery Dennison Corporation | Covered microchamber structures |
US20030155656A1 (en) * | 2002-01-18 | 2003-08-21 | Chiu Cindy Chia-Wen | Anisotropically conductive film |
WO2003061949A1 (en) * | 2002-01-18 | 2003-07-31 | Avery Dennison Corporation | Sheet having microsized architecture |
US20040040651A1 (en) * | 2002-08-28 | 2004-03-04 | Kuraray Co., Ltd. | Multi-layer circuit board and method of making the same |
US20060249303A1 (en) * | 2005-05-04 | 2006-11-09 | Johnson Kenneth W | Connectorless electronic interface between rigid and compliant members using hemi-ellipsoidal surface features |
US7663216B2 (en) | 2005-11-02 | 2010-02-16 | Sandisk Corporation | High density three dimensional semiconductor die package |
KR100719905B1 (ko) * | 2005-12-29 | 2007-05-18 | 삼성전자주식회사 | Sn-Bi계 솔더 합금 및 이를 이용한 반도체 소자 |
US7710045B2 (en) * | 2006-03-17 | 2010-05-04 | 3M Innovative Properties Company | Illumination assembly with enhanced thermal conductivity |
JP4881376B2 (ja) * | 2006-04-24 | 2012-02-22 | アルプス電気株式会社 | 配線基板の製造方法 |
US7666008B2 (en) * | 2006-09-22 | 2010-02-23 | Onanon, Inc. | Conductive elastomeric and mechanical pin and contact system |
KR100771467B1 (ko) * | 2006-10-30 | 2007-10-30 | 삼성전기주식회사 | 회로기판 및 그 제조방법 |
US7981703B2 (en) * | 2007-05-29 | 2011-07-19 | Occam Portfolio Llc | Electronic assemblies without solder and methods for their manufacture |
US7892441B2 (en) * | 2007-06-01 | 2011-02-22 | General Dynamics Advanced Information Systems, Inc. | Method and apparatus to change solder pad size using a differential pad plating |
US9442133B1 (en) * | 2011-08-21 | 2016-09-13 | Bruker Nano Inc. | Edge electrode for characterization of semiconductor wafers |
US9176167B1 (en) * | 2011-08-21 | 2015-11-03 | Bruker Nano Inc. | Probe and method of manufacture for semiconductor wafer characterization |
FR3057103B1 (fr) * | 2016-09-30 | 2022-11-11 | Safran Electronics & Defense | Dispositif electronique comprenant un module raccorde a un pcb et unite electronique comportant un tel dispositif |
US10178755B2 (en) * | 2017-05-09 | 2019-01-08 | Unimicron Technology Corp. | Circuit board stacked structure and method for forming the same |
US11171101B2 (en) * | 2020-03-31 | 2021-11-09 | Raytheon Company | Process for removing bond film from cavities in printed circuit boards |
TWI742991B (zh) * | 2021-01-20 | 2021-10-11 | 啟耀光電股份有限公司 | 基板結構與電子裝置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3646670A (en) * | 1968-07-19 | 1972-03-07 | Hitachi Chemical Co Ltd | Method for connecting conductors |
US3832769A (en) * | 1971-05-26 | 1974-09-03 | Minnesota Mining & Mfg | Circuitry and method |
GB1353671A (en) * | 1971-06-10 | 1974-05-22 | Int Computers Ltd | Methods of forming circuit interconnections |
US4648179A (en) * | 1983-06-30 | 1987-03-10 | International Business Machines Corporation | Process of making interconnection structure for semiconductor device |
JPS6442193A (en) * | 1987-08-07 | 1989-02-14 | Rohm Co Ltd | Wiring board |
CA1307594C (en) * | 1988-06-10 | 1992-09-15 | Kenneth B. Gilleo | Multilayer electronic circuit and method of manufacture |
US5031308A (en) * | 1988-12-29 | 1991-07-16 | Japan Radio Co., Ltd. | Method of manufacturing multilayered printed-wiring-board |
US5046238A (en) * | 1990-03-15 | 1991-09-10 | Rogers Corporation | Method of manufacturing a multilayer circuit board |
JPH0567869A (ja) * | 1991-09-05 | 1993-03-19 | Matsushita Electric Ind Co Ltd | 電装部品接合方法並びにモジユール及び多層基板 |
US5282312A (en) * | 1991-12-31 | 1994-02-01 | Tessera, Inc. | Multi-layer circuit construction methods with customization features |
US5309629A (en) * | 1992-09-01 | 1994-05-10 | Rogers Corporation | Method of manufacturing a multilayer circuit board |
JP3057924B2 (ja) * | 1992-09-22 | 2000-07-04 | 松下電器産業株式会社 | 両面プリント基板およびその製造方法 |
US5401913A (en) * | 1993-06-08 | 1995-03-28 | Minnesota Mining And Manufacturing Company | Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board |
DE69419219T2 (de) * | 1993-09-03 | 2000-01-05 | Kabushiki Kaisha Toshiba, Kawasaki | Leiterplatte und Verfahren zur Herstellung solcher Leiterplatten |
US5487215A (en) * | 1994-02-18 | 1996-01-30 | Multifastener Corporation | Self-adjusting head |
US5896276A (en) * | 1994-08-31 | 1999-04-20 | Nec Corporation | Electronic assembly package including connecting member between first and second substrates |
-
1996
- 1996-07-23 US US08/685,125 patent/US5873161A/en not_active Expired - Fee Related
-
1997
- 1997-07-01 EP EP97933265A patent/EP0914757B1/de not_active Expired - Lifetime
- 1997-07-01 JP JP10506067A patent/JP2000514955A/ja active Pending
- 1997-07-01 WO PCT/US1997/011587 patent/WO1998004107A1/en not_active Application Discontinuation
- 1997-07-01 DE DE69708879T patent/DE69708879T2/de not_active Expired - Fee Related
- 1997-07-01 KR KR1019997000428A patent/KR20000067943A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
DE69708879D1 (de) | 2002-01-17 |
WO1998004107A1 (en) | 1998-01-29 |
KR20000067943A (ko) | 2000-11-25 |
JP2000514955A (ja) | 2000-11-07 |
EP0914757A1 (de) | 1999-05-12 |
US5873161A (en) | 1999-02-23 |
EP0914757B1 (de) | 2001-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69708879T2 (de) | Z-achsenzwischenverbindungsverfahren und schaltung | |
DE69104750T2 (de) | Verfahren zur Herstellung von Mehrschichtplatinen. | |
DE60300619T2 (de) | Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts | |
DE68926055T2 (de) | Herstellungsverfahren einer mehrschichtigen Leiterplatte | |
DE69634597T2 (de) | Mehrschichtige leiterplatte, vorgefertigtes material für diese leiterplatte, verfahren zur herstellung einer mehrschichtigen leiterplatte, packung elektronischer bauelemente und verfahren zur herstellung vertikaler, elektrisch leitender verbindungen | |
DE69331511T2 (de) | Zweiseitig gedruckte Leiterplatte, mehrschichtige Leiterplatte und Verfahren zur Herstellung | |
DE69117381T2 (de) | Mehrschichtleiterplatte und Verfahren zu ihrer Herstellung | |
DE69934674T2 (de) | Methode zur herstellung von multifunktionellen mikrowellen-modulen aus fluoropolymer kompositsubstraten | |
DE19681758B4 (de) | Einseitiges Schaltkreissubstrat für mehrlagige Schaltkreisplatine, mehrlagige Schaltkreisplatine und Verfahren zur Herstellung selbiger | |
EP2286644B1 (de) | Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte | |
DE69218319T2 (de) | Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung | |
EP1394855B1 (de) | Verfahren zur Herstellung eines universellen Gehäuses für ein elektronisches Bauteil mit Halbleiterchip | |
DE60032067T2 (de) | Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung | |
DE112005000952T5 (de) | Elektronik-Modul und Verfahren zur Herstellung desselben | |
DE102014111195B4 (de) | Verfahren zur Herstellung einer Chip-Anordnung und eine Chip-Anordnung | |
DE112005001414T5 (de) | Verfahren zur Herstellung eines Elektronikmoduls | |
DE4100233A1 (de) | Verfahren zum herstellen gedruckter schaltungen | |
DE102004033933B4 (de) | Verfahren zum Herstellen eines Metall-Keramik-Substrates | |
DE4020498C2 (de) | Verfahren zum Herstellen von Multiwire-Leiterplatten mit isolierten Metalleitern und/oder optischen Leitern | |
DE60116744T2 (de) | Verfahren zur herstellung eines elektrischen verbindungselements und elektrisches verbindungselement | |
EP2982226B1 (de) | Verfahren zum herstellen eines leiterplattenelements | |
DE60035066T2 (de) | Leiterplatte, mehrschichtige leiterplatte und verfahren zu ihrer herstellung | |
DE3855511T2 (de) | Elektronische Mehrschichtschaltung und Verfahren zur Herstellung | |
DE102005027276B3 (de) | Verfahren zur Herstellung einer Stapelanordnung | |
DE102016200062B4 (de) | Verfahren zur Ausbildung elektrisch leitender Durchkontaktierungen in keramischen Schaltungsträgern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |