DE19535282A1 - Verfahren zum Kontaktieren eines elektronischen Bauelements mit Aluminium-Anschlußflächen auf einem Substrat und damit hergestellte elektronische Schaltung - Google Patents

Verfahren zum Kontaktieren eines elektronischen Bauelements mit Aluminium-Anschlußflächen auf einem Substrat und damit hergestellte elektronische Schaltung

Info

Publication number
DE19535282A1
DE19535282A1 DE19535282A DE19535282A DE19535282A1 DE 19535282 A1 DE19535282 A1 DE 19535282A1 DE 19535282 A DE19535282 A DE 19535282A DE 19535282 A DE19535282 A DE 19535282A DE 19535282 A1 DE19535282 A1 DE 19535282A1
Authority
DE
Germany
Prior art keywords
substrate
contact
bumps
gold
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19535282A
Other languages
English (en)
Inventor
Joachim Eldring
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE19535282A priority Critical patent/DE19535282A1/de
Publication of DE19535282A1 publication Critical patent/DE19535282A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Description

Technisches Gebiet
Die Erfindung- betrifft ein Verfahren zur Verbindung von Aluminium-Anschluß­ flächen eines elektronischen Bauelements mit Kontaktflächen eines Substrats sowie eine mit diesem Verfahren hergestellte elektronische Schaltung.
Der Anwendungsbereich liegt überall dort, wo zwei oder mehrere Materialbau­ steine (z. B.: Chips, verschiedene Substratmaterialien, IC(Integrated Circuit)- Bauelemente, elektronische Bauelemente) miteinander elektrisch und/oder mechanisch verbunden werden. In der Vergangenheit haben sich hierfür meh­ rere Verfahren etabliert, z. B. das Drahtbonden, bei dem jeweils zwei Anschluß­ bzw. Metallisierungsflächen (englisch: pads) durch Verschweißen mit einer Drahtbrücke verbunden werden. Bei der neuerdings entwickelten Flip-Chip- Technik werden mit herkömmlichen Verfahren Kontakthöcker auf die Anschluß­ bzw. Kontaktflächen der zu verbindenden Materialbausteine aufgebracht, diese gegeneinander ausgerichtet und in Kontakt gebracht. Durch Löten, Thermokompressionsverschweißen oder Kleben werden sodann eine Vielzahl dauerhafter Verbindungen in einem einzigen Verfahrensschritt, wobei zudem eine hohe Verbindungsdichte bzw. Anschlußdichte erzielbar ist, hergestellt.
Anwendung findet die Flip-Chip-Montagetechnik beispielsweise bei der Ver­ bindung zweier oder mehrerer Chips oder aber auch zur Befestigung und/oder Kontaktierung von Chips auf Substraten, insbesondere zur Bildung von Multi- Chip-Modulen (MCM). Dabei sind die Kontakthöcker (englisch: bumps) ent­ weder nur auf der Substratanschlußfläche, nur auf der Chipanschlußfläche oder auf beiden aufbringbar. In der Fachsprache wird das Aufbringen von Kontakthöckern bzw. Bumps auf Anschlußflächen auch "Bumping" genannt. Generell ist die Erfindung im Rahmen der Flip-Chip-Technologie auf all den Gebieten vorteilhaft einsetzbar, wo insbesondere immer kleinere Bauteile oder höhere Frequenzen (bzw. sehr kleine Kapazitäten und Induktivitäten) oder hohe Integrationsdichten erforderlich bzw. nutzbringend sind, so zum Beispiel auf den Anwendungsfeldern der Integrierten Optik und/oder der Mikrowellentechnik.
Stand der Technik
Aus der Veröffentlichung "Flip chip" attachment using mechanical bumps, ITAB, Februar 1994, Seite 1 bis 7 ist bekannt, Hochfrequenz-GaAs-Chips mit Stan­ dardgoldkontaktflächenmetallisierungen auf mit Gold-Kontakthöckern versehe­ nen Substratkontaktflächen im Thermokompressionsverfahren zu kontaktieren. In dieser Schrift wird gezeigt, daß unter Verwendung von substratseitig aufge­ brachten Gold-Ball-Bumps sehr kleine GaAs-Chips (kleiner als 0,5 mm) mit Anschlußflächengrößen von 35 µm und minimalen Anschlußflächenabständen (Pitch) von 70 µm auf anorganische Substrate bondbar sind. Als Testsubstrat diente Aluminium, auf das eine Goldschicht als Kontaktfläche abgeschieden wurde. Darauf wiederum sind die Gold-Ball-Bumps aufgebracht. Das Ball- Bumping ist vom bekannten Drahtbondprozeß abgeleitet. Nach dem ersten aufgebrachten Kontakt-Ball wird der Bonddraht nicht wie beim üblichen Draht­ bonden in einer Schlaufe zur zweiten Kontaktstelle geführt und ein zweiter Kontakt-Ball aufgebracht, sondern der Bonddraht wird nach einer einstellbaren Länge abgerissen bzw. abgetrennt.
Weiterhin ist aus der genannten Veröffentlichung bekannt, Gold-Ball-Bumps auf die Aluminiumkontaktelektroden eines Siliziumchips mittels eines bestimmten Temperatur-Druck-Ultraschall-Zeit-Verlaufs (sogenannte Bondparameter) auf­ zubringen und anschließend den gebumpten Chip mit den Goldkontaktflächen eines Siliziumsubstrates zu verbinden, wobei zumindest das Substrat geheizt wird. Die Ultraschallbeaufschlagung dient bekanntermaßen dazu, die Oxid­ schichten auf den Aluminiumkontaktelektroden abzusprengen und ist weiter für die Verschweißungsqualität, insbesondere der Scherfestigkeit, in der Grenzflä­ che eines Gold-Ball-Bumps zur jeweiligen Chipkontaktfläche von Bedeutung. Nachteilig ist, daß der Chip bei dem Ball-Bumping thermischen und mechani­ schen Belastungen ausgesetzt ist. Letzteres ist sowohl durch den Anpreßdruck als auch den Ultraschall bedingt.
Aus der Druckschrift DE 42 26 167 ist ein Verfahren zur Montage von Halblei­ terbauelementen auf einem Substrat durch ein Gold-Gold-Thermokompressi­ onsverfahren bekannt, wobei auf mindestens einem der beiden Fügepartner mittels Elektroplattierung Gold-Kontakthöcker aufgebracht sind. Gold-Gold- Thermokompressionsverbindungen ergeben qualitativ gute Verbindungen und benötigen außer den vorbereiteten Kontaktstellen keine weiteren Materialien, wie zum Beispiel weiteres Metall, Flußmittel oder Lotstopper. Ziel der Druckschrift ist es, geeignete Bedingungen für das Abscheiden der Gold-Kontakthöcker zu schaffen, so daß koplanare, äußerst glatte Oberflächen entstehen. Da die Goldflächenmetallisierungen üblicher Substrate oder Halbleiterbauelemente, die als Fügepartner in Frage kommen, normalerweise die Anforderungen bezüglich Koplanarität und Rauheit gleichermaßen erfüllen, kommt das Flip-Chip-Verfahren in der genannten Druckschrift auch mit einer geringen Bondtemperatur (kleiner als 350°C) und einem verminderten Anpreßdruck zu qualitativ guten Verbindungen, insbesondere was die Scherfestigkeit anbelangt.
In den Ausführungsbeispielen der DE 42 26 167 wird ein Silizium-IC mit Alumi­ nium-Anschlußflächen zum einen mit einem Substrat ("Chip auf Substrat") zum anderen mit einem III-V-Halbleiterbauelement ("Chip auf Chip"). verbunden. Das Substrat und das III-V-Halbleiterbauelement sind an den Kontaktstellen mit Goldflächenmetallisierungen ausgestattet. Auf die Aluminium-Anschlußflächen der Silizium-ICs, die in der Regel im Wafer-Verbund vorliegen, werden zunächst eine Verbindungsschicht aus Titan-Wolfram und eine Goldschicht durch Sputtering aufgebracht, bevor die Gold-Kontakthöcker elektrochemisch abge­ schieden werden. Nachteilig sind die vielen Verfahrensschritte zum Aufbau von Gold-Kontakthöckern auf den Aluminium-Anschlußflächen des Silizium-ICs, der dadurch erhöhten thermischen und mechanischen Belastungen ausgesetzt ist. Des weiteren ist von Nachteil, daß diese Verfahrensschritte zum Kontakthöcker­ aufbau nur bei vielen zu kontaktierenden Silizium-ICs rentabel ist bzw. bei kleineren Stückzahlen ein erheblicher Kostenfaktor darstellt.
Darstellung der Erfindung
Ausgehend von dem oben dargelegten Stand der Technik ist es Aufgabe der vorliegenden Erfindung ein Verfahren zum Verbinden mehrerer Aluminium- Anschlußflächen eines elektronischen Bauelementes mit Kontaktflächen auf einem Substrat unter Verwendung von Gold als vorwiegendem Verbindungs­ material derart weiterzubilden, daß insbesondere die mechanische und thermi­ sche Belastung des elektronischen Bauelements deutlich reduziert wird und daß mit wenig Verfahrensschritten und geringem gerätetechnischen Aufwand hochwertige Verbindungen mit reproduzierbaren mechanischen und elektri­ schen Eigenschaften, vor allem auch bei sehr vielen zu kontaktierenden Alu­ minium-Anschlußflächen, umweltverträglich und kostengünstig, insbesondere auch bei sehr wenigen zu kontaktierenden elektronischen Bauelementen, her­ stellbar sind.
Eine erfindungsgemäße Lösung dieser Aufgabe besteht in einem Verfahren zum Kontaktieren von Aluminium-Anschlußflächen eines elektronischen Bau­ elementes auf einem Substrat gemäß den kennzeichnenden Merkmalen des Anspruchs 1.
Ferner liegt der vorliegenden Erfindung die Aufgabe zugrunde, eine elektroni­ sche Schaltung zu schaffen, bei der mehrere Aluminium-Anschlußflächen eines elektronischen Bauelementes mit Kontaktflächen auf einem Substrat unter Verwendung von Gold als vorwiegendem Verbindungsmaterial verbunden sind, derart, daß die unter geringer mechanischer und thermischer Belastung für das elektronische Bauelement und mit wenig Verfahrensschritten und mit geringem gerätetechnischen Aufwand umweltverträglich und kostengünstig hergestellten Verbindungen hochwertige, reproduzierbare mechanische und elektrische Eigenschaften aufweisen, vor allem auch bei sehr vielen kontaktierten Alumi­ nium-Anschlußflächen.
Diese Aufgabe wird durch eine elektronische Schaltung nach Anspruch 18 ge­ löst.
Bevorzugte Weiterbildungen sind in den Unteransprüchen aufgeführt.
Bei einem erfindungsgemäßen Verfahren zur Verbindung eines elektronischen Bauelements, das auf einer Oberfläche mehrere Aluminium-Anschlußflächen aufweist, mit einem eine Mehrzahl von Kontaktflächen aufweisenden Substrat über zwischen den Aluminium-Anschlußflächen und den Kontaktflächen aus­ gebildeten Kontaktmetallisierungen, wobei die Kontaktmetallisierungen zumin­ dest zu einem großen Teil aus dem Verbindungsmaterial Gold bestehen, werden in einem ersten Verfahrensschritt die Kontaktflächen auf dem Substrat mit Kontakthöckern versehen, die zumindest zu einem großen Teil aus Gold be­ stehen. In einem zweiten Schritt werden ferner mehrere Aluminium-Anschluß­ flächen des elektronischen Bauelements mit den mit Kontakthöckern versehe­ nen Kontaktflächen auf dem Substrat ausgerichtet. Anschließend wird in einem dritten Schritt unter ausschließlicher Einwirkung von Druck und Temperatur eine Verbindung zwischen den Aluminium-Anschlußflächen und den zu einem großen Teil aus Gold bestehenden Kontakthöckern auf den Kontaktflächen des Substrats hergestellt. Als Aluminium-Anschlußflächen sind sämtliche bei Halbleiterprozessen üblicherweise verwendeten Aluminium-Verbindungen benutzbar, z. B. etwa eine Anschlußflächenzusammensetzung aus ca. 99 Ge­ wichtsprozent Aluminium und dem Rest Silizium. Zu den elektronischen Bau­ elementen zählen beispielsweise vereinzelt vorliegende Chips, lC-Bauteile oder auch etwa mit Leiterbahnen versehene Substrate, sowohl anorganische (z. B. Silizium, Keramik) als auch organische (z. B. Faserverbundwerkstoffe).
Die Kontakthöcker auf den Kontaktflächen des Substrats (Substrat z. B. Silizium; Keramik; Verbundstoffe aus faserverstärkten Kunststoffen (Printed Wiring Boards), etwa FR-4 Leiterplattensubstrat; Glas) werden derart ausgebildet, daß sie eine schmale Kontakthöckerspitze und eine im Vergleich dazu breitere Kontakthöckerbasis aufweisen. Vorzugsweise werden diese Kontakthöcker mechanisch durch das sogenannte "Ball-Bumping" (bzw. "Stud-Bumping" oder "Mechanical-Bumping") erzeugt. Der Begriff "Bumping" bezeichnet dabei gene­ rell ein Verfahren zur Erzeugung von Kontakthöckern (englisch: bumps) auf Anschlußbereichen eines Chips oder eines Substrats. Das Ball-Bumping ist vom bekannten Drahtbondprozeß abgeleitet und bereits mit einer geringen Änderung der Steuerhard- und Software eines Drahtbonders realisierbar. Nach dem ersten aufgebrachten Kontakt-Ball wird der Bonddraht nicht wie beim üblichen Drahtbonden in einer Schlaufe zur zweiten Kontaktstelle geführt und ein zweiter Kontakt-Ball aufgebracht, sondern der Bonddraht wird nach einer einstellbaren Länge durch eine Abflammeinrichtung abgetrennt. Die Vorteile dieser Gold-Ball- Bumps sind einerseits die gezielt einstellbaren Verformbarkeitseigenschaften während des späteren Bondprozesses durch die gewählten geometrischen Abmessungen eines Gold-Ball-Bumps, wobei die stärker als der Gold-Ball- Bump-Sockel verformbare sowie schmal kegelförmig ausgebildete Gold-Ball- Bump-Spitze von besonderer Bedeutung ist. Für Ball-Bumps, die zumindest zu einem großen Teil aus Gold bestehen (kurz: Gold-Ball-Bumps), werden Palladium-dotierte Golddrähte verwendet, insbesondere Bonddraht mit ca. 98 Gewichtsprozent Gold und dem Rest Palladium. Daneben sind noch Drähte mit ca. 99 Gewichtsprozent Gold und ca. 1 Gewichtsprozent Palladium von Vorteil. Gängige Drahtdurchmesser liegen zwischen 18 µm bis 33 µm.
Für temperaturempfindliche Substrate, etwa FR-4 Leiterplattensubstrate, sind übliche Bondtemperaturen von ca. 300°C bis 450°C meist zu hoch, da sie sehr nachteilige Veränderungen der mechanischen und chemischen Substrat­ eigenschaften zur Folge haben und im Extremfall sogar zur Zerstörung dieser Substrate führen. Für Printed-Wiring-Boards geeignete Temperaturen liegen etwa zwischen 170°C und 230°C. Standardmetallisierung auf Printed-Wiring- Boards ist ein Kupfer-Nickel-Gold-Schichtsystem, wobei die oberste Lage sehr dünn in einem stromlosen Prozeß abgeschieden wurde. Eine Unterstützung durch Ultraschallbeaufschlagung beim Gold-Ball-Bumping von insbesondere temperaturempfindlichen Substraten ergibt eine gute, reproduzierbare Festkör­ perverschweißung zwischen einem Gold-Ball-Bump und einer Substratkon­ taktfläche, was bei reinen Thermokompressionsverfahren (ausschließliche Druck- und Temperaturbeaufschlagung), insbesondere bei niedrigen Bond­ temperaturen, nicht der Fall ist.
In einer anderen Ausführungsform der Erfindung werden auf den Kontaktflächen des Substrats mehrfach gestapelte Gold-Ball-Bumps ausgebildet, vor allem zweifach gestapelte Gold-Ball-Bumps. Mit ihnen kann der Abstand des auf dem Substrat kontaktierten Chips zum Substrat vergrößert werden.
Bei einem erfindungsgemäßen Verfahren werden die zu kontaktierenden Alu­ minium-Anschlußflächen des Chips gegenüber den Gold-Ball-Bumps auf den Kontaktflächen des Substrats ausgerichtet. Nach dem Ausrichten des Chips in Face-Down-Lage (Aluminium-Anschlußflächen nach unten in Richtung der mit Gold-Ball-Bumps versehenen Substratkontaktflächen) werden die Aluminium- Anschlußflächen unter ausschließlicher Druck- und Temperatureinwirkung (Thermokompressionsbonden) mit den zugehörigen substratseitigen Gold-Ball- Bumps in Kontakt gebracht. Durch die mechanische Verformung eines Gold- Ball-Bumps zufolge der Druck- und Temperaturbeaufschlagung, insbesondere der Gold-Ball-Bump-Spitze an der Grenzfläche zur jeweiligen Aluminium-An­ schlußfläche, kommt es zunächst zu einem Aufreißen und Entfernen der natür­ licherweise vorhandenen Oxidschicht auf den Aluminium-Anschlußflächen. An den Orten, wo die Oxidschicht entfernt ist, beginnt unmittelbar die Verschwei­ ßung in der Grenzschicht zwischen einer Aluminium-Anschlußfläche und dem jeweiligen Gold-Ball-Bump. Der aufgebrachte Maximaldruck wird bei der beauf­ schlagten Temperatur ein vorbestimmtes Zeitintervall lang aufrechterhalten. Zufolge dadurch ermöglichter Interdiffusionsvorgänge zwischen Gold und Alu­ minium in den Grenzflächen zwischen den Gold-Ball-Bumps und den Aluminium- Anschlußflächen kommt es zur Bildung intermetallischer Phasen zwischen Gold und Aluminium, welche die hergestellte Verschweißung festigen. Auf diese Weise wird mit dem erfindungsgemäßen Aluminium-Gold-Thermo­ kompressionsverfahren eine gute Verschweißung in der Aluminium-Gold- Grenzfläche erreicht, das sich in einer guten Scherfestigkeit widerspiegelt.
In einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird nur der Chip, nicht aber das Substrat, für die Temperaturbeaufschlagung beheizt. Daraus resultiert der weitere Vorteil der Erfindung, daß auch tempera­ turempfindliche Substrate, die sehr preiswert sind, verwendbar sind. Auf diesen Substraten wird einerseits eine gute Verschweißung der Gold-Ball-Bumps mit den Substratkontaktflächen durch Ultraschallanwendung erzielt und anderer­ seits ist die nachfolgende Verschweißung zwischen den Gold-Ball-Bumps und den Aluminium-Anschlußflächen des Chips im Thermokompressionsverfahren durchführbar, wobei vorzugsweise nur der Chip geheizt wird. Damit die Wärme vom Chip nicht in zu großem Maße auf das kältere Substrat abfließt und dieses beschädigt, ist ein kurzer Bondprozeß (z. B. kleiner als 10 Sekunden) mit Im­ pulsheizung vorteilhaft. In dieser Hinsicht ist es günstig, wenn die Wärmelei­ tungseigenschaften der Schweißverbindungen (Aluminium-Anschlußflä­ che/Gold-Ball-Bump/Substratkontaktfläche) während des Bondprozesses nicht allzu gut sind, z. B. auch aufgrund des längeren Weges bei mehrfach gestapel­ ten Gold-Ball-Bumps.
In einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird das elektronische Bauelement bzw. der Chip und das Substrat neben den Schweißverbindungen bzw. Kontaktmetallisierungen noch durch eine elektrisch nichtleitende Klebeschicht verbunden, welche sich im Raum zwischen dem Chip und dem Substrat befindet. Zur Veränderung bzw. gezielten Einstellung der mechanischen, elektrischen, thermischen und/oder chemischen Eigenschaften des für die Klebeschicht verwendeten Klebemittels wird das Klebemittel mit geeigneten Füllstoffen versehen oder aber bereits passende Füllstoffe enthaltende Klebemittel benutzt. Zur Aktivierung und Aushärtung des Klebemit­ tels werden vorzugsweise eine hinreichend hohe Temperatur und/oder elek­ tromagnetische Wellen, insbesondere UV-Licht, beaufschlagt.
In einer Ausführungsform des erfindungsgemäßen Verfahrens wird die Klebe­ schicht vor einer Verbindungsherstellung mit dem Substrat auf der die Alumi­ nium-Anschlußflächen aufweisenden Oberfläche des elektronischen Bauele­ ments bzw. Chips angeordnet, wobei die Aluminium-Anschlußflächen vor­ zugsweise zumindest teilweise von der Klebeschicht bedeckt werden. Der Auftrag der Klebeschicht erfolgt vorzugsweise als Flüssigpaste. Von Vorteil ist auch das Aufbringen der Klebeschicht in Form-einer Klebefolie, z. B. einer Po­ lymerfolie. Zur Kontaktierung werden die Aluminium-Anschlußflächen des Chips gegenüber den substratseitigen Gold-Ball-Bumps ausgerichtet. Dieses Ausrichten ist unabhängig davon, ob die Aluminium-Anschlußflächen nicht, teilweise oder ganz von der Klebeschicht bedeckt sind.
Bei einer nachfolgenden Verbindungsherstellung zwischen dem mit der Klebe­ schicht versehenen Chip und den substratseitigen Gold-Ball-Bumps durch Thermokompression bewirkt die geometrische Form der substratseitigen Kon­ takthöcker und/oder der beaufschlagte Druck-Temperatur-Zeit-Verlauf ein Durchstoßen und/oder Verdrängen der Klebeschicht über den Aluminium-An­ schlußflächen des Chips durch die substratseitigen Kontakthöcker. Nach dem Durchdringen der Klebeschicht kommt es unter der Druck- und Temperatur­ einwirkung zu einer definierten Verformung der Gold-Ball-Bumps, das zum Aufbrechen und Entfernen von auf den Aluminium-Anschlußflächen des Chips vorhandenen Oxidschichten führt. Bevorzugterweise wird für die Klebeschicht ein Temperatur-aushärtendes Klebemittel verwendet und die Klebeschicht und deren Füllstoffe so ausgewählt bzw. auf die Bondparameter abgestimmt, daß die zur Verbindungsherstellung durch Thermokompression beaufschlagte Temperatur ausreicht, die Klebeschicht zu aktivieren. In einer bevorzugten Ausführungsform der Erfindung ist der Aushärtungsprozeß des Klebemittels zudem nach Beendigung der Druck- und Temperaturbeaufschlagung abge­ schlossen.
Die hergestellten Schweißverbindungen dienen als elektrische Verbindungen zwischen Chip und Substrat und führen gleichzeitig zu einer mechanischen Fixierung zwischen Chip und Substrat. Eine zusätzliche mechanische Fixierung zwischen Chip und Substrat bewirkt die eingebettete Klebeschicht. Diese Kle­ beschicht hat den weiteren Vorteil, daß sie vorhandene und/oder entstehende mechanische und/oder thermomechanische Spannungen zumindest teilweise reduziert bzw. kompensiert und so zu einer signifikanten Steigerung der Zuver­ lässigkeit der mit dem erfindungsgemäßen Verfahren hergestellten Flip-Chip- Verbindungen führt. Dieser Vorteil ist besonders ausgeprägt bei einer Flip-Chip- Verbindung zwischen einem Silizium-Chip und einem Leiterplattensubstrat (z. B.: FR-4 Leiterplatte), da bedingt durch die unterschiedlichen Aus­ dehnungskoeffizienten zwischen Leiterplatte und Silizium in den Schweißver­ bindungen entstehende mechanische Spannungen ohne Verwendung einer Klebeschicht leicht zu Kontaktausfällen führen würden.
Ein anderes Ausführungsbeispiel der Erfindung umfaßt eine elektronische Schaltung bestehend aus einem elektronischen Bauelement, das auf einer Oberfläche mehrere Aluminium-Anschlußflächen aufweist, und einem eine Mehrzahl von Kontaktflächen aufweisenden Substrat, wobei mehrere Aluminium- Anschlußflächen mit den Kontaktflächen des Substrats durch Kontakt­ metallisierungen verbunden sind und diese Kontaktmetallisierungen zumindest zu einem großen Teil aus dem Verbindungsmaterial Gold bestehen, wobei für die Kontaktmetallisierungen auf den Kontaktflächen des Substrats aufgebrachte Kontakthöcker, insbesondere Ball-Bumps, verwendet sind.
In einer weiteren Ausgestaltung der erfindungsgemäßen elektronischen Schal­ tung ist das elektronische Bauelement und das Substrat neben den Kontakt­ metallisierungen noch durch eine elektrisch nichtleitende Klebeschicht verbun­ den. Diese Klebeschicht ist vorzugsweise als Folie ausgebildet und füllt vorteil­ haftweise den gesamten außerhalb der Schweißverbindungen zwischen dem Chip und dem Substrat verbleibenden Raum aus, was eine sehr gute Kompen­ sation von thermo-mechanischen Spannungen bewirkt.
Weitere Vorteile des erfindungsgemäßen Verfahrens und der erfindungsgemä­ ßen elektronischen Schaltung sind nachfolgend aufgeführt.
Das erfindungsgemäße Verfahren gestattet die Flip-Chip-Montage von nicht mit Kontakthöckern versehenen (d. h. nicht gebumpten), vereinzelten Silizium-Chips mit Aluminium-Pads, welche aufgrund ihrer kleinen Abmessungen (z. B. für Hochfrequenzanwendungen) für bekannte Bumpingverfahren nicht geeignet sind. Zum Teil sind Chips auch so teuer und selten, daß sie nicht nur vereinzelt sondern auch nur in geringen Stückzahlen erhältlich sind. Das Ball-Bumping von sehr kleinen Chips (z. B. kleiner als 1 mm) scheitert bisher daran, daß die kleinen Chips beim Ball-Bumping nicht ausreichend fixiert werden können. Andere Bumpingverfahren, wie z. B. galvanische Verfahren, stromlose Abscheidever­ fahren, Aufdampfen, werden auf viele Chips angewendet, die noch im Silizium- Wafer- bzw. Scheibenverbund vorliegen. Denn nur so sind diese Verfahren rentabel.
Ein weiterer Vorteil der Erfindung resultiert daraus, daß aufgrund der Verwen­ dung von nicht gebumpten Silizium-Chips, der sonst übliche Bumping-Prozeß für den Chip entfällt. Dadurch ist der Chip beim erfindungsgemäßen Chipkon­ taktierungsverfahren einem thermischen und mechanischen Belastungsschritt weniger ausgesetzt, was die Gefahr der Chipbeschädigung insbesondere beim nachfolgenden Thermokompressionsbonden stark reduziert. Daneben hat der eingesparte Bumping-Prozeß bei einem Chip vor allem auch erhebliche Ko­ steneinsparungen zur Folge.
Bei den mechanischen Bumpingverfahren, z. B. dem Ball-Bumping, ist der Bumpprozeß softwaresteuerbar, weshalb er schnell definiert und modifiziert werden kann. Insbesondere sind sie nachträglichen Änderungen von etwa Chips oder Substraten anpaßbar. Diese hohe Flexibilität und hohe Entwick­ lungsgeschwindigkeit ist von besonderem Vorteil bei der Kleinserien- und Prototypenfertigung, bei denen die elektronischen Bauelemente aufgrund ihres zum Teil hohen Preises oder ihrer eingeschränkten Verfügbarkeit in vereinzelter Form, anstelle in Wafern, und in geringer Stückzahl vorliegen. In diesem Fall sind galvanische Verfahren und Aufdampfverfahren mit ihren teueren Mas­ kenprozessen und Reinraumbedingungen unrentabel. Zudem sind maskenori­ entierte Verfahren im Gegensatz zu den softwaregesteuerten mechanischen Bumpingverfahren unflexibel, da die Geometrien nach der Maskenproduktion nicht mehr änderbar sind.
Die Erfindung ermöglicht somit insbesondere eine schnelle und kostengünstige Herstellung von Flip-Chip-gebondeten Prototypen und Kleinserien. Durch Er­ zeugung von substratseitigen Gold-Ball-Bumps entfallen Maskenprozeßschritte ganz. Dadurch werden Herstellungszeit und Kosten deutlich reduziert. Zumal das verwendete Bondequipment zum mechanischen Bumpingverfahren, nämlich ein Drahtbonder, verglichen mit einer Reinrauminfrastruktur preiswert und in den meisten größeren Entwicklungsabteilungen schon vorhanden ist. Beim eingesetzten Drahtbonder ist lediglich eine Modifikation der Steuersoftware nötig, um Gold-Ball-Bumps zu erzeugen.
Ein großer Vorteil des erfindungsgemäßen Verfahrens liegt darin, daß auch bei Chips mit sehr vielen Aluminium-Anschlußflächen die mit ausschließlicher Druck- und Temperatureinwirkung (Thermokompressionsbonden) hergestellten Schweißverbindungen zu den substratseitigen Gold-Ball-Bumps reproduzierbar gute elektrische und mechanische Eigenschaften aufweisen. Denn jeder ein­ zelne Gold-Ball-Bump sorgt aufgrund seiner kegelförmigen, spitzen Geometrie zusammen mit der Druck- und Temperaturbeaufschlagung dafür, daß die Oxid­ schicht auf der zugehörigen Aluminium-Anschlußfläche des Chips sicher entfernt wird, ohne daß es dazu z. B. noch einer Unterstützung durch Ultraschallbe­ aufschlagung bedarf. Ein Entfernen der Oxidschichten von den Aluminium- Anschlußflächen ausschließlich durch Ultraschallbeaufschlagung (verursachte mechanische Schwingungen) scheitert daran, daß entweder die für sehr viele Aluminium-Anschlußflächen benötigte hohe Ultraschallenergie nicht zur Ver­ fügung steht bzw. diese den Chip beschädigt und/oder eine reproduzierbar gleichmäßige Einkopplung der insgesamt beaufschlagten Ultraschallenergie in die einzelnen Aluminium-Anschlußflächen bzw. Gold-Ball-Bumps nicht möglich ist. Letzteres hätte unterschiedliche elektrische und mechanische Eigenschaften der Schweißverbindungen zur Folge. Im Extremfall würden einzelne Schweiß­ verbindungen sogar überhaupt keinen Strom leiten können.
Von Vorteil bei der Erfindung ist weiter, daß keine Flußmittel und kein toxisches Blei bei der Verbindungsherstellung benötigt werden. Die Gefahren und Nachteile der zum Teil sehr aggressiven Flußmittel sowie deren Rückstände werden bei der Erfindung somit vermieden. Zudem sind zufolge der diesbezüg­ lich nicht benötigten Reinigungsschritte beim erfindungsgemäßen Verfahren weniger Verfahrensschritte und damit auch Kosteneinsparungen verbunden.
Nachfolgend wird die Erfindung anhand von Zeichnungen an Ausführungsbei­ spielen beschrieben. Es zeigen:
Fig. 1.0 Querschnittsdarstellung eines Silizium-Substrats mit Kontaktflächen
Fig. 1.1 Querschnittsdarstellung eines Silizium-Chips mit Aluminium-An­ schlußflächen
Fig. 1.2 Querschnittsdarstellung des Silizium-Substrats nach Fig. 1.0 mit auf den Kontaktflächen aufgebrachten Gold-Ball-Bumps
Fig. 1.3 Ausrichten und in Kontakt bringen der Aluminium-Anschlußflächen des Chips aus Fig. 1.1 mit den substratseitigen Gold-Ball-Bumps aus Fig. 1.2 (Querschnittsdarstellung) bei Druck- und Temperaturbeauf­ schlagung zur Herstellung von Schweißverbindungen zwischen den Aluminium-Anschlußflächen und den zugehörigen Gold-Ball-Bumps
Fig. 1.4 Querschnittsdarstellung des auf dem Silizium-Substrat nach Fig. 1.0 kontaktierten Chips aus Fig. 1.1 nach Beendigung der Druck- und Temperaturbeaufschlagung
Fig. 1.5 Schliffpräparation des Querschnittes einer Flip-Chip-Verbindung zwischen einem Silizium-Substrat und einem Silizium-Chip gemäß Fig. 1.4
Fig. 1.6 Infrarotmikroskopische Aufnahme einer chipseitigen Anschlußfläche (in Fig. 1.4) durch die Chiprückseite, wobei die dunkler erscheinen­ den Bereiche intermetallische Phasen zwischen Gold und Aluminium kennzeichnen.
Fig. 1.7 Geometrische Abmessungen eines Gold-Ball-Bumps
Fig. 2.0: Aufsichtsdarstellung einer Flip-Chip-Verbindung eines Silizium-ICs mit Aluminium-Anschlußflächen auf einem Keramiksubstrat
Fig. 3.0: Querschnittsdarstellung eines Silizium-Substrats mit Kontaktflächen analog Fig. 1.0
Fig. 3.1 Querschnittsdarstellung eines Silizium-Chips mit Aluminium-An­ schlußflächen analog Fig. 1.1
Fig. 3.2 Querschnittsdarstellung des Silizium-Substrats nach Fig. 1.0 mit auf den Kontaktflächen aufgebrachten zweifach gestapelten Gold-Ball- Bumps
Fig. 3.3 Ausrichten und in Kontakt bringen der Aluminium-Anschlußflächen des Chips aus Fig. 3.1 mit den substratseitigen zweifach gestapelten Gold-Ball-Bumps aus Fig. 3.2 (Querschnittsdarstellung) bei Druck- und Temperaturbeaufschlagung zur Herstellung von Schweißverbindungen zwischen den Aluminium-Anschlußflächen und den zugehörigen gestapelten Gold-Ball-Bumps
Fig. 3.4 Querschnittsdarstellung des auf dem Silizium-Substrat nach Fig. 3.0 kontaktierten Chips aus Fig. 3.1 nach Beendigung der Druck- und Temperaturbeaufschlagung
Fig. 4.0 Querschnittsdarstellung eines Silizium-Substrats mit Kontaktflächen analog Fig. 1.0
Fig. 4.1 Querschnittsdarstellung eines Silizium-Chips mit Aluminium-An­ schlußflächen, wobei auf der mit Aluminium-Anschlußflächen verse­ henen Oberfläche eine elektrisch nichtleitende Klebeschicht aufge­ bracht ist.
Fig. 4.2 Querschnittsdarstellung des Silizium-Substrats nach Fig. 4.0 mit auf den Kontaktflächen aufgebrachten Gold-Ball-Bumps
Fig. 4.3 Ausrichten und in Kontakt bringen der Aluminium-Anschlußflächen des Chips aus Fig. 4.1 mit den substratseitigen Gold-Ball-Bumps aus Fig. 4.2 (Querschnittsdarstellung) bei Druck- und Temperaturbeauf­ schlagung zur Herstellung von Schweißverbindungen zwischen den Aluminium-Anschlußflächen und den zugehörigen Gold-Ball-Bumps sowie zur Aktivierung der Klebeschicht für eine zusätzliche Verbin­ dung von Chip und Substrat.
Fig. 4.4 Querschnittsdarstellung des auf dem Silizium-Substrat nach Fig. 4.0 kontaktierten Chips aus Fig. 4.1 nach Beendigung der Druck- und Temperaturbeaufschlagung, wobei der Raum zwischen Chip und Substrat bis auf die Schweißverbindungen vollständig mit Klebema­ terial ausgefüllt ist.
In einem ersten Ausführungsbeispiel der Erfindung liegt ein Silizium-Substrat (1) vor (siehe Fig. 1.0), auf den Leiterbahnen mit Kontaktflächen (2) angeordnet sind, wobei die Kontaktflächen (2) eine minimale Breite von etwa 100 µm und einen kleinsten Abstand von ca. 130 µm aufweisen sowie aus etwa 99 Ge­ wichtsprozent Aluminium und dem Rest Silizium bestehen. Die Kontaktflächen (2) des Silizium-Substrats werden mit Gold-Ball-Bumps (3) versehen, wozu ein Drahtbondgerät mit einer Temperatur- und Kraftbeaufschlagung von ca. 150°C und ca. 40 cN (1 cN = 10-2 N) pro Bump eingesetzt wird (Fig. 1.2). Der zur Herstellung der Gold-Ball-Bumps (3) eingesetzte Bonddraht hat einen Durch­ messer von 25 µm und besteht aus etwa 98 Gewichtsprozent Gold und dem Rest Palladium. Der maximale Durchmesser D der aufgebrachten Gold-Ball- Bumps (3) parallel zur jeweiligen Kontaktfläche (2), der sogenannte Aus­ gangsdurchmesser, hat einen Wert von etwa D = 80 µm. Die Werte weiterer geometrischer Abmessungen dieser Gold-Ball-Bumps sind etwa B = 65 µm, H = 55 µm, h = 42 µm, h′ = 64 µm und b = 33 µm (siehe Fig. 1.7). Der zuletzt ge­ nannte Wert resultiert aus der Verwendung einer Bondkapillare mit einem Lochdurchmesser von 33 µm.
Ein mit dem Silizium-Substrat zu verbindender Silizium-Chip (5) weist eine zu der Kontaktflächenstruktur des Silizium-Substrats (1) passende Struktur von Alumi­ nium-Anschlußflächen (4) auf (siehe Fig. 1.1). Die mit Kontaktflächen (2) des Substrats (1) zu verbindenden Aluminium-Anschlußflächen (4) des Chips (5) werden gegenüber den Gold-Ball-Bumps (3) auf den Kontaktflächen (2) des Substrats (1) ausgerichtet und in Kontakt gebracht (Fig. 1.3). Die Verbin­ dungsherstellung durch Thermokompressionsbonden erfolgt bei einer Tempe­ ratur von 320°C und einer Kraft von 100 cN pro Gold-Ball-Bump, wobei die (Bond)Kraft mit einer Rate von 10 cN pro Sekunde langsam bis auf den Maxi­ malwert von 100 cN aufgebracht wird und bei diesem Wert und der eingestellten Temperatur etwa 10 Sekunden lang beibehalten wird (in Fig 1.3: F . . . Kraft, T . . . Temperatur). Innerhalb dieses Zeitintervalls von 10 Sekunden kommt es durch zusätzliche Interdiffusionsvorgänge zur Ausbildung intermetallischer Phasen zwischen Gold und Aluminium an den Grenzflächen (6) zwischen den Gold-Ball-Bumps (3) und den Aluminium-Anschlußflächen (4) des Chips, wo­ durch die Schweißverbindungen gefestigt werden. Die Festkörperverschweißung in der Kontaktgrenzfläche (6) zwischen einem Gold-Ball-Bump und einer Aluminium-Anschlußfläche erfolgt dabei, nachdem durch die Deformation des Gold-Ball-Bumps in der Grenzfläche zur Aluminium-Anschlußfläche deren na­ türliche Oxidschicht aufgerissen worden ist, was insbesondere durch die spitze, kegelförmige Form eines Gold-Ball-Bumps (siehe Fig. 1.7) begünstigt wird. In Fig. 1.4 ist die fertige Flip-Chip-Verbindung des auf dem Substrat (Fig. 1.0) kontaktierten Silizium-Chips (Fig. 1.1) gezeigt, wobei die während der Verbin­ dungsherstellung erfolgte Verformung der Gold-Ball-Bumps (7) deutlich wird.
Fig. 1.5 zeigt eine Querschnittspräparation einer einzelnen Schweißverbindung mit Silizium-Chip (5), Gold-Kontaktmetallisierung (7) und Silizium-Substrat (1). Die chipseitige Aluminium-Anschlußfläche und die substratseitige Kontaktfläche sind in Fig. 1.5 nicht sichtbar.
In Fig. 1.6 ist eine infrarotmikroskopische Aufnahme der Grenzfläche zwischen einer Aluminium-Anschlußfläche (4) des Chips und der zugehörigen Gold- Kontaktmetallisierung (7) durch die Chiprückseite gezeigt. Die erkennbaren dunkleren Bereiche kennzeichnen intermetallische Phasen (8) zwischen Gold und Aluminium und sind Beweis für eine erfolgte gute Verschweißung.
In einem zweiten Ausführungsbeispiel wird ein Silizium-IC (11) mit Aluminium- Anschlußflächen auf den Kontaktflächen der Leiterbahnen (10), welche aus Gold bestehen, eines Keramiksubstrats (9) mit dem erfindungsgemäßen Verfahren befestigt. In einem Verfahrensschritt werden die Gold-Kontaktflächen der Leiterbahnen (10) des Keramiksubstrats (9) mit Gold-Ball-Bumps versehen. Dazu wird ein Drahtbonder mit Bonddraht des Durchmessers 18 µm und der Zusammensetzung von 98 Gewichtsprozent Gold und dem Rest Palladium verwendet. Die Ausgangsdurchmesser der Gold-Ball-Bumps auf den Gold- Kontaktflächen betragen etwa 60 µm. Der mit seiner Aluminium-Anschluß­ flächen-Struktur zur Kontaktflächenstruktur des Keramiksubstrats passende Silizium-IC wird bei einer Temperatur von 320°C und einer Kraft von 50 cN pro Gold-Ball-Bump gebondet, wobei die (Bond)Kraft mit einer Rate von 10 cN pro Sekunde langsam bis auf den Maximalwert von 50 cN aufgebracht wird und bei diesem Wert und der eingestellten Temperatur etwa 10 Sekunden lang beibehalten wird. In Fig. 2.0 ist eine Aufsicht einer auf diese Art und Weise her­ gestellten Flip-Chip-Verbindung eines Silizium-ICs (11) mit einem Kera­ miksubstrat (9) dargestellt.
Ein weiteres Ausführungsbeispiel der Erfindung unterscheidet sich vom oben aufgeführten ersten Ausführungsbeispiel dahingehend, daß anstelle einfacher Gold-Ball-Bumps (Fig. 1.2) nunmehr zweifach gestapelte Gold-Ball-Bumps (12) auf die Kontaktflächen (2) des Silizium-Substrats (1) aufgebracht werden (Fig. 3.2). Die Fig. 3.0 und Fig. 3.1 entsprechen Fig. 1.0 und Fig. 1.1. Mit gestapelten Gold-Ball-Bumps (12) läßt sich eine größere Höhe der späteren Schweiß­ verbindungen zwischen Chip und Substrat einstellen. Die übrigen Verfahrens­ schritte des erfindungsgemäßen Verfahrens erfolgen analog zu Fig. 1.3 und Fig. 1.4 und sind in Fig. 3.3 und Fig. 3.4 dargestellt. In Fig. 3.4 sind die zufolge des Verbindungsprozesses deformierten, zweifach gestapelten Gold-Ball-Bumps (13) erkennbar, zufolge derer ein größerer Abstand zwischen Chip und Substrat realisiert ist.
Bei einem bevorzugten Ausführungsbeispiel der Erfindung wird auf die mit Aluminium-Anschlußflächen (4) versehene Oberfläche eines Silizium-Chips (5) eine elektrisch nichtleitende Klebeschicht (17) in Form einer Klebefolie derart aufgelegt, daß alle mit Gold-Ball-Bumps (3) auf Kontaktflächen (2) eines Silizium- Substrats (1), (Fig. 4.2, Fig. 4.0) zu kontaktierenden Aluminium-Anschlußflächen (4) von der Klebefolie (17) vollständig bedeckt sind (Fig. 4.1). Die Dicke der Folie ist auf die Höhe und die Verformbarkeit der Gold-Ball-Bumps sowie die Bondparameter Druck und Temperatur so abgestimmt, daß die Folie nach der Kontaktierung des Chips mit dem Substrat sowohl an der Chipoberfläche als auch an der Substratoberfläche außerhalb der jeweiligen Anschluß- bzw. Kon­ taktflächen vollständig anliegt und den Raum zwischen Chip und Substrat bis auf die Schweißverbindungen ganz ausfüllt. In Fig. 4.3 ist der mit der Klebefolie (17) versehene Chip (5) mit gegenüber den substratseitigen Gold-Ball-Bumps (3) ausgerichteten Aluminium-Anschlußflächen (4) dargestellt. Beim eigentlichen Verbindungsprozeß durch Thermokompressionsbonden analog dem ersten Ausführungsbeispiel durchstoßen die Gold-Ball-Bumps (3) zuerst die Klebeschicht (17) bevor sie sich unter Druck- und Temperatureinwirkung verformen und dabei eine vorhandene Oxidschicht auf den Aluminium-An­ schlußflächen (4) aufbrechen und entfernen. Fig. 4.4 zeigt die fertige Verbindung zwischen Chip (5) und Substrat (1), wobei die Schweißverbindungen den Chip und das Substrat mechanisch miteinander fixieren und als elektrisch leitende Verbindungen zwischen Chip und Substrat dienen. Eine zusätzliche me­ chanische Fixierung zwischen Chip (5) und Substrat (1) bewirkt die eingebettete Klebefolie (17). Da sie den gesamten außerhalb der Schweißverbindungen zwischen dem Chip und dem Substrat verbleibenden Raum ausfüllt, bewirkt sie zudem eine sehr gute Kompensation von thermo-mechanischen Spannungen.

Claims (19)

1. Verfahren zur Verbindung eines elektronischen Bauelements, das auf einer Oberfläche mehrere Aluminium-Anschlußflächen aufweist, mit einem eine Mehrzahl von Kontaktflächen aufweisenden Substrat über zwischen den Aluminium-Anschlußflächen und den Kontaktflächen ausgebildeten Kontaktmetallisierungen, wobei die Kontaktmetallisierungen zumindest zu einem großen Teil aus dem Verbindungsmaterial Gold bestehen, dadurch gekennzeichnet, daß die Kontaktflächen auf dem Substrat mit Kontakthöckern versehen werden, die zumindest zu einem großen Teil aus Gold bestehen, daß mehrere Aluminium-Anschlußflächen des elektronischen Bauelements mit den mit Kontakthöckern versehenen Kontaktflächen auf dem Substrat ausgerichtet werden und daß unter ausschließlicher Einwirkung von Druck und Temperatur eine Verbindung zwischen den Aluminium-Anschlußflä­ chen und den zu einem großen Teil aus Gold bestehenden Kontakthöckern auf den Kontaktflächen des Substrats hergestellt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Kontakthöcker auf den Kontaktflächen des Substrats derart aus­ gebildet werden, daß sie eine schmale Kontakthöckerspitze und eine im Vergleich dazu breitere Kontakthöckerbasis aufweisen.
3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Kontakthöcker, welche auf den Kontaktflächen des Substrats ausgebildet werden, mit einem mechanischen Verfahren, insbesondere dem Ball-Bumping, aufgebracht werden.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Kontakthöcker auf den Kontaktflächen des Substrats als Gold-Ball- Bumps ausgebildet und dabei insbesondere Verbindungsmaterialen aus mindestens 95 Gewichtsprozent Gold und dem Rest Palladium verwendet werden.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Aufbringen der Kontakthöcker auf die Kontaktflächen des Substrats unter Ultraschallbeaufschlagung erfolgt.
6. Verfahren nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß die Kontakthöcker auf den Kontaktflächen des Substrats als mehrfach gestapelte Gold-Ball-Bumps ausgebildet werden.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der bei der Herstellung einer Verbindung zwischen mehreren Alumi­ nium-Anschlußflächen des elektronischen Bauelementes und den substratseitigen Kontakthöckern aufgebrachte Druck bei einer vorbe­ stimmten Temperatur ein vorbestimmtes Zeitintervall lang aufrechterhalten wird.
8. Verfahren nach einen der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß bei der Herstellung einer Verbindung zwischen mehreren Aluminium- Anschlußflächen des elektronischen Bauelementes und den Kontakt­ höckern auf den Kontaktflächen des Substrats das elektronische Bauele­ ment geheizt wird, nicht aber das Substrat.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß als Substrat Faserverbundwerkstoffe, Silizium oder eine Keramik verwendet werden.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß das elektronische Bauelement und das Substrat neben den Kontakt­ metallisierungen noch durch eine elektrisch nichtleitende Klebeschicht verbunden werden.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß vor einer Verbindungsherstellung mit dem Substrat auf der die AIu­ minium-Anschlußflächen aufweisenden Oberfläche des elektronischen Bauelements eine Klebeschicht angeordnet wird.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Aluminium-Anschlußflächen zumindest teilweise von der Klebe­ schicht bedeckt werden.
13. Verfahren nach einem der Ansprüche 11 oder 12, dadurch gekennzeichnet, daß die Klebeschicht als Klebefolie ausgeführt ist.
14. Verfahren nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß für die Klebeschicht ein Temperatur-aushärtendes Klebemittel ver­ wendet wird.
15. Verfahren nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, daß die zur Verbindungsherstellung beaufschlagte Temperatur ausreicht, um die Klebeschicht zu aktivieren.
16. Verfahren nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, daß das Klebemittel Füllstoffe zur Anpassung der physikalischen und chemischen Eigenschaften enthält.
17. Verfahren nach einem der Ansprüche 11 bis 16, dadurch gekennzeichnet, daß bei einer Verbindungsherstellung die geometrische Form der substratseitigen Kontakthöcker und/oder der beaufschlagte Druck-Tempe­ ratur-Verlauf ein Durchstoßen und/oder Verdrängen der Klebeschicht über den Aluminium-Anschlußflächen des elektronischen Bauelements durch die substratseitigen Kontakthöcker bewirkt.
18. Elektronische Schaltung bestehend aus einem elektronischen Bauelement, das auf einer Oberfläche mehrere Aluminium-Anschlußflächen aufweist, und einem eine Mehrzahl von Kontaktflächen aufweisenden Substrat, wobei mehrere Aluminium-Anschlußflächen mit den Kontaktflächen des Substrats durch Kontaktmetallisierungen verbunden sind und diese Kontaktmetallisierungen zumindest zu einem großen Teil aus dem Verbindungsmaterial Gold bestehen, dadurch gekennzeichnet, daß als Kontaktmetallisierungen auf den Kontaktflächen des Substrats aufgebrachte Kontakthöcker, insbesondere Ball-Bumps, verwendet sind.
19. Elektronische Schaltung nach Anspruch 18 dadurch gekennzeichnet, daß das elektronische Bauelement und das Substrat neben den Kontakt­ metallisierungen noch durch eine elektrisch nichtleitende Klebeschicht verbunden sind.
DE19535282A 1994-09-23 1995-09-22 Verfahren zum Kontaktieren eines elektronischen Bauelements mit Aluminium-Anschlußflächen auf einem Substrat und damit hergestellte elektronische Schaltung Withdrawn DE19535282A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19535282A DE19535282A1 (de) 1994-09-23 1995-09-22 Verfahren zum Kontaktieren eines elektronischen Bauelements mit Aluminium-Anschlußflächen auf einem Substrat und damit hergestellte elektronische Schaltung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4434104 1994-09-23
DE19535282A DE19535282A1 (de) 1994-09-23 1995-09-22 Verfahren zum Kontaktieren eines elektronischen Bauelements mit Aluminium-Anschlußflächen auf einem Substrat und damit hergestellte elektronische Schaltung

Publications (1)

Publication Number Publication Date
DE19535282A1 true DE19535282A1 (de) 1996-03-28

Family

ID=6529062

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19535282A Withdrawn DE19535282A1 (de) 1994-09-23 1995-09-22 Verfahren zum Kontaktieren eines elektronischen Bauelements mit Aluminium-Anschlußflächen auf einem Substrat und damit hergestellte elektronische Schaltung

Country Status (3)

Country Link
JP (1) JPH10503059A (de)
DE (1) DE19535282A1 (de)
WO (1) WO1996009647A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0954208A1 (de) * 1996-12-27 1999-11-03 Matsushita Electric Industrial Co., Ltd. Verfahren und vorrichtung zum befestigen von einem elektronischen bauteil auf einer leiterplatte
DE102004055061A1 (de) * 2004-11-15 2006-05-18 Robert Bosch Gmbh Verfahren zur Anordnung eines Flip-Chips auf einem Substrat
DE102006045836A1 (de) * 2006-09-22 2008-05-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen einer Durchkontaktierung zwischen zwei Oberflächen eines Halbleitersubstrats
CN101331604B (zh) * 2005-11-30 2010-06-09 三洋电机株式会社 电路装置和电路装置的制造方法
DE102008060862A1 (de) 2008-12-09 2010-06-24 Werthschützky, Roland, Prof. Dr.-Ing.habil. Verfahren zur miniaturisierbaren Kontaktierung isolierter und unisolierter Drähte

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009051901A2 (en) 2007-08-30 2009-04-23 Pepex Biomedical, Llc Electrochemical sensor and method for manufacturing

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2348325A1 (de) * 1973-09-26 1975-04-03 Licentia Gmbh Halbleiteranordnung mit fuer die drahtlose kontaktierung geeigneten anschlusskontakten
US5071787A (en) * 1989-03-14 1991-12-10 Kabushiki Kaisha Toshiba Semiconductor device utilizing a face-down bonding and a method for manufacturing the same
US5060843A (en) * 1989-06-07 1991-10-29 Nec Corporation Process of forming bump on electrode of semiconductor chip and apparatus used therefor

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0954208A1 (de) * 1996-12-27 1999-11-03 Matsushita Electric Industrial Co., Ltd. Verfahren und vorrichtung zum befestigen von einem elektronischen bauteil auf einer leiterplatte
EP0954208A4 (de) * 1996-12-27 2002-09-11 Matsushita Electric Ind Co Ltd Verfahren und vorrichtung zum befestigen von einem elektronischen bauteil auf einer leiterplatte
EP1445995A1 (de) * 1996-12-27 2004-08-11 Matsushita Electric Industrial Co., Ltd. Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte
EP1448033A1 (de) * 1996-12-27 2004-08-18 Matsushita Electric Industrial Co., Ltd. Verfahren und Vorrichtung zum Befestigen eines elektronischen Bauteils auf einer Leiterplatte
EP1448034A1 (de) * 1996-12-27 2004-08-18 Matsushita Electric Industrial Co., Ltd. Verfahren und Vorrichtung zum Befestigen eines elektronischen Bauteils auf einer Leiterplatte.
US6981317B1 (en) 1996-12-27 2006-01-03 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on circuit board
DE102004055061A1 (de) * 2004-11-15 2006-05-18 Robert Bosch Gmbh Verfahren zur Anordnung eines Flip-Chips auf einem Substrat
CN101331604B (zh) * 2005-11-30 2010-06-09 三洋电机株式会社 电路装置和电路装置的制造方法
DE102006045836A1 (de) * 2006-09-22 2008-05-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen einer Durchkontaktierung zwischen zwei Oberflächen eines Halbleitersubstrats
DE102006045836B4 (de) * 2006-09-22 2015-12-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen einer Durchkontaktierung zwischen zwei Oberflächen eines Halbleitersubstrats
DE102008060862A1 (de) 2008-12-09 2010-06-24 Werthschützky, Roland, Prof. Dr.-Ing.habil. Verfahren zur miniaturisierbaren Kontaktierung isolierter und unisolierter Drähte
DE102008060862B4 (de) * 2008-12-09 2010-10-28 Werthschützky, Roland, Prof. Dr.-Ing.habil. Verfahren zur miniaturisierbaren Kontaktierung isolierter Drähte
US8418911B2 (en) 2008-12-09 2013-04-16 Roland Werthschutzky Method for the miniaturizable contacting of insulated wires

Also Published As

Publication number Publication date
JPH10503059A (ja) 1998-03-17
WO1996009647A1 (de) 1996-03-28

Similar Documents

Publication Publication Date Title
DE69533041T2 (de) Montage von federelementen auf halbleiterbauteilen
DE102005053842B4 (de) Halbleiterbauelement mit Verbindungselementen und Verfahren zur Herstellung desselben
DE60219779T2 (de) Flussmittelfreie flip-chip-verbindung
DE10228509B4 (de) Lotstruktur zur elektrischen und/oder mechanischen Kontaktierung sowie Vorrichtung und Verfahren zu ihrer Herstellung
DE19524739A1 (de) Kernmetall-Lothöcker für die Flip-Chip-Technik
DE112010000715B4 (de) Bauteilanordnung und Verfahren zu dessen Herstellung
DE10033977A1 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
WO1996001497A1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
WO2009062757A1 (de) Verfahren zum verbinden zweier fügeflächen
WO2009143805A1 (de) Verfahren und vorrichtung zum stoffschlüssigen fügen metallischer anschlussstrukturen
WO2006032250A1 (de) Halbleiterbauteil mit durchkontakten durch eine kunststoffgehäusemasse und verfahren zur herstellung derselben
DE10223738B4 (de) Verfahren zur Verbindung integrierter Schaltungen
DE102007036045A1 (de) Elektronischer Baustein mit zumindest einem Bauelement, insbesondere einem Halbleiterbauelement, und Verfahren zu dessen Herstellung
DE19535282A1 (de) Verfahren zum Kontaktieren eines elektronischen Bauelements mit Aluminium-Anschlußflächen auf einem Substrat und damit hergestellte elektronische Schaltung
DE10124141B4 (de) Verbindungseinrichtung für eine elektronische Schaltungsanordnung und Schaltungsanordnung
DE19646476A1 (de) Verbindungsstruktur
DE10145468C1 (de) Verfahren und Vorrichtung zum Befestigen von Halbleitereinrichtungen auf einer Schalteinrichtung
DE112010002901T5 (de) Verbindungsanordnungen und Verfahren zum Herstellen und Verwenden derselben
DE10233641B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE102014116030A1 (de) Verfahren zur Herstellung einer Verbindung und Anordnung für eine Chipzusammenstellung mit Direktverbindung
DE102006046851A1 (de) Schicht für Chip- Kontakt
DE10252577A1 (de) Verfahren zum Erzeugen einer Lotverbindung durch kapillaren Lotfluß
DE102005009164B4 (de) Kontaktanschlussfläche mit Heizerstruktur und Verfahren zum Herstellen oder Betreiben derselben
DE102008011394A1 (de) Montageverfahren für elektronische Bauelemente und Montagebaugruppe
DE19529490A1 (de) Chipkontaktierungsverfahren, damit hergestellte elektronische Schaltung und Trägersubstrat zur Kontaktierung von Chips

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8130 Withdrawal