DE112010002901T5 - Verbindungsanordnungen und Verfahren zum Herstellen und Verwenden derselben - Google Patents

Verbindungsanordnungen und Verfahren zum Herstellen und Verwenden derselben Download PDF

Info

Publication number
DE112010002901T5
DE112010002901T5 DE112010002901T DE112010002901T DE112010002901T5 DE 112010002901 T5 DE112010002901 T5 DE 112010002901T5 DE 112010002901 T DE112010002901 T DE 112010002901T DE 112010002901 T DE112010002901 T DE 112010002901T DE 112010002901 T5 DE112010002901 T5 DE 112010002901T5
Authority
DE
Germany
Prior art keywords
substrate
bump
pad
copper
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112010002901T
Other languages
English (en)
Inventor
Nitesh Kumbhat
Abhishek Choudhury
Venky Sundaraman
Rao R. Tummala
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Georgia Tech Research Institute
Georgia Tech Research Corp
Original Assignee
Georgia Tech Research Institute
Georgia Tech Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Georgia Tech Research Institute, Georgia Tech Research Corp filed Critical Georgia Tech Research Institute
Publication of DE112010002901T5 publication Critical patent/DE112010002901T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81208—Compression bonding applying unidirectional static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

Die verschiedenen Ausführungsformen der vorliegenden Erfindung sehen Chip/Substrat-Verbindungsanordnungen mit feinem Abstand sowie Verfahren zum Herstellen und Verwenden der Anordnungen vor. Die Anordnungen umfassen im Allgemeinen einen Halbleiter mit einem Die-Pad und einem Bump, der darauf angeordnet ist, und ein Substrat mit einem darauf angeordneten Substratpad. Der Bump ist so konfiguriert, dass er mindestens einen Teil des Halbleiters mit mindestens einem Teil des Substrats elektrisch verbindet, wenn der Bump mit dem Substratpad kontaktiert wird. Wenn ferner der Bump mit dem Substratpad kontaktiert wird, werden mindestens ein Teil des Bumps und mindestens ein Teil des Substratpads verformt, um dazwischen eine nichtmetallurgische Verbindung zu erzeugen.

Description

  • TECHNISCHES GEBIET
  • Die verschiedenen Ausführungsformen der vorliegenden Erfindung betreffen im Allgemeinen so genannte Fine-Pitch-Verbindungen (Verbindungen mit kleinem Abstand) von Chip und Substrat, wobei eine Verbindung von so genannten Bumps (Erhöhungen) genutzt wird, sowie Verfahren zum Herstellen und Verwenden derselben.
  • Hintergrund
  • In einem ständigen Bestreben, Gehäuse kleiner Größe zu erreichen, sind aus herkömmlichen lotbasierten Techniken Chip/Substrat-Verbindungsvorrichtungen entstanden. Da Mikroelektroniksysteme dem Trend hin zu höherer Funktionalität bei ständig abnehmenden Abmessungen folgen, erfordert die Miniaturisierung von elektrischen Systemen eine viel breitere Perspektive, was das Integrieren von passiven Komponenten und aktiven Bauteilen auf einer einzigen Plattform sowohl auf Mikro- als auch Nanoebene erfordert. Die Techniken ”System an Package” (SoP) erreichten frühere Ziele, da sie das Skalieren von elektrischen Systemen ermöglichten, einen Paradigmenwandel in der Art, wie Systeme wahrgenommen wurden, versprachen und eine Wegweiser für Ultraminiaturisierung mit neuartigen Verbindungslösungen bildeten.
  • Eine solche Verbindungslösung umfasst zum Beispiel Chip/Substrat-Verbindungsanordnungen, die ”Flip-Chip”-Technologie nutzen. Im Allgemeinen wurden Lot-Bumps auf eine aktive Oberfläche eines Chips gegeben und anschließend wurde der Chip so umgedreht, dass die Lot-Bumps mit einem Substratpad verbunden werden konnten. Jedoch wurden physikalische Zwänge aufgrund der Geometrie der Verbindung beim Verringern des Abstands oder der Dichte der Bumps und beim Erreichen hoher Zuverlässigkeit zu einem Hindernis. Ferner warfen Elektromigrationsprobleme und intermetallische Ausbildungen zusätzliche Bedenken auf. Es wurden mehrere Verbindungsanordnungen untersucht, um einen ultrafeinen Abstand zu erreichen, zum Beispiel Goldbonden von Pad zu Pad und Nickelbonden von Bump zu Pad. Goldbonden von Pad zu Pad behebt die vorstehend erwähnten Mängel von Lot-Bumps; das Bonden ist aber in der Umsetzung relativ teuer. Eine niedrige Bondingtemperatur kann ferner bei Nickelbonden von Bump zu Pad nicht erreicht werden. Daher besteht im Gebiet Bedarf an einer Fine-Pitch-Chip/Substrat-Verbindungsanordnung, die mit Flip-Chip-Technologie kompatibel ist, weniger kostspielig als Goldverbindungen ist und die Fähigkeit hat, eine erhöhte Eingangs-/Ausgangsdichte (I/O) handzuhaben.
  • Zusammenfassung
  • Manche Ausführungsformen der vorliegenden Erfindung sehen Fine-Pitch-Chip/Substrat-Verbindungsanordnungen vor. Andere Ausführungsformen sehen Verfahren zum Herstellen von Fine-Pitch-Chip/Substrat-Verbindungsanordnungen vor. Andere Ausführungsformen sehen schließlich Verfahren zum Verwenden von Fine-Pitch-Chip/Substrat-Verbindungsanordnungen vor.
  • Gemäß einigen Ausführungsformen der vorliegenden Erfindung kann eine Verbindungsanordnung einen Halbleiter, ein elektrisches leitendes, so genanntes Die-Pad (Pad eines ungehäusten Halbleiterchips), das auf mindestens einem Teil einer Oberfläche des Halbleiters anordnet ist, und einen elektrisch leitenden Bump, der auf mindestens einem Teil des Die-Pad angeordnet ist, umfassen. Ferner kann die Verbindungsanordnung ein Substrat und ein elektrisch leitendes Substratpad umfassen, das auf mindestens einem Teil einer Oberfläche des Substrats angeordnet ist. Der Bump kann so konfiguriert sein, dass er mindestens einen Teil des Halbleiters mit mindestens einem Teil des Substrats elektrisch verbindet, wenn der Bump mit dem Substratpad kontaktiert wird. Bei Kontaktieren des Bumps mit dem Substratpad können sich mindestens ein Teil des Bumps und mindestens ein Teil des Substratpads wesentlich verformen, um dazwischen eine nichtmetallurgische Verbindung zu erzeugen. In manchen Fällen ist die nichtmetallurgische Verbindung eine druckbeaufschlagte Kontaktverbindung.
  • Die Verbindungsanordnung kann weiterhin eine dielektrische Schicht umfassen, die zwischen dem Substrat und dem Substratpad angeordnet ist. In solchen Fällen ist es möglich, dass sich bei Kontaktieren des Bumps mit dem Substratpad zumindest ein Teil der elektrischen Schicht zumindest teilweise verformt.
  • Die Verbindungsanordnung kann weiterhin eine dazwischen liegende Verbindungsschicht umfassen, die zwischen dem Bump und dem Substratpad angeordnet ist.
  • Die Verformung von mindestens einem Teil des Bumps und mindestens einem Teil des Substratpads kann durch einen angelegten Druck von mindestens etwa 300 Megapascal gebildet werden.
  • Die Verbindungsanordnung kann auch einen nicht reaktiven Klebstoff umfassen, der zwischen dem Bump und dem Substratpad angeordnet ist, wobei der nichtreaktive konfiguriert ist, um die nichtmetallurgische Verbindung zu verbessern. In manchen Fällen kann der Klebstoff aus einem nicht leitenden Film gebildet sein. In anderen Fällen kann der Klebstoff aus einem anisotrop leitenden Material gebildet sein.
  • In manchen Fällen können das Die-Pad, der Bump und/oder das Substratpad aus Kupfer gebildet sein. Dies ermöglicht eine Verbindung zwischen einem Halbleiter und einem organischen Substrat, einem anorganischen Substrat oder einem anderen Halbleiter.
  • Wenn zwei oder mehr Bumps verwendet werden, kann der Abstand zwischen einem Bump und einem benachbarten Bump kleiner oder gleich etwa 30 Mikrometer sein. In manchen Fällen ist der Abstand zwischen jedem Bump und einem benachbarten Bump kleiner oder gleich etwa 30 Mikrometer.
  • Gemäß einigen Ausführungsformen der vorliegenden Erfindung umfasst ein Verfahren zum Herstellen einer Verbindungsanordnung das Vorsehen eines Halbleiters, der ein elektrisches leitendes Die-Pad, das auf mindestens einem Teil einer Oberfläche des Halbleiters anordnet ist, und einen elektrisch leitenden Bump, der auf mindestens einem Teil des Die-Pad angeordnet ist, umfasst. Das Verfahren kann auch das Vorsehen eines Substrats umfassen, das ein elektrisch leitendes Substratpad umfasst, die auf mindestens einem Teil einer Oberfläche des Substrats angeordnet ist. Des Weiteren kann das Verfahren das Kontaktieren des elektrisch leitenden Bumps mit dem elektrisch leitenden Substratpad umfassen. Das Verfahren kann auch das Verformen mindestens eines Teils des Bumps und mindestens eines Teils des Substratpads umfassen, um dazwischen eine nichtmetallurgische Verbindung zu erzeugen.
  • Zu beachten ist, dass das Substratpad auf einer dielektrischen Schicht angeordnet werden kann, die als Oberfläche des Substrats dient. In solchen Fällen kann mindestens ein Teil der dielektrischen Schicht während des Verformungsschritts verformt werden.
  • Der Verformungsschritt kann das Anlegen eines Drucks von mindestens etwa 300 Megapascal beinhalten.
  • Das Verfahren kann weiterhin das Anordnen eines nicht reaktiven Klebstoffs zwischen dem Bump und dem Substratpad umfassen, so dass der nicht reaktive Klebstoff so konfiguriert ist, dass er die nichtmetallurgische Verbindung verbessert. Wenn zwei oder mehr Bumps betroffen sind, kann ein Abstand zwischen einem Bump und einem benachbarten Bump kleiner oder gleich etwa 30 Mikrometer sein. In manchen Fällen ist der Abstand zwischen jedem Bump und einem benachbarten Bump kleiner oder gleich etwa 30 Mikrometer.
  • Eine andere Verbindungsanordnung gemäß einigen Ausführungsformen der vorliegenden Erfindung kann einen Halbleiter, ein Kupfer-Die-Pad, das auf mindestens einem Teil einer Oberfläche des Halbleiters angeordnet ist, und einen Kupfer-Bump, der auf mindestens einem Teil des Kupfer-Die-Pads angeordnet ist, umfassen. Die Verbindungsanordnung kann auch ein Substrat und ein Kupfersubstratpad umfassen, das auf mindestens einem Teil einer Oberfläche des Substrats angeordnet ist. Die Verbindungsanordnung kann auch einen nicht reaktiven Klebstoff umfassen. Innerhalb der Verbindungsanordnung kann der Kupferbump so konfiguriert sein, dass er mindestens einen Teil des Halbleiters mit mindestens einem Teil des Substrats elektrisch verbindet, wenn der Kupferbump mit dem Kupfersubstratpad kontaktiert wird. Bei Kontaktieren des Kupferbumps mit dem Kupfersubstratpad kann mindestens ein Teil des Bumps und mindestens ein Teil des Substratpads wesentlich verformt werden, um dazwischen eine nichtmetallurgische Verbindung zu erzeugen. Die nichtmetallurgische Verbindung kann durch den nicht reaktiven Klebstoff verbessert werden.
  • Andere Auslegungen und Merkmale der Ausführungsformen der vorliegenden Erfindung werden für den Durchschnittsfachmann bei Prüfen der folgenden Beschreibung von spezifischen beispielhaften Ausführungsformen der vorliegenden Erfindung gemeinsam mit den verschiedenen Figuren verständlich. Während Merkmale der vorliegenden Erfindung in Bezug auf bestimmte Ausführungsformen und Figuren beschrieben werden können, können alle Ausführungsformen der vorliegenden Erfindung eines oder mehrere der in dieser Anmeldung beschriebenen Merkmale umfassen. Während eine oder mehrere Ausführungsformen bestimmte vorteilhafte Merkmale aufweisend beschrieben wurden, können ein oder mehrere solcher Merkmale auch mit den anderen verschiedenen Ausführungsformen der Erfindung verwendet werden, die in dieser Anmeldung beschrieben werden. Während beispielhafte Ausführungsformen nachstehend als System- oder Verfahrensausführungsformen beschrieben werden können, versteht sich analog, dass solche beispielhaften Ausführungsformen in verschiedenen Vorrichtungen, Systemen und Verfahren umgesetzt werden können. Somit verhindert die Beschreibung eines Merkmals bei einer Ausführungsform nicht, dass andere Ausführungsformen das gleiche Merkmal besitzen und umfassen.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist eine schematische Veranschaulichung eines Halbleiters, eines Die-Pads und eines Bumps gemäß einigen Ausführungsformen der vorliegenden Erfindung.
  • 2 ist eine schematische Veranschaulichung einer Chip/Substrat-Verbindungsanordnung gemäß einigen Ausführungsformen der vorliegenden Erfindung.
  • 3 ist ein Rasterelektronenmikroskop(SEM)-Bild einer Chip/Substrat-Verbindungsanordnung gemäß einigen Ausführungsformen der vorliegenden Erfindung.
  • 4 ist eine schematische Veranschaulichung eines Verfahrens zum Herstellen der Chip/Substrat-Anordnung gemäß einigen Ausführungsformen der vorliegenden Erfindung.
  • 5 ist eine schematische Veranschaulichung eines Querschnitts einer Verbindungsanordnung gemäß einigen Ausführungsformen der vorliegenden Erfindung.
  • 6 ist eine schematische Veranschaulichung eines Designs von Die (links) und Substrat (rechts), die Kelvinsonden- und Kettenstrukturen gemäß einigen Ausführungsformen der vorliegenden Erfindung darstellt.
  • 7 ist eine schematische Veranschaulichung eines Substratdesigns, das Kettenstrukturen gemäß einigen Ausführungsformen der vorliegenden Erfindung darstellt.
  • 8 ist ein SEM-Bild eines Die und Substrats gemäß einigen Ausführungsformen der vorliegenden Erfindung.
  • 9 ist eine schematische Veranschaulichung eines Designs von Die (links) und Substrat (rechts), das Ketten- und Mittenanordnungsstrukturen gemäß einigen Ausführungsformen der vorliegenden Erfindung darstellt.
  • 10 ist eine schematische Darstellung eines Dies und eines Substrats bei unterschiedlichen Abständen gemäß einigen Ausführungsformen der vorliegenden Erfindung.
  • 11 ist ein SEM-Bild von vier im Wesentlichen komplanaren Kupferbumps gemäß einigen Ausführungsformen der vorliegenden Erfindung.
  • 12 ist ein Graph, der die Höhe von 38 willkürlich gemessenen Bumps auf einem vorgegebenen Die gemäß einigen Ausführungsformen der vorliegenden Erfindung darstellt.
  • 13 stellt graphisch einzelne Kettewiderstandswerte während eines Temperaturwechselbeanspruchungstests von Verbindungsanordnungen, die über 2200 Wärmezyklen unterzogen werden, gemäß einigen Ausführungsformen der vorliegenden Erfindung dar.
  • 14 sieht ein SEM-Bild eines Querschnitts einer verbundenen Kette nach über 2000 Wärmezyklen zusammen mit einem Einsatz einer Verbindung zwischen einem Kupferbump und einem Kupfersubstratpad gemäß einigen Ausführungsformen der vorliegenden Erfindung vor.
  • 15 stellt graphisch einzelne Kettewiderstandswerte während eines Temperaturwechselbeanspruchungstests von Verbindungsanordnungen, die über 1825 Wärmezyklen unterzogen werden, gemäß einigen Ausführungsformen der vorliegenden Erfindung dar.
  • 16(a) sieht ein SEM-Bild eines Querschnitts eines ausgefallenen Teils einer Kette nach etwa 1995 Wärmezyklen gemäß einigen Ausführungsformen der vorliegenden Erfindung vor.
  • 16(b) sieht ein SEM-Bild der Grenzfläche eines Kupferbumps und eines Kupfersubstratpads für die durch Kreis in 16(a) gekennzeichnete Verbindung gemäß einigen Ausführungsformen der vorliegenden Erfindung vor.
  • 17 stellt graphisch einzelne Kettenwiderstandswerte während eines Temperaturwechselbeanspruchungstests von Verbindungsanordnungen, die in etwa 1180 Wärmezyklen unterzogen werden, gemäß einigen Ausführungsformen der vorliegenden Erfindung dar.
  • 18 ist eine schematische Veranschaulichung eines Verbindungsanordnungsherstellungsschritts, bei dem der Die in einem Hohlraum in dem Substrat angeordnet ist, wobei ein Werkzeugkopf und eine nichtleitende Füllstoffkonzentration, die für Oberflächenrauheit des Substrathohlraums angepasst ist, gemäß einigen Ausführungsformen der vorliegenden Erfindung gezeigt werden.
  • 19 stellt graphisch einzelne Kettenwiderstandswerte während eines Temperaturwechselbeanspruchungstests von Verbindungsanordnungen, die in etwa 955 Wärmezyklen unterzogen werden, gemäß einigen Ausführungsformen der vorliegenden Erfindung dar.
  • 20(a) sieht ein SEM-Bild eines Querschnitts eines Kupferbumps auf einem Kupferpad nach einer angelegten Last von etwa 7 Kilogramm (etwa 220 MPa) gemäß einigen Ausführungsformen der vorliegenden Erfindung vor.
  • 20(b) sieht ein SEM-Bild eines Querschnitts eines Kupferbumps auf einem Kupferpad nach einer angelegten Last von etwa 9,5 Kilogramm (etwa 300 MPa) gemäß einigen Ausführungsformen der vorliegenden Erfindung vor.
  • 21 stellt graphisch einzelne Kettenwiderstandswerte während eines Temperaturwechselbeanspruchungstests von Verbindungsanordnungen, die in etwa 500 Wärmezyklen unterzogen werden, gemäß einigen Ausführungsformen der vorliegenden Erfindung dar.
  • Eingehende Beschreibung
  • Unter Bezug nun auf die Figuren, bei denen gleiche Bezugszeichen in den gesamten mehreren Ansichten gleiche Teile bezeichnen, werden beispielhafte Ausführungsformen der vorliegenden Erfindung näher beschrieben. In dieser gesamten Beschreibung können verschiedene Komponenten mit spezifischen Werten oder Parametern aufgeführt werden, doch werden diese Elemente als beispielhafte Ausführungsformen vorgesehen. Die beispielhaften Ausführungsformen beschränken vielmehr nicht die verschiedenen Auslegungen und Konzepte der vorliegenden Erfindung, da viele vergleichbare Parameter, Größen, Bereiche und/oder Werte implementiert werden können. Die Begriffe ”erster”, ”zweiter”, ”primärer”, ”sekundärer”, ”oberer”, ”unterer”, ”distaler”, ”proximaler” und dergleichen bezeichnen keine Reihenfolge, Menge oder Bedeutung, sondern werden vielmehr verwendet, um ein Element von einem anderen zu unterscheiden. Ferner bezeichnen die Begriffe ”ein”, ”eine”, ”einer” und ”der”, ”die”, ”das” keine Mengenbeschränkungen, sondern verweisen vielmehr auf das Vorhandensein ”mindestens eines” von dem erwähnten Element.
  • Die verschiedenen Ausführungsformen der vorliegenden Erfindung betreffen verbesserte Fine-Pitch-Chip/Substrat-Verbindungen, um Verbindungen zwischen einem Halbleiter und einem Substrat zu erzeugen. Im Einzelnen wird zwischen einem Halbleiter und einem Substrat durch Verformen des Bumps und des entsprechenden Substratpads und optional Nutzen eines nicht reaktiven Klebstoffs, um die Verbindung zu festigen, eine nichtmetallurgische Verbindung erzeugt. Die Herstellungsverfahren werden hierin ebenfalls beschrieben.
  • Die Bumps, die zum Herstellen der hierin beschriebenen Verbindungen verwendet werden, können aus verschiedenen Metallen oder Legierungen gebildet werden. Wird er aus einem Metall gewählt, kann der Bump u. a. aus Kupfer, Aluminium, Silber, Nickel, Blei, Palladium und Platin gebildet werden, Wenn der Bump aus einer Legierung gebildet wird, kann er eine Zinn-Silber-, Zinn-Gold-, Zinn-Silber-Gold- oder andere ähnliche Legierung sein. In beispielhaften Ausführungsformen sind die Bumps aber aufgrund der ausgezeichneten elektrischen Leitfähigkeit, mechanischen Stabilität und relativ günstigen Kosten von Kupfer aus diesem gebildet. Da ferner die meisten Halbleiterfertigungsanlagen mittlerweile mit innovativen Kupfergalvanisierungssystemen ausgestattet sind, kann die Herstellung von Kupferbumpverbindungen problemlos in die Prozesse integriert werden, was die Herstellungskosten von Kupferbumpverbindungen relativ niedrig hält.
  • Unter Bezug nun auf 1 ist ein Halbleiter 101 gezeigt, der, wie dem Fachmann, an den sich diese Offenbarung richtet, bekannt ist, auch als Die, eine integrierte Schaltung (IC), ein Wafer, eine Mikroschaltung, ein Mikrochip, ein Siliziumchip, ein Halbleiterchip oder ein Chip bezeichnet werden kann. In beispielhaften Ausführungsformen besteht der Halbleiter 101 aus Silizium. In beispielhaften Ausführungsformen ist die Oberfläche des Siliziumhalbleiters 101 oxidiert, um Bondierungseigenschaften zu verbessern. In anderen beispielhaften Ausführungsformen kann Glas an Stelle des Siliziumhalbleiters verwendet werden.
  • Auf der oxidierten oder nicht oxidierten Oberfläche des Halbleiters 101 können ein oder mehrere Die-Pads 102 angeordnet werden. Der einfacheren Veranschaulichung halber ist in 1 nur ein Die-Pad 102 gezeigt, es versteht sich aber, dass der Halbleiter 101 mehrere darauf angeordnete Die-Pads 102 aufweisen kann. Die Die-Pads 102 können aus Aluminium, Kupfer, Titan oder ein Legierung oder einer anderen Kombination, die mindestens eines der vorstehenden umfasst, hergestellt sein. Zum Herstellen des Die-Pads 102 können auch viele andere leitende Metalle oder leitende Metalllegierungen/-kombinationen verwendet werden.
  • Mindestens ein Bump 103 kann auf jedem der Die-Pads 102 angeordnet werden. Wie vorstehend beschrieben können viele Materialien verwendet werden, um den Bump 103 zu fertigen. Der Bump 103 kann auch mit einer Schutzbeschichtung beschichtet werden. Es ist aber wichtig, dass der Bump 103 geeignete Verformungseigenschaften aufweist, um sich bei kleiner oder gleich etwa 300 Megapascal (MPa) Druck zu verformen, und Temperaturen bis zu etwa 300 bis etwa 400 Grad Celsius (°C) standhalten kann. Der Bump 103 kann verschiedene Formen annehmen. In beispielhaften Ausführungsformen ist der Bump 103 aber von zylindrischer Form, mit einem ovalen Kopf. Wenn mehr als ein Bump 103 verwendet wird, ist jeder Bump 103 wünschenswerterweise mit den anderen Bumps 103 komplanar.
  • Der Halbleiter 101, das Die-Pad 102 und der Bump 103 bilden im Allgemeinen die Chipanordnung 100, die auf ein Substrat 204 umgedreht werden kann, so dass der Bump 103 dem Substrat 204 zugewandt ist. Dies wird in 2 näher veranschaulicht. Das ”Substrat”, wie es dem Fachmann, an den sich diese Offenbarung richtet, bekannt ist, kann auch als Leiterplatte (PCB, kurz vom engl. Printed Circuit Board; oder PWB, kurz vom engl. Printed Wiring Board); geätzte Leiterplatte, gedruckte Schaltung oder Leiterplattenanordnung bezeichnet werden. Das Substrat 204 kann aus einem organischen oder anorganischen Material hergestellt werden. Ferner kann eine dielektrische Schicht 202 auf der Oberfläche des Substrats 204 angeordnet werden. Die dielektrische Schicht 202 dient zum Verhindern von Kurzschlüssen und verleiht der Chip/Substrat-Anordnung 200 Gesamtsteifigkeit. Die dielektrische Schicht 202 kann aus einem beliebigen dielektrischen Material bestehen, das zur Verwendung in solchen Bauteilen geeignet ist, wie dem Fachmann des Gebiets, an den sich diese Offenbarung richtet, bekannt ist. Zum Beispiel können weichere dielektrische Materialien (Materialien mit einem niedrigen Youngschen Modul) mehr Verformung ermöglichen und somit die Zuverlässigkeit verbessern, doch auch bei anderen dielektrischen Materialien, die sich nicht so leichter verformen, kann die Zuverlässigkeit durch Anpassen des Drucks, so dass sich das Pad ohne dielektrische Verformung immer noch verformt, erhalten werden.
  • Mindestens ein Substratpad oder eine Leiterbahn 201 kann auf der dielektrischen Schicht 202 angeordnet werden. Die Chipanordnung 100 wird so umgedreht, dass ein Bump 103 dem Substrat 204 zugewandt ist und mit einem Substratpad 201 Kontakt herstellt. Jedes Substratpad 201 kann einen oder mehrere Bumps 103 haben, um die elektrische Verbindungsfähigkeit zu verbessern. Die Substratpads 201 können aus verschiedenen Materialien gebildet sein; es ist aber wichtig, dass zwischen den Substratpads 201 und den Bumps 103 ausreichend elektrische Verbindungsfähigkeit vorliegt. In beispielhaften Ausführungsformen sind die Substratpads 201 aus dem gleichen Material wie die Bumps 103 gebildet. Die Bumps 103 und entsprechende Substratpads 201 stehen durch Kontakt elektrisch miteinander in Verbindung. An der Chip/Substrat-Anordnung 200 wird eine Druckkraft angelegt, die ein Verformen zumindest der Bumps 103 und der Substratpads 201 bewirkt, wodurch ein nichtmetallurgischer Kontakt bzw. eine nichtmetallurgische Verbindung erzeugt wird.
  • Anders ausgedrückt bilden die Bumps 103 eine Druckkontaktverbindung mit den Substratpads 201.
  • Bei Bedarf kann eine lokalisierte metallurgische Verbindung verwendet werden, um die Verbindung zwischen einem Bump 103 und einem Substratpad 201 zu verbessern. In solchen Fällen tritt die lokalisierte metallurgische Verbindung mittels einer dazwischen liegenden Verbindungsschicht auf, die zwischen dem Bump 103 und dem Substratpad 201 angeordnet ist und Teil des Bumps, des Pads oder des Klebstoffs sein kann. D. h. wenn eine lokalisierte metallurgische Verbindung implementiert wird, ist die Wechselwirkung zwischen dem Bump 103 und dem Substratpad 201 mehr als ein physikalischer Druckkontakt.
  • In manchen Ausführungsformen kann ein Klebstoff 203 verwendet werden, um die Wechselwirkung zwischen dem Bump 103 und dem Substratpad 201 zu stärken. Bevor der Bump 103 das Substratpad 201 kontaktiert, kann ein Klebstoff 203 mit einer Dicke von etwa 3 bis etwa 5 Mikrometer (μm) zum Beispiel auf der Oberfläche des Substratpads 201 angeordnet werden. Der Klebstoff 203 kann aus einer Anzahl von nicht leitenden Filmen (NCF, kurz vom engl. Non-Conductive Films) hergestellt werden, zum Beispiel aus Polymermaterialien, wobei er nicht darauf beschränkt ist. Der Klebstoff 203 kann auch aus einer Anzahl von anisotrop leitenden Materialien hergestellt sein.
  • Das Material des Klebstoffs 203 ist vorzugsweise mit den anderen Komponenten des Bauteils oder der Anordnung nicht reaktiv. Die Adhäsionseigenschaften des Klebstoffs 203 können durch Zugabe von Zusätzen, wie etwa Adhäsionsbeschleuniger, Korrosionshemmer und Härtungsmittel, um die Feuchtigkeitsaufnahme des Klebstoffs zu verringern, optimiert werden. In bevorzugten Ausführungsformen weist der Klebstoff 203 einen Speichermodul von etwa 2 Gigapascal (GPa), eine Glasübergangstemperatur von etwa 115°C und einen Wärmeausdehnungskoeffizienten zwischen etwa 65 und etwa 70 ppm/°C auf. Der Klebstoff 203 kann erwärmt werden, um eine gelartige Struktur zu erhalten, die es dem Bump 103 ermöglicht, diese zu durchstechen und eine elektrische Verbindung mit dem Substratpad 201 herzustellen.
  • Zusammen bilden das Die-Pad 102, der Bump 103 und das Substratpad 201 die Verbindung. Die Höhe der Verbindung kann variieren. In beispielhaften Ausführungsformen beträgt die Höhe der Verbindung aber in etwa 20 μm. Die Verbindung ist dafür ausgelegt, mindestens einen Teil des Halbleiters 101 und mindestens einen Teil des Substrats 204 miteinander in elektrische Verbindung zu setzen.
  • Ein Verfahren zum Herstellen der Chip/Substrat-Anordnung 200 kann im Allgemeinen das Herstellen des Halbleiters 101, das Herstellen des Substrats 204 und das Verbinden der beiden mit einem Bump 103, so dass sie miteinander in elektrischer Verbindung stehen, umfassen. Halbleiter- und Substrat-Herstellungsprozesse sind dem Fachmann gut bekannt und werden daher hierin nicht näher beschrieben. In manchen Ausführungsformen wird der Halbleiter unter Verwenden von Siliziumchips, die auf Glassubstrate bestückt sind, hergestellt. Das Glassubstrat ermöglicht eine Sichtprüfung des bestückten Chips von der Rückseite, so dass bei Chips, die bei 30 μm Abstand bestückt sind, eine hohe Ausrichtungspräzision erreicht werden kann. In anderen Ausführungsformen wird die Oberfläche des Halbleiters 101 oxidiert. Anschließend können ein oder mehrere Die-Pads 102 auf der oxidierten oder nicht oxidierten Oberfläche des Halbleiters 101 angeordnet werden, und dann können ein oder mehrere Bumps 103 auf der Oberfläche des einen oder der mehreren Die-Pads 102 angeordnet werden. In verschiedenen Ausführungsformen bestehen die Bumps 103 aus Kupfer und sind im Wesentlichen komplanar. Die Komplanarität der Bumps 103 kann unter Verwenden eines Kupferbeschichtungsprozesses erreicht werden. Die Die-Pads 102 und die Bumps 103 können so hergestellt werden, dass ihre Gesamthöhe in etwa 13,1 μm, mit einer Standardabweichung von 0,45 μm, beträgt.
  • Vor, nach oder gleichzeitig mit dem Zusammenbau des Halbleiters 101, der Die-Pads 102 und der Bumps 103 kann das Substrat 204 erzeugt werden. In manchen Ausführungsformen kann eine dielektrische Schicht 202 als obere Oberfläche des Substrats 204 dienen. In einem solchen Fall können Substratpads 201 auf der Oberfläche der dielektrischen Schicht 202 angeordnet werden. Wenn eine dielektrische Schicht 202 nicht als obere Oberfläche des Substrats 204 genutzt wird, können die Substratpads 201 direkt auf der oberen Oberfläche des Substrats 204 selbst angeordnet werden. Auf den Substratpads 201 kann eine dünne Schicht eines erwärmten Klebstoffs 203 angeordnet werden. Die Chipanordnung 100, die den Halbleiter 101, Die-Pads 102 und Bumps 103 umfasst, kann anschließend auf das Substrat 204 umgedreht werden, so dass der Bump 103 den Klebstoff 203 durchsticht und Kontakt mit einem entsprechenden Substratpad 201 herstellt. An der sich ergebenden Chip/Substratanordnung 200 kann ein Druck von etwa 300 MPa angelegt werden, was bewirkt, dass sich zumindest die Bumps 103 und die Substratpads 201 wesentlich verformen. Diese Verformung erzeugt eine nichtmetallurgische Druckkontaktverbindung zwischen dem Halbleiter 103 und dem Substrat 204. Andere Komponenten der Chip/Substrat-Anordnung 200 können ebenfalls unter dem angelegten Druck verformt werden. In manchen Fällen kann sich zum Beispiel die dielektrische Schicht 202 zumindest teilweise durch diesen Druck verformen. Die Druckkontaktverbindung bewirkt, dass der Klebstoff 203 dispergiert und den Leerraum zwischen dem Halbleiter 101 und dem Substrat 204 ausfüllt, wodurch die Verbindung dazwischen verbessert wird. Bei Bedarf kann der Klebstoff 203 anschließend gehärtet werden.
  • In 4 ist ein beispielhafter schematischer Prozessablauf für die Montage einer Verbindung veranschaulicht. In diesen Ausführungsformen wird die Chip/Substrat-Anordnung 200 unter Verwenden eines FINETECH Fineplacer© Lambda Bestückungswerkzeugs zum Unterstützen der Ausrichtungsgenauigkeit (z. B. mit einer Genauigkeit von etwa ±1 μm) hergestellt. Ein Kippen des Die während der Positionierung auf dem Substrat kann durch Verwenden eines Werkzeugkopfs mit einem Kardanring, der sowohl ein Vorausgleichen als auch ein automatisches Ausgleichen während der Bestückung erlaubt, angegangen werden. Der Bestückungsprozess für Chips, die auf der Oberfläche eines organischen Substrats und/oder in einem Hohlraum eines organischen Substrats gebondet werden, wäre identisch. Das organische Substrat kann mit einem NCF bei etwa 90° etwa 15 Sekunden lang vorgebondet werden, gefolgt von Abkühlen auf Raumtemperatur und Entfernen einer NCF-Auskleidung. Die Größe des in dem Hohlraum des organischen Substrats gebondeten NCF kann gesteuert werden, um ein übermäßiges Strömen von NCF in dem Hohlraum zu vermeiden, was zu einem Überströmen über die Hohlraumwand führen kann. Der Halbleiter oder Die kann dann zu dem Substrat ausgerichtet und nach seinem Vorwärmen auf etwa 85°C darauf angeordnet werden, um die Viskosität des NCF zu verringern. Schließlich können der Die und das Substrat bei etwa 180° etwa 30 Sekunden lang einer vorbestimmten Last/einem vorbestimmten Druck unterzogen werden. Die angelegte Last beträgt bei einer Die-Größe von 3 Millimeter (mm) × 3 mm etwa 21 Newton (N), was sich auf der Oberfläche der Bumps in einem Kontaktdruck von etwa 300 MPa ausdrückt. Die angelegte Last bei einer Die-Größe von 7 mm × 7 mm wird beruhend auf dem effektiven Querschnitt aller Bumps berechnet, so dass der Kontaktdruck immer noch etwa 300 MPa beträgt.
  • Beispiele
  • In den folgenden Beispielen wurden verschiedene Verbindungsanordnungen hergestellt. Die verschiedenen Verbindungsdesigns wurden hergestellt, um die Zuverlässigkeit der Verbindungen zwischen unterschiedlichen Die-Größen und -Dicken zu untersuchen. Die Leistung der Verbindungen wurde durch Einbetten der Dies in bestimmte organische Substrate ebenfalls beurteilt. D. h. Flip-Chip-Dies mit unterschiedlichen Dicken wurden mit organischen Substraten verbunden, die entweder keinen Hohlraum oder einen Hohlraum auf der Oberfläche hatten.
  • Für jedes dieser Beispiele ist der allgemeine Aufbau der Verbindungsanordnung in 5 gezeigt. Im Allgemeinen wurden die Dies unter Verwenden eines standardmäßigen semiadditiven Prozesses (SAP) hergestellt. Eine Die-Pad-Schicht mit einer Dicke von etwa 1 bis etwa 2 μm wurde durch Kupfergalvanisieren einer Titanschicht von etwa 400 Angström (A) Dicke hergestellt. Dann wurden Kupferbumps von etwa 12 μm Höhe gebildet und auf den Die-Pads galvanisiert. Die Kupferbumps erhielten unter Verwenden von stromlosen Nickel- und Sudgold(ENIG)-Techniken eine Oberflächenveredelung mit Nickel und Gold. Auf etwa 550 μm dicken Wafer, von denen einige Wafer auf eine Dicke von etwa 55 μm verdünnt wurden, wurden Kupferbumps hergestellt. In manchen Fällen wurden, wie nachstehend beschrieben, die etwa 55 μm dicken Dies verwendet, um den Handhabungs- und Montageprozess dieser Dies vor dem Einbetten derselben in einem Hohlraum umzusetzen.
  • Die Substrate wurden unter Verwenden eines organischen Aufbausubstrats mit ultrahoher Verdrahtungsdichte, das zum Erreichen von Chip/Substrat-Verbindungen mit einem Abstand von etwa 30 μm entwickelt wurde, hergestellt. Dieses organische Substrat umfasste ein verlustarmes dünnes Kernlaminat und ein Aufbaudielektrikum niedriger Dielektrizitätskonstante/niedrigen Verlusts. Die Pads und Leiterbahnen auf dem Substrat erhielten ebenfalls eine Oberflächenveredelung unter Verwendung von ENIG-Techniken.
  • Beispiel 1: Design und Herstellung einer Chip/Substrat-Verbindungsanordnung
  • In diesem Beispiel war das Bauteil, das der Einfachheit halber als ”TV1” bezeichnet wird, ausgelegt, um einzelne Bumpwiderstands- und Kettenwiderstandsdaten zu extrahieren. Dieses Bauteil war für 3 mm × 3 mm große Dies ausgelegt, und das Verbindungslayout war peripher, mit 360 Bumps um den Die herum. Das Design bestand aus 4 Kelvin-Teststrukturen und 8 so genannten Ketten („Daisy Chains”) mit jeweils 32 Bumps. 6 zeigt die Position der Kelvin-Teststrukturen (KP) und der Ketten (DC) in dem Die- und Substrat-Design. Das Die-Design enthielt auch Referenzpunkte sowohl für Ausrichtung als auch Fluchtung.
  • Das Substrat war für das Untersuchen jedes achten Bumps in der Kette ausgelegt. Die Größe des Substrats betrug etwa 25 mm × etwa 25 mm und wurde ohne einen Hohlraum an der Oberfläche hergestellt. Sechzehn Probenpads, vier an jeder Ecke, wurden für vier Probenmessungen bestimmt und vierzig Probenpads, zehn an jeder Seite, wurden für Kettenmessungen ausgelegt, wie in 6 gezeigt ist.
  • Beispiel 2: Auslegung und Herstellung einer Chip/Substrat-Verbindungsanordnung
  • In diesem Beispiel wurde das Bauteil, das der Einfachheit halber als ”TV2” bezeichnet wird, ausgelegt, um die Zuverlässigkeit der Verbindung nach dem vollständigen Einbetten eines dünnen Die in dem organischen Substrat zu testen. Das Design für TV2 erfolgte für etwa 3 mm × etwa 3 mm große Dies mit 216 peripheren Bumps. Da die physikalischen Toleranzen für dieses Testmittel verglichen mit TV1 strenger waren, wurde der Abstand auf etwa 50 μm gelockert. Das Design umfasste 4 Kelvin-Teststrukturen und 3 vollständige Ketten und 2 halbe Ketten, wie in der Designmomentaufnahme des Substrats in 7 gezeigt ist.
  • Das Substrat war zum Untersuchen einzelner Ketten ausgelegt. Die Größe des Substrats betrug etwa 12 mm × etwa 12 mm und wurde mit einem Hohlraum an der Oberfläche des Substrats hergestellt. Der Freiraum zwischen der Hohlraumwand und dem Die-Rand betrag etwa 400 μm. Die Hohlraumgröße wurde durch Berücksichtigen von Chipgröße sowie verschiedenen Toleranzen wie etwa Chipgrößentoleranzen, Hohlraumprozesstoleranzen und Chippositionierungstoleranzen während der Montage ermittelt. 7 zeigt das Design des Substrats mit den Rändern der Hohlraumwand nahe den Pads.
  • Zum Erzeugen eines Hohlraums zum Einbetten des Die wurden drei verschiedene Optionen ausgelotet, nämlich: Photolithographie, Plasmaätzen und Laserbohren. Bei der Plasmaätzprobe wurden auf der Oberfläche des Substrats Hohlräume durch Laminieren einer etwa 60 μm dicken Schicht eines Aufbaudielektrikums auf der Metallisierung und Ausbohren eines Hohlraums, der etwas größer als die Die-Größe war, unter Verwenden eines CO2-Lasers erzeugt. Die Dicke dieser zusätzlichen Aufbauschicht wurde so gewählt, dass sichergestellt wurde, dass die obere Oberfläche des Die im Wesentlichen eben mit der Oberfläche des Aufbaus war. Die untere Oberfläche des Hohlraums wurde vor der Bestückung unter Verwenden von Plasma gereinigt, um durch den Laserbohrprozess angesammelte Trümmer zu entfernen und eine saubere Kupferpadoberfläche sicherzustellen. Zum vollständigen Säubern wurde ein CF4/O2/N2-Plasma bei etwa 100°C etwa 5 Minuten lang verwendet. Auf dem etwa 60 μm dicken Aufbaumaterial wurden Öffnungen vorgesehen, um Zugang zu den Probenpads darunter vorzusehen. Der Die wurde in dem Hohlraum montiert, so dass er vollständig darin enthalten war, wie in dem Rasterelektronenmikroskop(SEM)-Bild des Querschnitts der Probe in 8 gezeigt ist.
  • Beispiel 3: Design und Herstellung einer Chip/Substrat-Verbindungsanordnung
  • In diesem Beispiel wurde das Bauteil, das der Einfachheit halber als ”TV3” bezeichnet ist, zum Beurteilen der Zuverlässigkeit der Kupferverbindungen auf einem größeren Die ausgelegt. Es wurde eine Die-Größe von etwa 7 mm × etwa 7 mm verwendet. Die Dicke des Die betrug in etwa 550 μm. Das Die-Design enthielt 537 Bumps bei einem Abstand von etwa 50 μm, die um den Umfang des Die angeordnet waren. Ein quadratischer Raster von etwa 10 × etwa 10 Bumps bei 200 μm Abstand (in beiden Richtungen) wurde ebenfalls in der Mitte des Die integriert. Das Design war in 3 vollständige Ketten und 2 halbe Ketten entlang des Rands des Die unterteilt. Das Substrat war ausgelegt, um einzelne Ketten sowie die Anordnung von Bumps in der Mitte zu untersuchen. Die Größe des Substrats betrug in etwa 12 mm × etwa 12 mm. Das Design ermöglichte das Untersuchen von peripheren Ketten und der gesamten Anordnung von mittleren Bumps von 2 äußersten Enden, wie in der Substratmomentanaufnahme in 9 gezeigt ist. Auf der Oberfläche des Substrats wurde kein Hohlraum erzeugt.
  • Der einfachen Veranschaulichung halber werden in 10 schematische Veranschaulichungen der Proben TV1, TV2 und TV3 mit relevanten Abmessungen gezeigt.
  • Beispiel 4: Komplanaritätsanalyse von Kupferbumps
  • In diesem Beispiel wurde Die-Bump-Komplanarität unter Verwenden von drei willkürlich gewählten Dies aus dem gleichen Wafer beurteilt, und es wurden an willkürlichen Positionen an allen vier Rändern des Die 38 Messwerte genommen. In 11 ist ein charakteristisches SEM-Bild von komplanaren Kupferbumps auf einem Die gezeigt. Die Ergebnisse der Analyse sind in dem Graphen von 12 gezeigt. Die Gesamthöhe (einschließlich der Pads auf der Die-Seite) der meisten der Kupferbumps in der Untersuchung wurde eng bei 13,1 μm gehalten, mit einer Standardabweichung von 0,45 μm. Dadurch wurde eine wesentliche Komplanarität der Kupferbumps erreicht.
  • Beispiel 5: Zuverlässigkeit von Verbindungsanordnungen
  • In diesem Beispiel wurde die Zuverlässigkeit der in den Beispielen 1–3 erzeugten Proben getestet. Im Einzelnen wurden Proben von TV1, TV2, TV3 unter Verwenden des Wärmewechselbeanspruchungstests (TCT), der in JEDEC Norm JESD22-A104C (Bedingung B) beschrieben ist, analysiert. Anordnungen wurden einer zyklischen Wärmebelastung in Luft von etwa –55°C bis etwa 125°C mit einer Verweilzeit von etwa 15 Minuten bei jeder Extremtemperatur unterzogen. Um Übereinstimmung mit dem standardmäßigen Zuverlässigkeitstestvorgehen der Branche zu wahren, wurden alle Proben einer Vorkonditionierung (Vorkon) gemäß gemeinsamer IPC/JEDEC-Norm J-STD-020A unterzogen, bevor die Proben Zuverlässigkeitstests unterzogen wurden. Dies beinhaltete das Wärmebehandeln der Anordnungen etwa 24 Stunden lang bei etwa 125°C, bevor diese bei etwa 60°C und etwa 60° relativer Feuchte (RH) etwa 40 Stunden lang Feuchteempfindlichtkeitswert 3 (MSL-3) unterzogen wurden, gefolgt von dreimaligem Rückfluss mit einer Spitzenrückflusstemperatur von etwa 260°C.
  • Die Anordnungen wurden zum Vergleich unter Einsatz von akustischer C-Mode-Mikroskopie (C-SAM) vor und nach dem Vorkonditionierungsprozess eng überwacht. Während der Wärmewechselbeanspruchungstests wurden einzelne Kettenwiderstandsmessungen periodisch genommen.
  • Nun wird die Zuverlässigkeit der TV1-Proben erläutert. Wie in 10 gezeigt gab es zwei Konfigurationen für TV1. Im Einzelnen wurden diese Proben unter Verwenden von sowohl etwa 550 μm dicken als auch etwa 55 μm dicken Dies auf ähnlichen organischen Substraten zum Testen ihrer Leistung unter TCT montiert. Alle etwa 100 Zyklen wurden Kettenwiderstandswerte aufgezeichnet. Die Ergebnisse beider Konfigurationen werden nachstehend näher erläutert.
  • Zunächst wird Bezug auf die TV1-Proben mit dem etwa 550 μm dicken Die genommen. Alle diese Proben zeigten durch etwa 1500 Zyklen eine vernachlässigbare Änderung der Kettenwiderstandswerte. Darüber hinaus begannen einige Proben, an verschiedenen Punkten während des Tests einen Anstieg der Kettenwiderstandswerte aufzuweisen. Alle Proben wurden bis zum Ausfall einer Wärmewechselbeanspruchung unterzogen, um die Art des Ausfalls zu untersuchen. Die Ausfallanalyse wurde unter Verwenden von SEM zum Abbilden des Querschnitts der ausgefallenen Kette durchgeführt. 13 zeigt zum Beispiel graphisch, dass sich die Kettenwiderstandswerte bis zu etwa 1500 Zyklen vernachlässigbar änderten, mit einem marginalen Anstieg bis zu etwa 2300 Zyklen.
  • 14 enthält ein charakteristisches SEM-Bild eines Querschnitts einer Kette, das eine funktionierende Kupfer/Kupfer-Verbindung nach über 2000 Zyklen veranschaulicht. Die Grenzfläche einer charakteristischen Kupferbump/Kupferpad-Verbindung ist in dem Einsatz von 14 gezeigt.
  • Zu beachten ist, dass manche Proben einen signifikanten Anstieg des Kettenwiderstands aufwiesen, was nach etwa 1800 Zyklen auf eine offene Verbindung(en) hindeutet. Dies ist in 15 graphisch dargestellt. Diese Proben wurden unter Verwenden eines SEM auf die Art des Ausfalls untersucht. Ein charakteristisches SEM-Bild einer ausgefallenen Kette ist in 16(a) gezeigt. Der Ausfall der Kette wurde der Trennung eines Kupferbumps von einem Kupferpad, wie es in 16(b) gezeigt ist, zugeschrieben.
  • Nun erfolgt Bezug auf die Probe TV1 mit dem etwa 55 μm dicken Die. Die Anordnungen mit verdünnten Dies wurden ebenfalls mehr als 1000 TCT-Zyklen unterzogen. Die Ergebnisse der TCT sind in 17 graphisch gezeigt. Zu beachten ist, dass diese Ergebnisse keine Daten für die Ketten umfassen, die während des Montierens aufgrund von Fehlern in dem Die oder dem Substrat bei Start von TCT nicht elektrisch verbanden. Der Montageprozess für verdünnte Dies stellte sicher, dass eine Last von etwa 300 MPa an den Kupferbumps angelegt wurde, ohne den Die selbst zu beschädigen. Die Zuverlässigkeitsergebnisse stellten einen funktionierenden Montageprozess für die etwa 55 μm dicken Dies fest.
  • Nun wird die Zuverlässigkeit der TV2-Proben erläutert. Der Montageprozess war bei diesen Proben problematisch, da der Die vollständig in einem Hohlraum auf der Oberfläche des Substrats eingebettet war. Ein Schlüssel für eine hochzuverlässige Montage war das Sicherstellen, dass die angelegte Last an den Kupferbumps äquivalent zu der früher für auf der Oberfläche des Substrats bestückte Dies verwendete Last war. Ein anderes Problem bestand darin, sicherzustellen, dass ein ausreichend dicker NCF den Spalt zwischen dem Die und dem Substrat vollständig füllt. Der Montageprozess wurde durch Verwenden eines geeigneten Werkzeugkopfs zum Positionieren des Dies und Verwenden eines dickeren NCF angepasst, wodurch die am Boden des Hohlraums aufgrund von Laserbohren erzeuge Rauheit berücksichtigt wurde, wie in 18 schematisch gezeigt ist.
  • Nach dem Entwickeln des Prozesses wiesen die Proben unter Wärmewechselbeanspruchung über etwa 1000 Zyklen stabilen Kettenwiderstand auf, wie in 19 schematisch gezeigt ist. Die C-SAM-Bilder bestätigen ein gleichmäßiges Strömen von NCF zwischen dem Die und dem Substrat, und nach der Prozessverbesserung wurden keine Luftspalte festgestellt.
  • Nun wird die Zuverlässigkeit der TV3-Proben erläutert. Wie bereits erwähnt hatten diese Proben im Verhältnis zu den kleineren Dies (d. h. etwa 3 mm × etwa 3 mm groß) größere Kontaktflächen zwischen Kupferbump und Pad. Dadurch war eine höhere angelegte Last erforderlich, um eine ausreichende Verformung des Bumps und Pads zu erreichen. Die geeignete Last wurde unter Berücksichtigen der gesamten Kontaktfläche der Bumps und Pads berechnet. Größere Verformungen zeigten sich nach dem Steigern der Last, wie in den SEM-Bildern von 20 gezeigt ist. Im Einzelnen wurde der Bump und der Pad, die in 20(a) teilweise verbunden waren, einer Last von etwa 220 MPa unterzogen, während der verbundene Bump und das verbundene Pad in 20(b) einer Last von etwa 300 MPa unterzogen wurden.
  • Die Anordnungen mit den höheren angelegten Lasten zeigten bei der Zuverlässigkeit eine signifikante Verbesserung. Wie in 21 graphisch gezeigt ist, zeigten die Ketten durch etwa 500 Zyklen stabilen Kontaktwiderstand.
  • Diese Beispiele demonstrierten die Herstellung und Effektivität der Verbindungsanordnungen der vorliegenden Erfindung. Diese Technologie ermöglicht ultrafeinen Abstand und niedrige Profile, was wiederum eine höhere I/O-Dichte, niedrige Bondierungstemperaturen, Nachbearbeitbarkeit, Testfähigkeit und leichtes Integrieren in bestehende Herstellungsanlagen ermöglicht. Zusammenfassend wurden Kupferbumps auf Siliziumdies mit Kupferpads auf organischen Substraten mit Hilfe von NCF bei etwa 160°C gebondet. Die Dies wurden sowohl auf der Oberfläche als auch in Hohlräumen auf einem organischen Substrat montiert. Die Proben wurden so ausgelegt, dass sie einen Abstand von etwa 30 bis etwa 50 μm hatten, um einen einzelnen Bumpwiderstand, Isolierungsbeständigkeit von NCF und Kettenwiderstand zu extrahieren. TCT-Ergebnisse bestätigten die ausgezeichnete Zuverlässigkeit dieser Verbindungen. Sowohl dicke als auch dünne Die-Anordnungen wiesen bei Wärmewechselbeanspruchung ausgezeichnete Ergebnisse auf und hielten während des Tests einen stabilen Kontaktwiderstand bei. Die Anordnungen mit größeren Die-Größen von etwa 7 mm × etwa 7 mm durchliefen mehr als 500 Wärmewechselbeanspruchungszyklen. Diese anfänglichen Ergebnisse bei großen Dies zeigten, dass diese Verbindungen bei größeren Dies mit hohen I/O-Stückzahlen Anwendbarkeit haben können. Eine Verformung von Kupferbumps und -pads unter der angelegten Last führte zu ausgezeichneter Zuverlässigkeit.
  • Die Ausführungsformen der vorliegenden Erfindung sind nicht auf die bestimmten Formulierungen, Prozessschritte und Materialien beschränkt, die hierin offenbart werden, da solche Formulierungen, Prozessschritte und Materialien etwas variieren können. Zudem wird die hierin genutzte Terminologie nur zum Zweck des Beschreibens beispielhafter Ausführungsformen verwendet, und die Terminologie soll nicht beschränkend sein, da der Schutzumfang der verschiedenen Ausführungsformen der vorliegenden Erfindung nur durch die beigefügten Ansprüche und deren Entsprechungen beschränkt wird. Zum Beispiel können Maß-, Temperatur- und Druckparameter abhängig von den verwendeten jeweiligen Materialien variieren.
  • Während Ausführungsformen dieser Offenbarung unter besonderem Bezug auf beispielhafte Ausführungsformen näher beschrieben wurden, wird der Fachmann daher erkennen, dass innerhalb des Schutzumfangs der Offenbarung, wie sie in den beigefügten Ansprüchen dargelegt ist, Änderungen und Abwandlungen vorgenommen werden können. Demgemäß sollte der Schutzumfang der verschiedenen Ausführungsformen der vorliegenden Erfindung nicht auf die vorstehend erläuterten Ausführungsformen beschränkt werden und sollte nur durch die folgenden Ansprüche und alle Entsprechungen festgelegt werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • JEDEC Norm JESD22-A104C [0068]
    • IPC/JEDEC-Norm J-STD-020A [0068]

Claims (20)

  1. Verbindungsanordnung, welche umfasst: einen Halbleiter; ein Die-Pad, das auf mindestens einem Teil einer Oberfläche des Halbleiters angeordnet ist, wobei das Die-Pad aus einem elektrisch leitenden Material gebildet ist; einen Bump, der auf mindestens einem Teil des Die-Pads angeordnet ist, wobei der Bump aus einem elektrisch leitenden Material gebildet ist; ein Substrat; und ein Substratpad, das auf mindestens einem Teil einer Oberfläche des Substrats angeordnet ist, wobei das Substratpad aus einem elektrisch leitenden Material gebildet ist; wobei der Bump so konfiguriert ist, dass er mindestens einen Teil des Halbleiters mit mindestens einem Teil des Substrats elektrisch verbindet, wenn der Bump mit dem Substratpad kontaktiert wird; wobei bei Kontaktieren des Bumps mit dem Substratpad mindestens ein Teil des Bumps und mindestens ein Teil des Substratpads wesentlich verformt werden, um dazwischen eine nichtmetallurgische Verbindung zu erzeugen.
  2. Verbindungsanordnung nach Anspruch 1, wobei die nichtmetallurgische Verbindung eine druckbeaufschlagte Kontaktverbindung ist.
  3. Verbindungsanordnung nach Anspruch 1, welche weiterhin eine dielektrische Schicht umfasst, die zwischen dem Substrat und dem Substratpad angeordnet ist.
  4. Verbindungsanordnung nach Anspruch 3, wobei mindestens ein Teil der dielektrischen Schicht bei Kontaktieren des Bumps mit dem Substratpad mindestens teilweise verformt wird.
  5. Verbindungsanordnung nach Anspruch 1, welche weiterhin eine dazwischen liegende Verbindungsschicht umfasst, die zwischen dem Bump und dem Substratpad angeordnet ist.
  6. Verbindungsanordnung nach Anspruch 1, wobei die wesentliche Verformung mindestens des Teils des Bumps und mindestens des Teils des Substratpads durch einen angelegten Druck von mindestens etwa 300 Megapascal gebildet wird.
  7. Verbindungsanordnung nach Anspruch 1, welche weiterhin einen nicht reaktiven Klebstoff umfasst, der zwischen dem Bump und dem Substratpad angeordnet ist, wobei der nicht reaktive Klebstoff konfiguriert ist, um die nichtmetallurgische Verbindung zu verbessern.
  8. Verbindungsanordnung nach Anspruch 7, wobei der nicht reaktive Klebstoff aus einem nicht leitenden Film gebildet ist.
  9. Verbindungsanordnung nach Anspruch 7, wobei der nicht reaktive Klebstoff aus einem anisotrop leitenden Material gebildet ist.
  10. Verbindungsanordnung nach Anspruch 1, wobei der Bump aus Kupfer gebildet ist.
  11. Verbindungsanordnung nach Anspruch 1, wobei das Substratpad aus Kupfer gebildet ist.
  12. Verbindungsanordnung nach Anspruch 1, wobei das Substrat aus einem organischen Material gebildet ist.
  13. Verbindungsanordnung nach Anspruch 1, wobei ein Abstand zwischen dem Bump und einem benachbarten Bump kleiner oder gleich etwa 30 Mikrometer ist.
  14. Verfahren zum Herstellen einer Verbindungsanordnung, wobei das Verfahren umfasst: Vorsehen eines Halbleiters, der ein elektrisch leitendes Die-Pad, das auf mindestens einem Teil einer Oberfläche eines Halbleiters angeordnet ist, und einen elektrisch leitenden Bump, der auf mindestens einem Teil des Die-Pads angeordnet ist, umfasst; Vorsehen eines Substrats, das ein elektrisch leitendes Substratpad umfasst, das auf mindestens einem Teil einer Oberfläche des Substrats angeordnet ist; und Kontaktieren des elektrisch leitenden Bumps mit dem elektrisch leitenden Substratpad; und Verformen mindestens eines Teils des Bumps und mindestens eines Teils des Substratpads, um dazwischen eine nichtmetallurgische Verbindung zu erzeugen.
  15. Verfahren zum Herstellen einer Verbindungsanordnung nach Anspruch 14, wobei das Substratpad auf einer dielektrischen Schicht angeordnet ist, die die Oberfläche des Substrats bildet.
  16. Verfahren zum Herstellen einer Verbindungsanordnung nach Anspruch 15, wobei mindestens ein Teil der dielektrischen Schicht während des Verformens verformt wird.
  17. Verfahren zum Herstellen einer Verbindungsanordnung nach Anspruch 14, wobei das Verformen das Anlegen eines Drucks von mindestens etwa 300 Megapascal umfasst.
  18. Verfahren zum Herstellen einer Verbindungsanordnung nach Anspruch 14, welches weiterhin das Anordnen eines nicht reaktiven Klebstoffs zwischen dem Bump und dem Substratpad umfasst, wobei der nicht reaktive Klebstoff konfiguriert ist, um die nichtmetallurgische Verbindung zu verbessern.
  19. Verfahren zum Herstellen einer Verbindungsanordnung nach Anspruch 14, wobei ein Abstand zwischen dem Bump und einem benachbarten Bump kleiner oder gleich etwa 30 Mikrometer ist.
  20. Verbindungsanordnung, welche umfasst: einen Halbleiter; ein Kupfer-Die-Pad, das auf mindestens einem Teil einer Oberfläche des Halbleiters angeordnet ist; einen Kupferbump, der auf mindestens einem Teil des Kupfer-Die-Pads angeordnet ist; ein Substrat; ein Kupfersubstratpad, das auf mindestens einem Teil einer Oberfläche des Substrats angeordnet ist; und einen nicht reaktiven Klebstoff; wobei der Kupferbump so konfiguriert ist, dass er mindestens einen Teil des Halbleiters mit mindestens einem Teil des Substrats elektrisch verbindet, wenn der Kupferbump mit dem Kupfersubstratpad kontaktiert wird; wobei bei Kontaktieren des Kupferbumps mit dem Kupfersubstratpad mindestens ein Teil des Bumps und mindestens ein Teil des Substratpads wesentlich verformt werden, um dazwischen eine nichtmetallurgische Verbindung zu erzeugen; und wobei die nichtmetallurgische Verbindung durch den nicht reaktiven Klebstoff verbessert wird.
DE112010002901T 2009-07-13 2010-07-13 Verbindungsanordnungen und Verfahren zum Herstellen und Verwenden derselben Withdrawn DE112010002901T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US22501509P 2009-07-13 2009-07-13
US61/225,015 2009-07-13
US30711310P 2010-02-23 2010-02-23
US61/307,113 2010-02-23
PCT/US2010/041828 WO2011008759A1 (en) 2009-07-13 2010-07-13 Interconnect assemblies and methods of making and using same

Publications (1)

Publication Number Publication Date
DE112010002901T5 true DE112010002901T5 (de) 2012-08-30

Family

ID=43449731

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112010002901T Withdrawn DE112010002901T5 (de) 2009-07-13 2010-07-13 Verbindungsanordnungen und Verfahren zum Herstellen und Verwenden derselben

Country Status (4)

Country Link
US (1) US8633601B2 (de)
CN (1) CN102473591B (de)
DE (1) DE112010002901T5 (de)
WO (1) WO2011008759A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171804B2 (en) 2012-11-19 2015-10-27 Infineon Technologies Ag Method for fabricating an electronic component

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9398700B2 (en) * 2013-06-21 2016-07-19 Invensas Corporation Method of forming a reliable microelectronic assembly
KR20180041296A (ko) * 2016-10-13 2018-04-24 삼성디스플레이 주식회사 표시 패널
US11158551B2 (en) 2020-01-07 2021-10-26 Dialog Semiconductor (Uk) Limited Modular WLCSP die daisy chain design for multiple die sizes

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3065549B2 (ja) * 1997-01-09 2000-07-17 富士通株式会社 半導体チップ部品の実装方法
US6002168A (en) * 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
CN1201383C (zh) * 1999-01-29 2005-05-11 松下电器产业株式会社 电子部件的安装方法、安装装置及电子部件装置
DE60125999T2 (de) * 2000-02-09 2007-11-08 Interuniversitair Micro-Elektronica Centrum Verfahren zur flip-chip-Montage von Halbleitervorrichtungen mit Klebstoffen
US20050085016A1 (en) * 2003-09-26 2005-04-21 Tessera, Inc. Structure and method of making capped chips using sacrificial layer
JP4360240B2 (ja) * 2004-03-22 2009-11-11 日立化成工業株式会社 半導体装置と半導体装置用多層基板
US20090057378A1 (en) * 2007-08-27 2009-03-05 Chi-Won Hwang In-situ chip attachment using self-organizing solder
US7790509B2 (en) * 2008-06-27 2010-09-07 Texas Instruments Incorporated Method for fine-pitch, low stress flip-chip interconnect

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IPC/JEDEC-Norm J-STD-020A
JEDEC Norm JESD22-A104C

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171804B2 (en) 2012-11-19 2015-10-27 Infineon Technologies Ag Method for fabricating an electronic component

Also Published As

Publication number Publication date
US8633601B2 (en) 2014-01-21
CN102473591A (zh) 2012-05-23
WO2011008759A1 (en) 2011-01-20
CN102473591B (zh) 2014-12-10
US20120104603A1 (en) 2012-05-03

Similar Documents

Publication Publication Date Title
DE69533336T2 (de) Testkarte und ihre anwendung
DE60109983T2 (de) Elektronische Bauteile in Chipform, Pseudo-Wafer dafür und Verfahren zu ihrer Herstellung
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE102011006489B4 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE69725926T2 (de) Fügemethode für Substrate und Struktur
DE10228509B4 (de) Lotstruktur zur elektrischen und/oder mechanischen Kontaktierung sowie Vorrichtung und Verfahren zu ihrer Herstellung
DE102012107760B4 (de) Bauelement und Verfahren für Lötverbindungen
DE102013103465B4 (de) Anschlussstruktur mit reduzierter Spannung für integrierte Schaltungen
DE69635227T2 (de) Kontakträger zum bestücken von substraten mit federkontakten
DE102007017831B4 (de) Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
DE102005025465B4 (de) Halbleiterbauteil mit Korrosionsschutzschicht und Verfahren zur Herstellung desselben
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
DE102012109319B4 (de) Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben
DE10033977A1 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE102006032960A1 (de) Verkapselungsverfahren
DE102005056569B4 (de) Zwischenverbindung für Flip-Chip in Package Aufbauten
DE69722661T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE112010002901T5 (de) Verbindungsanordnungen und Verfahren zum Herstellen und Verwenden derselben
DE10223738B4 (de) Verfahren zur Verbindung integrierter Schaltungen
DE10011368A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102021131417A1 (de) Montage eines chips an ein substrat
DE102009050743A1 (de) Halbleitervorrichtung und Herstellungsverfahren
WO2024110246A1 (de) Verfahren zum herstellen eines elektronischen bauelements
DE102006046851B4 (de) Verfahren zum Schützen der Kontaktelemente eines Halbleiterwafers
DE102004027074B4 (de) Verfahren zur Herstellung eines BGA (Ball Grid Array)-Bauteils mit einer dünnen metallischen Kühlfolie

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee