DE10011368A1 - Halbleiterbauelement und Verfahren zu seiner Herstellung - Google Patents
Halbleiterbauelement und Verfahren zu seiner HerstellungInfo
- Publication number
- DE10011368A1 DE10011368A1 DE10011368A DE10011368A DE10011368A1 DE 10011368 A1 DE10011368 A1 DE 10011368A1 DE 10011368 A DE10011368 A DE 10011368A DE 10011368 A DE10011368 A DE 10011368A DE 10011368 A1 DE10011368 A1 DE 10011368A1
- Authority
- DE
- Germany
- Prior art keywords
- solder ball
- wiring
- semiconductor device
- tin
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01007—Nitrogen [N]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0101—Neon [Ne]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01018—Argon [Ar]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
Es wird ein Halbleiterbauelement bereitgestellt, das folgendes enthält: einen Halbleiterchip (1), eine Verdrahtung (2), die eine elektrische Verbindung mit dem Halbleiterchip (1) herstellt und Kupfer (Cu) enthält, eine Lötkugel (11), die die Verdrahtung (2) kontaktiert und den Zinn (Sn) enthält, und eine aus Kupfer-Zinn(Cu-Sn)-Legierung hergestellte Schicht (21), die zwischen der Verdrahtung (2) und der Lötkugel (11) geschichtet ist, dadurch gekennzeichnet, daß die Schicht (21) eine Dicke aufweist, die größer oder gleich ungefähr 1,87 Mikrometer ist. Die Kupfer-Zinn-Legierungsschicht stärkt die Verbindung zwischen der Verdrahtung und der Lötkugel (11) und stellt somit eine Reduzierung beim Auftreten von Bruch und/oder Reißen in der Verdrahtung und der Lötkugel (11) sicher. Infolgedessen wäre es möglich zu vermeiden, daß die Lötkugel (11) aufgrund von Bruch und Reißen von der Verdrahtung getrennt wird. Dementsprechend kann die Ausbeute bei der Herstellung des Halbleiterbauelements erhöht werden.
Description
Die Erfindung betrifft ein Halbleiterbauelement und ein
Verfahren zu seiner Herstellung und insbesondere zur Erhö
hung der Herstellungsausbeute eines Halbleiterbauelements.
Als Reaktion auf die Anforderung an ein elektronisches Bau
element, höhere Leistungen zu erzielen, kleiner und leich
ter zu sein und mit einer höheren Geschwindigkeit arbeiten
zu können, sind viele neue Halbleiterbauelemente entwickelt
worden. So wird beispielsweise ein elektronisches Bauele
ment durch höhere Integration eines Halbleiterchips kleiner
und leichter gebildet, um auf diese Weise ein kleineres und
leichteres Halbleiterbauelement herzustellen.
Fig. 1A bis 1C veranschaulichen ein herkömmliches Halb
leiterbauelement. Fig. 1A ist eine Querschnittsansicht ei
nes herkömmlichen Halbleiterbauelements, Fig. 1B ist eine
vergrößerte Ansicht einer Verbindung zwischen einer Ver
drahtungslage und einer Lötkugel, und Fig. 1C ist eine
Querschnittsansicht, die veranschaulicht, daß das in Fig.
1A gezeigte Halbleiterbauelement mit einer Schaltungsplatte
elektrisch verbunden ist.
Unter Bezugnahme auf Fig. 1A umfaßt das herkömmliche Halb
leiterbauelement einen Halbleiterchip 1, ein Filmsubstrat
3, eine das Filmsubstrat 3 an den Halbleiterchip 1 klebende
Polyimid-Klebstoffschicht 31, einen Resist 32, mit dem die
Verdrahtungslage 2 bedeckt ist und der mit einem Lötauge 7
gebildet ist, das eine an einer Oberfläche davon gebildete
Ausnehmung ist, eine auf dem Filmsubstrat 3 gebildete Ver
drahtungslage 2, eine an der Verdrahtungslage 2 in dem
Lötauge 7 angebrachte Lötkugel 101, eine Goldschicht 8
(Au), mit der die Verdrahtungslage 2 in dem Lötauge 7 be
deckt ist, ein Metall 5, das in ein sowohl durch das Film
substrat 3 als auch die Polyimid-Klebstoffschicht 31 gebil
detes Durchgangsloch 4 gefüllt ist, und eine Goldschicht 6
(Au), mit der das Metall 5 an einer oberen Fläche davon be
deckt ist.
Die Verdrahtungslage 2 steht in elektrischer Verbindung mit
dem Halbleiterchip 1 und enthält Kupfer (Cu). Die Lötkugel
101 enthält Zinn (Sn). Obwohl Fig. 114 die auf der Verdrah
tungslage 2 gebildete Goldschicht 8 explizit veranschau
licht, wird in Betracht gezogen, daß die Goldschicht 8 in
einem Heizschritt, wie beispielsweise einem nach Fertig
stellung des Halbleiterbauelements durchzuführenden Tempe
raturdurchlauftest, in die Lötkugel 101 diffundiert wird,
weshalb weiter in Betracht gezogen wird, daß die Gold
schicht 8 nach dem Durchführen eines derartigen Heiz
schritts nicht auf der Verdrahtungslage 2 existiert.
Wie in Fig. 1C dargestellt, ist das in Fig. 1A darge
stellte Halbleiterbauelement durch die Lötkugel 101 elek
trisch mit einer Schaltungsplatte 34 verbunden.
Fig. 2A ist eine vergrößerte Ansicht der Verdrahtungslage
2 und der Lötkugel 101, wobei die Lötkugel 101 aus eutekti
schem Sn-Pb-Lot besteht, das 63% Zinn 82 und 37% Blei 83
enthält. Fig. 2B ist eine teilweise vergrößerte Ansicht
einer Grenze zwischen der Verdrahtungslage 2 und der Lötku
gel 101. Wie in Fig. 2B dargestellt, ist zwischen der Ver
drahtungslage 2 und der Lötkugel 101 eine Cu-Sn-Legierungs
schicht 81 mit einer Dicke von 1,75 Mikrometer bis 2,0 Mi
krometer geschichtet.
Ein Verfahren zur Herstellung des herkömmlichen Halbleiter
bauelements, das in Fig. 1A bis 1C veranschaulicht ist,
wird unten unter Bezugnahme auf Fig. 3A bis 3H und 4A
bis 4H erläutert. Fig. 3A bis 3H sind teilweise Quer
schnittsansichten des in Fig. 1A dargestellten Halbleiter
bauelements.
Zunächst wird, wie in Fig. 3A dargestellt, die Kupfer ent
haltende Verdrahtungslage 2 auf einer oberen Fläche des
Filmsubstrats 3 gebildet, und die Klebstoffschicht 31 wird
auf einer unteren Fläche des Filmsubstrats 3 gebildet. Das
Filmsubstrat 3 weist eine Dicke von 12 Mikrometer auf, die
Verdrahtungslage 2 weist eine Dicke von 18 Mikrometer auf
und die Klebstoffschicht 31 weist eine Dicke von 10 Mikro
meter auf. Das Filmsubstrat 3 besteht aus einem Material
mit einer Beständigkeit gegenüber einer Temperatur von 250
Grad Celsius oder darüber, wie beispielsweise Polyimid. Die
Klebstoffschicht 31 besteht aus Polyimid.
Dann wird, wie in Fig. 3B dargestellt, die Verdrahtungsla
ge 2 zu einer vorbestimmten Struktur strukturiert.
Dann werden, wie in Fig. 3C dargestellt, sowohl die struk
turierte Verdrahtungslage 2 als auch das Filmsubstrat 3 mit
dem Resist 32 bedeckt.
Dann wird, wie in Fig. 3D dargestellt, beispielsweise mit
Hilfe einer Laserstrahlkanone durch die Klebstoffschicht 31
und die Verdrahtungslage 2 das Durchgangsloch 4 gebildet.
Dann wird, wie in Fig. 3E dargestellt, das Durchgangsloch
4 mit dem Metall 5, beispielsweise Kupfer oder Aluminium,
gefüllt.
Dann wird, wie in Fig. 3F dargestellt, das Metall 5 an ei
ner oberen Fläche mit der Goldschicht 6 bedeckt.
Dann wird, wie in Fig. 3G dargestellt, der Resist 32 mit
dem Lötauge 7 über der Verdrahtungslage 2 gebildet. In spä
teren Schritten wird die Lötkugel 101 an der Verdrahtungs
lage 2 in dem Lötauge 7 angebracht.
Dann wird, wie in Fig. 3H dargestellt, das Lötauge 7 mit
der dünnen Goldschicht 8 bedeckt.
Somit wird ein Bandsubstrat 93 vervollständigt, das aus dem
Filmsubstrat 3 mit der auf der oberen Fläche gebildeten
Verdrahtungslage 2 besteht. Obwohl Fig. 3A bis 3H nur
ein Lötauge 7 darstellen, sei angemerkt, daß das Filmsub
strat 3 in Form einer Folie vorliegt und das Filmsubstrat 3
mit mehreren Lötaugen 7 gebildet ist, in denen jeweils die
Lötkugel 101 in späteren Schritten angebracht werden muß.
Ein Verfahren zum Anbringen von Lötkugeln auf der Verdrah
tungslage 2 wird unten unter Bezugnahme auf die Fig. 4A
bis 4H erläutert.
Zunächst wird, wie in Fig. 4A dargestellt, das Bandsub
strat 93, das aus den in Fig. 3A bis 3H dargestellten
Schritten resultierte, so plaziert, daß die Goldschicht 6
nach oben zeigt. Der Einfachheit halber ist die Goldschicht
6 in Fig. 4A nicht dargestellt.
Dann werden, wie in Fig. 4B dargestellt, an das Bandsub
strat 93 an seinen entgegengesetzten Enden Versteifungen
41 angeklebt. Die Versteifungen 41 bestehen beispielsweise
aus Kupfer oder rostfreiem Stahl. Mit den Versteifungen 41
wird das Bandsubstrat 93 fixiert, wenn der Halbleiterchip 1
auf dem Bandsubstrat 93 angebracht wird.
Dann wird, wie in Fig. 4C dargestellt, der Halbleiterchip
1, umgeben von den Versteifungen 41, auf dem Bandsubstrat
93 angebracht. Dann wird die Goldschicht 6 über einen nicht
dargestellten Bonddraht elektrisch mit einer Elektrode 12
des Halbleiterchips 1 verbunden. Die Verbindung wird mit
Hilfe eines Bondwerkzeugs, eines Heizgeräts und eines Ul
traschallwellengenerators (nicht dargestellt) bewerkstel
ligt.
Dann wird, wie in Fig. 4D dargestellt, Harz 42 zwischen
dem Bandsubstrat 93 und dem Halbleiterchip 1 aufgetragen
und dann gehärtet, um auf diese Weise eine Verbindung zwi
schen dem Bandsubstrat 93 und dem Halbleiterchip 1 zu ver
stärken. Das Harz 42 besteht beispielsweise aus flüssigem
Epoxidharz.
Dann wird, wie in Fig. 4E dargestellt, ein Produkt, das
aus dem in Fig. 4D dargestellten Schritt resultiert, zum
Zweck des Schutzes des Halbleiterchips 1 mit einer Abdec
kung 43 bedeckt. Dann wird die Abdeckung 43 unter atmosphä
rischem Druck abgedichtet. Die Abdeckung 43 ist beispiels
weise aus Cu, Al oder SiC hergestellt.
Auf eine untere Fläche der Abdeckung 43 wird elektrisch
leitender Klebstoff 44, wie beispielsweise Ag-Paste oder
Cu-Paste, aufgetragen. Der Klebstoff 44 wird erhitzt und
somit gehärtet, wenn die Abdeckung 43 abgedichtet wird.
Dann werden, wie in Fig. 4F dargestellt, die Lötkugeln 101
an einen Positionierer 45 angezogen, und danach werden die
Lötkugeln 101 auf den über der Verdrahtungslage 2 gebilde
ten Lötaugen 7 angebracht. Danach wird ein nicht darge
stelltes Flußmittel über die Lötkugeln 101 und die Lötaugen
7 aufgetragen. Dann wird bewirkt, daß die Lötkugeln 101
aufschmelzen, um auf diese Weise die Lötkugeln 101 physisch
mit den Lötaugen 7 zu verbinden. Dann wird das Flußmittel
ausgewaschen.
Auf diese Weise wird ein Produkt, wie es in Fig. 4G darge
stellt ist, vervollständigt. Das Produkt wird dann einem
Temperaturdurchlauftest unterzogen, um die Leistung und den
Widerstand gegenüber Schäden zu prüfen.
Dann wird, wie in Fig. 4H dargestellt, bewirkt, daß die
Lötkugeln 101 aufschmelzen, um auf diese Weise die Lötku
geln 101 physikalisch mit der Schaltungsplatte 34 zu ver
binden. Auf diese Weise wird ein Halbleiterbauelement als
Endprodukt vervollständigt.
Das in den Fig. 1A bis 1C dargestellte herkömmliche
Halbleiterbauelement ist jedoch mit dem folgenden Problem
behaftet.
Wie oben erwähnt, ist ein Halbleiterchip sehr stark inte
griert, um der Anforderung an die Herstellung eines Halb
leiterbauelements hinsichtlich kleinerer Größe und kleine
rem Gewicht zu genügen. Bei einem stärker integrierten
Halbleiterchip muß pro Flächeneinheit eines Halbleiterchips
eine größere Anzahl von Stiften gebildet werden, was zu ei
nem geringeren Abstand zwischen benachbarten Stiften führt.
Wenn die Anzahl der Stifte ansteigt, steigt auch die Anzahl
der äußeren Anschlüsse, das heißt mit einem Halbleiterchip
zu verbindenden Lötkugeln, was zu einem geringeren Abstand
zwischen benachbarten Lötkugeln führt.
Wenn der Abstand zwischen benachbarten Lötkugeln abnimmt,
nimmt im allgemeinen auch die Kontaktfläche, über die eine
Lötkugel mit einer Verdrahtungslage verbunden ist, ab. In
folgedessen wird die Verbindungsfestigkeit zwischen einer
Lötkugel und einer Verdrahtungslage reduziert.
Wie oben erläutert, ist bei dem in Fig. 1A bis 1C darge
stellten herkömmlichen Halbleiterbauelement, da die Kon
taktfläche, über die die Lötkugel 101 die Verdrahtungslage
2 kontaktiert, relativ klein ist, die Verbindungsfestigkeit
zwischen der Lötkugel 101 und der Verdrahtungslage 2 ent
sprechend klein. Dementsprechend neigt eine Verbindung, an
der die Lötkugel 101 mit der Verdrahtungslage 2 verbunden
ist, zum Brechen oder zum Reißen, was zu einer Trennung der
Lötkugel 101 von der Verdrahtungslage 2 führt. Dies führt
zu einer Verschlechterung der Ausbeute bei der Herstellung
des Halbleiterbauelements.
Angesichts des obenerwähnten Problems besteht eine Aufgabe
der vorliegenden Erfindung darin, ein Halbleiterbauelement
bereitzustellen, das in der Lage ist, die Trennung einer
Lötkugel von einer Verdrahtungslage zu verhindern, und wei
terhin darin, ein Verfahren zur Herstellung eines Halblei
terbauelements bereitzustellen, das in der Läge ist, selbi
ges zu tun.
Um das obenerwähnte Problem zu lösen, hatten die Erfinder
die Erhöhung der Festigkeit an einer Verbindung zwischen
einer Lötkugel und einer Verdrahtungslage untersucht. Als
Ergebnis der Langzeituntersuchung hatten die Erfinder her
ausgefunden, daß es möglich wäre, die Festigkeit durch Bil
den einer Kupfer-Zinn-Legierungsschicht zwischen einer Löt
kugel und einer Verdrahtungslage zu erhöhen, um auf diese
Weise das Auftreten von Bruch und Reißen an einer Verbin
dung zwischen einer Lötkugel und einer Verdrahtungslage zu
verhindern. Die Erfinder hatten weiterhin herausgefunden,
daß es möglich wäre, eine Kupfer-Zinn-Legierungsschicht zu
bilden, indem eine auf einer Verdrahtungslage angebrachte
Lötkugel in einer inaktiven oder reduzierenden Gasatmosphä
re für einen vorbestimmten Zeitraum bei einer Temperatur,
die größer oder gleich dem Schmelzpunkt der Lötkugel ist,
gehalten wird.
Spezifisch wird unter einem Gesichtspunkt der vorliegenden
Erfindung ein Halbleiterbauelement bereitgestellt, das fol
gendes enthält: (a) einen Halbleiterchip, (b) eine Verdrah
tung, die eine elektrische Verbindung mit dem Halbleiter
chip herstellt und Kupfer (Cu) enthält, (c) eine Lötkugel,
die die Verdrahtung kontaktiert und Zinn (Sn) enthält, und
(d) eine aus Kupfer-Zinn-(Cu-Sn)-Legierung hergestellte
Schicht, die zwischen der Verdrahtung und der Lötkugel ge
schichtet ist, dadurch gekennzeichnet, daß die Cu-Sn-Legie
rungsschicht eine Dicke aufweist, die größer oder gleich
ungefähr 1,87 Mikrometer ist.
Falls die Kupfer-Zinn-Legierungsschicht eine Dicke unter
1,87 Mikrometer hätte, wäre es unmöglich, die Festigkeit an
einer Verbindung zwischen einer Lötkugel und einer Verdrah
tungslage ausreichend zu erhöhen, was dazu führen würde,
daß die Verbindung in einem Heizschritt, wie beispielsweise
einem Temperaturdurchlauftest, brechen oder reißen könnte,
wobei dann eine Lötkugel von einer Verdrahtungslage ge
trennt wird.
Es wäre jedoch möglich, die Festigkeit an einer Verbindung
zwischen einer Lötkugel und einer Verdrahtungslage durch
Bilden der obenerwähnten Kupfer-Zinn-Legierungsschicht mit
einer Dicke größer oder gleich ungefähr 1,87 Mikrometer
zwischen der Lötkugel und der Verdrahtungslage zu erhöhen.
Infolgedessen wäre es möglich, das Auftreten von Bruch oder
Reißen an der Verbindung zu verhindern oder zu reduzieren,
wodurch sichergestellt wird, daß die Lötkugel nicht von der
Verdrahtungslage getrennt wird. Somit erhöht die vorliegen
de Erfindung die Festigkeit an der Verbindung und erhöht
infolgedessen die Ausbeute bei der Herstellung eines Halb
leiterbauelements.
Unter einem weiteren Gesichtspunkt der vorliegenden Erfin
dung wird ein Verfahren zur Herstellung eines Halbleiter
bauelements bereitgestellt, das folgende Schritte enthält:
(a) Bilden einer Verdrahtung, die Kupfer (Cu) enthält, auf
einem Substrat, (b) Anbringen einer Lötkugel, die Zinn (Sn)
enthält, auf der Verdrahtung und (c) Halten eines aus dem
Schritt (b) resultierenden Produkts in inaktiver Gasatmo
sphäre oder in reduzierender Gasatmosphäre bei einer Tempe
ratur größer oder gleich dem Schmelzpunkt der Lötkugel.
Gemäß dem obenerwähnten Verfahren wird in der Lötkugel ent
haltenes Zinn flüssig in die Kupfer enthaltende Verdrah
tungslage diffundiert, was dazu führt, daß zwischen der
Lötkugel und der Verdrahtungslage eine Kupfer-Zinn-Legie
rungsschicht mit einer Dicke gebildet wird, die ausreicht,
um zu verhindern, daß die Lötkugel von der Verdrahtungslage
getrennt wird. Die auf diese Weise gebildete Kupfer-Zinn-
Legierungsschicht erhöht die Festigkeit einer Verbindung
zwischen der Lötkugel und der Verdrahtungslage und stellt
auf diese Weise sicher, daß die Verbindung nicht bricht
oder reißt. Somit erhöht die vorliegende Erfindung die Fe
stigkeit an der Verbindung und erhöht infolgedessen die
Ausbeute bei der Herstellung eines Halbleiterbauelements.
Das aus dem Schritt (b) resultierende Produkt wird einen
vorbestimmten Zeitraum lang, der ausreicht, die Festigkeit
einer Verbindung zwischen der Lötkugel und der Verdrah
tungslage zu erhöhen, in einer inaktiven oder reduzierenden
Gasatmosphäre gehalten.
Beispielsweise wird das Produkt eine Stunde lang oder län
ger in einer inaktiven oder reduzierenden Gasatmosphäre ge
halten.
Fig. 1A ist eine Querschnittsansicht eines herkömmlichen
Halbleiterbauelements.
Fig. 1B ist eine vergrößerte Ansicht einer Verbindung zwi
schen einer Verdrahtungslage und einer Lötkugel.
Fig. 1C ist eine Querschnittsansicht, die veranschaulicht,
daß das in Fig. 1A dargestellte Halbleiterbauele
ment mit einer Schaltungsplatte elektrisch verbun
den ist.
Fig. 2A ist eine vergrößerte Ansicht einer Lötkugel in dem
in Fig. 1A dargestellten Halbleiterbauelement.
Fig. 2B ist eine teilweise vergrößerte Ansicht einer Ver
bindung zwischen einer Verdrahtungslage und einer
Lötkugel in dem in Fig. 2A dargestellten Halblei
terbauelement.
Fig. 3A bis 3H sind Querschnittsansichten eines Halblei
terbauelements, die jeweils entsprechende Schritte
eines Verfahrens zur Herstellung des in Fig. 1A
dargestellten herkömmlichen Halbleiterbauelements
darstellen.
Fig. 4A bis 4H sind Querschnittsansichten eines Halblei
terbauelements, die jeweils entsprechende Schritte
eines Verfahrens zur Herstellung des in Fig. 1A
dargestellten herkömmlichen Halbleiterbauelements
darstellen.
Fig. 5A ist eine Querschnittsansicht eines Halbleiterbau
elements gemäß einer bevorzugten Ausführungsform
der vorliegenden Erfindung.
Fig. 5B ist eine vergrößerte Ansicht einer Verbindung zwi
schen einer Verdrahtungslage und einer Lötkugel.
Fig. 5C ist eine Querschnittsansicht, die darstellt, daß
das in Fig. 5A dargestellte Halbleiterbauelement
mit einer Schaltungsplatte elektrisch verbunden
ist.
Fig. 6A ist eine vergrößerte Ansicht einer Lötkugel in dem
in Fig. 5A dargestellten Halbleiterbauelement.
Fig. 6B ist eine teilweise vergrößerte Ansicht einer Ver
bindung zwischen einer Verdrahtungslage und einer
Lötkugel in dem in Fig. 6A dargestellten Halblei
terbauelement.
Fig. 7A bis 7G sind Querschnittsansichten eines Halblei
terbauelements, die jeweils entsprechende Schritte
eines Verfahrens zur Herstellung des in Fig. 5A
dargestellten Halbleiterbauelements darstellen.
Fig. 8A bis 8I sind Querschnittsansichten eines Halblei
terbauelements, die jeweils entsprechende Schritte
eines Verfahrens zur Herstellung des in Fig. 5A
dargestellten Halbleiterbauelements darstellen.
Fig. 9 ist ein Graph, der die Scherfestigkeit einer Ver
bindung zwischen einer Lötkugel und einer Verdrah
tungslage zeigt.
Fig. 10 stellt ein Beispiel einer Vorrichtung zum Messen
der Scherfestigkeit einer Verbindung zwischen ei
ner Lötkugel und einer Verdrahtungslage dar.
Fig. 1A bis 1C stellen ein Halbleiterbauelement gemäß
der ersten Ausführungsform der vorliegenden Erfindung dar.
Wie in Fig. 1A dargestellt, umfaßt das Halbleiterbauele
ment einen Halbleiterchip 1, ein Filmsubstrat 3, eine das
Filmsubstrat 3 an den Halbleiterchip 1 klebende Polyimid-
Klebstoffschicht 31, einen Resist 32, mit dem die Verdrah
tungslage 2 bedeckt ist und der mit einem Lötauge 7 gebil
det ist, das eine an einer Oberfläche davon gebildete Aus
nehmung ist, eine auf dem Filmsubstrat 3 gebildete Verdrah
tungslage 2, eine an der Verdrahtungslage 2 in dem Lötauge
7 angebrachte Lötkugel 101, eine Schicht 21 (siehe Fig.
1B) aus Kupfer-Zinn-Legierung, die zwischen der Lötkugel
101 und der Verdrahtungslage 2 geschichtet ist, ein Metall
5, das in ein sowohl durch das Filmsubstrat 3 als auch die
Polyimid-Klebstoffschicht 31 gebildetes Durchgangsloch 4
gefüllt ist, und eine Goldschicht 6 (Au), mit der das Me
tall 5 an einer oberen Fläche davon bedeckt ist.
Die Verdrahtungslage 2 steht in elektrischer Verbindung mit
dem Halbleiterchip 1 und enthält Kupfer (Cu). Die Lötkugel
101 enthält Zinn (Sn).
Bei dem Halbleiterbauelement gemäß der ersten Ausführungs
form ist das Durchgangsloch 4 unmittelbar über einer Elek
trode 12 des Halbleiterchips 1 gebildet. Die Lötkugel 101
ist mit der Elektrode 12 durch das in das Durchgangsloch 4
gefüllte Metall 5 elektrisch verbunden. Es ist nicht immer
notwendig, daß sich die Lötkugel 101 unmittelbar über der
Elektrode 12 befindet.
Wie in Fig. 5C dargestellt, enthält das Halbleiterbauele
ment gemäß der ersten Ausführungsform weiterhin eine elek
trisch mit der Lötkugel 11 verbundene Schaltungsplatte 34.
Fig. 6A ist eine vergrößerte Ansicht der Verdrahtungslage
2 und der Lötkugel 11, wobei die Lötkugel 11 aus eutekti
schem Sn-Pb-Lot besteht, das 65% Zinn 22 und 35% Blei ent
hält. Fig. 6B ist eine teilweise vergrößerte Ansicht einer
Grenze zwischen der Verdrahtungslage 2 und der Lötkugel 11.
Wie in Fig. 6B dargestellt, ist zwischen der Verdrahtungs
lage 2 und der Lötkugel 11 der Cu-Sn-Legierungsfilm 21 mit
einer Dicke von 3 Mikrometer bis 4 Mikrometer geschichtet.
Die Lötkugel 11 enthält vorwiegend Zinn (Sn). Obwohl die
zwischen der Lötkugel 11 und der Verdrahtungslage 2 ge
schichtete Schicht 21 bei der ersten Ausführungsform aus
einer Cu-Sn-Legierung besteht, kann die Schicht 21 aus ei
ner Sn-Pb-Legierung oder einer Sn-Ag-Legierung bestehen.
Als Alternative kann die Schicht 21 Pb-frei sein. Bei
spielsweise kann die Schicht 21 aus einer Sn-An-Legierung,
einer Sn-Bi-Legierung, einer Sn-Ni-Legierung, einer Sn-Cd-
Legierung, einer Sn-S-Legierung, einer Sn-As-Legierung oder
einer Sn-Zn-Legierung bestehen.
Wie oben erwähnt, ist bei der ersten Ausführungsform die
Cu-Sn-Legierungsschicht 21 zwischen der Lötkugel 11 und der
Verdrahtungslage 2 geschichtet. Die Cu-Sn-Legierungsschicht
21 ermöglicht es, das Auftreten von Bruch und Reißen durch
die Lötkugel 11 und die Verdrahtungslage 2 zu verhindern,
wodurch verhindert wird, daß die Lötkugel 11 aufgrund von
Bruch und/oder Reißen durch die Lötkugel 11 und die Ver
drahtungslage 2 von der Verdrahtungslage 2 getrennt wird.
Infolgedessen wäre es möglich, die Ausbeute bei der Her
stellung des Halbleiterbauelements zu erhöhen.
Die Cu-Sn-Legierungsschicht 21 weist eine Dicke von bevor
zugt 1,87 Mikrometer oder darüber auf, besonders bevorzugt
von 2 Mikrometer oder darüber und ganz besonders bevorzugt
von 3 Mikrometer oder darüber.
Wenn die Lötkugel 11 außer Zinn (Sn) andere Materialien
enthält, dann liegen diese Materialien im allgemeinen in
der Form von Agglomeraten vor. Da diese Agglomerate größer
sind, wird die Lötkugel 11 mit größerer Wahrscheinlichkeit
verformt, und somit treten Bruch und Reißen mit größerer
Wahrscheinlichkeit an einer Verbindung zwischen der Lötku
gel 11 und der Verdrahtungslage 2 auf. Folglich müssen die
Agglomerate in einer kleineren Größe in der Lötkugel 11
verteilt sein.
Wenn die Lötkugel 11 beispielsweise sowohl Blei (Pb) 23 als
auch Zinn (Sn) 22 enthält, wie in Fig. 6A und 6B darge
stellt, wird bevorzugt, daß das Blei 23 in der Lötkugel 11
in Form kleiner Agglomerate verteilt ist.
Ein Verfahren zur Herstellung des Halbleiterbauelements ge
mäß der ersten Ausführungsform, das in Fig. 5A bis 5C
veranschaulicht ist, wird unten unter Bezugnahme auf
Fig. 7A bis 7G und 8A bis 8I erläutert.
Zunächst wird, wie in Fig. 7A dargestellt, die Kupfer ent
haltende Verdrahtungslage 2 auf einer oberen Fläche des
Filmsubstrats 3 gebildet, und die Klebstoffschicht 31 wird
auf einer unteren Fläche des Filmsubstrats 3 gebildet. Das
Filmsubstrat 3 weist eine Dicke von 12 Mikrometer auf, die
Verdrahtungslage 2 weist eine Dicke von 18 Mikrometer auf
und die Klebstoffschicht 31 weist eine Dicke von 10 Mikro
meter auf. Das Filmsubstrat 3 besteht aus einem Material
mit einem Widerstand gegenüber einer Temperatur von 250
Grad Celsius oder darüber, wie beispielsweise Polyimid. Die
Klebstoffschicht 31 besteht aus Polyimid.
Dann wird, wie in Fig. 7B wie dargestellt, die Verdrah
tungslage 2 zu einer vorbestimmten Struktur strukturiert.
Dann werden, wie in Fig. 7C dargestellt, sowohl die struk
turierte Verdrahtungslage 2 als auch das Filmsubstrat 3 mit
dem Resist 32 bedeckt.
Dann wird, wie in Fig. 7D dargestellt, beispielsweise mit
Hilfe einer Laserstrahlkanone, durch die Klebstoffschicht
31 und die Verdrahtungslage 2 das Durchgangsloch 4 gebil
det.
Dann wird, wie in Fig. 7E dargestellt, das Durchgangsloch
4 mit dem Metall 5, beispielsweise Kupfer oder Aluminium,
gefüllt.
Dann wird, wie in Fig. 7F dargestellt, das Metall 5 an ei
ner oberen Fläche mit der Goldschicht 6 bedeckt.
Dann wird, wie in Fig. 7G dargestellt, der Resist 32 mit
dem Lötauge 7 über der Verdrahtungslage 2 gebildet. In spä
teren Schritten wird die Lötkugel 11 an der Verdrahtungsla
ge 2 in dem Lötauge 7 angebracht.
Somit wird ein Bandsubstrat 33 vervollständigt, das aus dem
Filmsubstrat 3 mit auf der oberen Fläche gebildeter Ver
drahtungslage 2 besteht. Obwohl Fig. 7A bis 7G nur ein
Lötauge 7 darstellen, sei angemerkt, daß das Filmsubstrat 3
in Form einer Folie vorliegt und das Filmsubstrat 3 mit
mehreren Lötaugen 7 gebildet ist, in denen jeweils die Löt
kugel 11 in späteren Schritten angebracht werden muß.
Ein Verfahren zum Anbringen der Lötkugeln 11 auf der Ver
drahtungslage 2 wird unten unter Bezugnahme auf die Fig.
8A bis 8I erläutert.
Zunächst wird, wie in Fig. 8A dargestellt, das Bandsub
strat 33, das aus den in Fig. 7A bis 7G dargestellten
Schritten resultierte, so plaziert, daß die Goldschicht 6
nach oben zeigt. Der Einfachheit halber ist die Goldschicht
6 in Fig. 8A nicht dargestellt.
Dann werden, wie in Fig. 8B dargestellt, an das Bandsub
strat 33 an seinen entgegengesetzten Enden Versteifungen 41
angeklebt. Die Versteifungen 41 bestehen beispielsweise aus
Kupfer oder rostfreiem Stahl.
Dann wird, wie in Fig. 8C dargestellt, der Halbleiterchip
1 auf dem Bandsubstrat 93 angebracht, umgeben von den Ver
steifungen 41. Dann wird die Goldschicht 6 über einen nicht
dargestellten Bonddraht elektrisch mit der Elektrode 12 des
Halbleiterchips 1 verbunden. Die Verbindung wird mit Hilfe
eines Bondwerkzeugs, eines Heizgeräts und eines Ultra
schallwellengenerators (nicht dargestellt) bewerkstelligt.
Dann wird, wie in Fig. 8D dargestellt, Harz 42 zwischen
dem Bandsubstrat 33 und dem Halbleiterchip 1 aufgetragen
und dann gehärtet, um auf diese Weise die Verbindung zwi
schen dem Bandsubstrat 33 und dem Halbleiterchip 1 zu ver
stärken. Das Harz 42 besteht beispielsweise aus flüssigem
Epoxidharz.
Dann wird, wie in Fig. 8E dargestellt, ein Produkt, das
aus dem in Fig. 8D dargestellten Schritt resultierte, zum
Zweck des Schutzes des Halbleiterchips 1 mit einer Abdec
kung 43 bedeckt. Dann wird die Abdeckung 43 unter atmosphä
rischem Druck abgedichtet. Die Abdeckung 43 ist beispiels
weise aus Cu, Al oder SiC hergestellt.
Auf eine untere Fläche der Abdeckung 43 wird elektrisch
leitender Klebstoff 44, wie beispielsweise Ag-Paste oder
Cu-Paste, aufgetragen. Der Klebstoff 44 wird erhitzt und
somit gehärtet, wenn die Abdeckung 43 abgedichtet wird.
Dann werden, wie in Fig. 8F dargestellt, die Lötkugeln 11
an einen Positionierer 45 angezogen, und danach werden die
Lötkugeln 11 auf den über der Verdrahtungslage 2 gebildeten
Lötaugen 7 angebracht. Danach wird ein nicht dargestelltes
Flußmittel über den Lötkugeln 11 und den Lötaugen 7 aufge
tragen. Dann wird bewirkt, daß die Lötkugeln 11 aufschmel
zen, um auf diese Weise die Lötkugeln 11 mit den Lötaugen 7
physikalisch zu verbinden. Dann wird das Flußmittel ausge
waschen.
Auf diese Weise wird ein derartiges Produkt, wie in Fig.
8G dargestellt, vervollständigt. Das auf diese Weise erhal
tene Produkt wird, wie in Fig. 8H dargestellt, über einen
vorbestimmten Zeitraum, beispielsweise eine Stunde lang, in
einer inaktiven oder reduzierenden Gasatmosphäre bei einer
Temperatur gehalten, die größer oder gleich dem Schmelz
punkt der Lötkugel 11 ist.
Das resultierende Produkt wird dann einem Temperaturdurch
lauftest unterzogen, um die Leistung und den Widerstand ge
genüber Beschädigungen zu prüfen.
Dann wird, wie in Fig. 8I dargestellt, bewirkt, daß die
Lötkugeln 11 aufschmelzen, um auf diese Weise die Lötkugeln
11 physisch mit der Schaltungsplatte 34 zu verbinden. Auf
diese Weise wird ein Halbleiterbauelement als Endprodukt
vervollständigt.
Wie oben erwähnt, werden, indem das in Fig. 8G dargestell
te Produkt über einen vorbestimmten Zeitraum in einer inak
tiven oder reduzierenden Gasatmosphäre bei einer Temperatur
gehalten wird, die größer oder gleich dem Schmelzpunkt der
Lötkugel 11 ist, in der Lötkugel 11 enthaltenes Zinn und in
der Verdrahtungslage 2 enthaltenes Kupfer mit einander ge
koppelt, um auf diese Weise zwischen der Lötkugel 11 und
der Verdrahtungslage 2 die Cu-Sn-Legierungsschicht 21 zu
bilden.
Hierbei gibt eine inaktive Gasatmosphäre eine Atmosphäre
aus einem Gas an, das weder mit der Lötkugel 11 noch der
Verdrahtungslage 2 reagiert, wie beispielsweise N2, Ar, He
und Ne, alleine oder zusammen. Eine reduzierende Gasatmo
sphäre gibt eine Atmosphäre aus reduzierendem Gas an, wie
beispielsweise CO oder H2.
Indem das in Fig. 8G dargestellte Produkt über einen vor
bestimmten Zeitraum in einer inaktiven oder reduzierenden
Gasatmosphäre bei einer Temperatur gehalten wird, die grö
ßer oder gleich dem Schmelzpunkt der Lötkugel 11 ist, wird
in der Lötkugel 11 enthaltenes Zinn flüssig in die Kupfer
matrix in der Verdrahtungslage 2 diffundiert, was dazu
führt, daß zwischen der Lötkugel 11 und der Verdrahtungsla
ge 2 die Cu-Sn-Legierungsschicht 21 mit eine Dicke gebildet
wird, die ausreicht, um eine Trennung der Lötkugel 11 von
der Verdrahtungslage 2 zu verhindern. Somit könnte eine
Verbindung zwischen der Lötkugel 11 und der Verdrahtungsla
ge 2 eine erhöhte Festigkeit aufweisen, was sicherstellt,
daß die Wahrscheinlichkeit dafür, daß die Verbindung bricht
und reißt, gering ist. Infolgedessen wäre es möglich, die
Anzahl fehlerhafter Halbleiterbauelemente, bei denen die
Lötkugel 11 bricht oder reißt, zu reduzieren und somit die
Ausbeute bei der Herstellung des Halbleiterbauelements zu
erhöhen.
Bei der ersten Ausführungsform wird im Unterschied zu dem
in Fig. 1A dargestellten herkömmlichen Halbleiterbauele
ment auf der Verdrahtungslage 2 in dem Lötauge 7 keine
dünne Goldschicht gebildet. Die Bildung der dünnen Gold
schicht auf der Verdrahtungslage würde jedoch verhindern,
daß die Verdrahtungslage 2 oxidiert, und die Bildung der
Cu-Sn-Legierungsschicht 21 erleichtern. Somit kann selbst
bei der ersten Ausführungsform eine dünne Goldschicht, wie
beispielsweise die in Fig. 1A und 1C dargestellte Gold
schicht 8, auf der Verdrahtungslage 2 abgeschieden werden.
Im folgenden wird ein erstes Beispiel des Halbleiterbauele
ments gemäß der obenerwähnten Ausführungsform, in Fig.
5A bis 5C dargestellt, erläutert. In Beispiel 1 besteht die
Lötkugel 11 aus eutektischem Sn-Pb-Lot und enthält 63% Sn
und 37% Pb. Fig. 6A ist eine vergrößerte Ansicht der Löt
kugel 11, und Fig. 6B ist eine teilweise vergrößerte An
sicht der Lötkugel 11, der Cu-Sn-Legierungsschicht 21 und
der Verdrahtungslage 2.
Wie in Fig. 6B dargestellt, wird die Cu-Sn-Legierungs
schicht 21 zwischen der Lötkugel 11 und der Verdrahtungsla
ge 2 gebildet. Die Cu-Sn-Legierungsschichten 21 in dem
Halbleiterbauelement gemäß der obenerwähnten Ausführungs
form weisen eine Dicke im Bereich von 1,87 Mikrometer bis
4,0 Mikrometer auf. Die meisten der Cu-Sn-Legierungsschich
ten 21 weisen eine Dicke im Bereich von 3,0 Mikrometer bis
4,0 Mikrometer auf.
Im Gegensatz dazu weisen die meisten der Cu-Sn-Legierungs
schichten 21 in dem in Fig. 2A und 2B dargestellten her
kömmlichen Halbleiterbauelement eine Dicke im Bereich von
1,0 Mikrometer bis 1,5 Mikrometer auf. Dies zeigt an, daß
die Cu-Sn-Legierungsschicht 21 bei der obenerwähnten Aus
führungsform dicker ist als in dem herkömmlichen Halblei
terbauelement.
Die Cu-Sn-Legierungsschicht 21 muß somit mindestens eine
Dicke gleich 1,87 Mikrometer aufweisen, um zu verhindern,
daß die Lötkugel 11 von der Verdrahtungslage 2 getrennt
wird. Wie aus einem Vergleich zwischen dem herkömmlichen
Halbleiterbauelement und der obenerwähnten Ausführungsform
hervorgeht, kann die Cu-Sn-Schicht 21 mit einer Dicke grö
ßer oder gleich 1,87 Mikrometer die Festigkeit einer Ver
bindung der Lötkugel 11 und der Verdrahtungslage 2 erhöhen,
was zu einer Reduktion des Auftretens von Bruch und/oder
Reißen der Verbindung führt. Dies stellt eine höhere Aus
beute bei der Herstellung des Halbleiterbauelements sicher.
Wie bereits oben erwähnt, wenn die Lötkugel 11 außer Zinn
(Sn) andere Materialien enthält, liegen diese Materialien
im allgemeinen in Form von Agglomeraten vor. Die in Fig.
6A und 6B dargestellte Lötkugel 11 enthält Blei in Form von
Agglomeraten. Da diese Bleiagglomerate 23 größer sind, ist
die Lötkugel 11 mit größerer Wahrscheinlichkeit verformt,
und somit treten Bruch und Reißen mit größerer Wahrschein
lichkeit an einer Verbindung zwischen der Lötkugel 11 und
der Verdrahtungslage 2 auf. Folglich müssen die Bleiagglo
merate 23 in einer kleineren Größe in der Lötkugel 11 ver
teilt sein.
Die in Fig. 6A und 6B dargestellte Lötkugel 11 enthält
die Bleiagglomerate 23 mit einer Dichte von 20 × 104 mm-3 oder
größer. Im Gegensatz dazu enthält die in den Fig. 2A und
2B dargestellte Lötkugel 101 in dem herkömmlichen Halblei
terbauelement die Bleiagglomerate 83 mit einer Dichte von
15 × 104 mm-3. Es versteht sich somit, daß die Lötkugel 11 in
dem Halbleiterbauelement gemäß der obenerwähnten Ausfüh
rungsform die Bleiagglomerate 23 mit einer größeren Dichte
enthält als die des herkömmlichen Halbleiterbauelements.
Das heißt, die Bleiagglomerate 23 sind weiter gestreut als
die Bleiagglomerate 83 in der Lötkugel 101 in dem herkömm
lichen Halbleiterbauelement.
Die Bleiagglomerate 23 in der in Fig. 6A und 6B darge
stellten Lötkugel 11 weisen eine Querschnittsfläche im Be
reich von 1 bis 10 Quadratmikrometer auf. Im Gegensatz dazu
weisen die Bleiagglomerate 83 in der in Fig. 2A und 2B
dargestellten Lötkugel 101 eine Querschnittsfläche im Be
reich von 10 bis 30 Quadratmikrometer auf. Es versteht sich
somit, daß die Lötkugel 11 in dem Halbleiterbauelement ge
mäß der obenerwähnten Ausführungsform die Bleiagglomerate
23 in einer kleineren Größe als die des herkömmlichen Halb
leiterbauelements enthält.
Wie oben erwähnt enthält die Lötkugel 11 in Beispiel 1 die
Bleiagglomerate 23 mit einer größeren Dichte und mit einer
geringeren Größe als diejenigen der herkömmlichen Lötkugel
101. Infolgedessen ist es unwahrscheinlich, daß die Lötku
gel 11 in Beispiel 1 verformt wird, und es wäre möglich,
das Auftreten von Bruch und/oder Reißen an der Verbindung
zwischen der Lötkugel 11 und der Verdrahtungslage 2 zu ver
hindern. Somit kann ein Halbleiterbauelement mit einer hö
heren Herstellungsausbeute hergestellt werden.
In Beispiel 2 besteht die Lötkugel 11 aus eutektischem Sn-
Pb-Lot und enthält 63% Sn und 37% Pb, ähnlich wie bei Bei
spiel 1. In Beispiel 2 wurde das Halbleiterbauelement, das
aus den in Fig. 7A bis 7G und 8A bis 8G dargestellten
Schritten resultiert, in N2-Gasatmosphäre bei einer Tempe
ratur gehalten, die größer oder gleich dem Schmelzpunkt der
Lötkugel 11 ist, und dann wurde die Schaltungsplatte 34 mit
der Lötkugel 11 verbunden. Danach wurde die Scherfestigkeit
an der Verbindung zwischen der Lötkugel 11 und der Verdrah
tungslage 2 gemessen.
Das Ergebnis der Messung ist in Fig. 9 gezeigt, in der die
Ordinatenachse die Scherfestigkeit in der Einheit Pond (P)
und die Abszissenachse einen Zeitraum in der Einheit Stun
den angibt, während dem das Halbleiterbauelement in N2-
Gasatmosphäre bei einer Temperatur gehalten wird, die grö
ßer oder gleich dem Schmelzpunkt der Lötkugel 11 ist.
In Fig. 9 gibt ein ○ eine Scherfestigkeit der Verbindung
an, die gemessen wird, wenn die Lötkugel 11 bei 240 Grad
Celsius gehalten wird, was höher ist als der Schmelzpunkt
von eutektischem Cu-Sn-Lot, 183 Grad Celsius, und ⚫ gibt
als Referenz eine Scherfestigkeit der Verbindung an, die
gemessen wird, wenn die Lötkugel 11 bei 150 Grad Celsius
gehalten wird, was niedriger ist als der Schmelzpunkt von
eutektischem Cu-Sn-Lot, 183 Grad Celsius.
Die Scherfestigkeit der Verbindung wurde mit Hilfe einer in
Fig. 10 dargestellten Vorrichtung gemessen. Die darge
stellte Vorrichtung enthält ein Meßwerkzeug 61, durch das
die Lötkugel 11 an der Verbindung zwischen der Lötkugel 11
und der Verdrahtungslage 2 in einer mit einem Pfeil A ange
gebenen Richtung geschert wird, das heißt in einer Rich
tung, die im wesentlichen parallel zu der Verbindung ver
läuft. Die Scherfestigkeit der Verbindung wurde gemessen,
wenn die Lötkugel 11 mit Hilfe der Vorrichtung geschert
wurde.
In Beispiel 2 ist die Lötkugel 11 so ausgelegt, daß sie ei
nen Durchmesser von 0,5 mm aufweist, der Abstand zwischen
benachbarten Lötkugeln 11 beträgt 0,8 mm und das Lötauge 7
weist einen Durchmesser von 0,4 mm auf. Wie aus Fig. 9 of
fensichtlich ist, wird die Scherfestigkeit in dem Fall er
höht, in dem das Halbleiterbauelement bei einer Temperatur
gehalten wird, die größer oder gleich dem Schmelzpunkt der
Lötkugel 11 ist, als in einem Fall, in dem das Halbleiter
bauelement bei einer Temperatur unter dem Schmelzpunkt der
Lötkugel 11 gehalten wird. Der Grund dafür wird darin gese
hen, daß in der Lötkugel 11 enthaltenes Zinn flüssig in die
Kupfer enthaltende Verdrahtungslage 2 diffundiert wird, in
dem das Halbleiterbauelement bei einer Temperatur gehalten
wird, die größer oder gleich dem Schmelzpunkt der Lötkugel
11 ist, und infolgedessen wird zwischen der Lötkugel 11 und
der Verdrahtungslage 2 eine Cu-Sn-Legierungsschicht gebil
det.
Gemäß dem Versuch, den die Erfinder durchgeführt hatten,
kann die Scherfestigkeit der Verbindung zwischen der Lötku
gel 11 und der Verdrahtungslage 2 um 680 Pond und darüber
erhöht werden, indem das Halbleiterbauelement eine Stunde
lang oder länger bei einer Temperatur gehalten wird, die
größer oder gleich dem Schmelzpunkt der Lötkugel 11 ist. Es
wäre somit möglich, daß die Verbindung eine Festigkeit auf
weist, die ausreicht, um zu verhindern, daß die Lötkugel 11
von der Verdrahtungslage 2 getrennt wird.
Wie in den Fig. 6A und 6B dargestellt, enthält die Löt
kugel 11 Blei 23 in Form von Agglomeraten. Das heißt, die
Lötkugel 11 enthält Cu, Sn und Pb. Tabelle 1 zeigt die Wär
meausdehnungskoeffizienten und Dichten von sowohl den Be
standteilen Cu, Sn und Pb, die in der Lötkugel 11 enthalten
sind, als auch der Cu-Sn-Legierung aus der die Schicht 21
besteht.
Der Wärmeausdehnungskoeffizient (WAK) ist in der Einheit
ppm angegeben, und die Dichte ist in der Einheit g/cm3 an
gegeben.
Je größer die Bleiagglomerate 23 sind, um so wahrscheinli
cher ist es, daß die Lötkugeln 11 verformt werden und somit
an der Verbindung zwischen ihnen und der Verdrahtungslage 2
brechen oder reißen. Somit müssen die Bleiagglomerate 23 so
klein wie möglich sein, um Entstehung von Verformung in den
Lötkugeln 11 zu verhindern.
Angesichts von Tabelle 1 weist Pb einen größeren Wärmeaus
dehnungskoeffizienten als Cu, Sn und Cu-Sn-Legierung auf,
und außerdem weist Pb eine größere Dichte als Cu und Sn
auf. Wenn das Halbleiterbauelement einem Temperaturdurch
lauftest unterzogen wird, der bei einer Temperatur ausge
führt werden muß, die unter dem Schmelzpunkt der Lötkugeln
11 liegt, expandieren die Bleiagglomerate 23 dementspre
chend in einem größeren Ausmaß als Cu, Sn und Cu-Sn-Legie
rung und infolgedessen würden sich die Bleiagglomerate 23
stärker verformen als Cu, Sn und Cu-Sn-Legierung. Somit
wird in der Lötkugel 11 mit um so größerer Wahrscheinlich
keit eine Verformung erzeugt, je größer die Bleiagglomerate
23 sind, und mit um so größerer Wahrscheinlichkeit brechen
oder reißen darüber hinaus die Lötkugeln 11 an der Verbin
dung.
Im Gegensatz dazu werden in Beispiel 2 die Lötkugeln 11 bei
einer Temperatur gehalten, die größer oder gleich ihrem
Schmelzpunkt ist, und infolgedessen wird die Kristallstruk
tur der Lötkugel 11 so verändert, daß die Bleiagglomerate
23 kleiner und weiter gestreut sind als die Bleiagglomerate
83, die in der herkömmlichen Lötkugel 101 (Fig. 2A und
2B) enthalten sind.
Wie oben erwähnt, gemäß Beispiel 2, da die Bleiagglomerate
23 eine geringere Größe als die in der herkömmlichen Löt
kugel 101 enthaltenen Bleiagglomerate 83 aufweisen, würden
die Bleiagglomerate 23 eine Verformung zu einem geringeren
Grad aufweisen, und außerdem, da die Bleiagglomerate 23
weiter gestreut sind als die in der herkömmlichen Lötkugel
101 enthaltenen Bleiagglomerate 83, könnte die durch die
Bleiagglomerate 23 bewirkte Verformung gestreut werden. In
folgedessen könnte die Verbindung zwischen der Lötkugel 11
und der Verdrahtungslage 2 eine erhöhte Festigkeit aufwei
sen.
Obwohl die Lötkugel 11 in Beispiel 2 aus eutektischem Sn-
Pb-Lot besteht, ist das Material, aus dem die Lötkugel 11
besteht, nicht darauf zu beschränken. Es sei denn, daß die
Lötkugel 11 Zinn (Sn) enthält, kann die Lötkugel 11 andere
Elemente enthalten. So kann die Lötkugel 11 beispielsweise
aus Sn-Ag-Legierung, Sn-Zn-Legierung, Sn-Cd-Legierung,
Sn-Ni-Legierung, Sn-S-Legierung, Sn-As-Legierung oder Sn-
Bi-Legierung bestehen.
Claims (12)
1. Halbleiterbauelement, das folgendes umfaßt:
- a) einen Halbleiterchip (1),
- b) eine Verdrahtung (2), die eine elektrische Verbin dung mit dem Halbleiterchip (1) herstellt und Kupfer (Cu) enthält,
- c) eine Lötkugel (11), die die Verdrahtung (2) kon taktiert und Zinn (Sn) enthält; und
- d) eine aus Kupfer-Zinn-(Cu-Sn)-Legierung herge stellte Schicht (21), die zwischen die Verdrahtung (2) und der Lötkugel (11) geschichtet ist,
2. Halbleiterbauelement nach Anspruch 1, das weiterhin
folgendes umfaßt:
- a) ein Filmsubstrat (3), das die Verdrahtung (2) an der entgegengesetzten Seite der Lötkugel (11) kontaktiert, wobei das Filmsubstrat (3) mit einem Durchgangsloch (4) ge bildet ist, das bis zu der Verdrahtung (2) reicht;
- b) einen elektrischen Leiter (5), mit dem das Durch gangsloch (4) gefüllt ist; und
- c) eine Goldschicht (6), mit der der elektrische Lei ter (5) an der entgegengesetzten Seite der Verdrahtung (2) bedeckt ist.
3. Halbleiterbauelement nach Anspruch 1 oder 2, bei dem
die Kupfer-Zinn-(Cu-Sn)-Legierungsschicht (21) eine Dicke
aufweist, die größer oder gleich 2 Mikrometer ist.
4. Halbleiterbauelement nach Anspruch 3, bei dem die Kup
fer-Zinn-(Cu-Sn)-Legierungsschicht (21) eine Dicke auf
weist, die größer oder gleich 3 Mikrometer ist.
5. Halbleiterbauelement nach Anspruch 1 oder 2, bei dem
die Lötkugel (11) darin gestreute Agglomerate (23) enthält,
wobei die Agglomerate aus einem anderen Material als Zinn
bestehen.
6. Halbleiterbauelement nach Anspruch 5, bei dem die Ag
glomerate (23) aus Blei (Pb) bestehen und wobei die Bleiag
glomerate (23) mit einer Dichte von 20 × 104 mm-3 oder dar
über gestreut sind.
7. Halbleiterbauelement nach Anspruch 5, bei dem die Ag
glomerate (23) aus Blei (Pb) bestehen und wobei die Bleiag
glomerate (23) im Durchschnitt eine Querschnittsfläche von
10 Quadratmikrometer oder weniger aufweisen.
8. Halbleiterbauelement nach Anspruch 1 oder 2, das wei
terhin eine Schaltungsplatte (34) umfaßt, die eine elektri
sche Verbindung mit der Lötkugel (11) herstellt.
9. Verfahren zur Herstellung eines Halbleiterbauelements,
das folgende Schritte umfaßt:
- a) Bilden einer Verdrahtung (2), die Kupfer (Cu) ent hält, auf einem Substrat (3);
- b) Anbringen einer Lötkugel (11), die Zinn (Sn) ent hält, auf der Verdrahtung (2); und
- c) Halten eines aus dem Schritt (b) resultierenden Produkts in inaktiver Gasatmosphäre oder in reduzierender Gasatmosphäre bei einer Temperatur größer oder gleich dem Schmelzpunkt der Lötkugel (11).
10. Verfahren nach Anspruch 9, das weiterhin folgende
Schritte umfaßt:
- a) Bedecken der Verdrahtung (2) mit einem Resist (32) mit einer Ausnehmung (7), durch die die Verdrahtung (2) er scheint;
- b) Bilden eines Durchgangslochs (4) durch das Sub strat (3) derart, daß das Durchgangsloch (4) die Verdrah tung (2) erreicht;
- c) Füllen des elektrischen Leiters (5) in das Durch gangsloch (4);
- d) Bedecken des elektrischen Leiters (5) mit einer Goldschicht (6); und
- e) Verbinden des Substrats (3) mit einem Halbleiter chip (1),
11. Verfahren nach Anspruch 9 oder 10, bei dem das aus
Schritt (b) resultierende Produkt eine Stunde lang oder
länger in der inaktiven Gasatmosphäre oder in der reduzie
renden Gasatmosphäre gehalten wird.
12. Verfahren nach Anspruch 9 oder 10, weiterhin mit dem
Schritt des Bildens einer Goldschicht (6) auf der Verdrah
tung (2) vor dem Anbringen der Lötkugel (11) auf der Ver
drahtung (2).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06191299A JP3287328B2 (ja) | 1999-03-09 | 1999-03-09 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10011368A1 true DE10011368A1 (de) | 2000-12-07 |
Family
ID=13184861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10011368A Withdrawn DE10011368A1 (de) | 1999-03-09 | 2000-03-09 | Halbleiterbauelement und Verfahren zu seiner Herstellung |
Country Status (5)
Country | Link |
---|---|
US (2) | US6486553B1 (de) |
JP (1) | JP3287328B2 (de) |
KR (1) | KR100367314B1 (de) |
DE (1) | DE10011368A1 (de) |
SG (1) | SG84573A1 (de) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6403401B1 (en) * | 2000-08-14 | 2002-06-11 | St Assembly Test Services Pte Ltd | Heat spreader hole pin 1 identifier |
US6764975B1 (en) * | 2000-11-28 | 2004-07-20 | Saint-Gobain Ceramics & Plastics, Inc. | Method for making high thermal diffusivity boron nitride powders |
JP4051893B2 (ja) * | 2001-04-18 | 2008-02-27 | 株式会社日立製作所 | 電子機器 |
JP2004525242A (ja) * | 2001-04-30 | 2004-08-19 | サンーゴバン セラミックス アンド プラスティクス,インコーポレイティド | ポリマー加工助剤およびポリマーの加工方法 |
KR100400606B1 (ko) * | 2001-09-08 | 2003-10-08 | 정재필 | 저융점 무연솔더 도금층을 이용한 2중 프리코팅 기판 및그 제조방법 |
KR100460109B1 (ko) * | 2001-09-19 | 2004-12-03 | 엘지전자 주식회사 | 음성패킷 변환을 위한 lsp 파라미터 변환장치 및 방법 |
JP3757881B2 (ja) * | 2002-03-08 | 2006-03-22 | 株式会社日立製作所 | はんだ |
US6642158B1 (en) | 2002-09-23 | 2003-11-04 | Intel Corporation | Photo-thermal induced diffusion |
US7494635B2 (en) * | 2003-08-21 | 2009-02-24 | Saint-Gobain Ceramics & Plastics, Inc. | Boron nitride agglomerated powder |
US7400470B2 (en) * | 2005-04-21 | 2008-07-15 | Hitachi Global Storage Technologies Netherlands B.V. | Head gimbal assembly and magnetic disk drive with specific solder ball or slider pad and electrode stud dimensioning to produce reliable solder ball connection using laser energy |
KR20100035168A (ko) * | 2007-06-28 | 2010-04-02 | 에이저 시스템즈 인크 | 납없는 땜납을 위한 구리 용해의 방지 |
US8493746B2 (en) * | 2009-02-12 | 2013-07-23 | International Business Machines Corporation | Additives for grain fragmentation in Pb-free Sn-based solder |
KR101284363B1 (ko) * | 2013-01-03 | 2013-07-08 | 덕산하이메탈(주) | 금속코어 솔더볼 및 이를 이용한 반도체 장치의 방열접속구조 |
CN105552054B (zh) * | 2016-02-03 | 2018-02-27 | 美新半导体(无锡)有限公司 | 一种晶圆级封装结构及其制造方法 |
JP6487122B2 (ja) * | 2016-06-14 | 2019-03-20 | 三菱電機株式会社 | 電力用半導体装置 |
DE102018133344B4 (de) * | 2018-12-21 | 2024-04-04 | Infineon Technologies Ag | Halbleiterpanels, halbleitergehäuse, und verfahren zu ihrer herstellung |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2201545B (en) * | 1987-01-30 | 1991-09-11 | Tanaka Electronics Ind | Method for connecting semiconductor material |
US4840302A (en) * | 1988-04-15 | 1989-06-20 | International Business Machines Corporation | Chromium-titanium alloy |
CA2030865C (en) * | 1989-11-30 | 1993-01-12 | Kenichi Fuse | Method of forming a solder layer on pads of a circuit board and method of mounting an electronic part on a circuit board |
JPH04280434A (ja) | 1991-03-08 | 1992-10-06 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
US5162257A (en) * | 1991-09-13 | 1992-11-10 | Mcnc | Solder bump fabrication method |
US5859470A (en) * | 1992-11-12 | 1999-01-12 | International Business Machines Corporation | Interconnection of a carrier substrate and a semiconductor device |
US5821627A (en) * | 1993-03-11 | 1998-10-13 | Kabushiki Kaisha Toshiba | Electronic circuit device |
US5567981A (en) | 1993-03-31 | 1996-10-22 | Intel Corporation | Bonding pad structure having an interposed rigid layer |
JP3296400B2 (ja) * | 1995-02-01 | 2002-06-24 | 東芝マイクロエレクトロニクス株式会社 | 半導体装置、その製造方法およびCu製リード |
US5668058A (en) | 1995-12-28 | 1997-09-16 | Nec Corporation | Method of producing a flip chip |
US5902686A (en) * | 1996-11-21 | 1999-05-11 | Mcnc | Methods for forming an intermetallic region between a solder bump and an under bump metallurgy layer and related structures |
JP3252745B2 (ja) | 1997-03-31 | 2002-02-04 | 関西日本電気株式会社 | 半導体装置およびその製造方法 |
JPH10294394A (ja) | 1997-04-17 | 1998-11-04 | Hitachi Ltd | 半導体パッケージ及びその製法 |
US6303878B1 (en) * | 1997-07-24 | 2001-10-16 | Denso Corporation | Mounting structure of electronic component on substrate board |
JP3654485B2 (ja) | 1997-12-26 | 2005-06-02 | 富士通株式会社 | 半導体装置の製造方法 |
JP2000150701A (ja) * | 1998-11-05 | 2000-05-30 | Shinko Electric Ind Co Ltd | 半導体装置並びにこれに用いる接続用基板及びその製造方法 |
US6232212B1 (en) | 1999-02-23 | 2001-05-15 | Lucent Technologies | Flip chip bump bonding |
-
1999
- 1999-03-09 JP JP06191299A patent/JP3287328B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-08 SG SG200001269A patent/SG84573A1/en unknown
- 2000-03-09 KR KR10-2000-0011783A patent/KR100367314B1/ko not_active IP Right Cessation
- 2000-03-09 DE DE10011368A patent/DE10011368A1/de not_active Withdrawn
- 2000-03-09 US US09/521,680 patent/US6486553B1/en not_active Expired - Fee Related
-
2001
- 2001-07-02 US US09/897,248 patent/US20020000651A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
SG84573A1 (en) | 2001-11-20 |
JP2000260894A (ja) | 2000-09-22 |
JP3287328B2 (ja) | 2002-06-04 |
US6486553B1 (en) | 2002-11-26 |
KR20000076801A (ko) | 2000-12-26 |
US20020000651A1 (en) | 2002-01-03 |
KR100367314B1 (ko) | 2003-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69526895T2 (de) | Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe | |
DE69414929T2 (de) | Leiterrahmen für eine integrierte Schaltungsanordnung | |
DE3785720T2 (de) | Verfahren zum herstellen eines filmtraegers. | |
DE4131413C2 (de) | Bondierungsverfahren für Halbleiterchips | |
DE10011368A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE10309502B4 (de) | Verfahren zur Herstellung einer Lothügelstruktur und Lothügelstruktur | |
DE68905267T2 (de) | Halbleiteranordnung von metallhoecker-typ und verfahren zu deren herstellung. | |
DE69133497T2 (de) | Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren | |
DE69602686T2 (de) | Verfahren zur Herstellung einer Elektrodenstruktur für eine Halbleitervorrichtung | |
DE102005028951B4 (de) | Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung | |
DE69813701T2 (de) | Elektrodenstruktur einer Siliziumhalbleiteranordnung | |
DE112004000360T5 (de) | Zweimetallisches Stud-Bumping für Flipchip-Anwendungen | |
DE102013103465B4 (de) | Anschlussstruktur mit reduzierter Spannung für integrierte Schaltungen | |
DE102012109319B4 (de) | Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben | |
DE4313980B4 (de) | Integrierte Hybridschaltung und Verfahren zu deren Herstellung | |
DE10033977A1 (de) | Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern | |
DE10018126A1 (de) | Halbleitervorrichtung und zugehöriges Herstellungsverfahren | |
DE102011082715A1 (de) | Große Klebschichtdicke für Halbleitervorrichtungen | |
DE68914927T2 (de) | Halbleiteranordnung vom mit Plastik umhüllten Typ und Verfahren zur Herstellung derselben. | |
WO2024110246A1 (de) | Verfahren zum herstellen eines elektronischen bauelements | |
DE102009050743A1 (de) | Halbleitervorrichtung und Herstellungsverfahren | |
DE3788263T2 (de) | Verfahren zum elektrischen Verbinden von zwei Objekten. | |
DE102014019169A1 (de) | Gehäuse mit einem Substrat mit eingebetteter Metallspur überlappt von Verbindungsstelle | |
DE112010002901T5 (de) | Verbindungsanordnungen und Verfahren zum Herstellen und Verwenden derselben | |
DE19542043A1 (de) | Bleifreie Niedertemperaturlegierung und Verfahren zur Bildung einer mechanisch überlegenen Verbindung unter Verwendung dieser Legierung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP |
|
8130 | Withdrawal |