KR100400606B1 - 저융점 무연솔더 도금층을 이용한 2중 프리코팅 기판 및그 제조방법 - Google Patents

저융점 무연솔더 도금층을 이용한 2중 프리코팅 기판 및그 제조방법 Download PDF

Info

Publication number
KR100400606B1
KR100400606B1 KR10-2001-0055252A KR20010055252A KR100400606B1 KR 100400606 B1 KR100400606 B1 KR 100400606B1 KR 20010055252 A KR20010055252 A KR 20010055252A KR 100400606 B1 KR100400606 B1 KR 100400606B1
Authority
KR
South Korea
Prior art keywords
melting point
free solder
solder
lead
layer
Prior art date
Application number
KR10-2001-0055252A
Other languages
English (en)
Other versions
KR20030021817A (ko
Inventor
정재필
김문일
문준권
박지호
신규식
Original Assignee
정재필
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정재필 filed Critical 정재필
Priority to KR10-2001-0055252A priority Critical patent/KR100400606B1/ko
Publication of KR20030021817A publication Critical patent/KR20030021817A/ko
Application granted granted Critical
Publication of KR100400606B1 publication Critical patent/KR100400606B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings

Abstract

본 발명은 각종 전기, 전자제품에 사용되는 PCB 기판 및 그 제조방법에 관한 것으로서, 보다 상세하게는 기계적 신뢰성이 높은 코어층과 저융점의 도금층에 의해 2중으로 프리코팅된 PCB 기판 및 그 제조방법에 관한 것이다.
본 발명은 고신뢰성을 가지는 Sn-Ag계, Sn-Cu계 솔더를 Sn-37Pb 솔더와 비교하여 비슷하거나 오히려 낮은 온도에서 솔더링하기 위한 기판을 개발하는데 목적이 있으며, 이와 같은 목적을 달성하기 위한 본 발명에 의하면, Sn-3.5Ag와 같은 일반적인 공정솔더를 사용하여 기판에 일차적으로 프리코팅한 후, 그 위에 Bi를 함유한 저융점 도금층을 이차적으로 코팅하여 저온에서 솔더링이 가능하게 함으로서, 신뢰성이 높은 무연솔더를 저융점에서 솔더링 가능하게 된다.

Description

저융점 무연솔더 도금층을 이용한 2중 프리코팅 기판 및 그 제조방법{Double pre-coated substrate using lead free solder plated with low-melting-pointed alloy and manufacturing method thereof}
본 발명은 각종 전기, 전자제품에 사용되는 PCB 기판 및 그 제조방법에 관한 것으로서, 보다 상세하게는 기계적 신뢰성이 높은 코어층과 저융점의 도금층에 의해 2중으로 프리코팅된 PCB 기판 및 그 제조방법에 관한 것이다.
PCB 기판(Printed Circuit Board; 이하 기판이라고 한다)은 전자기기의 작동, 경량화, 소형화에 없어서는 안 될 중요한 요소로서, 전자부품의 변화에 따라 그 구성도 복잡 다양하게 변화되고 있다. 기판은 그 표면에 동박을 붙인 형태로 가공하여야 하며, 이 동박 부분과 전자부품을 솔더(solder)를 사용하여 접합시킨다. 또한, 웨이퍼 레벨 패키징(Wafer Level Packaging)에서도 솔더를 이용하여 접합을 수행하고 있다.
전자부품이나 반도체의 솔더링시 사용되는 솔더는, 주석(Sn)에 납(Pb)을 함유한 유연(有鉛)솔더와, 주석에 납을 함유하지 않고 은이나 구리, 비쓰무쓰 등을 함유한 무연(無鉛)솔더로 나눌 수 있다.
유연솔더는 오랜 옛날부터 현재에 이르기까지 전기, 전자제품에 있어서 가장 유효한 접합재료로 사용되어 왔으며, 그 예로서 Sn-37Pb 등을 들 수 있다. 기존의 프리코팅된 기판 표면에도 Sn-37Pb 유연솔더가 도금되어 있다.
그러나, 이러한 유연솔더를 사용한 기판을 폐기하면, 산성비에 의해 솔더 중에 함유된 납 성분이 용출되어 지하수를 오염시키는 한편, 이것이 인체에 흡수되면서 지능저하, 생식기능저하 등의 문제를 야기시킨다는 사실이 밝혀지고 있다. 그에 따라 유연솔더는 환경오염물질로서 점차 국제적으로 규제의 대상이 되어가고 있다.
1990년 미국에서의 전기전자용 솔더 중의 납 규제에 관한 검토를 발단으로, 무연솔더에 관한 연구가 세계적으로 진행되고 있다. 기존의 유연솔더나 사용중이거나 사용이 예상되는 무연솔더는 다음과 같은 특징과 문제점을 가지고 있다. 즉,현재 사용되는 Sn-37Pb 유연솔더나, 사용이 예상되는 무연솔더, 예컨대 Sn-3.5Ag, Sn-0.7Cu, Sn-3.5Ag-0.7Cu 등과 같은 무연솔더는 솔더의 내부와 외부의 전체조성이 거시적으로 균일하므로, 솔더링 온도에서 솔더의 내부와 표면이 동시에 용융되는 특징을 갖는다.
또한, 기존의 무연솔더의 경우 저온용의 특수한 경우를 제외하면, 유연솔더에 비하여 융점이 높으며, 이로 인해 솔더링 온도 역시 유연솔더에 비하여 높다. 따라서, 열에 약한 전자제품의 솔더링시에 열손상에 의한 전자부품의 파손을 유발하게 된다. 또한, 솔더링 온도가 높아짐에 따라 현재의 솔더링 공정을 그대로 적용할 수 없다는 문제점도 가지고 있다.
대표적인 무연솔더로는 Sn-8.8Zn(융점 199℃), Sn-3.5Ag(융점 221℃), Sn-0.75Cu(융점 227℃) 등이 있다. 그 중에서 Sn-8.8Zn계는 젖음성이 나빠서 실용성이 떨어진다. 또, Sn-3.5Ag 합금이나 Sn-0.75Cu 합금은 젖음성과 신뢰성은 좋으나, 융점이 기존에 사용되던 Sn-37Pb 유연솔더(융점 183℃)에 비하여 30∼40℃ 정도 높다는 문제점을 가지고 있다.
상기된 바와 같이, 전자부품은 내열한계가 있기 때문에, 융점이 높은 솔더를 사용하면 솔더링 온도가 높아지고 이로 인해 전자 부품이 열손상을 입어서 사용이 곤란하게 된다.
또한, 기존의 무연솔더는 융점이 높고 젖음성이 낮기 때문에, 현재의 솔더링 생산장비로 전자제품을 솔더링하여 조립할 때 많은 문제점을 유발하며, 이로 인해 기존의 솔더링 장비를 무연 솔더링용 장비로 교체해야 하므로 많은 비용이 들게 된다. 또, 전자 부품도 높아진 솔더링 온도에서 견딜 수 있도록 내열성을 증가시킨 부품을 개발해야 하는 등 융점이 높은 무연솔더의 사용은 전자산업 전반에 있어서 비용의 증가와 전자제품의 신뢰성에 심각한 문제점을 유발하고 있다.
최근, 무연솔더의 융점을 조금이라도 저하시키기 위해서, Sn-3.5Ag-0.75Cu 삼원공정을 중심으로 한 무연솔더가 개발되어, 미국의 Iowa대학(미국 특허 제 5,527,628호)이나 일본의 센쥬금속(일본 특개평 5-50289) 등에서 특허를 출원, 획득하였다. 그러나, 이들 특허에 의한 무연솔더의 융점은 217℃ 부근으로, 기존의 Sn-37Pb 유연솔더의 융점 183℃ 보다 여전히 30℃정도 높다.
그 외, 미국군(US Army)에서 Sn-Ag-Cu-In-Bi를 특허로 보유하고 있고, 한국의 삼성전기에서 Sn-Ag-In-Bi계의 특허를 보유하고 있다. 그러나 이들 조성의 융점도 Sn-37Pb에 비해 여전히 20∼30℃이상 높다.
본 발명은 상기된 바와 같은 문제점들을 해결하기 위하여 발명된 것으로, 본 발명의 목적은, 환경오염과 같은 문제를 일으키는 유연솔더를 대신하여 기판에 부착되어 사용되는 무연솔더를, 기계적 신뢰성이 높은 고융점의 코어층과 저융점의 도금층에 의해 2중으로 형성함으로써, 환경오염의 우려가 없는 동시에 기존의 무연솔더 또는 유연솔더에 비하여 훨씬 낮은 온도에서 솔더링이 가능하도록 함에 있다.
나아가서, 본 발명의 또 다른 목적은, 반도체나 전자제품을 솔더링 할 때 사용되는 무연솔더의 융점을 낮춰서 보다 낮은 온도에서 솔더링이 가능하도록 함으로써, 솔더링 작업이 이루어지는 반도체나 전자부품의 열손상을 방지하는 동시에 솔더링 작업시에 기존에 사용되는 장비를 그대로 사용할 수 있도록 함에 있다.
도 1은 본 발명에 따른 2중 프리코팅된 기판의 솔더링 과정을 설명하기 위한 도면,
도 2 및 도 3은 본 발명에 따른 2중 프리코팅 기판을 제조하는 과정을 설명하기 위한 도면,
도 4는 본 발명에 따른 2중 프리코팅 기판에 도금된 솔더의 전단강도 시험조건을 설명하기 위한 도면,
도 5는 본 발명에 따른 2중 프리코팅 기판에 도금된 솔더의 측정된 전단강도 값을 나타내는 그래프,
도 6은 본 발명에 따라서 Sn-58Bi로 도금한 Sn-3.5Ag 솔더의 융점을 측정하기 위한 DSC 분석결과를 나타내는 그래프이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 기판 본체 11 : 동박층
20 : 고융점 무연솔더층 30 : 저융점 무연솔더층
40 : 피접합체 50 : 가압부재
이와 같은 목적을 달성하기 위한 본 발명에 따라서, 동박층이 접착되어 있는 PCB 기판 본체와, 상기 기판 본체의 동박층 상에 도금되는 고융점 무연솔더층과, 상기 고융점 무연솔더층 상에 상기 고융점 무연솔더층의 두께보다 얇게 도금되며 상기 고융점 무연솔더층에 비하여 융점이 낮은 저융점 무연솔더층을 포함하여 이루어지는 것을 특징으로 하는 2중 프리코팅 기판이 제공된다.
여기에서, 상기 고융점 무연솔더층으로서는 Sn-Ag계, Sn-Cu계, 및 Sn-Ag-Cu계 솔더 등을 사용할 수 있으며, 상기 저융점 무연솔더층으로서는 Sn-3∼80Bi 솔더를 사용할 수 있다.
단, 상기 고융점 무연솔더층으로 사용되는 솔더는 저융점 무연솔더층으로 사용되는 솔더에 비하여 융점이 높아야 한다.
본 명세서에서는, 상기 고융점 무연솔더층으로서 Sn-3.5Ag 및 Sn-0.75Cu를 예를 들어 설명하며, 상기 저융점 무연솔더층으로서는 Sn-20Bi 및 Sn-58Bi 를 예를들어 설명한다.
한편, 본 발명의 또 다른 특징에 따라, PCB 기판 본체에 무연솔더를 도금하여 프리코팅 기판을 제조하는 방법에 있어서, 상기 기판 본체의 동박층 상에 고융점 무연솔더층을 도금하는 단계와, 상기 고융점 무연솔더층에 비하여 융점이 낮은 저융점 무연솔더층을 상기 고융점 무연솔더층 상에 상기 고융점 무연솔더층의 두께보다 얇게 도금하는 단계를 포함하여 이루어지는 것을 특징으로 하는 2중 프리코팅 기판을 제조하는 방법이 제공된다.
여기에서, 상기 고융점 무연솔더층으로서는 Sn-Ag계, Sn-Cu계 및 Sn-Ag-Cu계 솔더를 사용하며, 상기 저융점 무연솔더층으로서는 Sn-Bi계 솔더를 사용하는 것이 바람직한 동시에, 각각의 상기 도금하는 단계는 전해 도금, 무전해 도금, 용융 도금, 전기 도금 및 증착 도금 중에서 선택된 어느 하나를 이용하여 이루어지는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 2중 프리코팅 기판을 상세하게 설명한다.
도 1에 도시된 바와 같이, 본 발명에 따른 2중 프리코팅 기판은, 동박층(11)이 접착되어 있는 PCB 기판 본체(10)와, 상기 기판 본체(10)의 동박층(11) 상에 코팅되는 고융점 무연솔더층(20)과, 상기 고융점 무연솔더층(20) 상에 상기 고융점 무연솔더층(20)의 두께보다 얇게 코팅되는 저융점 무연솔더층(30)을 포함하여 이루어져 있다.
본 발명에 따른 2중 프리코팅 기판을 제작하는 과정은 도 2 및 도 3을 참조하여 설명한다.
도 2에는, 도금조(9) 내에서의 도금 공정에 의하여 본 발명의 2중 프리코팅 기판을 제조하는 경우가 개시되어 있다.
이 방법에 의하면, 동박층(11)이 접착되어 있는 기판 본체(10)에, 고융점 무연솔더와 이 고융점 무연솔더에 비하여 융점이 낮은 저융점 무연솔더를, 예를 들어 전해 도금, 무전해 도금, 용융 도금, 전기 도금 등에 의해 순차적으로 도금한다.
도 3에는, 증착에 의하여 본 발명의 2중 프리코팅 기판을 제조하는 경우가 개시되어 있다.
이 방법에 의하면, 동박층(11)이 접착되어 있는 기판 본체(10)에, 고융점 무연솔더와 이 고융점 무연솔더에 비하여 융점이 낮은 저융점 무연솔더를, 예를 들어 스퍼터링(sputtering)이나 이베포레이션(evaporation)과 같은 증착 도금에 의해 순차적으로 도금한다.
다시 도 1로 되돌아가서, 상기된 도금 공정에 의해 제조된 본 발명에 따른 2중 프리코팅된 기판의 솔더링 과정을 설명한다. 본 발명에 있어서, 고융점 무연솔더로서는 Sn-Ag계, Sn-Cu계, 및 Sn-Ag-Cu계 솔더 중에서 선택된 어느 하나극 사용하며, 저융점 무연솔더로서는 Sn-Bi계 솔더를 사용하는데, 여기에서는 고융점 무연솔더로서 Sn-3.5Ag를, 저융점 무연솔더로서 Sn-58Bi를 사용한 경우를 예로 들어 설명한다.
도 1(a)에 도시된 바와 같이, 동박층(11)이 접착된 기판(혹은 동박층(11)이 접착되어 있는 규소(Si) 웨이퍼(wafer) 기판)(10)에 고융점 무연솔더를 도금하여고융점 무연솔더층(20)을 형성한 후 저융점 무연솔더를 도금하여 저융점 무연솔더층(30)을 순차적으로 형성하였다.
이와 같이 2중으로 프리코팅된 기판 상에 피접합체(40)를 얹고, 도금된 고융점 솔더 Sn-3.5Ag의 용융온도인 221℃와 저융점 솔더 Sn-58Bi의 용융온도인 138℃와의 사이인 202℃에서 솔더링을 행하였다.
저융점 솔더의 용융온도 이상인 솔더링 온도에서 솔더링이 진행되는 동안, 저융점 솔더가 먼저 용융된 후, 도 1(b)에 도시된 바와 같이, 고융점 솔더층(20)과 저융점 솔더층(30) 사이에서는 상호확산이 야기된다. 또한, 고융점 솔더층(20)에 비하여 저융점 솔더층(30)이 얇을 경우 솔더링 후, 상호확산에 의해 A,B 사이의 계면층이 소멸된다.
그에 따라 솔더링이 완료된 후 냉각되면, 도 1(c)에 도시된 바와 같이, 고융점 및 저융점 솔더 사이의 상호확산에 의해 새로운 조성의 솔더합금(25)이 생성되며, 피접합체(40)는 상기 솔더합금(25)을 통하여 상기 기판(10)에 접합된다.
표 1에는, 본 발명에 따라서, 동박층(11)이 접착된 기판(혹은 동박층(11)이 접착되어 있는 규소 웨이퍼 기판)(10)에, 고융점 솔더로서 Sn-3.5Ag(융점 221℃) 또는 Sn-0.75Cu(융점 227℃)를 도금한 후, 저융점 솔더로서 Sn-20Bi 또는 Sn-58Bi(융점 138℃)를 도금한 2중 프리코팅 기판의 단면사진이 도시되어 있다.
고융점솔더층 기판 저융점 솔더층
Sn-20Bi Sn-58Bi
Sn-3.5Ag Cu
Si
Sn-0.75Cu Cu
Si
Sn-3Bi(융점 227℃)와 Sn-80Bi(융점 210℃)를 저융점 솔더로 사용하였을 경우는 고융점 솔더와 저융점 솔더 사이의 융점차가 적어서, 용융도금 중에 고융점 도금층이 용융 소실된다. 그러나 Sn-20Bi와 Sn-58Bi를 도금층으로 사용하였을 경우에는 양호한 도금특성을 나타내었다.
따라서, 저융점 솔더로 사용되는 Sn-Bi계 솔더는 적어도 3% 초과, 80% 미만의 Bi를 함유한 것이 바람직하다. 즉, 저융점 솔더로서는 Sn-3∼80Bi 솔더가 사용되는 것이 바람직하고, 특히 Sn-20∼58Bi 솔더가 사용되는 것이 보다 바람직하다.
또한, 고융점 솔더와 저융점 솔더 사이의 융점차가 적어서 야기되는 문제점을 회피하기 위해서는, 고융점 솔더로서 사용되는 Sn-Ag계, Sn-Cu계, 및 Sn-Ag-Cu계 솔더에 있어서도 각각 Sn-0.1∼4.0Ag, Sn-0.1∼1.5Cu, 및 Sn-0.1∼4.0Ag-0.1∼1.5Cu 솔더가 사용되는 것이 바람직하다.
표 2에는, 표 1에 개시된 2중 프리코팅 기판에 동(Cu)을 202℃에서 솔더링 한 후의 기판의 단면사진이 도시되어 있으며, 솔더링이 아주 양호하게 수행되어진 것을 확인할 수 있다.
고융점솔더층 기판 저융점 솔더층
Sn-20Bi Sn-58Bi
Sn-3.5Ag Cu
Si
Sn-0.75Cu Cu
Si -
본 발명에 따라서 제조된 2중 프리코팅 기판의 경우, 솔더링 온도는 202℃로서, 이는 기존 무연솔더의 일반적인 솔더링 온도인 약 230∼260℃보다 약 30∼60℃정도 낮다. 또한, 기존의 Sn-37Pb 유연솔더의 솔더링 온도인 약 230∼250℃에 비해서도 약 30∼50℃ 낮다는 것을 알 수 있다.
프리코팅된 솔더는 전자부품의 리드 등의 재료인 동(Cu)과 반응하여 접합을 이루며, 솔더링 과정 중에 고융점 솔더와 저융점 솔더 사이에는 상호확산이 일어난다. 이러한 상호확산에 의해 고융점 솔더와 저융점 솔더가 서로 혼합된 새로운 조직의 솔더가 생성되며, 솔더링 완료 후에는 각각의 도금층 사이의 경계가 사라진다.
표 3은 본 발명에 따라서 고융점 솔더와 저융점 솔더를 2중 프리코팅 한 후 3.1×1.5×0.7mm의 MLCC(Multi-Layer Ceramic Capacitor)를 202℃에서 리플로 솔더링 한 모습을 도시하고 있다. 이와 같이, 육안으로 관찰하더라도 양호한 접합이 수행되어졌음을 알 수 있다.
고융점솔더층 저융점 솔더층
Sn-20Bi Sn-58Bi
Sn-3.5Ag
Sn-0.75Cu
도 4에는 본 발명에 따른 2중 프리코팅 기판에 리플로 솔더링한 상기 MLCC의 전단강도를 측정하기 위한 전단강도 시험조건이 상세하게 개시되어 있다. 먼저, 표 1에서의 2중 프리코팅 된 구리 기판(10) 위에 3.1×1.5×0.7mm의 MLCC(; Multi-Layer Ceramic Capacitor)를 202℃에서 리플로 솔더링 함으로써 기판(10)과 피접합체인 MLCC(41)가 솔더층(25)을 통하여 접합되도록 하였다. 그 후, 가압부재(50; shear tip)를 솔더층(25)으로부터 0.2㎜ 이격된 높이에서 0.2㎜/min의 속도로 이동시켜 기판(10)에 접합된 MLCC(41)를 가압함으로써, 전단강도 값을 알아보았다.
도 5는 본 발명에 따른 2중 프리코팅 기판에 도금된 솔더의 전단강도를 나타내는 그래프로서, 각각의 솔더를 이용하여 리플로 솔더링 한 후의 전단강도 값을나타내고 있다. 그 결과, Sn37Pb에 비하여 다소 낮지만, Sn20Bi는 2000∼3000gf, Sn58Bi는 4000∼5000gf로 양호한 접합강도를 보였다.
도 6은 본 발명에 따라서 Sn-58Bi로 도금한 Sn-3.5Ag 솔더의 융점을 측정하기 위하여 DSC (Differential Scanning Calorimetry) 분석결과를 나타내는 그래프이다.
도시된 바와 같이, Sn-58Bi로 도금한 Sn-3.5Ag 솔더의 DSC 분석을 행한 결과, 약 140℃ 및 약 196℃에서 두 개의 피크가 나타났다. 첫 번째 피크는 Sn-58Bi인 도금층이 용융된 것으로 Sn-58Bi의 융점 138℃와 거의 일치한다. 두 번째 피크는 Sn-3.5Ag인 코어솔더가 용융된 것으로, Sn-3.5Ag의 융점은 221℃이지만, 가열 중 도금층(Sn-58Bi)이 모재로 확산되면서 코어(Sn-3.5Ag)와 반응하여 융점이 약 196℃로 저하된 것으로 사료된다.
이는 기존의 대표적인 무연솔더인 Sn-3.5Ag 보다 약 25℃ 낮은 것이고, 현재의 무연솔더 중에 융점이 Sn-37Pb와 가장 근접한 것으로 알려진 Sn-8.8Zn의 198℃보다도 2℃ 낮은 것이다. 따라서 본 발명에 따른 2중 프리코팅 기판을 사용하면, 솔더의 무연화를 이룰 수 있을 뿐만 아니라 기존의 솔더링과 비교해서 비슷하거나 오히려 낮은 온도에서 솔더링을 수행할 수가 있다.
이상 설명한 바와 같이 본 발명에 의하면, 환경오염과 같은 문제를 일으키는 유연솔더를 대신하여 기판에 부착되어 사용되는 무연솔더를, 기계적 신뢰성이 높은 고융점의 코어층과 저융점의 도금층에 의해 2중으로 형성함으로써, 환경오염의 우려가 없는 동시에 기존의 무연솔더 또는 유연솔더에 비하여 훨씬 낮은 온도에서 솔더링이 가능한 2중 프리코팅 기판이 제공된다.
나아가서, 본 발명에 의하면, 반도체나 전자제품을 솔더링 할 때 사용되는 무연솔더의 융점을 낮춰서 보다 낮은 온도에서 솔더링이 가능하도록 함으로써, 솔더링 작업이 이루어지는 반도체나 전자부품의 열손상을 방지하는 동시에 솔더링 작업시에 기존에 사용되는 장비를 그대로 사용할 수 있도록 하는 2중 프리코팅 기판이 제공된다.
본 발명에 의하면, 솔더링 온도가 202℃ 정도까지 저하 될 수 있기 때문에(기존 무연솔더에 비해 30∼50℃ 저하), 반도체 및 전자부품의 솔더링에 있어서 현재의 솔더링 온도와 동등하거나 더 낮은 온도로 무연 솔더링이 가능하게 된다.
또한, 본 발명에 의하면, 솔더링 과정 중에 저융점 솔더 도금층이 고융점 솔더 도금층으로 완전히 확산하여 소멸되므로, 저융점 솔더 도금층의 잔류시 발생할 수 있는 저융점 솔더 용융점 부근에서의 저융점 솔더 재용융이나 강도저하를 방지할 수 있게 된다.
따라서, 기존의 생산장비를 이용하여 무연화가 가능하고, 열손상의 우려 없이 현재의 전자부품을 사용할 수 있으므로, 비용절감 효과가 증대될 수 있다.

Claims (4)

  1. 동박층(11)이 접착되어 있는 PCB 기판 본체(10)와;
    상기 기판 본체(10)의 동박층(11) 상에 도금되는 고융점 무연솔더층(20)과;
    상기 고융점 무연솔더층(20) 상에 상기 고융점 무연솔더층(20)의 두께보다 얇게 도금되며 상기 고융점 무연솔더층(20)에 비하여 융점이 낮은 저융점 무연솔더층(30)을 포함하여 이루어지는 것을 특징으로 하는 2중 프리코팅 기판.
  2. 제 1 항에 있어서,
    상기 고융점 무연솔더층(20)으로서는 Sn-0.1∼4.0Ag, Sn-0.1∼1.5Cu 및 Sn-0.1∼4.0Ag-0.1∼1.5Cu 솔더 중에서 선택된 어느 하나를 사용하며,
    상기 저융점 무연솔더층(30)으로서는 Sn-3∼80Bi 솔더를 사용하여 이루어지는 것을 특징으로 하는 2중 프리코팅 기판.
  3. PCB 기판 본체(10)에 무연솔더를 도금하여 프리코팅 기판을 제조하는 방법에 있어서,
    상기 기판 본체(10)의 동박층(11) 상에 고융점 무연솔더층(20)을 도금하는 단계와;
    상기 고융점 무연솔더층(20)에 비하여 융점이 낮은 저융점 무연솔더층(30)을 상기 고융점 무연솔더층(20) 상에 상기 고융점 무연솔더층(20)의 두께보다 얇게 도금하는 단계를 포함하여 이루어지는 것을 특징으로 하는 2중 프리코팅 기판을 제조하는 방법.
  4. 제 3 항에 있어서,
    상기 고융점 무연솔더층(20)으로서는 Sn-0.1∼4.0Ag, Sn-0.1∼1.5Cu 및 Sn-0.1∼4.0Ag-0.1∼1.5Cu 솔더 중에서 선택된 어느 하나를 사용하며, 상기 저융점 무연솔더층(30)으로서는 Sn-3∼80Bi 솔더를 사용하여 이루어지고,
    각각의 상기 도금하는 단계는 전해 도금, 무전해 도금, 용융 도금, 전기 도금 및 증착 도금 중에서 선택된 어느 하나를 이용하여 이루어지는 것을 특징으로 하는 2중 프리코팅 기판을 제조하는 방법.
KR10-2001-0055252A 2001-09-08 2001-09-08 저융점 무연솔더 도금층을 이용한 2중 프리코팅 기판 및그 제조방법 KR100400606B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0055252A KR100400606B1 (ko) 2001-09-08 2001-09-08 저융점 무연솔더 도금층을 이용한 2중 프리코팅 기판 및그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0055252A KR100400606B1 (ko) 2001-09-08 2001-09-08 저융점 무연솔더 도금층을 이용한 2중 프리코팅 기판 및그 제조방법

Publications (2)

Publication Number Publication Date
KR20030021817A KR20030021817A (ko) 2003-03-15
KR100400606B1 true KR100400606B1 (ko) 2003-10-08

Family

ID=27723124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0055252A KR100400606B1 (ko) 2001-09-08 2001-09-08 저융점 무연솔더 도금층을 이용한 2중 프리코팅 기판 및그 제조방법

Country Status (1)

Country Link
KR (1) KR100400606B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11179586A (ja) * 1997-12-16 1999-07-06 Hitachi Ltd Pbフリーはんだ接続構造体および電子機器
WO1999064199A1 (fr) * 1998-06-10 1999-12-16 Showa Denko K.K. Poudre de soudage, fondant, pate de soudage, procede de soudage, carte a circuit soudee et produit de jonction soude
KR20000076801A (ko) * 1999-03-09 2000-12-26 가네꼬 히사시 반도체 장치 및 그의 제조방법
KR20010025653A (ko) * 2001-01-15 2001-04-06 엄우식 칩부품의 외부단자전극 및 그 제조방법
KR20010112057A (ko) * 2000-06-12 2001-12-20 가나이 쓰토무 반도체 모듈 및 반도체 장치를 접속한 회로 기판

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11179586A (ja) * 1997-12-16 1999-07-06 Hitachi Ltd Pbフリーはんだ接続構造体および電子機器
WO1999064199A1 (fr) * 1998-06-10 1999-12-16 Showa Denko K.K. Poudre de soudage, fondant, pate de soudage, procede de soudage, carte a circuit soudee et produit de jonction soude
KR20000076801A (ko) * 1999-03-09 2000-12-26 가네꼬 히사시 반도체 장치 및 그의 제조방법
KR20010112057A (ko) * 2000-06-12 2001-12-20 가나이 쓰토무 반도체 모듈 및 반도체 장치를 접속한 회로 기판
KR20010025653A (ko) * 2001-01-15 2001-04-06 엄우식 칩부품의 외부단자전극 및 그 제조방법

Also Published As

Publication number Publication date
KR20030021817A (ko) 2003-03-15

Similar Documents

Publication Publication Date Title
US5411703A (en) Lead-free, tin, antimony, bismtuh, copper solder alloy
US5328660A (en) Lead-free, high temperature, tin based multi-component solder
US5344607A (en) Lead-free, high tin, ternary solder alloy of tin, bismuth, and indium
EP0629467B1 (en) Lead free, tin-bismuth solder alloys
KR970010891B1 (ko) 고온의 무연 주석 기재 납땜 조성물
US5730932A (en) Lead-free, tin-based multi-component solder alloys
US6010060A (en) Lead-free solder process
KR101026970B1 (ko) 납 프리 솔더 페이스트
EP1681131B1 (en) Semiconductor device
EP1088615B1 (en) Sn-Ag-Cu solder and surface treatment and parts mounting methods using the same
EP1582287A1 (en) Soldered material, semiconductor device, method of soldering, and method of manufacturing semiconductor device
US5152451A (en) Controlled solder oxidation process
KR20130137122A (ko) Bi-Sn계 고온 땜납 합금
US20010002982A1 (en) Lead-free, high tin ternary solder alloy of tin, silver, and bismuth
KR100671394B1 (ko) Pb프리 땜납 합금을 이용한 리플로우 납땜 방법 및 혼재실장 방법 및 혼재 실장 구조체
US20020127136A1 (en) Lead-free solder and soldered article
US6264093B1 (en) Lead-free solder process for printed wiring boards
Artaki et al. Fine pitch surface mount technology assembly with lead‐free, low residue solder paste
JP2002120086A (ja) 無鉛はんだ及びその製造方法
KR100400606B1 (ko) 저융점 무연솔더 도금층을 이용한 2중 프리코팅 기판 및그 제조방법
JP2004034134A (ja) 線はんだおよび電子機器の製造方法
KR100431090B1 (ko) 저융점 도금층을 이용한 무연솔더
JP2005167257A (ja) はんだ付け方法
JPH05259632A (ja) プリント配線板およびその製造方法
KR20020020663A (ko) 드로스 발생이 적은 저융점 무연땜납

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130910

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140916

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee