KR20000076801A - 반도체 장치 및 그의 제조방법 - Google Patents

반도체 장치 및 그의 제조방법 Download PDF

Info

Publication number
KR20000076801A
KR20000076801A KR1020000011783A KR20000011783A KR20000076801A KR 20000076801 A KR20000076801 A KR 20000076801A KR 1020000011783 A KR1020000011783 A KR 1020000011783A KR 20000011783 A KR20000011783 A KR 20000011783A KR 20000076801 A KR20000076801 A KR 20000076801A
Authority
KR
South Korea
Prior art keywords
solder ball
wiring
tin
layer
copper
Prior art date
Application number
KR1020000011783A
Other languages
English (en)
Other versions
KR100367314B1 (ko
Inventor
다끼자와도모꼬
다께우찌마사노리
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20000076801A publication Critical patent/KR20000076801A/ko
Application granted granted Critical
Publication of KR100367314B1 publication Critical patent/KR100367314B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

반도체 칩 (1), 이 반도체 칩 (1) 과 전기접속하고 그 안에 구리(Cu)를 함유하는 배선 (2), 이 배선 (2) 과 접속하고 그 안에 주석(Sn)을 함유하는 땜납볼 (11) 및 구리-주석(Cu-Sn)합금으로 이루어지고 배선 (2) 과 땜납볼 (11) 사이에 삽입된 층 (21) 을 포함하고, 그 층 (21) 은 약 1.87 ㎛ 이상의 두께를 갖는 것을 특징으로 하는 반도체 장치를 제공한다. 그 구리-주석합금층은 배선과 땜납볼 (11) 사이의 접속을 강화함으로써, 그 배선과 땜납볼 (11) 내의 파단 및/또는 균열의 발생을 감소시키는 것을 보장한다. 따라서, 파단 및 균열로 인해, 배선으로부터 땜납볼 (11) 이 분리되는 것을 방지할 수 있다. 따라서, 반도체 장치의 제조수율을 향상시킬 수 있다.

Description

반도체 장치 및 그의 제조방법{SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은, 반도체 장치 및 그의 제조방법에 관한 것으로, 더욱 자세하게는 반도체 장치의 제조수율을 향상시키는 것에 관한 것이다.
고성능을 달성하며, 크기에서 소형화되고 중량에서 경량화될 뿐만아니라, 고속으로 동작할 수 있는 전자장치 대한 요구에 따라, 많은 새로운 반도체 장치들이 개발되고 있다. 예를 들어, 더욱 고밀도로 반도체 칩을 집적하여 소형화되고 경량화된 반도체 장치를 제조함으로써, 크기에서 더욱 소형화되고 중량에서 더욱 경량화된 전자장치를 형성한다.
도 1A 내지 도 1C 는 종래 반도체 장치를 도시한다. 도 1A 는 종래 반도체 장치의 단면도이고, 도 1B 는 배선층과 땜납볼 사이의 접합부의 확대도이고, 도 1C 는 도 1A 도시된 반도체 장치가 인쇄배선기판과 전기접속됨을 도시한 단면도이다.
도 1A 를 참조하면, 종래 반도체 장치는 반도체 칩 (1), 필름기판 (3), 반도체 칩 (1) 과 필름기판 (3) 을 접착하는 폴리미드접착제층 (31), 그것으로 배선층 (2) 을 피복하고, 이 배선층의 표면에 형성된 리세스(recess)인 랜드 (7) 와 함께 형성되는 레지스트 (32), 필름기판 (3) 상에 형성되는 배선층 (2), 그 랜드 (7) 내의 배선층 (2) 상에 설치되는 땜납볼 (101), 랜드 (7) 내에 그것으로 배선층 (2) 을 피복하는 금(Au)층 (8), 필름기판 (3) 과 폴리미드접착제층 (31) 모두를 관통하여 형성된 관통-홀 (4) 내에 충진된 금속 (5) 및 금(Au)층의 최상부표면에 금속 (5) 을 그것으로 피복하는 금(Au)층 (6) 을 포함한다.
이 배선층 (2) 은 반도체 칩 (1) 과 전기접속하고, 그 안에 구리(Cu)를 함유한다. 땜납볼 (101) 은 그 안에 주석(Sn)을 함유한다. 도 1A 는 배선층 (2) 상에 형성된 금층 (8) 을 명백히 도시하고 있지만, 이 금층 (8) 은 반도체 장치를 제조한 후 수행되는 온도주기시험 등의 열처리단계에서 그 땜납볼 (101) 내부로 확산됨으로써, 그러한 열처리단계를 수행한 후 그 금층 (8) 은 배선층 (2) 상에 존재하지 않음을 더 고려해야 한다.
도 1 C 에 도시된 바와 같이, 도 1A 에 도시된 반도체 장치는 땜납볼 (101) 을 통하여 인쇄배선기판 (34) 과 전기접속된다.
도 2A 는 배선층 (2) 과 땜납볼 (101) 의 확대도이고, 이 땜납볼 (101) 은 주석 (82) 을 63 % 함유하고 납 (83) 을 37 % 함유하는 주석-납 공정땜납 (eutectic solder)으로 이루어진다. 도 2B 는 배선층 (2) 과 땜납볼 (101) 사이의 경계의 부분확대도이다. 도 2B 에 도시된 바와 같이, 1.75 ㎛ 내지 2.0 ㎛ 의 두께를 갖는 구리-주석 합금층 (81) 은 배선층 (2) 과 땜납볼 (101) 사이에 삽입된다.
이하, 도 3A 내지 도 3H 및 도 4A 내지 도 4H 를 참조하여, 도 1A 내지 도 1C 에 도시된 종래 반도체 장치를 제조하는 방법을 설명한다. 도 3A 내지 도 3H 는 도 1A 에 도시된 반도체 장치의 부분단면도이다.
우선, 도 3A 에 도시된 바와 같이, 그 안에 구리를 함유하는 배선층 (2) 은 필름기판 (3) 의 상부표면 상에 형성되고, 접착제층 (31) 은 필름기판 (3) 의 하부표면 상에 형성된다. 이 필름기판 (3) 은 12 ㎛ 의 두께를 갖고, 이 배선층 (2) 은 18 ㎛ 의 두께를 가지며, 이 접착제층 (31) 은 10 ㎛ 의 두께를 갖는다. 이 필름기판 (3) 은 250 ℃ 이상의 온도에 대하여 내열성을 갖는 폴리미드 등의 재료로 이루어진다. 이 접착제층 (31) 은 폴리미드로 이루어진다.
그 후, 도 3B 에 도시된 바와 같이, 이 배선층 (21) 은 소정의 패턴으로 패터닝된다.
그 후, 도 3C 에 도시된 바와 같이, 이 패터닝된 배선층 (2) 및 필름기판 (3) 은 모두 레지스트 (32) 로피복된다.
그 후, 도 3D 에 도시된 바와 같이, 예를 들어, 레이저빔건에 의해서 접착제층 (31) 과 배선층 (2) 을 관통하여 관통-홀 (4) 이 형성된다.
그 후, 도 3E 에 도시된 바와 같이, 이 관통-홀 (4) 은 구리 또는 알루미늄 등의 금속 (5) 으로 충진된다.
그 후, 도 3F 에 도시된 바와 같이, 이 금속 (5) 은 그것의 최상부표면에 금층 (6) 으로 피복된다.
그 후, 도 3G 에 도시된 바와 같이, 배선층 (2) 위에 랜드 (7) 와 함께 레지스트 (32) 를 형성한다. 다음 단계에서, 이 랜드 (7) 내의 배선 층 (2) 상에 땜납볼 (101) 을 마운트한다.
그 후, 도 3H 에 도시된 바와 같이, 이 랜드 (7) 는 얇은 금층 (8) 으로 피복된다.
그 후, 그 상부표면 상에 형성된 배선층 (2) 을 갖는 필름기판 (3) 으로 이루어진 테이프 기판 (93) 을 완성하게 된다. 도 3A 내지 도 3H 는 단지 하나의 랜드 (7) 를 도시하지만, 이 필름기판 (3) 은 시트(sheet)형태이고, 필름기판 (3) 은, 다음 단계에서 그 각 내부에 땜납볼 (101) 을 마운트하는 복수의 랜드와 함께 형성됨을 주목해야 한다.
이하, 도 4A 내지 도 4H 를 참조하여, 이 배선층 (2) 상에 땜납볼을 마운트하는 방법을 설명한다.
우선, 도 4A 에 도시된 바와 같이, 도 3A 내지 도 3H 에 도시된 단계로부터 얻어진 테이프기판 (93) 이 설치되고, 금층 (6) 은 상부방향으로 향하게 된다. 간단히 하기 위해, 도 4A 에 이 금층 (6) 을 도시하지 않는다.
그 후, 도 4B 에 도시된 바와 같이, 스티프너 (41) 는 테이프 기판 (93) 상에 그의 양단부 각각에 접착된다. 이 스티프너 (41) 는 예를 들어, 구리 또는 스테인레스로 이루어진다. 반도체 칩 (1) 이 테이프기판 (93) 상에 마운트될 때,이 테이프기판 (93) 을 고정하기 위하여 이 스티프너 (41) 를 이용한다.
그 후, 도 4C 에 도시된 바와 같이, 스티프너 (41) 로 둘러싸인 테이프기판 (93) 상에 반도체 칩 (1) 을 마운트한다. 그 후, 본딩배선(도시안함)을 통하여 이 반도체 칩 (1) 의 전극 (12) 에 금층 (6) 을 전기접속한다. 이 접속은 본딩도구, 히터 및 초음파발생기(도시안함) 에 의해서 수행된다.
그 후, 도 4D 에 도시된 바와 같이, 테이프기판 (93) 과 반도체 칩 (1) 사이에 수지 (42) 를 주입한 후 경화시킴으로써, 이 테이프기판 (93) 과 반도체 칩 (1) 사이의 접속을 강화시킬 수 있다. 이 수지 (42) 는 예를 들어, 액상의 에폭시수지로 이루어진다.
그 후, 도 4E 에 도시된 바와 같이, 반도체 칩 (1) 을 보호하기 위하여 도 4D 에 도시된 단계로부터 얻어진 생성물을 덮개 (43) 로 피복한다. 그 후, 대기압 하에서 이 덮개 (43) 를 밀봉한다. 이 덮개 (43) 는 예를 들어, 구리, 알루미늄 또는 탄화규소 등으로 이루어진다.
이 덮개 (43) 의 하부표면 상에 은 페이스트 또는 구리 페이스트 등의 전기전도성 접착제 (44) 를 도포한다. 이 덮개 (43) 를 밀봉하면서, 접착제 (44) 를 가열하여 경화시킨다.
그 후, 도 4F 에 도시된 바와 같이, 땜납볼 (101) 이 포지셔너 (positioner;45) 에 흡수된 후, 이 땜납볼 (101) 을 배선층 (2) 위에 형성되는 랜드 (7) 상에 마운트한다. 그 후, 땜납볼 (101) 과 랜드 (7) 를 가로질러 플럭스(flux;도시안함)를 주입한다. 그 후, 이 땜납볼 (101) 을 리플로우(reflow) 시킴으로써, 땜납볼 (101) 을 랜드 (7) 에 물리적으로 접속시킨다. 그 후, 이 플럭스를 세정한다.
따라서, 도 4G 에 도시된 바와 같은 그러한 생성물을 얻게 된다. 그 후, 이 생성물은 동작성 및 손상에 대한 내구성을 검사하기 위하여 온도주기검사를 받는다.
그 후, 도 4H 에 도시된 바와 같이, 이 땜납볼 (101) 을 리플로우시킴으로써, 인쇄배선기판 (34) 에 땜납볼 (101) 을 물리적으로 접속시킨다. 따라서, 최종생성물로서 반도체 기판을 얻게 된다.
그러나, 도 1A 내지 도 1C 에 도시된 종래 반도체 장치는 하기의 문제점들을 수반한다.
상술한 바와 같이, 소형화되고 경량화된 반도체 장치를 제조하기 위한 요구조건을 만족시키기 위하여, 반도체 칩은 매우 고집적된다. 매우 고집적된 반도체 칩의 경우, 반도체 칩의 단위면적당 많은 수의 핀(pin)들을 형성해야 하기 때문에, 인접한 핀들 사이의 간격이 더욱 작아지게 된다. 핀의 갯수가 증가함에 따라서, 외부단자의 갯수, 즉 하나의 반도체 칩에 접속되는 땜납볼도 증가됨으로써 인접한 땜납볼 사이의 간격이 더욱 작아지게 된다.
통상적으로, 인접한 땜납볼 사이의 간격이 감소함에 따라서, 배선층에 그것을 통하여 땜납볼을 접속하는 접합영역도 감소하게 된다. 따라서, 땜납볼가 배선층 사이의 접합강도는 감소하게 된다.
상술한 바와 같이, 도 1A 내지 도 1C 에 도시된 종래 반도체 장치의 경우, 배선층 (2) 과 땜납볼 (101) 을 그것을 통하여 접합하는 접합영역이 상대적으로 작기 때문에, 이 땜납볼 (101) 과 배선층 (2) 사이의 접합강도는 작아지게 된다. 따라서, 땜납볼 (101) 이 배선층 (2) 과 접속되는 접합부가 쉽게 파단되거나 균열되어, 이 배선층 (2) 으로부터 땜납볼 (101) 을 분리시키게 된다. 이로 인해, 반도체 장치의 제조수율이 저하된다.
상술한 문제점을 고려하면, 본 발명의 목적은, 배선층으로부터 땜납볼이 분리되는 것을 방지할 수 있는 반도체 장치를 제공할 뿐만 아니라, 동일한 것을 수행할 수 있는 반도체 장치를 제조하는 방법을 제공하는 것이다.
상술한 문제점을 해결하기 위하여, 발명자는 땜납볼과 배선층 사이의 접합부에서의 강도를 강화하는 것을 연구해왔다. 오랜기간의 연구결과로서, 본 발명자는 땜납볼과 배선층 사이에 구리-주석합금층을 형성하여 그 강도를 강화시킬 수 있게 됨으로써, 땜납볼과 배선층 사이의 접합부에서 파단 및 균열이 발생하는 것을 방지할 수 있음을 밝혀냈다. 또한, 본 발명자는, 불활성 또는 환원성 가스분위기에서 소정의 시간기간동안 땜납볼의 용융점이상의 온도로, 배선층 상에 마운트된 땜납볼을 유지함으로써 구리-주석합금층을 형성할 수 있다는 것을 밝혀냈다.
특히, 본 발명의 한 태양에 따르면, (a) 반도체 칩, (b) 이 반도체 칩과 전기접속하고 그 안에 구리(Cu)를 함유하는 배선, (c) 이 배선과 접속하고 그 안에 주석(Sn)을 함유하는 땜납볼 및 (d) 구리-주석(Cu-Sn)합금으로 이루어지고 그 배선과 땜납볼 사이에 삽입된 층을 포함하되, 이 구리-주석합금층은 약 1.87 ㎛ 이상의 두께를 갖는 것을 특징으로 하는 반도체 장치를 제공한다.
구리-주석합금층이 1.87 ㎛ 보다 얇은 두께를 갖는 경우, 땜납볼과 배선층 사이의 접합부에서 강도를 충분히 강화시킬 수 없기 때문에, 이 접합부는 온도주기시험 등의 열처리단계에서 파단되거나 균열되어 이 경우에, 땜납볼이 배선층으로부터 분리되게 된다.
그러나, 이 땜납볼과 배선층 사이에 약 1.87 ㎛ 이상의 두께를 갖는 상술한 구리-주석합금층을 형성함으로써 땜납볼과 배선층 사이의 접합부에서의 강도를 강화할 수 있다. 따라서, 이 접합부에서 파단 또는 균열이 발생하는 것을 방지하거나 감소시킬 수 있게 되어, 이 배선층으로부터 땜납볼이 분리되지 않는 것을 보장할 수 있다. 따라서, 본 발명은 접합부에서의 강도를 강화함으로써, 반도체 장치의 제조수율을 향상시킬 수 있다.
본 발명의 다른 태양에 따르면, (a) 기판 상에 구리(Cu)를 함유하는 배선을 형성하는 단계, (b) 이 배선 상에 주석(Sn)을 함유하는 땜납볼을 설치하는 단계 및 (c) 단계 (b) 로부터 얻어진 생성물을 불활성 가스분위기 또는 환원성 가스분위기에 땜납볼의 용융점 이상의 온도로 유지하는 단계를 포함하는 반도체장치의 제조방법을 제공한다.
상술한 방법에 따르면, 땜납볼 내에 함유된 주석은 구리를 함유하는 배선층으로 액상으로 확산되어, 배선층으로부터 땜납볼이 분리되는 것을 방지하기에 충분한 두께를 갖는 구리-주석합금층이 땜납볼과 배선층 사이에 형성된다. 이렇게 형성된 구리-주석합금층은 땜납볼과 배선층 사이의 접합부의 강도를 강화시킴으로써, 이 접합부가 파단 및 균열되지 않는 것을 보장한다. 따라서, 본 발명은 이 접합부에서의 강도를 강화시킴으로써 반도체 장치의 제조수율을 향상시키게 된다.
땜납볼과 배선층 사이의 접합부의 강도를 강화시키기에 충분한 소정의 시간기간동안 불활성 또는 환원성 가스분위기에서 단계 (b) 로부터 얻어진 생성물을 유지한다.
예를 들어, 한 시간 이상의 시간동안 불활성 또는 환원성 가스분위기에서 이 생성물을 유지한다.
도 1A 는 종래 반도체장치의 단면도.
도 1B 는 배선층과 땜납볼 사이의 접합부의 확대도.
도 1C 는 도 1A 에 도시된 반도체 장치가 인쇄배선기판과 전기접속됨을 도시한 단면도.
도 2A 는 도 1A 에 도시된 반도체 장치 내의 땜납볼의 확대도.
도 2B 는 도 2A 에 도시된 반도체 장치 내의, 배선과 땜납볼 사이의 접합부의 부분확대도.
도 3A 내지 도 3H 는 도 1A 에 도시된 종래 반도체 장치를 제조하는 각 단계를 도시한, 반도체 장치의 단면도.
도 4A 내지 도 4H 는 도 1A 에 도시된 종래 반도체 장치를 제조하는 각 단계를 도시한, 반도체 장치의 단면도.
도 5A 는 본 발명의 바람직한 실시예에 따른 반도체 장치의 단면도.
도 5B 는 배선층과 땜납 사이의 접합부의 확대도.
도 5C 는 도 5A 에 도시된 반도체 장치가 인쇄배선기판에 전기접속됨을 도시한 단면도.
도 6A 는 도 5A 에 도시된 반도체 장치 내의 땜납볼의 확대도.
도 6B 는 도 6A 에 도시된 반도체 장치 내의 배선층과 땜납볼 사이의 접합부의 부분확대도.
도 7A 내지 도 7G 는 도 5A 에 도시한 반도체 장치를 제조하는 각 단계를 도시한, 반도체 장치의 단면도.
도 8A 내지 도 8I 는 도 5A 에 도시한 반도체 장치를 제조하는 각 단계를 도시한, 반도체 장치의 단면도.
도 9 는 땜납볼과 배선층 사이의 접합부의 전단강도를 나타낸 그래프.
도 10 은 땜납볼과 배선층 사이의 접합부의 전단강도를 측정하는 기구의 일예를 도시한 도면.
※ 도면의 주요부분에 대한 부호의 설명
1 : 반도체 칩 2 : 배선층
3 : 필름기판 4 : 홀
5 : 금속 6 : 금층
7 : 랜드 8 : 금층
11 : 땜납볼 12 : 전극
21 : 구리-주석 합금층 22 : 주석
23 : 납 31 : 접착제
32 : 레지스트 33 : 테이프기판
34 : 인쇄배선기판 41 : 스티프너
42 : 수지 43 : 덮개
44 : 전도성 접착제 81 : 구리-주석 합금층
82 : 주석 83 : 납
93 : 테이프기판 101 : 땜납볼
도 1A 내지 도 1C 는 본 발명의 제 1 실시예에 따른 반도체 장치를 도시한다.
도 1A 에 도시된 바와 같이, 이 반도체 장치는, 반도체 칩 (1), 필름기판 (3), 이 반도체 칩 (1) 에 필름기판 (3) 을 접착하는 폴리미드접착제층 (31), 배선층 (2) 을 그것으로 피복하고 그것의 표면에 형성된 오목한 곳인 랜드 (7) 와 함께 형성되는 레지스트 (32), 이 필름기판 (3) 상에 형성되는 배선층 (2), 랜드 (7) 내의 배선층 (2) 상에 마운트되는 땜납볼 (11), 구리-주석합금으로 이루어지고 땜납볼 (11) 과 배선층 (2) 사이에 삽입된 층 (21; 도 1B 참조), 필름기판 (3) 과 폴리미드접착제층 (31) 모두를 관통하는 관통-홀 (4) 내에 충진되는 금속 (5) 및 그것의 최상부에서 그것으로 금속 (5) 을 피복하는 금(Au; 6)층을 포함한다.
이 배선층 (2) 은 반도체 칩 (1) 과 전기접속하고 그 안에 구리(Cu)를 함유한다. 이 땜납볼 (11) 은 그 안에 주석(Sn)을 함유한다.
제 1 실시예에 따른 반도체 장치의 경우, 관통-홀 (4) 은 반도체 칩 (12) 의 전극 (12) 바로 위에 형성된다. 땜납볼 (11) 은 관통-홀 (4) 내에 충진된 금속 (5) 을 통하여 전극 (12) 에 전기접속된다. 이 땜납볼 (11) 이 전극 (12) 바로 위에 항상 위치하는 것은 아니다.
도 5C 에 도시된 바와 같이, 제 1 실시예에 따른 반도체 장치는 땜납볼 (11) 에 전기접속되는 인쇄배선기판 (34) 을 더 포함한다.
도 6A 는 배선층 (2) 과 땜납볼 (11) 의 확대도이고, 이 땜납볼 (11) 은 주석 (22) 을 65 % 함유하고 납을 35 % 함유하는 주석-납 공정땜납으로 이루어진다. 도 6B 는 배선층 (2) 과 땜납볼 (11) 사이의 경계의 부분확대도이다. 도 6B 에 도시된 바와 같이, 3 ㎛ 내지 4 ㎛ 의 두께를 갖는 구리-주석합금필름 (21) 은 배선층 (2) 과 땜납볼 (11) 사이에 삽입된다.
이 땜납볼 (11) 은 주석(Sn)을 우세하게 함유한다. 제 1 실시예의 경우, 땜납볼 (11) 과 배선층 (2) 사이에 끼여 있는 층 (21) 이 구리-주석합금으로 이루어져 있지만, 그 층 (21) 은 주석-납 합금 또는 주석-은 합금으로 이루어질 수도 있다. 다른 방법으로는, 그 층 (21) 은 납을 함유하지 않을 수도 있다. 예를 들어, 그 층 (21) 은 주석-안티모니(Sn-An) 합금, 주석-비스무트 합금, 주석-니켈 합금, 주석-카드뮴 합금, 주석-황 합금, 주석-비소 합금 또는 주석-아연 합금 등으로 이루어진다.
상술한 바와 같이, 제 1 실시예의 경우, 이 구리-주석 합금층 (21) 은 땜납볼 (11) 과 배선층 (2) 사이에 삽입된다. 이 구리-주석 합금층 (21) 으로 인해, 땜납볼 (11) 과 배선층 (2) 을 가로질러 파단 및 균열이 발생하는 것을 방지할 수 있어, 이 땜납볼 (11) 과 배선층 (2) 을 가로지르는 파단 및/또는 균열로 인해 배선층 (2) 으로부터 땜납볼 (11) 이 분리되는 것을 방지할 수 있게 된다. 따라서, 반도체 장치의 제조수율을 향상시킬 수 있다.
이 구리-주석 합금층 (21) 은, 바람직하게는 1.87 ㎛ 이상, 더욱 바람직하게는 2 ㎛ 이상, 가장 바람직하게는 3 ㎛ 이상의 두께를 갖는다.
이 땜납볼 (11) 이 주석(Sn) 이외의 재료를 함유하는 경우, 통상적으로, 이들 재료들은 덩어리(agglomerates)의 형태로 존재한다. 그들 덩어리의 크기가 커짐에 따라, 이 땜납볼 (11) 은 더욱 변형되려는 경향이 있어, 땜납볼 (11) 과 배선층 (2) 사이의 접합부에서 파단 및 균열이 더욱 발생하게 된다. 따라서, 이 덩어리들을 땜납볼 (11) 내에서 더욱 작은 크기로 분산화시켜야 한다.
예를 들어, 도 6A 및 도 6B 에 도시된 바와 같이, 이 땜납볼 (11) 이 주석(Sn; 22) 뿐만아니라, 납(Pb; 23)을 함유하는 경우, 땜납볼 (11) 내에 작은 덩어리의 형태로 납 (23) 이 분산되는 것이 바람직하다.
이하, 도 5A 내지 도 5C 에 도시된 제 1 실시예에 따른 반도체 장치를 제조하는 방법을 도 7A 내지 도 7G 및 도 8A 내지 도 8I 를 참조하여 설명한다.
우선, 도 7A 에 도시된 바와 같이, 필름기판 (3) 의 상부표면 상에 그 안에 구리를 함유하는 이 배선층 (2) 을 형성한 후, 이 필름기판 (3) 의 하부표면 상에 접착제층 (31) 을 형성한다. 이 필름기판 (3) 은 12 ㎛ 의 두께를 갖고, 배선층 (2) 은 18 ㎛ 의 두께를 가지며, 접착제층 (31) 은 10 ㎛ 의 두께를 갖는다. 이 필름기판 (3) 은 250 ℃ 이상의 온도에 대하여 내열성을 갖는 폴리미드 등의 재료로 이루어진다. 이 접착제층 (31) 은 폴리미드로 이루어진다.
그 후, 도 7B 에 도시된 바와 같이, 소정의 패턴으로 배선층 (2) 을 패터닝한다.
그 후, 도 7C 에 도시된 바와 같이, 패터닝된 배선층 (2) 과 필름기판 (3) 모두를 레지스트 (32) 로피복한다.
그 후, 도 7D 에 도시된 바와 같이, 예를 들어, 레이저빔건에 의해서 접착제층 (31) 과 배선층 (2) 을 관통하여 관통-홀 (4) 을 형성한다.
그 후, 도 7E 에 도시된 바와 같이, 구리 또는 알루미늄 등의 금속 (5) 으로 이 관통-홀 (4) 을 충진한다.
그 후, 도 7F 에 도시된 바와 같이, 금층 (6) 으로 그것의 최상부에 금속 (5) 을 피복한다.
그 후, 도 7G 에 도시된 바와 같이, 배선층 (2) 위에 랜드 (7) 와 함께 레지스트 (32) 를형성한다. 다음 단계에서, 이 랜드 (7) 내에 배선층 (2) 상에 땜납볼 (11) 을 마운트한다.
따라서, 그 상부표면 상에 형성된 배선층 (2) 을 갖는 필름기판 (3) 으로 이루어진 테이프기판 (33) 을 얻는다. 도 7A 내지 도 7G 가 단지 하나의 랜드 (7) 를 도시하지만, 이 필름기판 (3) 은 시트의 형태이고, 나중 단계에서 땜납볼 (11) 을 그 각 내부에 마운트하는 복수의 랜드 (7) 와 함께 필름기판 (3) 을 형성함을 주목해야 한다.
이하, 도 8A 내지 도 8I 를 참조하여, 배선층 (2) 상에 땜납볼 (11) 을 마운트하는 방법을 설명한다.
우선, 도 8A 에 도시된 바와 같이, 도 7A 내지 도 7G 에 도시된 단계로부터 얻어진 테이프기판 (33) 이 설치되고, 금층 (6) 은 상부방향으로 향하게 된다. 간단히 하기 위하여, 이 금층 (6) 을 도 8A 에 도시하지 않는다.
그 후, 도 8B 에 도시된 바와 같이, 그의 양단부에서 테이프기판 (33) 상에 스티프너 (41) 를 접착한다. 이 스티프너 (41) 는 예를 들어, 구리 또는 스테인레스로 이루어진다.
그 후, 도 8C 에 도시된 바와 같이, 이 스티프너 (41) 에 의해서 둘러싸인 테이프기판 (93) 상에 반도체 칩 (1) 을 마운트한다. 그 후, 본딩배선(도시안함)을 통하여 반도체 칩 (1) 의 전극 (12) 에 금층 (6) 을 전기접속한다. 이 접속은, 본딩도구, 히터 및 초음파발생기(도시안함)에 의해서 수행된다.
그 후, 도 8D 에 도시된 바와 같이, 테이프기판 (33) 과 반도체 칩 (1) 사이에 수지 (42) 를 주입한 후 경화시킴으로써, 테이프기판 (33) 과 반도체 칩 (1) 사이의 접합부를 강화시킨다. 이 수지 (42) 는 예를 들어, 액상 에폭시수지로 이루어진다.
그 후, 도 8E 에 도시된 바와 같이, 반도체 칩 (1) 을 보호하기 위하여 덮개 (43) 로 도 8D 에 도시된 단계로부터 얻어진 생성물을 피복한다. 그 후, 대기압 하에서 이 덮개 (43) 를 밀봉한다. 이 덮개 (43) 는 예를 들어, 구리, 알루미늄 또는 탄화규소 등으로 이루어진다.
이 덮개 (43) 의 하부표면 상에 은 페이스트 또는 구리 페이스트 등의 전기전도성 접착제 (44) 를 도포한다. 덮개 (43) 를 밀봉하면서, 이 접착제 (44) 를 가열한 후 경화시킨다.
그 후, 도 8F 에 도시된 바와 같이, 포지셔너 (45) 에 땜납볼 (11) 이 흡수된 후, 이 땜납볼 (11) 은 배선층 (2) 위에 형성된 랜드 (7) 상에 마운트된다. 그 후, 이 땜납볼 (11) 과 랜드 (7) 를 가로질러 플럭스(도시안함)를 도포한다. 그 후, 땜납볼 (11) 을 리플로우시킴으로써, 땜납볼 (11) 과 랜드 (7) 를 물리적으로 접속한다. 그 후, 이 플럭스는 세정된다.
따라서, 도 8G 에 도시된 바와 같은 생성물 등을 얻게 된다. 도 8H 에 도시된 바와 같이, 불활성 또는 환원성 가스분위기에서 예를 들어, 한 시간동안의 소정시간기간동안 땜납볼 (11) 의 용융점 이상의 온도로 그렇게 얻어진 생성물을 유지한다.
그 후, 동작성 및 손상에 대한 저항력을 시험하기 위하여 그 결과로서 생성된 생성물은 온도주기시험을 받는다.
그 후, 도 8I 에 도시된 바와 같이, 이 땜납볼 (11) 을 리플로우시킴으로써, 인쇄배선기판 (34) 에 땜납볼 (11) 을 물리적으로 접속시킨다. 따라서, 최종생성물로서 반도체 장치를 얻게 된다.
상술한 바와 같이, 불활성 또는 환원성 가스분위기에서 소정의 시간기간동안 땜납볼의 용융점 이상의 온도로 도 8G 에 도시된 생성물을 유지함으로써, 땜납볼 (11) 내에 함유된 주석과 배선층 (2) 내에 함유된 구리가 서로 합금화하여, 땜납볼 (11) 과 배선층 (2) 사이에 구리-주석합금층 (21) 을 형성하게 된다.
여기서, 불활성 가스분위기는, 땜납볼 (11) 및 배선층 (2) 과 반응하지 않고 N2, Ar, He 및 Ne 혼자 또는 혼합된 것과 같은 그러한 가스분위기를 나타낸다. 환원성 가스분위기는 CO 또는 H2등의 환원성 가스분위기를 나타낸다.
불활성 또는 환원성 가스분위기에서 소정의 시간기간동안 땜납볼의 용융점 이상의 온도로 도 8G 에 도시된 생성물을 유지함으로써, 땜납볼 (11) 내에 함유된 주석이 액상으로 배선층 (2) 내의 구리매트릭스로 확산되어, 배선층 (2) 으로부터 땜납볼 (11) 이 분리되는 것을 방지하기에 충분한 두께를 갖는 구리-주석 합금층 (21) 이 땜납볼 (11) 과 배선층 (2) 사이에 형성된다. 따라서, 이 땜납볼 (11) 과 배선층 (2) 사이의 접합부는 강화된 강도를 갖게 되어 그 접합부가 쉽게 파단 및 균열되지 않는 것을 보장한다. 따라서, 땜납볼 (11) 이 파단되거나 균열된 결함있는 반도체 장치를 감소시킬 수 있어 반도체 장치의 제조수율을 향상시킬 수 있다.
제 1 실시예에서는, 도 1A 에 도시된 종래 반도체 장치와는 달리, 얇은 금층은 랜드 (7) 내의 배선층 (2) 상에 형성되지 않는다. 그러나, 배선층 상에 얇은 금층을 형성함으로써 배선층 (2) 이 산화되는 것을 방지할 수 있고, 구리-주석 합금층 (21) 을 쉽게 형성할 수 있다. 따라서, 제 1 실시예의 경우에서도, 도 1A 및 도 1C 에 도시된 금층 (8) 등의 얇은 금층을 배선층 (2) 상에 퇴적시킬 수 있다.
예 1
이하, 도 5A 내지 도 5C 에 도시되고 상술된 실시예에 따라서 반도체 장치의 제 1 예를 설명한다.
예 1 에서, 땜납볼 (11) 은 주석을 63 % 함유하고 납을 37 % 함유하는 주석-납 공정땜납으로 이루어진다. 도 6A 는 이 땜납볼 (11) 의 확대도이고, 도 6B 는 이 땜납볼 (11), 구리-주석 합금층 (21) 및 배선층 (2) 의 부분확대도이다.
도 6B 에 도시된 바와 같이, 이 구리-주석 합금층 (21) 은 땜납볼 (11) 과 배선층 (2) 사이에 형성된다. 상술한 실시예에 따른 반도체 장치의 구리-주석 합금층 (21) 은 1.87 ㎛ 내지 4.0 ㎛ 의 범위의 두께를 갖는다. 구리-주석 합금층의 대부분은 3.0 ㎛ 내지 4.0 ㎛ 의 범위의 두께를 갖는다.
이와는 달리, 도 2A 및 도 2B 에 도시된 종래 반도체 장치의 구리-주석 합금층 (21) 의 대부분은 1.0 ㎛ 내지 1.5 ㎛ 의 범위의 두께를 갖는다. 이는 구리-주석 합금층 (21) 이 종래 반도체 장치의 경우 보다 상술한 실시예의 경우에서 더 두껍다는 것을 나타낸다.
따라서, 배선층 (2) 으로부터 땜납볼 (11) 이 분리되는 것을 방지하기 위하여이 구리-주석 층 (21) 은 적어도 1.87 ㎛ 이상의 두께를 가져야 한다. 종래 반도체 장치와 상술한 실시예를 비교하면서 설명하겠지만, 1.87 ㎛ 이상의 두께를 갖는 구리-주석 층 (21) 은 땜납볼 (11) 과 배선층 (2) 의 접합부에서의 강도를 강화시킴으로써, 이 접합부의 파단 및/또는 균열이 발생하는 것을 감소시킬수 있다. 이로 인해, 반도체 장치의 고수율을 보장하게 된다.
상술한 바와 같이, 땜납볼 (11) 이 주석(Sn) 이외의 재료들을 함유하는 경우, 그들 재료들은 통상적으로 덩어리의 형태로 존재한다. 도 6A 및 도 6B 에 도시된 땜납볼 (11) 은 덩어리 형태의 납을 함유한다. 그들 납덩어리 (23) 의 크기가 커짐에 따라, 이 땜납볼 (11) 이 쉽게 변형되는 경향이 있어 땜납볼 (11) 과 배선층 (2) 사이의 접합부에서 파단 및 균열이 쉽게 발생하는 경향이 있다. 따라서, 이 납 덩어리 (23) 는 땜납볼 (11) 내에 작은 크기로 분산되어야 한다.
도 6A 및 도 6B 에 도시된 땜납볼 (11) 은 20 ×104mm-3밀도 이상의 납덩어리를 함유한다. 이와는 달리, 도 2A 및 도 2B 에 도시된 종래 반도체 장치의 땜납볼 (101) 은 15 ×104mm-3밀도의 납덩어리 (83) 를 함유한다. 따라서, 상술한 실시예에 따른 반도체 장치내의 땜납볼 (11) 은 종래장치의 땜납볼 보다 고밀도로 납덩어리 (23) 를 함유함을 알 수 있다. 즉, 이 납덩어리 (23) 는 종래 반도체 장치내의 땜납볼 (101) 내의 납덩어리 (83) 보다 더욱 넓게 분산된다.
도 6A 및 도 6B 에 도시된 땜납볼 (11) 내의 납덩어리 (23) 는 1 내지 10 ㎛2범위의 단면적을 갖는다. 이와는 달리, 도 2A 및 도 2B 에 도시된 땜납볼 (101) 내의 납덩어리 (83) 는 10 내지 30 ㎛2범위의 단면적을 갖는다. 따라서, 상술한 실시예에 따른 반도체 장치 내의 땜납볼 (11) 은 종래 반도체 장치의 땜납볼 보다 작은 크기의 납덩어리 (23) 를 함유한다.
상술한 바와 같이, 예 1 에서의 땜납볼 (11) 은 종래 땜납볼 (101) 의 납덩어리 보다 고밀도이면서 크기가 작은 납덩어리 (23) 를 함유한다. 따라서, 예 1 에서의 땜납볼 (11) 은 잘 변형되지 않게 되어, 이 땜납볼 (11) 과 배선층 (2) 사이의 접합부에서의 파단 및/또는 균열이 발생하는 것을 방지할 수 있다. 따라서, 고수율로 반도체 장치를 제조할 수 있다.
예 2
예 2 의 경우에서는, 예 1 과 유사하게, 땜납볼 (11) 은 주석을 63 % 함유하고 납을 37 % 포함하는 주석-납 공정땜납으로 이루어진다. 예 2 에서, 도 7A 내지 도 7G 및 도 8A 내지 도 8G 에 도시된 단계로부터 얻어진 반도체 장치는, N2가스분위기에서 땜납볼 (11) 의 용융점 이상의 온도로 유지된 후, 이 땜납볼 (11) 에 인쇄배선기판 (34) 을 접속한다. 그 후, 땜납볼 (11) 과 배선층 (2) 사이의 접속부에서 전단강도를 측정한다.
이 측정결과는, 세로축이 그램-힘(gf) 단위의 전단강도를 지시하며 가로축은 반도체 장치를 N2가스분위기에서 땜납볼 (11) 의 용융점 이상의 온도로 유지한 시간기간을 시간단위로 지시하는 도 9 에 나타낸다.
도 9 에서,는, 구리-주석 공정땜납의 용융점인 183 ℃ 이상인 240 ℃ 로 땜납볼 (11) 을 유지하면서 측정된 그 접합부에서의 전단강도를 나타내고,은, 구리-주석 공정땜납의 용융점인 183 ℃ 보다 낮은 150 ℃ 로 땜납볼 (11) 을 유지하면서 측정되고 참조용인 그 접합부에서의 전단강도를 나타낸다.
도 10 에 도시된 장치로 그 접합부에서의 전단강도를 측정한다. 이 도시된 장치는 접합부와 거의 평행한 방향인 즉, 화살표 A 로 지시된 방향으로 땜납볼 (11) 과 배선층 (2) 사이의 접합부에서 땜납볼 (11) 을 그것에 의해서 전단하는 측정도구 (61) 를 포함한다. 이 장치로 땜납볼 (11) 을 전단하면서 그 접합부의 전단강도를 측정한다.
예 2 에서, 0.5 ㎜ 의 직경을 갖도록 땜납볼을 설계하고, 인접한 땜납볼 (11) 사이의 피치는 0.8 ㎜ 이며, 랜드 (7) 는 0.4 ㎜ 의 직경을 갖는다. 도 9 를 참조하여 분명하듯이, 땜납볼 (11) 의 용융점 보다 낮은 온도로 반도체 장치를 유지하는 경우에서 보다 땜납볼 (11) 의 용융점 이상의 온도로 반도체 장치를 유지하는 경우에서 전단강도를 향상시킬 수 있다. 이는 땜납볼 (11) 의 용융점 이상의 온도로 반도체 장치를 유지함으로써 땜납볼 내에 함유된 주석이 액상으로 구리를 함유한 배선층 (2) 으로 확산되어, 땜납볼 (11) 과 배선층 (2) 사이에 구리-주석 합금층이 형성되기 때문이다.
본 발명자들이 시행한 실험에 따르면, 땜납볼 (11) 의 용융점 이상의 온도로 한시간 이상동안 반도체 장치를 유지함으로써, 땜납볼 (11) 과 배선층 (2) 사이의 접합부의 전단강도를 향상시킨다. 따라서, 그 접합부는 배선층 (2) 으로부터 땜납볼 (11) 이 분리되는 것을 방지하기에 충분한 강도를 갖을 수 있다.
도 6A 및 도 6B 에 도시된 바와 같이, 땜납볼 (11) 은 덩어리 형태의 납 (23) 을 함유한다. 즉, 이 땜납볼 (11) 은 구리, 주석 및 납을 함유한다. 표 1 은, 층 (21) 을 구성하는 구리-주석 합금과 땜납볼 (11) 에 함유된 구성요소인 구리, 주석 및 납의 열팽창계수와 밀도를 나타낸다.
재료 열팽창계수(ppm) 밀도(g/㎤)
구리 16.8 8.93
납 29 11.34
주석 21 7.24
구리-주석 합금 17.1 - 17.8 -
열팽창계수(TEC)는 ppm 의 단위로 나타내고, 밀도는 g/㎤ 의 단위로 나타낸다.
납덩어리 (23) 의 크기가 커짐에 따라, 땜납볼 (11) 은 더욱 쉽게 변형됨으로써 땜납볼자신과 배선층 (2) 사이의 접합부에서 쉽게 파단되거나 균열된다. 따라서, 땜납볼내의 변형이 발생하는 것을 방지하기 위하여 이 납덩어리 (23) 의 크기는 가능한 작아야 한다.
표 1 을 고려하면, 납은 구리, 주석 및 구리-주석 합금의 열팽창계수 보다 큰 열팽창계수를 갖을 뿐만아니라, 납은 구리 및 주석 보다 높은 밀도를 갖는다. 따라서, 땜납볼 (11) 의 용융점 보다 낮은 온도에서 수행되는 온도주기시험을 반도체 장치가 받을 때, 이 납덩어리 (23) 는 구리, 주석 및 구리-주석 합금 보다 더 팽창하게 되어 이 납덩어리 (23) 는 구리, 주석 및 구리-주석 합금 보다 더욱 심하게 변형된다. 따라서, 납덩어리 (23) 의 크기가 커짐에 따라, 땜납볼 (11) 에서 변형이 쉽게 발생하게 될 뿐만아니라, 이 땜납볼 (11) 이 접합부에서 쉽게 파단되거나 균열된다.
이와는 달리, 예 2 에서는, 땜납볼 (11) 의 용융점 이상의 온도로 이 땜납볼 (11) 을 유지함으로써, 도 2A 및 도 2B 에 도시된 종래 땜납볼 (101) 에 함유된 납덩어리 (83) 보다 납덩어리 (23) 의 크기는 더욱 작아지면서 더욱 넓게 분산되도록 땜납볼 (11) 의 결정구조를 변화시킨다.
상술한 바와 같이, 예 2 에 따르면, 납덩어리 (23) 의 크기가 종래 땜납볼 (101) 에 함유된 납덩어리 (83) 보다 작아지기 때문에, 그 납덩어리 (23) 는 적은 정도로 변형되고, 또한 이 납덩어리 (23) 는 종래 땜납볼 (101) 에 함유된 납덩어리 (83) 보다 넓게 분산되기 때문에 납덩어리 (23) 에 의한 변형을 분산시킬 수 있다. 따라서, 땜납볼 (11) 과 배선층 (2) 사이의 접합부의 강도를 강화시킬 수 있다.
이 땜납볼 (11) 은 예 2 의 주석-납 공정땜납으로 이루어지지만, 땜납볼 (11) 을 구성하는 재료는 그것에 한정되지 않는다. 이 땜납볼 (11) 이 주석(Sn)을 함유하지 않는 경우, 땜납볼 (11) 은 다른 원소를 포함할 수도 있다. 예를 들어, 땜납볼 (11) 은 주석-은 합금, 주석-아연 합금, 주석-카드뮴 합금, 주석-니켈 합금, 주석-황 합금, 주석-비소 합금 또는 주석-비스무트 합금으로 이루어진다.
본 발명은, 반도체 칩 (1), 이 반도체 칩 (1) 과 전기접속하고 그 안에 구리(Cu)를 함유하는 배선 (2), 이 배선 (2) 과 전기접속하고 그 안에 주석(tin)을 함유하는 땜납볼 (11) 및 구리-주석(Cu-Sn)합금으로 이루어지고 배선 (2) 과 땜납볼 (11) 사이에 삽입된 층 (21) 을 포함하고, 약 1.87 ㎛ 보다 두꺼운 두께를 갖는 것을 특징으로 하는 반도체 장치를 제공한다. 그 구리-주석합금층은 배선과 땜납볼 (11) 사이의 접속을 강화함으로써, 그 배선과 땜납볼 (11) 내의 파단 및/또는 균열의 발생을 감소시키는 것을 보장한다. 따라서, 파단 및 균열로 인해, 배선으로부터 땜납볼 (11) 이 분리되는 것을 방지할 수 있다. 따라서, 반도체 장치의 제조수율을 향상시킬 수 있는 효과가 있다.

Claims (12)

  1. (a) 반도체 칩 (1);
    (b) 상기 반도체 칩 (1) 과 전기접속하며, 구리 (Cu) 를 함유하는 배선 (2);
    (c) 상기 배선 (2) 과 접속하며, 주석(Sn)을 함유하는 땜납볼 (11); 및
    (d) 구리-주석(Cu-Sn) 합금으로 이루어지며, 상기 배선 (2) 과 상기 땜납볼 (11) 사이에 삽입된 층 (21) 을 포함하되,
    상기 층 (21) 은 약 1.87 ㎛ 이상의 두께를 갖는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    (e) 상기 땜납볼 (11) 의 양단부에서 상기 배선 (2) 과 접속하고, 상기 배선 (2) 에 도달하는 관통-홀 (4) 이 형성되어 있는 필름기판 (3);
    (f) 상기 관통-홀 (4) 을 충진하는 전기도체 (5); 및
    (g) 상기 배선 (2) 의 양단부에서 상기 전기도체 (5) 를 피복하는 금층 (6) 을 포함하는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 구리-주석(Cu-Sn) 합금층 (21) 은 2 ㎛ 이상의 두께를 갖는 것을 특징으로 하는 반도체 장치.
  4. 제 3 항에 있어서,
    상기 구리-주석(Cu-Sn) 합금층 (21) 은 3 ㎛ 이상의 두께를 갖는 것을 특징으로 하는 반도체 장치.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 땜납볼 (11) 은 분산된 덩어리들 (23) 을 함유하고, 상기 덩어리들은 주석 이외의 재료로 이루어진 것을 특징으로 하는 반도체 장치.
  6. 제 5 항에 있어서,
    상기 덩어리들 (23) 은 납(Pb) 으로 이루어지고, 상기 납 덩어리들 (23) 은 20 ×104mm-3이상의 밀도로 분산되는 것을 특징으로 하는 반도체 장치.
  7. 제 5 항에 있어서,
    상기 덩어리들 (23) 은 납(Pb) 으로 이루어지고, 상기 납 덩어리들 (23) 은 10 ㎛2이하의 평균단면적을 갖는 것을 특징으로 하는 반도체 장치.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 땜납볼 (11) 과 전기접속하는 인쇄배선기판 (34) 을 더 포함하는 것을 특징으로 하는 반도체 장치.
  9. (a) 기판 (3) 상에, 구리(Cu)를 함유하는 배선 (2) 을 형성하는 단계;
    (b) 상기 배선 (2) 상에, 주석(Sn)을 함유하는 땜납볼 (11) 을 마운트하는 단계; 및
    (c) 불활성 가스분위기 또는 환원성 가스분위기에서 상기 단계 (b) 로 부터 얻어진 생성물을 상기 땜납볼 (11) 의 용융점 이상의 온도로 유지하는 단계를 포함하는 것을 특징으로 하는 반도체 장치를 제조하는 방법.
  10. 제 9 항에 있어서,
    (d) 상기 배선 (2) 이 노출된 리세스 (7) 를 갖는 레지스트 (32) 로 상기 배선 (2) 을 피복하는 단계;
    (e) 관통-홀 (4) 이 상기 배선 (2) 과 접촉하도록 상기 기판 (3) 을 통하여 상기 관통-홀 (4) 을 형성하는 단계;
    (f) 상기 관통-홀 (4) 내에 전기도체 (5) 를 충진하는 단계;
    (g) 상기 전기도체 (5) 를 금층 (6) 으로 피복하는 단계; 및
    (h) 반도체 칩 (1) 에 상기 기판 (3) 을 접속하는 단계를 더 포함하되,
    상기 단계 (d) 내지 (h) 는 상기 단계 (a) 후에, 그러나 상기 단계 (c) 이전에 수행되는 것을 특징으로 하는 방법.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 단계 (b) 로부터 얻어진 상기 생성물은 상기 불활성 가스분위기 또는 상기 환원성 가스분위기에서 한 시간이상동안 유지되는 것을 특징으로 하는 방법.
  12. 제 9 항 또는 제 10 항에 있어서,
    상기 배선 (2) 상에 상기 땜납볼 (11) 을 마운트하기 이전에, 상기 배선 (2) 상에 금층 (8) 을 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
KR10-2000-0011783A 1999-03-09 2000-03-09 반도체 장치 및 그의 제조방법 KR100367314B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-061912 1999-03-09
JP06191299A JP3287328B2 (ja) 1999-03-09 1999-03-09 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20000076801A true KR20000076801A (ko) 2000-12-26
KR100367314B1 KR100367314B1 (ko) 2003-01-09

Family

ID=13184861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0011783A KR100367314B1 (ko) 1999-03-09 2000-03-09 반도체 장치 및 그의 제조방법

Country Status (5)

Country Link
US (2) US6486553B1 (ko)
JP (1) JP3287328B2 (ko)
KR (1) KR100367314B1 (ko)
DE (1) DE10011368A1 (ko)
SG (1) SG84573A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400606B1 (ko) * 2001-09-08 2003-10-08 정재필 저융점 무연솔더 도금층을 이용한 2중 프리코팅 기판 및그 제조방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403401B1 (en) * 2000-08-14 2002-06-11 St Assembly Test Services Pte Ltd Heat spreader hole pin 1 identifier
US6764975B1 (en) * 2000-11-28 2004-07-20 Saint-Gobain Ceramics & Plastics, Inc. Method for making high thermal diffusivity boron nitride powders
JP4051893B2 (ja) * 2001-04-18 2008-02-27 株式会社日立製作所 電子機器
EP1397421B1 (en) * 2001-04-30 2019-09-04 Saint-Gobain Ceramics and Plastics, Inc. Polymer processing aid and method for processing polymers
KR100460109B1 (ko) * 2001-09-19 2004-12-03 엘지전자 주식회사 음성패킷 변환을 위한 ｌｓｐ 파라미터 변환장치 및 방법
JP3757881B2 (ja) * 2002-03-08 2006-03-22 株式会社日立製作所 はんだ
US6642158B1 (en) 2002-09-23 2003-11-04 Intel Corporation Photo-thermal induced diffusion
US7494635B2 (en) 2003-08-21 2009-02-24 Saint-Gobain Ceramics & Plastics, Inc. Boron nitride agglomerated powder
US7400470B2 (en) * 2005-04-21 2008-07-15 Hitachi Global Storage Technologies Netherlands B.V. Head gimbal assembly and magnetic disk drive with specific solder ball or slider pad and electrode stud dimensioning to produce reliable solder ball connection using laser energy
WO2009002343A1 (en) * 2007-06-28 2008-12-31 Agere Systems Inc. Inhibition of copper dissolution for lead-free soldering
US8493746B2 (en) * 2009-02-12 2013-07-23 International Business Machines Corporation Additives for grain fragmentation in Pb-free Sn-based solder
KR101284363B1 (ko) * 2013-01-03 2013-07-08 덕산하이메탈(주) 금속코어 솔더볼 및 이를 이용한 반도체 장치의 방열접속구조
CN105552054B (zh) * 2016-02-03 2018-02-27 美新半导体（无锡）有限公司 一种晶圆级封装结构及其制造方法
DE112017002961B4 (de) * 2016-06-14 2022-06-09 Mitsubishi Electric Corporation Leistungs-halbleitereinheit

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2201545B (en) * 1987-01-30 1991-09-11 Tanaka Electronics Ind Method for connecting semiconductor material
US4840302A (en) * 1988-04-15 1989-06-20 International Business Machines Corporation Chromium-titanium alloy
CA2030865C (en) * 1989-11-30 1993-01-12 Kenichi Fuse Method of forming a solder layer on pads of a circuit board and method of mounting an electronic part on a circuit board
JPH04280434A (ja) 1991-03-08 1992-10-06 Hitachi Ltd 半導体集積回路装置の製造方法
US5162257A (en) * 1991-09-13 1992-11-10 Mcnc Solder bump fabrication method
US5859470A (en) * 1992-11-12 1999-01-12 International Business Machines Corporation Interconnection of a carrier substrate and a semiconductor device
US5821627A (en) * 1993-03-11 1998-10-13 Kabushiki Kaisha Toshiba Electronic circuit device
US5567981A (en) 1993-03-31 1996-10-22 Intel Corporation Bonding pad structure having an interposed rigid layer
JP3296400B2 (ja) * 1995-02-01 2002-06-24 東芝マイクロエレクトロニクス株式会社 半導体装置、その製造方法およびＣｕ製リード
US5668058A (en) 1995-12-28 1997-09-16 Nec Corporation Method of producing a flip chip
US5902686A (en) * 1996-11-21 1999-05-11 Mcnc Methods for forming an intermetallic region between a solder bump and an under bump metallurgy layer and related structures
JP3252745B2 (ja) 1997-03-31 2002-02-04 関西日本電気株式会社 半導体装置およびその製造方法
JPH10294394A (ja) 1997-04-17 1998-11-04 Hitachi Ltd 半導体パッケージ及びその製法
US6303878B1 (en) * 1997-07-24 2001-10-16 Denso Corporation Mounting structure of electronic component on substrate board
JP3654485B2 (ja) 1997-12-26 2005-06-02 富士通株式会社 半導体装置の製造方法
JP2000150701A (ja) * 1998-11-05 2000-05-30 Shinko Electric Ind Co Ltd 半導体装置並びにこれに用いる接続用基板及びその製造方法
US6232212B1 (en) 1999-02-23 2001-05-15 Lucent Technologies Flip chip bump bonding

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400606B1 (ko) * 2001-09-08 2003-10-08 정재필 저융점 무연솔더 도금층을 이용한 2중 프리코팅 기판 및그 제조방법

Also Published As

Publication number Publication date
SG84573A1 (en) 2001-11-20
DE10011368A1 (de) 2000-12-07
JP2000260894A (ja) 2000-09-22
KR100367314B1 (ko) 2003-01-09
US6486553B1 (en) 2002-11-26
JP3287328B2 (ja) 2002-06-04
US20020000651A1 (en) 2002-01-03

Similar Documents

Publication Publication Date Title
JP3262497B2 (ja) チップ実装回路カード構造
US6232147B1 (en) Method for manufacturing semiconductor device with pad structure
JP3320979B2 (ja) デバイスをデバイス・キャリヤ上に直接実装する方法
US6158644A (en) Method for enhancing fatigue life of ball grid arrays
US7314817B2 (en) Microelectronic device interconnects
US6646338B2 (en) Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument
US6774467B2 (en) Semiconductor device and process of production of same
US6551918B2 (en) Semiconductor device and method of fabrication thereof, circuit board, and electronic equipment
JP2751912B2 (ja) 半導体装置およびその製造方法
KR100367314B1 (ko) 반도체 장치 및 그의 제조방법
TWI532133B (zh) 半導體元件中的無鉛結構
KR100723497B1 (ko) 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
JPH0945809A (ja) 半導体装置及び半導体装置実装用基板
US20090211798A1 (en) Pga type wiring board and method of manufacturing the same
JPH10173006A (ja) 半導体装置および半導体装置の製造方法
JP2004273401A (ja) 電極接続部材、それを用いた回路モジュールおよびその製造方法
JPH10294337A (ja) 半導体装置及びその製造方法
US6958262B2 (en) Mounting structure of semiconductor device and mounting method thereof
KR100761863B1 (ko) 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
KR100348126B1 (ko) 반도체장치, 외부접속단자 구조체 및 반도체장치의 제조방법
JPH11126852A (ja) 半導体装置、その製造方法及び導電性ボールの実装方法
JP2002083841A (ja) 実装構造及びその製造方法
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
JP2741611B2 (ja) フリップチップボンディング用基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee