JP2000260894A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法

Info

Publication number
JP2000260894A
JP2000260894A JP11061912A JP6191299A JP2000260894A JP 2000260894 A JP2000260894 A JP 2000260894A JP 11061912 A JP11061912 A JP 11061912A JP 6191299 A JP6191299 A JP 6191299A JP 2000260894 A JP2000260894 A JP 2000260894A
Authority
JP
Japan
Prior art keywords
solder ball
wiring portion
semiconductor device
film substrate
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11061912A
Other languages
English (en)
Other versions
JP3287328B2 (ja
Inventor
Tomoko Takizawa
朋子 滝澤
Masanori Takeuchi
正則 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP06191299A priority Critical patent/JP3287328B2/ja
Priority to SG200001269A priority patent/SG84573A1/en
Priority to DE10011368A priority patent/DE10011368A1/de
Priority to KR10-2000-0011783A priority patent/KR100367314B1/ko
Priority to US09/521,680 priority patent/US6486553B1/en
Publication of JP2000260894A publication Critical patent/JP2000260894A/ja
Priority to US09/897,248 priority patent/US20020000651A1/en
Application granted granted Critical
Publication of JP3287328B2 publication Critical patent/JP3287328B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 歩留まりが良好な装置として得られる半導体
装置を提供する。 【解決手段】本発明の半導体装置は、半導体チップに接
続されＣｕを含む配線部２と、前記配線部２に接合され
Ｓｎを含む半田ボール１１とを有してなり、前記半田ボ
ール１１と前記配線部２との接合部に厚さ約１．８７μ
ｍ以上のＣｕ−Ｓｎ系合金層２１が形成されてなる。以
上により上記目的を達成することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及び半導
体装置の製造方法に関する。特に、歩留まりが良好な装
置として得られる半導体装置及び生産性の高い半導体装
置の製造方法に関する。
【従来の技術】
【０００２】近年、半導体装置は、電子機器の高機能
化、小型軽量化及び高速化の要求に応えるために、新し
い形態が次々に開発されている。例えば、半導体チップ
の高集積化による半導体装置の小型化・薄型化を行うこ
とにより前述した電子機器の小型軽量化が行われてい
る。
【０００３】従来の半導体装置は一般に、図７（ａ）に
示すように、半導体チップ１に接続されＣｕを含む配線
部２と、前記配線部２の表面に設けられたランド７と接
合されＳｎを含む半田ボール１０１と、前記配線部２と
前記半田ボール１０１との接合面と反対側面で前記配線
部２と接するフィルム基板３とを有してなり、前記配線
部２から前記フィルム基板３の前記配線部２との接続面
と反対側面にかけて前記フィルム基板３を貫通する孔４
が設けられ、前記孔４に金属５が充填されてなり、前記
孔４の開口部の前記金属５の表面にＡｕ層６が形成され
てなる。また、ランド７は、前記半田ボール１０１を設
置するためにレジスト３２の所定の位置を削ることによ
り前記配線部２上に設けられた穴であり、このランド７
の表面にはＡｕ層８が形成されてなる。なお、図７には
Ａｕ層８を示したが、このＡｕ層８は係る装置の製造後
に行う温度サイクル試験等の熱処理により半田ボール１
０１内へ拡散することが考えられ、前記熱処理後には配
線部８上に配置していないと推測される。図７（ａ）に
示される前記半田ボール１０１と前記配線部２との接合
部の拡大図を図８に示す。なお、図８においては、従来
の半導体装置として、半田ボール１０１がＳｎ−Ｐｂ共
晶半田（Ｓｎ含有率：６３％、Ｐｂ含有率：３７％）か
ら形成されている場合の例（模式図）を示す。また、図
７（ａ）に示される従来の半導体装置は、図７（ｃ）に
示されるように、前記半田ボール１０１とプリント板３
４とが接合されてなる。
【０００４】また、図７に示される従来の半導体装置
は、図９及び図１０に示される工程により製造される。
まず、フィルム基板３へ配線部２を取りつけた後ランド
７を形成する一製造工程について、図９を参照して説明
する。図９（ａ）〜図９（ｈ）はいずれもフィルム基板
３において後の工程で半田ボール１０１を設置する部分
の断面図である。図９（ａ）に示されるように、フィル
ム基板３の一主面にＣｕを含む配線部２を設置する。ま
た、前記フィルム基板３の前記配線部２の設置面と反対
側の面には接着剤３１が施されている。フィルム基板３
には、ポリイミド等２５０℃以上の温度条件に耐えうる
材料を用い、また、接着剤３１にはポリイミド系を用い
る。次に、図９（ａ）に示されるフィルム基板３上の配
線部２を所定の形状にパターニングした後（図９（ｂ）
参照）、前記配線部２及びフィルム基板３において外部
に露出している面にレジスト３２を施す（図９（ｃ）参
照）。続いて、前記接着剤３１から前記配線部２にかけ
て前記フィルム基板３を貫通する孔４を形成する（図９
（ｄ）参照）。係る孔４の形成にはレーザ等の工具を用
いる。さらに、前記孔４にＣｕやＡｌ等の金属５を充填
した（図９（ｅ）参照）後、前記孔４の開口部に露出し
ている前記金属５の表面にＡｕ層６を形成する（図９
（ｆ）参照）。さらに、前記配線部２の表面上に穴を設
けることにより、後の工程において半田ボールを搭載す
るためのランド７を設置する（図９（ｇ）参照）。続い
て、Ａｕ層８からなる薄膜を前記ランド７の表面に施す
（図９（ｈ）参照）。以上の工程により、一主面に配線
部２が形成されたフィルム基板３を有してなるテープ基
板９３を得る。なお、図９は、フィルム基板３に設置さ
れた１個のランド７部分を拡大して示したものであっ
て、フィルム基板３はテープ状形状を有し、前記フィル
ム基板３上には、後の工程において半田ボール１０１を
設置するためのランド７が複数設置されている。
【０００５】次に、図９に示される工程により得られた
テープ基板９３と半導体チップ１とを接続した後前記ラ
ンド７に半田ボール１０１を設置する一製造工程につい
て、図１０を参照して説明する。 まず、図９に示され
る工程により得られたテープ基板９３を、前記フィルム
基板３において前記Ａｕ層６が設置された側の面を上に
して設置した後（図１０（ａ）参照）、前記テープ基板
９３の両端部それぞれにＣｕ又はステンレス等からなる
スティフィナ４１を取り付ける（図１０（ｂ）参照）。
前記スティフィナ４１は、テープ基板９３上に半導体チ
ップ１を設置する際に、テープ基板９３を固定するため
に設置するものである。続いて、テープ基板９３上の２
のスティフィナ４１の間に１の半導体チップ１を設置
し、前述した前記テープ基板９３における前記Ａｕ層６
と前記半導体チップ１に設置されるＡｌ等からなる電極
部１２とを接続する（図１０（ｃ）参照）。係る接続は
ボンディングツールを用いて熱及び超音波を併用して行
う。続いて、必要に応じて、前記テープ基板９３と前記
半導体チップ１との間に補強樹脂４２を注入し硬化させ
ることにより、前記テープ基板９３と前記半導体チップ
１との間の接続部の補強を行う（図１０（ｄ）参照）。
前記補強樹脂４２としてはエポキシ樹脂等の液状樹脂を
用いる。続いて、半導体チップ１において、半導体チッ
プ１を保護するためにテープ基板９３設置面の反対側の
面にＣｕ、Ａｌ、ＳｉＣ等からなる蓋部４３を設置した
後、常圧下封止する（図１０（ｅ）参照）。この場合、
前記蓋部４３の半導体チップ１との接続面には、Ａｇペ
ーストやＣｕペースト等の導電性接着剤４４を施してお
き、前記封止により係る導電性接着剤４４を加熱硬化す
るとともに、ベルト炉やオーブンにより常圧封止する。
次に、位置決め工具４５を用いて、前記テープ基板９３
に設置された前記配線部２上の各ランド７に半田ボール
１０１を減圧吸引しながら取り付けた（図１０（ｆ）参
照）後、前記半田ボール１０１と前記ランド７との接合
部周辺にフラックス（図示しない）を塗布し、しかる後
に、前記半田ボール１０１をリフローさせることにより
前記ランド７と前記半田ボール１０１とを接続する。そ
の後、必要であれば、前述した工程において用いたフラ
ックスを洗浄する。以上の工程により得られた装置（図
１０（ｇ）参照）に対し、動作特性及び物理的損傷の耐
久性を決定する等のために温度サイクル試験を行った後
に選別・検査等を行い、しかる後に前記半田ボール１１
をリフローさせることによりプリント板３４と半田ボー
ル１１とを接合することにより前記装置をプリント板３
４に実装し（図１０（ｉ）参照）、最終的な製品である
半導体装置を得る。
【０００６】
【発明が解決しようとする課題】しかしながら、図７に
示される従来の半導体装置では、以下に示される問題点
が生じていた。前述したように、近年半導体装置の小型
化・薄型化の要求に応えるために半導体チップの高集積
化が進められている。半導体チップが高集積化されるに
つれて、半導体チップの単位面積当たりに設置されるピ
ン数が増加する必要が生じるため、設置される前記ピン
の間隔が小さくなる。この場合、単位面積当たりに設置
されるピン数が増加するとともに、１枚の半導体チップ
に接続される外部端子すなわち半田ボールの数も増加す
るため、前記半田ボール間の間隔が小さくなる。一般
に、半田ボールの間隔が小さくなるほど、半田ボール１
個当たりの半田ボールと配線部との接合面積が小さくな
るため、前記半田ボールと前記配線部との接合部におけ
る接合強度が小さくなる。すなわち、図７に示される従
来の半導体装置においては、１個の半田ボール１０１当
たりの配線部２との接合面積が小さくなるため、前記半
田ボール１０１と前記配線部２との接合部における接合
強度が小さくなる。このため、プリント板３４とも接合
されてなる前記半田ボール１１と前記配線部２との前記
接合部近傍で破断・亀裂が発生しやすくなり、この破断
・亀裂の発生が原因で半田ボール１０１が剥脱してしま
う。その結果として、半導体装置の生産性が低下し、歩
留まりが悪いという問題が生じていた。
【０００７】本発明は、以上の従来技術における問題に
鑑みてなされたものである。本発明の目的は、歩留まり
が良好な装置として得られる半導体装置を提供すること
である。また、本発明の目的は、生産性の向上を図るこ
とができる半導体装置の製造方法を提供することであ
る。
【０００８】以上の課題を解決するために、本発明者ら
は、半田ボールとランドとの接合部の強度の向上に関す
る鋭意研究を重ねた。その結果、本発明者らは、ランド
と半田ボールとの接合部に、半田ボールの離脱を防止す
るために十分な厚さを有するＣｕ−Ｓｎ系合金層を形成
させることで前記接合部の強度を向上させることがで
き、前記接合部近傍で発生する破断・亀裂を低減させる
ことにより歩留まりが良好な半導体装置を得ることがで
きるという着想に基づき、本発明の半導体装置に想到し
た。また、本発明者らは、配線部上に設けられたランド
に半田ボールが設置された半導体装置を不活性雰囲気又
は還元性雰囲気下半田ボールの融点以上の温度で所定時
間保持することにより、前記接合部に半田ボールの剥脱
を防ぐために十分な厚さのＣｕ−Ｓｎ系合金層を形成さ
せることができるという着想に基づき、本発明の半導体
装置の製造方法に想到した。
【０００９】
【課題を解決するための手段】以上の課題を解決するた
め提供する本出願第１の発明は、半導体チップに接続さ
れＣｕを含む配線部と、前記配線部に接合されＳｎを含
む半田ボールとを有してなり、前記半田ボールと前記配
線部との接合部に厚さ約１．８７μｍ以上のＣｕ−Ｓｎ
系合金層が形成されてなることを特徴とする半導体装置
である。
【００１０】ここで、前記半田ボールの前記配線部との
接合部に形成されているＣｕ−Ｓｎ系合金層が厚さ約
１．８７μｍ未満である場合には、半田ボールと配線部
との接合部を十分に強化することができず、温度サイク
ル試験等において前記接合部での破断・亀裂の発生の可
能性が生じ、半田ボールの剥脱を止めることができない
ため、歩留まりの低下が考えられる。しかしながら、上
記構成を有する本出願第１の発明の半導体装置による
と、半導体チップに接続されＣｕを含む配線部と、前記
配線部に接合されＳｎを含む半田ボールとを有してな
り、前記半田ボールと前記配線部との接合部に厚さ約
１．８７μｍ以上のＣｕ−Ｓｎ系合金層が形成されてな
ることにより、前記接合部の強度の向上を図ることがで
き、前記接合部近傍での破断・亀裂の発生を低減するこ
とができるため、前記破断・亀裂が原因による半田ボー
ルの剥脱を少なくすることができる。これにより、半導
体装置の生産性が向上し、前記接合部における信頼性が
向上し、歩留まりが良好な半導体装置として得ることが
できる。
【００１１】また、本出願第２の発明は、半導体チップ
に接続されＣｕを含む配線部と、前記配線部の一主面で
接合されＳｎを含む半田ボールと、前記配線部と前記半
田ボールとの接合面と反対側面にて前記配線部と接する
フィルム基板とを有してなり、前記配線部から前記フィ
ルム基板の前記配線部との接続面と反対側面にかけて前
記フィルム基板を貫通する孔が設けられ、前記孔に金属
が充填されてなり、前記孔の開口部の前記金属表面にＡ
ｕ層が形成され、前記半田ボールと前記配線部との接合
部に厚さ約１．８７μｍ以上のＣｕ−Ｓｎ系合金層が形
成されてなることを特徴とする半導体装置である。
【００１２】ここで、前記半田ボールの前記配線部との
接合部に厚さ約１．８７μｍ未満のＣｕ−Ｓｎ系合金層
が形成されている場合には、半田ボールと配線部との接
合部を十分に強化することができず、温度サイクル試験
等において前記接合部での破断・亀裂の発生の可能性が
生じ、半田ボールの剥脱を止めることができないため、
歩留まりの低下が考えられる。しかしながら、上記構成
を有する本出願第２の発明の半導体装置によると、前記
半田ボールと前記配線部との接合部に厚さ約１．８７μ
ｍ以上のＣｕ−Ｓｎ系合金層が形成されてなることによ
り、前記接合部の強度の向上を図ることができ、前記接
合部近傍での破断・亀裂の発生を低減することができる
ため、前記破断・亀裂が原因による半田ボールの剥脱を
少なくすることができる。これにより、半導体装置の生
産性が向上し、前記接合部における信頼性が向上し、歩
留まりが良好な半導体装置として得ることができる。
【００１３】また、本出願第３の発明の半導体装置は、
本出願第１の発明又は本出願第２の発明の半導体装置で
あって、前記半田ボール中に前記Ｐｂ塊が形成されてな
り、前記Ｐｂ塊の単位断面積当たりの分散密度が２０×
１０４個／ｍｍ３以上であることを特徴とする。
【００１４】ここで、形成されている前記Ｐｂ塊の単位
断面積当たりの分散密度が２０×１０４個／ｍｍ３以下
である場合には、前記Ｐｂ塊により半田ボール内に歪み
が生じやすくなり、温度サイクル試験等において前記接
合部での破断・亀裂の発生の可能性が生じ、半田ボール
の剥脱を止めることができないため、歩留まりの低下が
考えられる。しかしながら、上記構成を有する本出願第
３の発明の半導体装置によると、前記半田ボール中に前
記Ｐｂ塊が形成されてなり、前記Ｐｂ塊の単位断面積当
たりの分散密度が２０×１０４個／ｍｍ３以上であるこ
とにより、半田ボール内に生じる歪みを低減することが
できるため、前記接合部近傍での破断・亀裂の発生を低
減することができるため、前記破断・亀裂が原因による
半田ボールの剥脱を少なくすることができる。これによ
り、半導体装置の生産性が向上し、前記接合部における
信頼性が向上し、歩留まりが良好な半導体装置として得
ることができる。
【００１５】また、本出願第４の発明の半導体装置は、
本出願第１の発明又は本出願第２の発明の半導体装置で
あって、前記半田ボール中に前記Ｐｂ塊が形成されてな
り、前記Ｐｂ塊の平均断面積が１０μｍ２以下であるこ
とを特徴とする。
【００１６】ここで、前記Ｐｂ塊の平均断面積が１０μ
ｍ２以上である場合には、前記Ｐｂ塊により半田ボール
内に歪みが生じやすくなり、温度サイクル試験等におい
て前記接合部での破断・亀裂の発生の可能性が生じ、半
田ボールの剥脱を止めることができないため、歩留まり
の低下が考えられる。しかしながら、上記構成を有する
本出願第４の発明の半導体装置によると、前記半田ボー
ル中に前記Ｐｂ塊が形成されてなり、前記Ｐｂ塊の平均
断面積が１０μｍ２以下であることにより、半田ボール
内に生じる歪みを低減することができるため、前記接合
部近傍での破断・亀裂の発生を低減することができるた
め、前記破断・亀裂が原因による半田ボールの剥脱を少
なくすることができる。これにより、半導体装置の生産
性が向上し、前記接合部における信頼性が向上し、歩留
まりが良好な半導体装置として得ることができる。
【００１７】また、本出願第５の発明の半導体装置は、
本出願第３の発明又は本出願第４の発明の半導体装置で
あって、前記半田ボールとプリント板とが接合されてな
り、前記半田ボールと前記配線部との接合部をＣｕ−Ｓ
ｎ系合金層で強化させたことを特徴とする。
【００１８】ここで、前記半田ボールと前記配線部との
接合部がＣｕ−Ｓｎ系合金層で強化されていないと、温
度サイクル試験等において前記接合部での破断・亀裂の
発生の可能性が生じ、半田ボールの剥脱を止めることが
できないため、歩留まりの低下が考えられる。しかしな
がら、上記構成を有する本出願第５の発明の半導体装置
によると、前記半田ボールとプリント板とが接合されて
なり、前記半田ボールと前記配線部との接合部をＣｕ−
Ｓｎ系合金層で強化させたことにより、プリント板とも
接合されてなる半田ボールと前記配線部との前記接合部
近傍での破断・亀裂の発生を低減することができるた
め、前記破断・亀裂が原因による半田ボールの剥脱を少
なくすることができる。これにより、半導体装置の生産
性が向上し、前記接合部における信頼性が向上し、歩留
まりが良好な半導体装置として得ることができる。
【００１９】また、本出願第６の発明は、半導体チップ
上にフィルム基板を介してＣｕを含む配線部を設置した
後前記半導体チップと前記フィルム基板とを接合し、前
記配線部上に設けられたランドにＳｎを含む半田ボール
を設置した後、前記半田ボールの融点以上で不活性雰囲
気又は還元性雰囲気下所定時間保持することを特徴とす
る半導体装置の製造方法である。
【００２０】ここで、所定時間とは、半田ボールと配線
部との接合部における強度を高めるために十分な時間を
いう。上記構成を有する本出願第６の発明の半導体装置
の製造方法によると、半導体チップ上にフィルム基板を
介してＣｕを含む配線部を設置した後前記半導体チップ
と前記フィルム基板とを接合し、前記配線部上に設けら
れたランドにＳｎを含む半田ボールを設置した後、前記
半田ボールの融点以上で不活性雰囲気又は還元性雰囲気
下所定時間保持することにより、半田ボール中のＳｎが
前記配線部中のＣｕへと液相拡散し、前記接合部近傍に
半田ボールの剥脱を防ぐために十分な厚みを有するＣｕ
−Ｓｎ系合金層が形成されることから、前記接合部にお
ける強度を向上させることができるため、前記接合部近
傍における破断・亀裂の発生率を低減することができ
る。これにより、破断・亀裂の発生による欠陥品の発生
を少なくすることができるため、半導体装置の生産性の
向上を図ることができる。
【００２１】また、本出願第７の発明は、フィルム基板
の一主面にＣｕを含む配線部を設置し、前記配線部の表
面をレジストで保護し、前記フィルム基板から前記配線
部にかけて前記フィルム基板を貫通する孔を設けた後、
前記孔に金属を充填し、前記孔の開口部の前記金属表面
にＡｕ層を形成した後、前記フィルム基板の前記Ａｕ層
の形成面と半導体チップとを接合し、前記配線部上に設
けられたランドにＳｎを含む半田ボールを設置した後、
前記半田ボールの融点以上で不活性雰囲気又は還元性雰
囲気下所定時間保持することを特徴とする半導体装置の
製造方法である。
【００２２】ここで、所定時間とは、半田ボールと配線
部との接合部における強度を高めるために十分な時間を
いう。上記構成を有する本出願第７の発明の半導体装置
の製造方法によると、前記配線部上に設けられたランド
にＳｎを含む半田ボールを設置した後、前記半田ボール
の融点以上で不活性雰囲気又は還元性雰囲気下所定時間
保持することにより、半田ボール中のＳｎが前記配線部
中のＣｕへと液相拡散し、前記接合部近傍に半田ボール
の剥脱を防ぐために十分な厚みを有するＣｕ−Ｓｎ系合
金層が形成されることから、前記接合部における強度を
向上させることができるため、前記接合部近傍における
破断・亀裂の発生率を低減することができる。これによ
り、破断・亀裂の発生による欠陥品の発生を少なくする
ことができるため、半導体装置の生産性の向上を図るこ
とができる。
【００２３】また、本出願第８の発明の半導体装置の製
造方法は、本出願第６の発明又は本出願第７の発明の半
導体装置の製造方法であって、前記ランドの表面にＡｕ
からなる薄膜を形成してから前記半田ボールを設置する
ことを特徴とする。
【００２４】上記構成を有する本出願第８の発明の半導
体装置の製造方法によると、前記ランドの表面にＡｕか
らなる薄膜を形成してから前記半田ボールを設置するこ
とにより、前記配線部における酸化を防止することがで
きる。
【００２５】また、本出願第９の発明は、半導体チップ
上にフィルム基板を介してＣｕを含む配線部を設置した
後前記半導体チップと前記フィルム基板とを接合し、前
記配線部上の所定の位置に設けられたランドにＳｎを含
む半田ボールを設置した後、前記半田ボールの融点以上
で不活性雰囲気又は還元性雰囲気下所定時間保持するこ
とにより得られ、前記半田ボールと前記配線部との接合
部に厚さ約３μｍ以上のＣｕ−Ｓｎ系合金層が形成され
てなることを特徴とする半導体装置である。
【００２６】ここで、前記半田ボールの前記配線部との
接合部に形成されているＣｕ−Ｓｎ系合金層が厚さ約
１．８７μｍ未満である場合には、半田ボールと配線部
との接合部を十分に強化することができず、温度サイク
ル試験等において前記接合部での破断・亀裂の発生の可
能性が生じ、半田ボールの剥脱を止めることができない
ため、歩留まりの低下が考えられる。しかしながら、上
記構成を有する本出願第９の発明の半導体装置による
と、前記半田ボールと前記配線部との接合部に厚さ約３
μｍ以上のＣｕ−Ｓｎ系合金層が形成されてなることに
より、前記接合部の強度の向上を図ることができ、前記
接合部近傍での破断・亀裂の発生を低減することができ
るため、前記破断・亀裂が原因による半田ボールの剥脱
を少なくすることができる。これにより、半導体装置の
生産性が向上し、前記接合部における信頼性が向上し、
歩留まりが良好な半導体装置として得ることができる。
【００２７】また、本出願第１０の発明は、半導体チッ
プ上にフィルム基板を介してＣｕを含む配線部を設置し
た後前記半導体チップと前記フィルム基板とを接合し、
前記配線部上の所定の位置に設けられたランドにＳｎ及
びＰｂを含む半田ボールを設置した後、前記半田ボール
の融点以上で不活性雰囲気又は還元性雰囲気下所定時間
保持することにより得られ、前記半田ボール中に形成さ
れたＰｂ塊の単位断面積当たりの分散密度が２０×１０
４個／ｍｍ３以下であることを特徴とする半導体装置で
ある。
【００２８】ここで、形成されている前記Ｐｂ塊の単位
断面積当たりの分散密度が２０×１０４個／ｍｍ３以下
である場合には、前記Ｐｂ塊により半田ボール内に歪み
が生じやすくなり、温度サイクル試験等において前記接
合部での破断・亀裂の発生の可能性が生じ、半田ボール
の剥脱を止めることができないため、歩留まりの低下が
考えられる。しかしながら、上記構成を有する本出願第
１０の発明の半導体装置によると、前記半田ボール中に
形成されたＰｂ塊の単位断面積当たりの分散密度が２０
×１０４個／ｍｍ３以下であることにより、半田ボール
内に生じる歪みを低減することができるため、前記接合
部近傍での破断・亀裂の発生を低減することができるた
め、前記破断・亀裂が原因による半田ボールの剥脱を少
なくすることができる。これにより、半導体装置の生産
性が向上し、前記接合部における信頼性が向上し、歩留
まりが良好な半導体装置として得ることができる。
【００２９】また、本出願第１１の発明は、半導体チッ
プ上にフィルム基板を介してＣｕを含む配線部を設置し
た後前記半導体チップと前記フィルム基板とを接合し、
前記配線部上の所定の位置に設けられたランドにＳｎ及
びＰｂを含む半田ボールを設置した後、前記半田ボール
の融点以上で不活性雰囲気又は還元性雰囲気下所定時間
保持することにより得られ、前記半田ボール中に形成さ
れたＰｂ塊の平均断面積が１０μｍ２以下であることを
特徴とする半導体装置である。
【００３０】ここで、前記Ｐｂ塊の平均断面積が１０μ
ｍ２以上である場合には、前記Ｐｂ塊により半田ボール
内に歪みが生じやすくなり、温度サイクル試験等におい
て前記接合部での破断・亀裂の発生の可能性が生じ、半
田ボールの剥脱を止めることができないため、歩留まり
の低下が考えられる。しかしながら、上記構成を有する
本出願第４の発明の半導体装置によると、前記半田ボー
ル中に形成されたＰｂ塊の平均断面積が１０μｍ２以下
であることにより、半田ボール内に生じる歪みを低減す
ることができるため、前記接合部近傍での破断・亀裂の
発生を低減することができるため、前記破断・亀裂が原
因による半田ボールの剥脱を少なくすることができる。
これにより、半導体装置の生産性が向上し、前記接合部
における信頼性が向上し、歩留まりが良好な半導体装置
として得ることができる。
【００３１】また、本出願第１２の発明は、半導体チッ
プ上にフィルム基板を介してＣｕを含む配線部を設置し
た後前記半導体チップと前記フィルム基板とを接合し、
前記配線部上の所定の位置に設けられたランドにＳｎ及
びＰｂを含む半田ボールを設置した後、前記半田ボール
の融点以上で不活性雰囲気又は還元性雰囲気下所定時間
保持することにより得られ、前記半田ボールとプリント
板とが接合されてなり、前記半田ボールと前記配線部と
の接合部をＣｕ−Ｓｎ系合金層で強化させたことを特徴
とする半導体装置である。
【００３２】ここで、前記半田ボールと前記配線部との
接合部がＣｕ−Ｓｎ系合金層で強化されていないと、温
度サイクル試験等において前記接合部での破断・亀裂の
発生の可能性が生じ、半田ボールの剥脱を止めることが
できないため、歩留まりの低下が考えられる。しかしな
がら、上記構成を有する本出願第１２の発明の半導体装
置によると、前記半田ボールとプリント板とが接合され
てなり、前記半田ボールと前記配線部との接合部をＣｕ
−Ｓｎ系合金層で強化させたことにより、プリント板３
４とも接合されてなる半田ボール１１と前記配線部２と
の前記接合部近傍での破断・亀裂の発生を低減すること
ができるため、前記破断・亀裂が原因による半田ボール
の剥脱を少なくすることができる。これにより、半導体
装置の生産性が向上し、前記接合部における信頼性が向
上し、歩留まりが良好な半導体装置として得ることがで
きる。
【００３３】
【発明の実施の形態】以下、本発明の実施の形態に係る
半導体装置を、図面を参照して説明するが、以下の実施
の形態は本発明に係る半導体装置の一例にすぎない。図
１は、本発明の一実施の形態に係る半導体装置を示す断
面図である。図２は、図１に示される半導体装置におい
て、半田ボール１１としてＳｎ−Ｐｂ共晶半田（Ｓｎ含
有率：６３％、Ｐｂ含有率：３７％）からなる半田ボー
ルを用いた場合の半田ボール１１部分の拡大断面図（模
式図）である。図３は、図１に示される半導体装置の一
製造工程を示す図である。図４は、図１に示される半導
体装置の一製造工程を示す図である。図５は、半田ボー
ル１１にＳｎ−Ｃｕ共晶半田からなる半田ボールを用
い、図３・図４（ａ）〜（ｇ）に示される工程により得
られた装置を、図４（ｈ）に示す工程において半田ボー
ル１１の融点以上の温度で所定時間Ｎ２雰囲気下保持し
た後図４（ｉ）に示す工程にてプリント板と半田ボール
とを接合した後の半田ボール１１と配線部７との接合部
における剪断強度を測定した結果を示す図である。図６
は、図５に示される剪断強度の測定方法の一例を示す図
である。
【００３４】 本実施の形態に係る半導体装置は、図１
（ａ）に示すように、半導体チップ１に接続されＣｕを
含む配線部２と、前記配線部２に接合されＳｎを含む半
田ボール１１とを有してなる。すなわち、半導体チップ
１に接続されＣｕを含む配線部４と、前記配線部４の一
主面で接合されＳｎを含む半田ボール１１と、前記配線
部２と前記半田ボール１１との接合面と反対側面で前記
配線部２と接するフィルム基板３とを有してなり、前記
配線部２から前記フィルム基板３の前記配線部２との接
続面と反対側面にかけて前記フィルム基板３を貫通する
孔４が設けられ、前記孔４に金属５が充填されてなり、
前記孔４の開口部の前記金属５の表面にＡｕ層６が形成
されている。なお、本実施の形態に係る半導体装置にお
いては、半導体チップ１上に設置された電極部１２の直
上に孔４が設置され、前記孔４に充填された金属５を介
して半田ボール１１と前記電極部１２とが接合されてい
るが、必ずしも前記電極部１２の直上に半田ボール１１
が設置されている必要はない。また、図１（ａ）に示さ
れる本実施の形態に係る半導体装置は、図１（ｃ）に示
されるように、前記半田ボール１１とプリント板３４と
が接合されてなる。
【００３５】また、半田ボール１１はＳｎを主成分とす
るものであり、例えばＳｎ−Ｐｂ系合金やＳｎ−Ａｇ系
合金、若しくはＳｎを主体としてＡｇ、Ｃｕ、Ａｎ、Ｂ
ｉ、Ｎｉ、Ｃｄ、Ｓ、Ａｓ、Ｚｎ等を含むＰｂフリー半
田等を用いて形成される。また、図１（ａ）において、
半田ボール１１と配線部２との接合部すなわちランド７
近傍を拡大した図を図１（ｂ）に示す。図１（ｂ）に示
されるように、半田ボール１１と前記配線部２との接合
部、すなわち、前記配線部２にて半田ボール１１が設置
されているランド７部分には、強固なＣｕ−Ｓｎ系合金
層が形成されている。以上のように、半田ボール１１と
前記配線部２との接合部にＣｕ−Ｓｎ系合金層が設けら
れていることにより、前記接合部近傍での破断・亀裂の
発生を低減することができるため、前記破断・亀裂が原
因による半田ボール１１の剥脱を少なくすることができ
る。その結果、半導体装置の生産性が向上し、歩留まり
をより高めることができる。前記接合部近傍での破断・
亀裂の発生を低減するためには、Ｃｕ−Ｓｎ系合金層の
厚さは１．８７μｍ以上であることが好ましく、２μｍ
以上であるとより好ましく、３μｍ以上であるとさらに
好ましい。
【００３６】また、半田ボール１１にＳｎ以外の含有物
が含まれている場合、この含有物は一般に塊状で存在す
ることが多い。この塊が大きくなればなるほど半田ボー
ル１１中に歪みが生じやすくなり破断・亀裂が発生しや
すくなるため、前記含有物はより小さな塊に分散化して
形成されているのが好ましい。例えば、前記半田ボール
１１にＳｎ以外にＰｂが含まれる場合、半田ボール１１
中にＰｂからなる塊が形成されてなり、前記塊はより小
さく且つより分散化されて形成されてなることが好まし
い。
【００３７】次に、図１に示される半導体装置の製造工
程について、図３及び図４を参照して説明する。まず、
フィルム基板３へ配線部２を設置する一製造工程につい
て、図３を参照して説明する。図３（ａ）に示されるよ
うに、フィルム基板３の一主面にＣｕを含む配線部２を
設置する。また、前記フィルム基板３の前記配線部２の
設置面と反対側の面には接着剤３１が施されている。フ
ィルム基板３には、ポリイミド等２５０℃以上の温度条
件に耐えうる材料を用い、接着剤３１にはポリイミド系
を用いる。次に、図３（ａ）に示されるフィルム基板３
上の配線部２を所定の形状にパターニングした後（図３
（ｂ）参照）、前記配線部２及びフィルム基板３の外部
に露出している表面にレジスト３２を施す（図３（ｃ）
参照）。続いて、前記接着剤３１から前記配線部２にか
けて前記フィルム基板３を貫通する孔４を形成する（図
３（ｄ）参照）。係る孔４の形成にはレーザ等の工具を
用いる。さらに、前記孔４にＣｕ又はＡｌ等の金属５を
充填した（図３（ｅ）参照）後、前記孔４の開口部の前
記金属５の表面にＡｕ層６を形成する（図３（ｆ）参
照）。以上の工程により、一主面に配線部２が形成され
たフィルム基板３を有してなるテープ基板３３を得る。
なお、図３は、フィルム基板３に設置された１個のラン
ド７を拡大して示したものであって、このフィルム基板
３上には、後の工程において半田ボール１０１を設置す
るためのランド７が複数設置されている。
【００３８】次に、図３に示される工程により得られた
テープ基板３３を用いて半田ボール１１を設置する一製
造工程について、図４を参照して説明する。 まず、図
３に示される工程により得られたテープ基板３３を、前
記テープ基板３３における前記Ａｕ層６が設置された側
の面を上にして設置した後（図４（ａ）参照）、前記テ
ープ基板３３の両端部それぞれにＣｕ又はステンレス等
からなるスティフィナ４１を取り付ける（図４（ｂ）参
照）。続いて、２のスティフィナ４１間に１の半導体チ
ップ１を設置し、前記Ａｕ層６と前記半導体チップ１に
設置されるＡｌ等からなる電極部とを接続する（図４
（ｃ）参照）。係る接続はボンディングツールを用いて
熱及び超音波を併用して行う。続いて、必要に応じて、
前記テープ基板３３と前記半導体チップ１との間に補強
樹脂４２を注入し硬化させることにより、前記テープ基
板３３と前記半導体チップ１との間の接続部の補強を行
う（図４（ｄ）参照）。前記補強樹脂４２としてはエポ
キシ樹脂等の液状樹脂を用いる。続いて、半導体チップ
１において、テープ基板３３との接続面の反対側の面
に、Ｃｕ、Ａｌ、ＳｉＣ等からなる蓋部４３を設置して
常圧下封止する（図４（ｅ）参照）。この場合、前記蓋
部４３の半導体チップ１との接続面には、Ａｇペースト
・Ｃｕペースト等の導電性接着剤４４を施しておき、前
記封止により係る導電性接着剤４４を加熱硬化するとと
もに、ベルト炉やオーブンにより常圧封止する。次に、
テープ基板３３のフィルム基板３に設置されたレジスト
３２の所定の位置にエッチング等により溝を形成するこ
とにより半田ボール１１を設置するためのランド７（図
示しない）を設けた後、位置決め工具４５を用いて、前
記テープ基板３３に設置された前記配線部２上の各ラン
ド７に半田ボール１１を減圧吸引しながら取り付けた
（図４（ｆ）参照）後、前記半田ボール１１と前記ラン
ド７との接合部周辺にフラックス（図示しない）を塗布
し、しかる後に、前記半田ボール１１をリフローさせる
ことにより前記ランド７と前記半田ボール１１とを接合
する。その後、必要であれば、前述した工程において用
いたフラックスを洗浄する。以上の工程により得られた
装置（図４（ｇ）参照）を不活性雰囲気又は還元性雰囲
気下半田ボール１１の融点以上の温度で所定時間保持す
る（図４（ｈ）参照）。以上の工程により得られた装置
に対し、動作特性及び物理的損傷の耐久性を決定する等
のために温度サイクル試験を行った後に選別・検査等を
行い、しかる後に前記半田ボール１１をリフローさせる
ことによりプリント板３４と半田ボール１１とを接合し
て前記装置をプリント板３４に実装し（図４（ｉ）参
照）、最終的な製品である半導体装置を得る。前述した
ように、図４（ｇ）に示される装置を不活性雰囲気又は
還元性雰囲気下半田ボール１１の融点以上の温度で所定
時間保持することにより、半田ボール１１中のＳｎと前
記ランド７中のＣｕが合金化され、前記半田ボール１１
と前記ランド７との接合部近傍にＣｕ−Ｓｎ合金が形成
される。ここで、不活性雰囲気とは、半田ボール１１及
びランド部７と反応しない気体、例えば、Ｎ２、Ａｒ、
Ｈｅ、Ｎｅ等、若しくはこれらを混合したものをいい、
還元性雰囲気下とは還元性を有する気体、例えばＣＯや
Ｈ２等をいう。以上のように、前記装置を不活性雰囲気
又は還元性雰囲気下で半田ボール１１の融点以上の温度
で所定時間保持することにより、半田ボール１１中のＳ
ｎが前記配線部２のＣｕマトリックス中へと液相拡散
し、前記接合部近傍に半田ボール１１の剥脱を防ぐため
に十分な厚みを有するＣｕ−Ｓｎ系合金層が形成される
ことから、図４（ｉ）に示される工程において、半田ボ
ール１１が前記半田ボール１１と前記配線部２との接合
部における強度を向上させることができるため、プリン
ト板３４とも接合されてなる半田ボール１１と前記配線
部２との前記接合部近傍での破断・亀裂の発生率を低減
することができる。これにより、前記破断・亀裂の発生
による欠陥品の発生を少なくすることができるため、半
導体装置の生産性の向上を図ることができる。
【００３９】なお、本実施の形態においては、図３
（ｆ）に示されるように、ランド７にＡｕからなる薄膜
を形成せずにランド７に半田ボール１１を設置した場合
を示した。一般に、ランド７にＡｕからなる薄膜を形成
してから半田ボールを前記ランド７に設置することによ
り、配線部２の酸化を防止するとともに合金化を促進す
ることができることから、本実施の形態においても、図
９に示される従来の半導体装置の製造工程と同様に、ラ
ンド７にＡｕからなる薄膜を形成してから前記ランド７
に半田ボール１１を設置してもよい。これにより、前記
配線部２における酸化を防止することができる。
【００４０】
【実施例１】続いて、図１に示される本実施の形態に係
る半導体装置において、半田ボール１１としてＳｎ−Ｐ
ｂ共晶半田（Ｓｎ含有率：６３％、Ｐｂ含有率：３７
％）からなる半田ボールを用いた場合の一実施例を示
す。本実施例に係る半田ボール１１部分の拡大図を図２
に示す。図２に示されるように、前記半田ボール１１の
前記配線部２との接合部近傍にはＣｕ−Ｓｎ系合金層が
形成されてなる。図２に示される本発明の半導体装置に
設置された半田ボール１１においては、各半田ボール１
１においてＣｕ−Ｓｎ系合金層が１．８７〜４．０μｍ
形成されており、特に３．０〜４．０μｍ形成されてい
るものが多かった。一方、図８に示される従来の半導体
装置に設置される半田ボール１０１においては、Ｃｕ−
Ｓｎ系合金層が１．００〜１．５０μｍ形成されてい
た。これにより図２に示される本発明の半導体装置のほ
うが強固なＣｕ−Ｓｎ系合金層がより厚く形成されてい
るのが分かった。以上により半田ボール１１の剥脱を防
止するためには、前記Ｃｕ−Ｓｎ系合金層が少なくとも
１．８７μｍ以上形成されていることが望ましい。この
ように、十分な厚さのＣｕ−Ｓｎ系合金層が前記接合部
近傍に形成されている結果として、前記半田ボール１１
と前記配線部２との接合部において強度が高められるた
め前記接合部近傍での破断・亀裂の発生率を低減するこ
とができる。これにより前記破断・亀裂の発生による欠
陥品の発生を少なくすることができるため歩留まりが良
好な装置として得ることができる。
【００４１】また、前述したように、半田ボール１１に
Ｓｎ以外の含有物が含まれている場合、この含有物は一
般に塊状で存在することが多く、図２に示される半田ボ
ール１１においては、半田ボール１１の原材料中に含ま
れるＰｂが塊として含有される。以下、前記Ｐｂから形
成された塊をＰｂ塊と略す。このＰｂ塊が大きくなれば
なるほど半田ボール１１中に歪みが生じやすくなり破断
・亀裂が発生しやすくなるため、前記Ｐｂ塊はより小さ
く分散化されて形成されてなるほうが好ましい。図２に
示される半田ボール１１においては、前記Ｐｂ塊の単位
断面積当たりの分散密度が２０×１０４個／ｍｍ３以上
であった。一方、図８に示される従来の半導体装置に設
置された半田ボール１０１中に形成されたＰｂ塊の単位
断面積当たりの分散密度は１５×１０４個／ｍｍ３であ
った。以上のことから本発明の半導体装置に設置された
半田ボール１１は、従来の半導体装置に設置された半田
ボール１０１と比較して、含有するＰｂ塊がより分散化
され形成されているといえる。さらに、図２に示される
半田ボール１１においては、前記Ｐｂ塊の断面積は１〜
１０μｍ２であった。一方、図８に示される従来の半導
体装置に設置された半田ボール１０１中に形成されたＰ
ｂ塊の断面積は１０〜３０μｍ２であった。以上のこと
から、本発明の半導体装置に設置された半田ボール１１
は、従来の半導体装置に設置された半田ボール１０１と
比較して、含有するＰｂ塊がより微細であるといえる。
このように、図２に示される本発明の半導体装置は、前
記半導体装置に設置された半田ボール１１中にＰｂ塊が
より微細化され且つ分散化されて形成されているため、
半田ボール１１中に歪みが生じにくく、前記半田ボール
１１と前記配線部２との接合部における破断・亀裂の発
生を低減することができる。以上のことから、破断・亀
裂の発生による欠陥品の発生を少なくすることができる
ため、歩留まりがより良好な装置として得ることができ
る。
【００４２】
【実施例２】次に、実施例１と同様に、半田ボール１１
にＳｎ−Ｃｕ共晶半田からなる半田ボールを用い、図３
及び図４（ａ）〜（ｇ）に示される工程により得られた
装置を、図４（ｈ）において不活性雰囲気としてＮ２を
用い、Ｎ２雰囲気下半田ボール１１の融点以上の温度で
所定時間下保持した後、図４（ｉ）においてプリント板
３４と半田ボール１１とを接合した後の半田ボール１１
と配線部７との接合部における剪断強度を測定した結果
を示す。前記接合部における剪断強度と保持時間との関
係を図５に示す。図５においては、横軸はＮ２雰囲気下
で装置を保持した時間（保持時間・単位：時間）、縦軸
は剪断強度（単位：ｇｆ）であり、○は半田ボール１１
の融点以上（Ｓｎ−Ｃｕ共晶半田の融点は１８３℃）で
ある２４０℃で保持した場合の各時間における剪断強度
を示し、●は比較例として、半田ボール１１の融点以下
である１５０℃で保持した場合の各時間における剪断強
度を示す。また、前記剪断強度は、図６に示されるよう
に、半田ボール１１と前記配線部２との接合部において
半田ボール１１と前記配線部２との前記接合面と略平行
方向（矢印Ａ方向）に測定ツール６１を用いて半田ボー
ル１１を剪断した際に測定された強度である。本実施例
に係る半導体装置は、半田ボール１１の直径が０．５ｍ
ｍであり、搭載された半田ボール１１のピッチ（隣接す
る半田ボール１１の中心間の距離）が０．８ｍｍ、ラン
ド７（半田ボール１１と配線部２との接合部）の直径が
０．４ｍｍであるように設置されたものである。図５に
示されるように、半田ボール１１の融点以下で前記装置
を保持した場合と比較して、半田ボール１１の融点以上
で前記装置を保持した場合の方が半田ボール１１と前記
配線部２との接合部における剪断強度が向上した。これ
は、半田ボール１１の融点以上で前記装置を保持するこ
とにより、半田ボール１１中のＳｎが前記配線部２のＣ
ｕへと液相拡散し、前記接合部近傍にＣｕ−Ｓｎ系合金
層が形成されるためであると推測され、これにより、前
記半田ボール１１と前記配線部２との接合部における強
度を向上させることができる。特に、半田ボール１１の
融点以上で前記装置を保持した場合、１時間以上保持す
ることにより剪断強度を６８０ｇｆ以上に向上させるこ
とができ、半田ボール１１とプリント板３４とが接合さ
れてなる装置において、前記半田ボール１１と前記配線
部２との前記接合部近傍における半田ボール１１の剥脱
を十分防止するために充分な強度を得ることができる。
【００４３】また、本実施例に用いた半田ボール１１は
共晶半田から形成されたものであるため、半田ボール１
１中にＰｂを含有してなり、前記半田ボール１１は、図
２に示されるような成分分布を有する。図２に示される
ように、Ｐｂは半田ボール１１中において塊（以下、Ｐ
ｂ塊と略す）として存在する。表１に、前記半田ボール
１１に含まれる主成分（Ｃｕ、Ｐｂ、Ｓｎ、Ｃｕ−Ｓｎ
合金）の熱膨張係数（単位：ｐｐｍ）及び密度（単位：
ｇ／ｃｍ３）を示す。
【表１】 前記Ｐｂ塊が大きくなればなるほど半田ボール１１中に
歪みが生じやすくなり破断・亀裂が発生しやすくなるた
め、半田ボール１１中に発生する歪みを少なくするため
には、前記Ｐｂ塊は小さいほうが好ましいといえる。一
方、表１によると、Ｃｕ、Ｃｕ−Ｓｎ合金、及びＳｎの
熱膨張係数と比較してＰｂの熱膨張係数は大きいうえ、
Ｐｂの密度もまたＣｕ及びＳｎの密度と比較して大きい
ことが分かる。そのため、得られた半導体装置に対して
温度サイクル試験等（半田ボール１１の融点よりも低い
温度での熱処理）を行った場合、Ｐｂの熱膨張係数が他
の成分より大きいことから、Ｐｂ塊は半田ボール１１の
他の部分よりも膨張するため、Ｐｂ塊の部分に歪みが多
く発生すると考えられる。すなわち、半田ボール１１中
に含まれるＰｂ塊が大きければ大きいほど半田ボール１
１内により大きな歪みが生じ、半田ボールの破断・亀裂
が発生しやすくなる。しかしながら、本実施例において
は、半田ボール１１の融点以上の温度で熱処理を行うこ
とにより、図２に示されるように、半田ボール１１内に
含まれる元素の結晶構造が変化し、前記熱処理工程を経
ずに得られた従来の半導体装置（図８参照）と比較し
て、Ｐｂから形成される塊（Ｐｂ塊）がより微細化され
且つ分散して形成されている。このように、本実施例に
係る熱処理を経ることにより得られた半導体装置では、
半田ボール１１に含まれるＰｂ塊が微細化されて形成さ
れているためＰｂ塊の部分から生じる歪みを小さくする
ことができるとともに、Ｐｂ塊が分散して形成されてい
るためＰｂ塊の部分から生じる歪みを分散化することが
できる。以上により、半田ボール１１と配線部２との接
合部における接合強度を高めることができる。
【００４４】なお、本実施例においては、半田ボール１
１の材質がＳｎ−Ｐｂ共晶半田である場合を示したが、
半田ボール１１の材質はこれに限定されず、Ｓｎを含む
ものであればよく、例えば、Ｓｎ−Ａｇ系合金や、Ｓｎ
を主成分とし、Ａｇ、Ｃｕ、Ｚｎ、Ｃｄ、Ｎｉ、Ｓ、Ａ
ｓ、Ｂｉを含むＰｂフリー半田等を用いてもよい。
【図面の簡単な説明】
【図１】 本発明の一実施の形態に係る半導体装置を示
す断面図である。
【図２】 図１に示される半導体装置において、半田ボ
ールとしてＳｎ−Ｐｂ共晶半田（Ｓｎ含有率：６３％、
Ｐｂ含有率：３７％）からなる半田ボールを用いた場合
の半田ボール部分の拡大断面図（模式図）である。
【図３】 図１に示される半導体装置の一製造工程を示
す図である。
【図４】 図１に示される半導体装置の一製造工程を示
す図である。
【図５】 半田ボール１１にＳｎ−Ｃｕ共晶半田からな
る半田ボールを用い、図３・図４（ａ）〜（ｇ）に示さ
れる工程により得られた装置を、図４（ｈ）において半
田ボールの融点以上の温度で所定時間Ｎ２雰囲気下保持
した後、プリント板と半田ボールとを接合した後の半田
ボールと配線部との接合部における剪断強度を測定した
結果を示す図である。
【図６】 図５に示される剪断強度の測定方法の一例を
示す図である。
【図７】 従来の半導体装置を示す図である。
【図８】 図７に示される従来の半導体装置において、
半田ボールとしてＳｎ−Ｐｂ共晶半田（Ｓｎ含有率：６
３％、Ｐｂ含有率：３７％）からなる半田ボールを用い
た場合の半田ボール部分の拡大断面図（模式図）であ
る。
【図９】 従来の半導体装置の一製造工程を示す図であ
る。
【図１０】従来の半導体装置の一製造工程を示す図であ
る。
【符号の説明】
１ 半導体チップ ２ 配線部 ３ フィルム基板 ４ 孔 ５ 金属 ６ Ａｕ層 ７ ランド ８ Ａｕ層 １１ 半田ボール １２ 電極部 ２１ Ｃｕ−Ｓｎ系合金層 ２２ Ｓｎ ２３ Ｐｎ塊 ３１ 接着剤 ３２ レジスト ３３ テープ基板 ３４ プリント板 ４１ スティフィナ ４２ 補強樹脂 ４３ 蓋部 ４４ 導電性接着剤 ４５ 位置決め工具 ４６ エポキシ樹脂又はシリコン樹脂 ６１ 測定ツール ８１ Ｃｕ−Ｓｎ系合金層 ８２ Ｓｎ ８３ Ｐｎ塊 ９３ テープ基板 １０１ 半田ボール

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】半導体チップに接続されＣｕを含む配線部
    と、前記配線部に接合されＳｎを含む半田ボールとを有
    してなり、前記半田ボールと前記配線部との接合部に厚
    さ約１．８７μｍ以上のＣｕ−Ｓｎ系合金層が形成され
    てなることを特徴とする半導体装置。
  2. 【請求項２】半導体チップに接続されＣｕを含む配線部
    と、前記配線部の一主面で接合されＳｎを含む半田ボー
    ルと、前記配線部と前記半田ボールとの接合面と反対側
    面にて前記配線部と接するフィルム基板とを有してな
    り、前記配線部から前記フィルム基板の前記配線部との
    接続面と反対側面にかけて前記フィルム基板を貫通する
    孔が設けられ、前記孔に金属が充填されてなり、前記孔
    の開口部の前記金属表面にＡｕ層が形成され、前記半田
    ボールと前記配線部との接合部に厚さ約１．８７μｍ以
    上のＣｕ−Ｓｎ系合金層が形成されてなることを特徴と
    する半導体装置。
  3. 【請求項３】前記半田ボール中に前記Ｐｂ塊が形成され
    てなり、前記Ｐｂ塊の単位断面積当たりの分散密度が２
    ０×１０４個／ｍｍ３以上であることを特徴とする請求
    項１又は請求項２に記載の半導体装置。
  4. 【請求項４】前記半田ボール中に前記Ｐｂ塊が形成され
    てなり、前記Ｐｂ塊の平均断面積が１０μｍ２以下であ
    ることを特徴とする請求項１又は請求項２に記載の半導
    体装置。
  5. 【請求項５】前記半田ボールとプリント板とが接合され
    てなり、前記半田ボールと前記配線部との接合部をＣｕ
    −Ｓｎ系合金層で強化させたことを特徴とする請求項３
    又は請求項４に記載の半導体装置。
  6. 【請求項６】半導体チップ上にフィルム基板を介してＣ
    ｕを含む配線部を設置した後前記半導体チップと前記フ
    ィルム基板とを接合し、前記配線部上に設けられたラン
    ドにＳｎを含む半田ボールを設置した後、前記半田ボー
    ルの融点以上で不活性雰囲気又は還元性雰囲気下所定時
    間保持することを特徴とする半導体装置の製造方法。
  7. 【請求項７】フィルム基板の一主面にＣｕを含む配線部
    を設置し、前記配線部の表面をレジストで保護し、前記
    フィルム基板から前記配線部にかけて前記フィルム基板
    を貫通する孔を設けた後、前記孔に金属を充填し、前記
    孔の開口部の前記金属表面にＡｕ層を形成した後、前記
    フィルム基板の前記Ａｕ層の形成面と半導体チップとを
    接合し、前記配線部上に設けられたランドにＳｎを含む
    半田ボールを設置した後、前記半田ボールの融点以上で
    不活性雰囲気又は還元性雰囲気下所定時間保持すること
    を特徴とする半導体装置の製造方法。
  8. 【請求項８】前記ランドの表面にＡｕからなる薄膜を形
    成してから前記半田ボールを設置することを特徴とする
    請求項６又は請求項７に記載の半導体装置の製造方法。
  9. 【請求項９】半導体チップ上にフィルム基板を介してＣ
    ｕを含む配線部を設置した後前記半導体チップと前記フ
    ィルム基板とを接合し、前記配線部上の所定の位置に設
    けられたランドにＳｎを含む半田ボールを設置した後、
    前記半田ボールの融点以上で不活性雰囲気又は還元性雰
    囲気下所定時間保持することにより得られ、前記半田ボ
    ールと前記配線部との接合部に厚さ約３μｍ以上のＣｕ
    −Ｓｎ系合金層が形成されてなることを特徴とする半導
    体装置。
  10. 【請求項１０】半導体チップ上にフィルム基板を介して
    Ｃｕを含む配線部を設置した後前記半導体チップと前記
    フィルム基板とを接合し、前記配線部上の所定の位置に
    設けられたランドにＳｎ及びＰｂを含む半田ボールを設
    置した後、前記半田ボールの融点以上で不活性雰囲気又
    は還元性雰囲気下所定時間保持することにより得られ、
    前記半田ボール中に形成されたＰｂ塊の単位断面積当た
    りの分散密度が２０×１０４個／ｍｍ３以下であること
    を特徴とする半導体装置。
  11. 【請求項１１】半導体チップ上にフィルム基板を介して
    Ｃｕを含む配線部を設置した後前記半導体チップと前記
    フィルム基板とを接合し、前記配線部上の所定の位置に
    設けられたランドにＳｎ及びＰｂを含む半田ボールを設
    置した後、前記半田ボールの融点以上で不活性雰囲気又
    は還元性雰囲気下所定時間保持することにより得られ、
    前記半田ボール中に形成されたＰｂ塊の平均断面積が１
    ０μｍ ２以下であることを特徴とする半導体装置。
  12. 【請求項１２】半導体チップ上にフィルム基板を介して
    Ｃｕを含む配線部を設置した後前記半導体チップと前記
    フィルム基板とを接合し、前記配線部上の所定の位置に
    設けられたランドにＳｎ及びＰｂを含む半田ボールを設
    置した後、前記半田ボールの融点以上で不活性雰囲気又
    は還元性雰囲気下所定時間保持することにより得られ、
    前記半田ボールとプリント板とが接合されてなり、前記
    半田ボールと前記配線部との接合部をＣｕ−Ｓｎ系合金
    層で強化させたことを特徴とする半導体装置。
JP06191299A 1999-03-09 1999-03-09 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP3287328B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP06191299A JP3287328B2 (ja) 1999-03-09 1999-03-09 半導体装置及び半導体装置の製造方法
SG200001269A SG84573A1 (en) 1999-03-09 2000-03-08 Semiconductor device and method of fabricating the same
DE10011368A DE10011368A1 (de) 1999-03-09 2000-03-09 Halbleiterbauelement und Verfahren zu seiner Herstellung
KR10-2000-0011783A KR100367314B1 (ko) 1999-03-09 2000-03-09 반도체 장치 및 그의 제조방법
US09/521,680 US6486553B1 (en) 1999-03-09 2000-03-09 Semiconductor device with increased connection strength between solder balls and wiring layer
US09/897,248 US20020000651A1 (en) 1999-03-09 2001-07-02 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06191299A JP3287328B2 (ja) 1999-03-09 1999-03-09 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000260894A true JP2000260894A (ja) 2000-09-22
JP3287328B2 JP3287328B2 (ja) 2002-06-04

Family

ID=13184861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06191299A Expired - Fee Related JP3287328B2 (ja) 1999-03-09 1999-03-09 半導体装置及び半導体装置の製造方法

Country Status (5)

Country Link
US (2) US6486553B1 (ja)
JP (1) JP3287328B2 (ja)
KR (1) KR100367314B1 (ja)
DE (1) DE10011368A1 (ja)
SG (1) SG84573A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100421861C (zh) * 2002-03-08 2008-10-01 株式会社日立制作所 焊料
JP2010531550A (ja) * 2007-06-28 2010-09-24 アギア システムズ インコーポレーテッド 鉛フリーはんだの銅溶解の抑制
CN109314063A (zh) * 2016-06-14 2019-02-05 三菱电机株式会社 电力用半导体装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403401B1 (en) * 2000-08-14 2002-06-11 St Assembly Test Services Pte Ltd Heat spreader hole pin 1 identifier
US6764975B1 (en) * 2000-11-28 2004-07-20 Saint-Gobain Ceramics & Plastics, Inc. Method for making high thermal diffusivity boron nitride powders
JP4051893B2 (ja) * 2001-04-18 2008-02-27 株式会社日立製作所 電子機器
EP1397421B1 (en) * 2001-04-30 2019-09-04 Saint-Gobain Ceramics and Plastics, Inc. Polymer processing aid and method for processing polymers
KR100400606B1 (ko) * 2001-09-08 2003-10-08 정재필 저융점 무연솔더 도금층을 이용한 2중 프리코팅 기판 및그 제조방법
KR100460109B1 (ko) * 2001-09-19 2004-12-03 엘지전자 주식회사 음성패킷 변환을 위한 ｌｓｐ 파라미터 변환장치 및 방법
US6642158B1 (en) 2002-09-23 2003-11-04 Intel Corporation Photo-thermal induced diffusion
US7494635B2 (en) 2003-08-21 2009-02-24 Saint-Gobain Ceramics & Plastics, Inc. Boron nitride agglomerated powder
US7400470B2 (en) * 2005-04-21 2008-07-15 Hitachi Global Storage Technologies Netherlands B.V. Head gimbal assembly and magnetic disk drive with specific solder ball or slider pad and electrode stud dimensioning to produce reliable solder ball connection using laser energy
US8493746B2 (en) * 2009-02-12 2013-07-23 International Business Machines Corporation Additives for grain fragmentation in Pb-free Sn-based solder
KR101284363B1 (ko) * 2013-01-03 2013-07-08 덕산하이메탈(주) 금속코어 솔더볼 및 이를 이용한 반도체 장치의 방열접속구조
CN105552054B (zh) * 2016-02-03 2018-02-27 美新半导体（无锡）有限公司 一种晶圆级封装结构及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2201545B (en) * 1987-01-30 1991-09-11 Tanaka Electronics Ind Method for connecting semiconductor material
US4840302A (en) * 1988-04-15 1989-06-20 International Business Machines Corporation Chromium-titanium alloy
CA2030865C (en) * 1989-11-30 1993-01-12 Kenichi Fuse Method of forming a solder layer on pads of a circuit board and method of mounting an electronic part on a circuit board
JPH04280434A (ja) 1991-03-08 1992-10-06 Hitachi Ltd 半導体集積回路装置の製造方法
US5162257A (en) * 1991-09-13 1992-11-10 Mcnc Solder bump fabrication method
US5859470A (en) * 1992-11-12 1999-01-12 International Business Machines Corporation Interconnection of a carrier substrate and a semiconductor device
US5821627A (en) * 1993-03-11 1998-10-13 Kabushiki Kaisha Toshiba Electronic circuit device
US5567981A (en) 1993-03-31 1996-10-22 Intel Corporation Bonding pad structure having an interposed rigid layer
JP3296400B2 (ja) * 1995-02-01 2002-06-24 東芝マイクロエレクトロニクス株式会社 半導体装置、その製造方法およびＣｕ製リード
US5668058A (en) 1995-12-28 1997-09-16 Nec Corporation Method of producing a flip chip
US5902686A (en) * 1996-11-21 1999-05-11 Mcnc Methods for forming an intermetallic region between a solder bump and an under bump metallurgy layer and related structures
JP3252745B2 (ja) 1997-03-31 2002-02-04 関西日本電気株式会社 半導体装置およびその製造方法
JPH10294394A (ja) 1997-04-17 1998-11-04 Hitachi Ltd 半導体パッケージ及びその製法
US6303878B1 (en) * 1997-07-24 2001-10-16 Denso Corporation Mounting structure of electronic component on substrate board
JP3654485B2 (ja) 1997-12-26 2005-06-02 富士通株式会社 半導体装置の製造方法
JP2000150701A (ja) * 1998-11-05 2000-05-30 Shinko Electric Ind Co Ltd 半導体装置並びにこれに用いる接続用基板及びその製造方法
US6232212B1 (en) 1999-02-23 2001-05-15 Lucent Technologies Flip chip bump bonding

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100421861C (zh) * 2002-03-08 2008-10-01 株式会社日立制作所 焊料
JP2010531550A (ja) * 2007-06-28 2010-09-24 アギア システムズ インコーポレーテッド 鉛フリーはんだの銅溶解の抑制
CN109314063A (zh) * 2016-06-14 2019-02-05 三菱电机株式会社 电力用半导体装置

Also Published As

Publication number Publication date
JP3287328B2 (ja) 2002-06-04
US6486553B1 (en) 2002-11-26
DE10011368A1 (de) 2000-12-07
SG84573A1 (en) 2001-11-20
US20020000651A1 (en) 2002-01-03
KR100367314B1 (ko) 2003-01-09
KR20000076801A (ko) 2000-12-26

Similar Documents

Publication Publication Date Title
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
JP3262497B2 (ja) チップ実装回路カード構造
JP3287328B2 (ja) 半導体装置及び半導体装置の製造方法
JP4720438B2 (ja) フリップチップ接続方法
KR20000057332A (ko) 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이
KR20020036669A (ko) 반도체 장치의 플립 칩 실장 구조 및 실장 방법
KR20110109848A (ko) 반도체장치 및 반도체장치의 제조방법
JP2007287712A (ja) 半導体装置、半導体装置の実装構造、及びそれらの製造方法
JPH10173006A (ja) 半導体装置および半導体装置の製造方法
JP2004303861A (ja) 半導体装置およびその製造方法
JP2001024085A (ja) 半導体装置
JPH10294337A (ja) 半導体装置及びその製造方法
JP3425903B2 (ja) Ｂｇａ実装方法およびその実装構造
JP4366838B2 (ja) 電子回路モジュールの製造方法
US6649833B1 (en) Negative volume expansion lead-free electrical connection
JPH022151A (ja) パッケージ構造体
JP2010123676A (ja) 半導体装置の製造方法、半導体装置
JPH10209591A (ja) 配線基板
JP2007317754A (ja) 半導体装置
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP2012049481A (ja) インターポーザ、半導体パッケージ、インターポーザの製造方法及び半導体パッケージの製造方法
JP3415501B2 (ja) 半導体装置の製造方法
JP3078516B2 (ja) 中継基板、ｉｃ搭載基板と中継基板の接続体、ｉｃ搭載基板と中継基板と取付基板とからなる構造体
JP2001156095A (ja) 電極、半導体装置および製造方法
JP2000294586A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees