JP3415501B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3415501B2 JP3415501B2 JP21358199A JP21358199A JP3415501B2 JP 3415501 B2 JP3415501 B2 JP 3415501B2 JP 21358199 A JP21358199 A JP 21358199A JP 21358199 A JP21358199 A JP 21358199A JP 3415501 B2 JP3415501 B2 JP 3415501B2
- Authority
- JP
- Japan
- Prior art keywords
- point solder
- melting point
- solder bump
- cutting
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、特にウェハー状態のものあるいはフリ
ップチップ型半導体装置及びその製造方法に関する。
製造方法に関し、特にウェハー状態のものあるいはフリ
ップチップ型半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】従来、かかるフリップチップ型半導体装
置は、半導体チップ上の周辺部もしくは活性領域上に所
定の配列、すなわちエリアアレー配列で形成されている
外部端子上に、半田，Ａｕ，Ｓｎ−Ａｇ系合金等の金属
性材料により突起状のバンプが形成されている。このチ
ップ型半導体装置は、エンドユーザー側でフリップチッ
プ型半導体装置のバンプ配列パターンと同一パターンで
形成されている電極パットを備えた多層配線基板に実装
される。この実装の際、通常バンプ材料に半田を用いて
いる場合は、フラックスを使用したＩＲリフロー工程を
用いるのが一般的である。
置は、半導体チップ上の周辺部もしくは活性領域上に所
定の配列、すなわちエリアアレー配列で形成されている
外部端子上に、半田，Ａｕ，Ｓｎ−Ａｇ系合金等の金属
性材料により突起状のバンプが形成されている。このチ
ップ型半導体装置は、エンドユーザー側でフリップチッ
プ型半導体装置のバンプ配列パターンと同一パターンで
形成されている電極パットを備えた多層配線基板に実装
される。この実装の際、通常バンプ材料に半田を用いて
いる場合は、フラックスを使用したＩＲリフロー工程を
用いるのが一般的である。
【０００３】しかし、フリップチップ型半導体装置を多
層配線基板に実装した後、多層配線基板とフリップチッ
プ型半導体装置の線膨張係数ミスマッチにより、実装信
頼性のうちでも、特に温度サイクル特性が劣るという問
題がある。この問題を解決するために、従来は次のよう
な施策が施されている。
層配線基板に実装した後、多層配線基板とフリップチッ
プ型半導体装置の線膨張係数ミスマッチにより、実装信
頼性のうちでも、特に温度サイクル特性が劣るという問
題がある。この問題を解決するために、従来は次のよう
な施策が施されている。
【０００４】まず、多層配線基板の線膨張係数をシリコ
ンの線膨張係数に近づけるために、材料としては高価で
あるＡＬＮ、ムライド、ガラセラ等のセラッミック系の
材料を用いて線膨張係数のミスマッチを最小限にして実
装信頼性を向上させるという試みがなされている。この
試みは、実装信頼性向上という観点では効果があったも
のの、多層配線基板の材料が高価なセラミック系材料を
使用しているため、高度なスーパーコンピュータや大型
コンピュータに限定されている。
ンの線膨張係数に近づけるために、材料としては高価で
あるＡＬＮ、ムライド、ガラセラ等のセラッミック系の
材料を用いて線膨張係数のミスマッチを最小限にして実
装信頼性を向上させるという試みがなされている。この
試みは、実装信頼性向上という観点では効果があったも
のの、多層配線基板の材料が高価なセラミック系材料を
使用しているため、高度なスーパーコンピュータや大型
コンピュータに限定されている。
【０００５】これに対し、近年価格の比較的安価で且つ
線膨張係数係数の大きい有機系材料を使用した多層配線
基板をフリップチップ実装に用い、実装信頼性を向上さ
せる技術、例えば半導体チップと有機系材料を使用した
多層配線基板との間にアンダーフィル樹脂を配置させる
技術が盛んになっている。このアンダーフィル樹脂を半
導体チップと有機系材料を使用した多層配線基板間に配
置させることにより、両者間に存在するバンプ接続部分
に働くせん断応力を分散させ、実装信頼性を向上させる
ことができる。
線膨張係数係数の大きい有機系材料を使用した多層配線
基板をフリップチップ実装に用い、実装信頼性を向上さ
せる技術、例えば半導体チップと有機系材料を使用した
多層配線基板との間にアンダーフィル樹脂を配置させる
技術が盛んになっている。このアンダーフィル樹脂を半
導体チップと有機系材料を使用した多層配線基板間に配
置させることにより、両者間に存在するバンプ接続部分
に働くせん断応力を分散させ、実装信頼性を向上させる
ことができる。
【０００６】このようなアンダーフィル樹脂を半導体チ
ップと有機系材料を使用した多層配線基板間に介在させ
ることにより、価格の安い多層配線基板を使用すること
が可能となるが、アンダーフィル樹脂内にボイドが存在
した場合や、アンダーフィル樹脂と半導体チップの界面
及びアンダーフィル樹脂と有機系材料を使用した多層配
線基板界面の接着特性が悪い場合には、製品の吸湿リフ
ロー工程で界面剥離現象を誘発し、製品を不良としてし
まうという問題が生じる。このため、一概にフリップチ
ップ型半導体装置は、ロウコスト化できるというもので
はなかった。
ップと有機系材料を使用した多層配線基板間に介在させ
ることにより、価格の安い多層配線基板を使用すること
が可能となるが、アンダーフィル樹脂内にボイドが存在
した場合や、アンダーフィル樹脂と半導体チップの界面
及びアンダーフィル樹脂と有機系材料を使用した多層配
線基板界面の接着特性が悪い場合には、製品の吸湿リフ
ロー工程で界面剥離現象を誘発し、製品を不良としてし
まうという問題が生じる。このため、一概にフリップチ
ップ型半導体装置は、ロウコスト化できるというもので
はなかった。
【０００７】また、フリップチップ型半導体装置は、一
般に高いスペックのＬＳＩとして使用されるため、製品
自体高価なものである。このため、多層配線基板にフリ
ップチップ型半導体装置を実装した後の電気選別工程に
おいて、半導体チップ以外の部分で不良となった場合に
は、良品の半導体チップを修理（リペア）する必要性が
発生してくる。
般に高いスペックのＬＳＩとして使用されるため、製品
自体高価なものである。このため、多層配線基板にフリ
ップチップ型半導体装置を実装した後の電気選別工程に
おいて、半導体チップ以外の部分で不良となった場合に
は、良品の半導体チップを修理（リペア）する必要性が
発生してくる。
【０００８】しかしながら、半導体チップと有機系材料
を使用した多層配線基板間にアンダーフィル樹脂を介在
させたときのリペアは、ほぼ不可能である。この場合、
有機系材料を使用した多層配線基板を含んだ周辺のデバ
イスも不良になってしまうため、このような多層配線基
板を用いても、ロウコスト化を推進できるとは言えない
のが現実である。
を使用した多層配線基板間にアンダーフィル樹脂を介在
させたときのリペアは、ほぼ不可能である。この場合、
有機系材料を使用した多層配線基板を含んだ周辺のデバ
イスも不良になってしまうため、このような多層配線基
板を用いても、ロウコスト化を推進できるとは言えない
のが現実である。
【０００９】一方、セラミック系多層配線基板を用いた
際には、セラミック系材料の線膨張係数係数を最適化す
ることにより、アンダーフィル樹脂の必要性がなくなる
ので、良品の半導体チップのリペア工程は比較的容易で
ある。
際には、セラミック系材料の線膨張係数係数を最適化す
ることにより、アンダーフィル樹脂の必要性がなくなる
ので、良品の半導体チップのリペア工程は比較的容易で
ある。
【００１０】図５（ａ）〜（ｄ）はそれぞれ従来の一例
を説明するための工程順に示した半導体装置の断面図で
ある。まず、図５（ａ）に示すように、フリップチップ
型半導体装置２０は、底面に半田バンプ２１を形成して
いる。ついで、図５（ｂ）に示すように、この半導体チ
ップ２０は実装基板２２上に搭載され、基板上の電極
（図示省略）に半田バンプ２１が位置決めされた後、溶
融接続される。
を説明するための工程順に示した半導体装置の断面図で
ある。まず、図５（ａ）に示すように、フリップチップ
型半導体装置２０は、底面に半田バンプ２１を形成して
いる。ついで、図５（ｂ）に示すように、この半導体チ
ップ２０は実装基板２２上に搭載され、基板上の電極
（図示省略）に半田バンプ２１が位置決めされた後、溶
融接続される。
【００１１】一方、リペアにあたっては、図５（ｃ）に
示すように、半導体チップ２０の裏面にリペア用加熱吸
着ツール２３を当て、バンプ２１の接合部を溶融させる
とともに、矢印方向に半導体チップ２０を引き上げる
（真空引き）ことにより、良品の半導体チップ２０を実
装基板２２から取り外す。
示すように、半導体チップ２０の裏面にリペア用加熱吸
着ツール２３を当て、バンプ２１の接合部を溶融させる
とともに、矢印方向に半導体チップ２０を引き上げる
（真空引き）ことにより、良品の半導体チップ２０を実
装基板２２から取り外す。
【００１２】この場合、図５（ｄ）に示すように、半導
体チップ２０は、基板２２から取り外されるが、その半
田バンプ２１は表面が凹凸を形成した状態となる。
体チップ２０は、基板２２から取り外されるが、その半
田バンプ２１は表面が凹凸を形成した状態となる。
【００１３】
【発明が解決すようとする課題】上述した従来のフリッ
プチップ型半導体装置及びその製造方法は、リペアにあ
たり、高温まで加熱して半導体チップを引き上げる工程
を経るため、取り外し後の半導体チップの半田バンプ、
または半田バンプと半導体チップとのバリアメタル接合
部、及び半導体チップの活性領域を保護する目的で形成
されているＰＩ系有機材料またはＳｉＯ等の無機系材料
で構成されているパッシベーション膜などにダメージを
与えてしまう。このため、従来は、良品のフリップチッ
プ型半導体チップであっても、不良としてしまうことが
あり、再利用は困難になるという問題がある。
プチップ型半導体装置及びその製造方法は、リペアにあ
たり、高温まで加熱して半導体チップを引き上げる工程
を経るため、取り外し後の半導体チップの半田バンプ、
または半田バンプと半導体チップとのバリアメタル接合
部、及び半導体チップの活性領域を保護する目的で形成
されているＰＩ系有機材料またはＳｉＯ等の無機系材料
で構成されているパッシベーション膜などにダメージを
与えてしまう。このため、従来は、良品のフリップチッ
プ型半導体チップであっても、不良としてしまうことが
あり、再利用は困難になるという問題がある。
【００１４】要するに、、従来の構造および製法によれ
ば、第１には多層配線基板に高価なセラミック材料を用
いた場合、セラミック多層配線基板のコストが非常に高
いため、フリップチップ型半導体装置の使用用途が高性
能コンピューター等のハイエンド領域に限定されてしま
うという欠点、第２には多層配線基板に安価な有機系材
料を使用した場合、実装信頼性確保のために、半導体チ
ップと有機系多層配線基板間のアンダーフィル樹脂を介
在させる必要があるという欠点、第３には多層配線基板
にフリップチップ型半導体チップを実装したあとの電気
選別工程で、半導体チップ以外の部分で不良となった場
合には、良品の半導体チップをリペアする必要性を要す
るものの、従来のフリップチップ型半導体チップの構造
ではリペアが技術的に困難であるという欠点がある。
ば、第１には多層配線基板に高価なセラミック材料を用
いた場合、セラミック多層配線基板のコストが非常に高
いため、フリップチップ型半導体装置の使用用途が高性
能コンピューター等のハイエンド領域に限定されてしま
うという欠点、第２には多層配線基板に安価な有機系材
料を使用した場合、実装信頼性確保のために、半導体チ
ップと有機系多層配線基板間のアンダーフィル樹脂を介
在させる必要があるという欠点、第３には多層配線基板
にフリップチップ型半導体チップを実装したあとの電気
選別工程で、半導体チップ以外の部分で不良となった場
合には、良品の半導体チップをリペアする必要性を要す
るものの、従来のフリップチップ型半導体チップの構造
ではリペアが技術的に困難であるという欠点がある。
【００１５】本発明の目的は、これらの欠点を解決し、
修理可能で且つ実装信頼性に優れたフリップチップ型の
半導体装置及びその製造方法を提供することにある。
修理可能で且つ実装信頼性に優れたフリップチップ型の
半導体装置及びその製造方法を提供することにある。
【００１６】
【００１７】
【００１８】
【００１９】
【課題を解決するための手段】
本発明の半導体装置の製
造方法は、予め高融点半田バンプを所定のパターンで形
成した２つの半導体ウエハーを互いに前記高融点半田バ
ンプの形成されている面が向かい合う向きに且つ前記高
融点半田バンプの形成パターンを一致させるように合わ
せる位置合わせ工程と、前記２つの半導体ウエハ−を位
置合わせした状態で加熱し高融点半田接合部を形成する
リフロー工程と、前記高融点半田接合部の隙間に応力緩
衝樹脂を注入して応力緩衝樹脂層を形成する樹脂注入工
程と、前記２つの半導体ウエハー間に形成した前記半田
接合部および前記応力緩衝樹脂の高さの中心部分を切断
し分離する切断分離工程と、前記切断分離工程で分離さ
れた各半導体ウエハーの半田バンプ面にプラズマ表面処
理技術を使用して清浄度を確保する表面処理工程と、前
記半田バンプ面に対し、外部端子とするための低融点半
田バンプを形成する低融点半田バンプ形成工程と、前記
各半導体ウエハーをダイシングブレードを用いて所定の
パターンにカッティングするウエハーカッティング工程
とを含んで構成される。
造方法は、予め高融点半田バンプを所定のパターンで形
成した２つの半導体ウエハーを互いに前記高融点半田バ
ンプの形成されている面が向かい合う向きに且つ前記高
融点半田バンプの形成パターンを一致させるように合わ
せる位置合わせ工程と、前記２つの半導体ウエハ−を位
置合わせした状態で加熱し高融点半田接合部を形成する
リフロー工程と、前記高融点半田接合部の隙間に応力緩
衝樹脂を注入して応力緩衝樹脂層を形成する樹脂注入工
程と、前記２つの半導体ウエハー間に形成した前記半田
接合部および前記応力緩衝樹脂の高さの中心部分を切断
し分離する切断分離工程と、前記切断分離工程で分離さ
れた各半導体ウエハーの半田バンプ面にプラズマ表面処
理技術を使用して清浄度を確保する表面処理工程と、前
記半田バンプ面に対し、外部端子とするための低融点半
田バンプを形成する低融点半田バンプ形成工程と、前記
各半導体ウエハーをダイシングブレードを用いて所定の
パターンにカッティングするウエハーカッティング工程
とを含んで構成される。
【００２０】また、本発明の半導体装置の製造方法は、
予め高融点半田バンプを所定のパターンで形成した２つ
の半導体チップを互いに前記高融点半田バンプの形成さ
れている面が向かい合う向きに且つ前記高融点半田バン
プの形成パターンを一致させるように合わせる位置合わ
せ工程と、前記２つの半導体チップを位置合わせした状
態で加熱し高融点半田接合部を形成するリフロー工程
と、前記高融点半田接合部の隙間に応力緩衝樹脂を注入
して応力緩衝樹脂層を形成する樹脂注入工程と、前記２
つの半導体チップ間に形成した前記半田接合部および前
記応力緩衝樹脂の高さの中心部分を切断し分離する切断
分離工程と、前記切断分離工程で分離された各半導体チ
ップの半田バンプ面にプラズマ表面処理技術を使用して
清浄度を確保する表面処理工程と、前記半田バンプ面に
対し、外部端子とするための低融点半田バンプを形成す
る低融点半田バンプ形成工程と、前記低融点半田バンプ
を形成した前記半導体チップを配線基板に実装する実装
工程とを含んで構成される。
予め高融点半田バンプを所定のパターンで形成した２つ
の半導体チップを互いに前記高融点半田バンプの形成さ
れている面が向かい合う向きに且つ前記高融点半田バン
プの形成パターンを一致させるように合わせる位置合わ
せ工程と、前記２つの半導体チップを位置合わせした状
態で加熱し高融点半田接合部を形成するリフロー工程
と、前記高融点半田接合部の隙間に応力緩衝樹脂を注入
して応力緩衝樹脂層を形成する樹脂注入工程と、前記２
つの半導体チップ間に形成した前記半田接合部および前
記応力緩衝樹脂の高さの中心部分を切断し分離する切断
分離工程と、前記切断分離工程で分離された各半導体チ
ップの半田バンプ面にプラズマ表面処理技術を使用して
清浄度を確保する表面処理工程と、前記半田バンプ面に
対し、外部端子とするための低融点半田バンプを形成す
る低融点半田バンプ形成工程と、前記低融点半田バンプ
を形成した前記半導体チップを配線基板に実装する実装
工程とを含んで構成される。
【００２１】また、これらの製造方法における切断分離
工程は、前記半導体ウエハーもしくは前記半導体チップ
の前記半田接合部をレーザ加工装置もしくは精密カッテ
ィング装置を用いて切断分離される。
工程は、前記半導体ウエハーもしくは前記半導体チップ
の前記半田接合部をレーザ加工装置もしくは精密カッテ
ィング装置を用いて切断分離される。
【００２２】
【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して説明する。
て、図面を参照して説明する。
【００２３】図１（ａ）〜（ｆ）はそれぞれ本発明の第
１の実施の形態を説明するためのはじめの工程から途中
の精密カッティング工程までを示した半導体装置の断面
図であり、図２（ａ）〜（ｃ）は図１の工程に続き最終
工程までを示した半導体装置の断面図である。図１およ
び図２、特に図２（ｃ）に示すように、本実施の形態に
おける半導体装置は、フリップチップ型半導体装置であ
り、半導体ウエハー１の一主面である上面もしくは下面
に設ける電極部（図示省略）に３５０度Ｃ近傍で形成さ
れる複数の高融点半田バンプ５Ａと、この一主面上に且
つ複数の高融点半田バンプ５Ａ間に高融点半田バンプ５
Ａと同じ高さまで充填される応力緩衝樹脂層６と、複数
の高融点半田バンプ５Ａの上に２２０度Ｃ近傍でそれぞ
れ形成される複数の低融点半田バンプ７とを備えて構成
される。また、この応力緩衝樹脂層６は、エポキシ系樹
脂，シリコーン系樹脂，ポリイミド系樹脂，ポリオレフ
ィン系樹脂，シアネートエステル系樹脂，フェノール系
樹脂，ナフタレン系樹脂のいずれかの樹脂を主成分とし
ており、熱分解温度が２５０度Ｃ以上の樹脂を使用す
る。
１の実施の形態を説明するためのはじめの工程から途中
の精密カッティング工程までを示した半導体装置の断面
図であり、図２（ａ）〜（ｃ）は図１の工程に続き最終
工程までを示した半導体装置の断面図である。図１およ
び図２、特に図２（ｃ）に示すように、本実施の形態に
おける半導体装置は、フリップチップ型半導体装置であ
り、半導体ウエハー１の一主面である上面もしくは下面
に設ける電極部（図示省略）に３５０度Ｃ近傍で形成さ
れる複数の高融点半田バンプ５Ａと、この一主面上に且
つ複数の高融点半田バンプ５Ａ間に高融点半田バンプ５
Ａと同じ高さまで充填される応力緩衝樹脂層６と、複数
の高融点半田バンプ５Ａの上に２２０度Ｃ近傍でそれぞ
れ形成される複数の低融点半田バンプ７とを備えて構成
される。また、この応力緩衝樹脂層６は、エポキシ系樹
脂，シリコーン系樹脂，ポリイミド系樹脂，ポリオレフ
ィン系樹脂，シアネートエステル系樹脂，フェノール系
樹脂，ナフタレン系樹脂のいずれかの樹脂を主成分とし
ており、熱分解温度が２５０度Ｃ以上の樹脂を使用す
る。
【００２４】また、かかる半導体装置の製造にあたって
は、まず図１（ａ）に示すように、予め高融点半田バン
プ２，４がそれぞれ所定のパターンで形成されている同
一の半導体ウエハー１，３を作成する。ここで、２つの
ウエハー１，３を用いるのは、最終的なバンプを高く形
成するためである。その後、図１（ｂ）に示すように、
位置合わせ工程において、半導体ウエハー１，３を高融
点半田バンプ２，４の形成されている面が向かい合う向
きで、半田バンプ２，４の形成パターンを一致させるよ
うに位置合わせを実施する。
は、まず図１（ａ）に示すように、予め高融点半田バン
プ２，４がそれぞれ所定のパターンで形成されている同
一の半導体ウエハー１，３を作成する。ここで、２つの
ウエハー１，３を用いるのは、最終的なバンプを高く形
成するためである。その後、図１（ｂ）に示すように、
位置合わせ工程において、半導体ウエハー１，３を高融
点半田バンプ２，４の形成されている面が向かい合う向
きで、半田バンプ２，４の形成パターンを一致させるよ
うに位置合わせを実施する。
【００２５】ついで、図１（ｃ）に示すように、リフロ
ー工程において、両ウエハ−１，３を位置合わせさせた
状態の半製品を不活性ガス雰囲気中で加熱し、高融点半
田接合部５を形成する。この結果、両半導体ウエハー
１，３に形成されている半田バンプ２，４は接合される
が、かかる工程においては、高融点半田バンプ２，４の
接合性の向上のために、両ウエハ−１，３間にフラック
スを配置しても良い。その場合には、、加熱リフロー炉
を通過させて半田バンプ２，４を接合させた後、フラッ
クス洗浄工程を通す。
ー工程において、両ウエハ−１，３を位置合わせさせた
状態の半製品を不活性ガス雰囲気中で加熱し、高融点半
田接合部５を形成する。この結果、両半導体ウエハー
１，３に形成されている半田バンプ２，４は接合される
が、かかる工程においては、高融点半田バンプ２，４の
接合性の向上のために、両ウエハ−１，３間にフラック
スを配置しても良い。その場合には、、加熱リフロー炉
を通過させて半田バンプ２，４を接合させた後、フラッ
クス洗浄工程を通す。
【００２６】その後、図１（ｄ）に示すように、樹脂注
入工程において、両ウエハー１，３間の半田バンプ接合
部５の隙間に応力緩衝樹脂を注入し、応力緩衝樹脂層６
を形成する。
入工程において、両ウエハー１，３間の半田バンプ接合
部５の隙間に応力緩衝樹脂を注入し、応力緩衝樹脂層６
を形成する。
【００２７】ついで、図１（ｅ）および（ｆ）に示すよ
うに、切断分離工程において、両ウエハー１，３間に存
在する半田バンプ接合部５および応力緩衝樹脂層６の高
さの中心部分をレーザー加工装置もしくは精密カッティ
ング装置を使用して２等分するように切断分離する。こ
の結果、半田バンプ接合部５は、中央で２つのバンプ部
５Ａ，５Ｂに分断される。
うに、切断分離工程において、両ウエハー１，３間に存
在する半田バンプ接合部５および応力緩衝樹脂層６の高
さの中心部分をレーザー加工装置もしくは精密カッティ
ング装置を使用して２等分するように切断分離する。こ
の結果、半田バンプ接合部５は、中央で２つのバンプ部
５Ａ，５Ｂに分断される。
【００２８】しかる後、図２（ａ）に示すように、表面
処理工程において、２等分された半導体ウエハー１の半
田バンプ５Ａ面に対し、プラズマ表面処理技術を使用し
て半田バンプ５Ａ面の清浄度を確保する。
処理工程において、２等分された半導体ウエハー１の半
田バンプ５Ａ面に対し、プラズマ表面処理技術を使用し
て半田バンプ５Ａ面の清浄度を確保する。
【００２９】ついで、図２（ｂ）に示すように、低融点
半田バンプ形成工程において、外部端子として２等分さ
れた半導体ウエハー１の半田バンプ５Ａ上に対し、低融
点半田バンプ８を半田ホール搭載法もしくはスクリーン
印刷法により形成する。
半田バンプ形成工程において、外部端子として２等分さ
れた半導体ウエハー１の半田バンプ５Ａ上に対し、低融
点半田バンプ８を半田ホール搭載法もしくはスクリーン
印刷法により形成する。
【００３０】さらに、図２（ｃ）に示すように、低融点
半田バンプ８が形成された半導体ウエハー１を所定のパ
ターンによりダイシングブレード９などのダイシング装
置を用いてカッティングし、個片状態のフリップチップ
型半導体装置を得る。
半田バンプ８が形成された半導体ウエハー１を所定のパ
ターンによりダイシングブレード９などのダイシング装
置を用いてカッティングし、個片状態のフリップチップ
型半導体装置を得る。
【００３１】上述した各工程を経ることにより、半導体
チップはそのパッシベーション膜上に応力緩衝樹脂層６
を予め設けることができ、しかも半導体チップの外部端
子として高融点半田５Ａと低融点半田８を組合わせて形
成しているので、外部端子としては高さの高い半田バン
プを形成することが可能である。このため、半導体チッ
プを実装した後に、リペアの必要が生じたときでも、発
生する熱及び機械的応力に対し、半導体チップのパッシ
ベーション膜及びパッシベーション膜下方に存在する活
性領域面を保護することが可能になり、リペアラブルな
フリップチップ型半導体装置を実現することができる。
チップはそのパッシベーション膜上に応力緩衝樹脂層６
を予め設けることができ、しかも半導体チップの外部端
子として高融点半田５Ａと低融点半田８を組合わせて形
成しているので、外部端子としては高さの高い半田バン
プを形成することが可能である。このため、半導体チッ
プを実装した後に、リペアの必要が生じたときでも、発
生する熱及び機械的応力に対し、半導体チップのパッシ
ベーション膜及びパッシベーション膜下方に存在する活
性領域面を保護することが可能になり、リペアラブルな
フリップチップ型半導体装置を実現することができる。
【００３２】また、半導体チップの外部端子として高融
点半田５Ａと低融点半田８を組合わせているので、端子
としての高さも十分高くすることができる。つまり、多
層配線基板と半導体チップ間のスタンドオフ高さが高く
なるので、実装信頼性を向上させることができる。
点半田５Ａと低融点半田８を組合わせているので、端子
としての高さも十分高くすることができる。つまり、多
層配線基板と半導体チップ間のスタンドオフ高さが高く
なるので、実装信頼性を向上させることができる。
【００３３】次に図３（ａ）〜（ｆ）はそれぞれ本発明
の第２の実施の形態を説明するためのはじめの工程から
途中の精密カッティング工程までを示した半導体装置の
断面図であり、また図４（ａ）〜（ｃ）は図３の工程に
続き最終工程までを示した半導体装置の断面図である。
図３および図４、特に図４（ｂ）に示すように、本実施
の形態における半導体装置もフリップチップ型半導体装
置であり、半導体チップ１０の一主面である上面もしく
は下面に設ける電極部（図示省略）に３５０度Ｃ近傍で
形成される複数の高融点半田バンプ１４Ａと、この一主
面上に且つ複数の高融点半田バンプ１４Ａ間に高融点半
田バンプ１４Ａと同じ高さまで充填される応力緩衝樹脂
層１５と、複数の高融点半田バンプ１４Ａの上に２２０
度Ｃ近傍でそれぞれ形成される複数の低融点半田バンプ
１７とを備えて構成される。また、この応力緩衝樹脂層
１５は、エポキシ系樹脂，シリコーン系樹脂，ポリイミ
ド系樹脂，ポリオレフィン系樹脂，シアネートエステル
系樹脂，フェノール系樹脂，ナフタレン系樹脂のいずれ
かの樹脂を主成分としている。
の第２の実施の形態を説明するためのはじめの工程から
途中の精密カッティング工程までを示した半導体装置の
断面図であり、また図４（ａ）〜（ｃ）は図３の工程に
続き最終工程までを示した半導体装置の断面図である。
図３および図４、特に図４（ｂ）に示すように、本実施
の形態における半導体装置もフリップチップ型半導体装
置であり、半導体チップ１０の一主面である上面もしく
は下面に設ける電極部（図示省略）に３５０度Ｃ近傍で
形成される複数の高融点半田バンプ１４Ａと、この一主
面上に且つ複数の高融点半田バンプ１４Ａ間に高融点半
田バンプ１４Ａと同じ高さまで充填される応力緩衝樹脂
層１５と、複数の高融点半田バンプ１４Ａの上に２２０
度Ｃ近傍でそれぞれ形成される複数の低融点半田バンプ
１７とを備えて構成される。また、この応力緩衝樹脂層
１５は、エポキシ系樹脂，シリコーン系樹脂，ポリイミ
ド系樹脂，ポリオレフィン系樹脂，シアネートエステル
系樹脂，フェノール系樹脂，ナフタレン系樹脂のいずれ
かの樹脂を主成分としている。
【００３４】また、かかる半導体装置の製造にあたって
は、まず図３（ａ）に示すように、予め高融点半田バン
プ１１，１３を所定のパターンで形成した半導体チップ
１０，１２を作成する。その後、図３（ｂ）の位置合わ
せ工程に示すように、同一の半導体チップ１０，１２を
高融点半田バンプ１１，１３の形成されている面が向か
い合う向きに、半田バンプ１１，１３の形成パターンを
一致させるように位置合わせを行う。
は、まず図３（ａ）に示すように、予め高融点半田バン
プ１１，１３を所定のパターンで形成した半導体チップ
１０，１２を作成する。その後、図３（ｂ）の位置合わ
せ工程に示すように、同一の半導体チップ１０，１２を
高融点半田バンプ１１，１３の形成されている面が向か
い合う向きに、半田バンプ１１，１３の形成パターンを
一致させるように位置合わせを行う。
【００３５】その後、図３（ｃ）のリフロー工程に示す
ように、半導体チップ１０，１２を位置合わせさせた状
態で加熱リフロー炉を通過させることにより、両半導体
チップ１０，１２に形成されている半田バンプ１１，１
３は接合され、高融点半田接合部１４を形成する。この
際、半田バンプ１１，１３の接合性向上のため、両チッ
プ１０，１２間にフラックスを配置させた後、加熱リフ
ロー炉を通過させて半田バンプを接合させ、しかる後に
フラックス洗浄工程を通しても良い。
ように、半導体チップ１０，１２を位置合わせさせた状
態で加熱リフロー炉を通過させることにより、両半導体
チップ１０，１２に形成されている半田バンプ１１，１
３は接合され、高融点半田接合部１４を形成する。この
際、半田バンプ１１，１３の接合性向上のため、両チッ
プ１０，１２間にフラックスを配置させた後、加熱リフ
ロー炉を通過させて半田バンプを接合させ、しかる後に
フラックス洗浄工程を通しても良い。
【００３６】ついで、図３（ｄ）の樹脂注入工程に示す
ように、両半導体チップ１０，１２間の半田バンプ接合
部１４の隙間に、応力緩衝樹脂を注入し、応力緩衝樹脂
層１５を形成する。
ように、両半導体チップ１０，１２間の半田バンプ接合
部１４の隙間に、応力緩衝樹脂を注入し、応力緩衝樹脂
層１５を形成する。
【００３７】その後、図３（ｅ）および（ｆ）の切断分
離工程に示すように、両半導体チップ１０，１２間に存
在する半田バンプ接合部１４の高さの中心部分をレーザ
ー加工装置もしくは精密カッティング装置を使用して２
等分し、高融点半田バンプ１４Ａ，１４Ｂを形成する。
離工程に示すように、両半導体チップ１０，１２間に存
在する半田バンプ接合部１４の高さの中心部分をレーザ
ー加工装置もしくは精密カッティング装置を使用して２
等分し、高融点半田バンプ１４Ａ，１４Ｂを形成する。
【００３８】しかる後、図４（ａ）の表面処理工程に示
すように、２等分された半導体チップ１０の半田バンプ
面に対して、プラズマ表面処理技術を使用して、半田バ
ンプ１４Ａ面の清浄度を確保する。
すように、２等分された半導体チップ１０の半田バンプ
面に対して、プラズマ表面処理技術を使用して、半田バ
ンプ１４Ａ面の清浄度を確保する。
【００３９】その後、図４（ｂ）の低融点半田バンプ形
成工程に示すように、外部端子として２等分された半導
体チップ１０の半田バンプ１４Ａ面に対し、低融点半田
バンプ１７を半田ホール搭載法もしくはスクリーン印刷
法により形成する。これにより、個片状態のフリップチ
ップ型半導体装置を得ることができる。その後、図４
（ｃ）の実装工程において、半導体チップ１０は、エン
ドユーザー側で配線基板１８に実装される。
成工程に示すように、外部端子として２等分された半導
体チップ１０の半田バンプ１４Ａ面に対し、低融点半田
バンプ１７を半田ホール搭載法もしくはスクリーン印刷
法により形成する。これにより、個片状態のフリップチ
ップ型半導体装置を得ることができる。その後、図４
（ｃ）の実装工程において、半導体チップ１０は、エン
ドユーザー側で配線基板１８に実装される。
【００４０】上述した一連の工程により、半導体チップ
１０はパッシベーション膜上に応力緩衝樹脂層１５が予
め設けてあり、しかも半導体チップ１０から外部端子を
形成するための高融点半田１４Ａと低融点半田１７を組
合わせているので、外部端子としては、高さの高い半田
バンプを形成することができる。
１０はパッシベーション膜上に応力緩衝樹脂層１５が予
め設けてあり、しかも半導体チップ１０から外部端子を
形成するための高融点半田１４Ａと低融点半田１７を組
合わせているので、外部端子としては、高さの高い半田
バンプを形成することができる。
【００４１】
【発明の効果】以上説明したように、本発明は、半導体
チップのパッシベーション膜上に予め応力緩衝樹脂層を
形成しておくことにより、リペア時に発生する熱及び機
械的応力から半導体チップのパッシベーション膜及びパ
ッシベーション膜下の活性領域面を保護するとともに、
修理可能な素子を実現できるという効果がある。また、
本発明は、半導体チップから外部端子として高融点半田
と低融点半田を組合わせて形成することにより、外部端
子として高さの高い半田バンプを形成し、多層配線基板
と半導体チップ間のスタンドオフ高さを高くとれるの
で、実装信頼性を向上できるという効果がある。
チップのパッシベーション膜上に予め応力緩衝樹脂層を
形成しておくことにより、リペア時に発生する熱及び機
械的応力から半導体チップのパッシベーション膜及びパ
ッシベーション膜下の活性領域面を保護するとともに、
修理可能な素子を実現できるという効果がある。また、
本発明は、半導体チップから外部端子として高融点半田
と低融点半田を組合わせて形成することにより、外部端
子として高さの高い半田バンプを形成し、多層配線基板
と半導体チップ間のスタンドオフ高さを高くとれるの
で、実装信頼性を向上できるという効果がある。
【図１】本発明の第１の実施の形態を説明するためのは
じめの工程から途中の精密カッティング工程までを示し
た半導体装置の断面図である。
じめの工程から途中の精密カッティング工程までを示し
た半導体装置の断面図である。
【図２】図１の工程に続き最終工程までを示した半導体
装置の断面図である。
装置の断面図である。
【図３】本発明の第２の実施の形態を説明するためのは
じめの工程から途中の精密カッティング工程までを示し
た半導体装置の断面図である。
じめの工程から途中の精密カッティング工程までを示し
た半導体装置の断面図である。
【図４】図３の工程に続き最終工程までを示した半導体
装置の断面図である。
装置の断面図である。
【図５】従来の一例を説明するための工程順に示した半
導体装置の断面図である。
導体装置の断面図である。
１，３ 半導体ウエハー
２，４，１１，１３ 高融点半田バンプ
５，１４ 高融点半田接合部
５Ａ，５Ｂ，１４Ａ，１４Ｂ 高融点半田バンプ
６，１５ 応力緩衝樹脂層
７，１６ カッティングライン
８，１７ 低融点半田バンプ
９ ダイシングブレード
１０，１２ 半導体チップ
１８ 配線基板
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/60
H01L 21/92
Claims (3)
- 【請求項１】 予め高融点半田バンプを所定のパターン
で形成した２つの半導体ウエハーを互いに前記高融点半
田バンプの形成されている面が向かい合う向きに且つ前
記高融点半田バンプの形成パターンを一致させるように
合わせる位置合わせ工程と、前記２つの半導体ウエハ−
を位置合わせした状態で加熱し高融点半田接合部を形成
するリフロー工程と、前記高融点半田接合部の隙間に応
力緩衝樹脂を注入して応力緩衝樹脂層を形成する樹脂注
入工程と、前記２つの半導体ウエハー間に形成した前記
半田接合部および前記応力緩衝樹脂の高さの中心部分を
切断し分離する切断分離工程と、前記切断分離工程で分
離された各半導体ウエハーの半田バンプ面にプラズマ表
面処理技術を使用して清浄度を確保する表面処理工程
と、前記半田バンプ面に対し、外部端子とするための低
融点半田バンプを形成する低融点半田バンプ形成工程
と、前記各半導体ウエハーをダイシングブレードを用い
て所定のパターンにカッティングするウエハーカッティ
ング工程とを含むことを特徴とする半導体装置の製造方
法。 - 【請求項２】 予め高融点半田バンプを所定のパターン
で形成した２つの半導体チップを互いに前記高融点半田
バンプの形成されている面が向かい合う向きに且つ前記
高融点半田バンプの形成パターンを一致させるように合
わせる位置合わせ工程と、前記２つの半導体チップを位
置合わせした状態で加熱し高融点半田接合部を形成する
リフロー工程と、前記高融点半田接合部の隙間に応力緩
衝樹脂を注入して応力緩衝樹脂層を形成する樹脂注入工
程と、前記２つの半導体チップ間に形成した前記半田接
合部および前記応力緩衝樹脂の高さの中心部分を切断し
分離する切断分離工程と、前記切断分離工程で分離され
た各半導体チップの半田バンプ面にプラズマ表面処理技
術を使用して清浄度を確保する表面処理工程と、前記半
田バンプ面に対し、外部端子とするための低融点半田バ
ンプを形成する低融点半田バンプ形成工程と、前記低融
点半田バンプを形成した前記半導体チップを配線基板に
実装する実装工程とを含むことを特徴とする半導体装置
の製造方法。 - 【請求項３】 前記切断分離工程は、前記半導体ウエハ
ーもしくは前記半導体チップの前記半田接合部をレーザ
加工装置もしくは精密カッティング装置を用いて切断分
離する請求項１もしくは請求項２記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21358199A JP3415501B2 (ja) | 1999-07-28 | 1999-07-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21358199A JP3415501B2 (ja) | 1999-07-28 | 1999-07-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001044240A JP2001044240A (ja) | 2001-02-16 |
| JP3415501B2 true JP3415501B2 (ja) | 2003-06-09 |
Family
ID=16641580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21358199A Expired - Fee Related JP3415501B2 (ja) | 1999-07-28 | 1999-07-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3415501B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101688006B1 (ko) | 2010-11-26 | 2016-12-20 | 삼성전자주식회사 | 반도체 장치 |
-
1999
- 1999-07-28 JP JP21358199A patent/JP3415501B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001044240A (ja) | 2001-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100531393B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3376203B2 (ja) | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 | |
| US20020171152A1 (en) | Flip-chip-type semiconductor device and manufacturing method thereof | |
| KR100686315B1 (ko) | 전자 회로 장치의 제조 방법 | |
| JP2001338947A (ja) | フリップチップ型半導体装置及びその製造方法 | |
| US20040241907A1 (en) | Method of manufacturing a semiconductor device | |
| JP4899406B2 (ja) | フリップチップ型半導体装置 | |
| JP2002151551A (ja) | フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法 | |
| JP4720438B2 (ja) | フリップチップ接続方法 | |
| US9953958B2 (en) | Electronic component device | |
| US8507805B2 (en) | Wiring board for semiconductor devices, semiconductor device, electronic device, and motherboard | |
| US7919356B2 (en) | Method and structure to reduce cracking in flip chip underfill | |
| US6259155B1 (en) | Polymer enhanced column grid array | |
| JP2001024085A (ja) | 半導体装置 | |
| JP2001338932A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2000260894A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20100213609A1 (en) | Solder bump, semiconductor chip, method of manufacturing the semiconductor chip, conductive connection structure, and method of manufacturing the conductive connection structure | |
| JPH11265967A (ja) | Ｌｓｉ実装基板の構造及びその製造方法 | |
| JP3415501B2 (ja) | 半導体装置の製造方法 | |
| KR100379823B1 (ko) | 반도체집적회로장치의제조방법 | |
| US6852572B2 (en) | Method of manufacturing semiconductor device | |
| JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH0437148A (ja) | Ｌｓｉモジュールの製造方法 | |
| JP4009505B2 (ja) | 半導体装置の製造方法 | |
| JP4200090B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030311 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140404 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |