JPH11265967A - Ｌｓｉ実装基板の構造及びその製造方法 - Google Patents

Ｌｓｉ実装基板の構造及びその製造方法

Info

Publication number
JPH11265967A
JPH11265967A JP10066830A JP6683098A JPH11265967A JP H11265967 A JPH11265967 A JP H11265967A JP 10066830 A JP10066830 A JP 10066830A JP 6683098 A JP6683098 A JP 6683098A JP H11265967 A JPH11265967 A JP H11265967A
Authority
JP
Japan
Prior art keywords
lsi
stiffener
mounting
mounting board
outer shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10066830A
Other languages
English (en)
Inventor
Takayuki Suyama
孝行 須山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10066830A priority Critical patent/JPH11265967A/ja
Priority to FR9903217A priority patent/FR2781604A1/fr
Publication of JPH11265967A publication Critical patent/JPH11265967A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Abstract

(57)【要約】 【課題】 特定条件のスチフナを実装基板の裏面に取り
付けることにより、実装基板の表面での組立作業を従来
と同じ条件で行っても、構造上の信頼性に問題を残さな
いＬＳＩ実装基板の構造及びその製造方法を提供する。 【解決手段】 ベアチップ実装を行うＬＳＩ実装基板に
おいて、ＬＳＩの実装サイズに応じて、実装基板の裏側
にＬＳＩと同じあるいは近似した外形、または、複数の
ＬＳＩに対応した外形、所要厚さのスチフナを、表側で
ＬＳＩで使用したアンダーフィル材と同じ効果の接着剤
を用いて、固定したことを、また、その固定に際して、
特に、前記アンダーフィル材と接着剤とを同時キュアす
ることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩ実装基板の
構造及びその製造方法に関し、特に、ベアチップ実装を
行うＬＳＩ実装基板の構造及びその製造方法に関する。
【０００２】
【従来の技術】近年、ベアチップ実装は、ＢＧＡ（ボー
ルグリッドアレイ）やＣＳＰ（チップサイズパッケー
ジ）などのＬＳＩケースへの搭載手段として使われてい
る。また、ビルドアップ基板上に複数のベアチップを搭
載するＭＣＭ（マルチチップモジュール）としても利用
されている。
【０００３】特に、ＬＳＩを多ピンＢＧＡに搭載する場
合は、ＬＳＩの外形も大きくなり、更に、ＢＧＡ自体を
ＰＷＢ（プリント配線基板）に実装するために、ＬＳＩ
とＰＷＢの熱膨張差が大きく、構造上の信頼性に影響を
与えることが解っている。例えば、日本ＩＢＭでは、３
５×３５（ｍｍ）□のＢＧＡ式のビルドアップ基板上に
１３．５×１３．５（ｍｍ）□のＬＳＩをフリップチッ
プ実装して、それをＰＷＢに実装した場合には、ＢＧＡ
基板の反りにより、ＬＳＩ中央から半田バンプの破壊が
発生することを既に解明している。
【０００４】
【発明が解決しようとする課題】このように、ＢＧＡの
実装上の問題のために、ＰＷＢへの二次実装に影響があ
り、ビルドアップ基板上への１３．５×１３．５（ｍ
ｍ）□のＬＳＩのフリップチップ実装においてさえ、信
頼性に影響を与える現状の実装方法において、今後のＬ
ＳＩチップの大型化に際しては、その構造上の信頼性
に、より大きな問題を与えることになろう。
【０００５】そこで、既に特開平６−２４４２４２号公
報や特開平６−２０４６５４号公報において、ＬＳＩの
周囲あるいは裏面に枠状の補強板を取り付けることが提
唱されているが、これらは、何れもリフロー時のＰＷＢ
の反りを補強板の強固さで強制的に抑えようとしたもの
である。また、実開平２−１０１５４６号公報におい
て、長尺基板に対してＬＳＩを取り囲むように補強フレ
ームを取り付けＬＳＩとともに樹脂封止することが提唱
されている。
【０００６】これらに対して、本発明は、リフロー時の
反りを抑えるためではなく、実装後の構造上の信頼性を
確保することを目的としてなされたもので、特定条件の
スチフナを実装基板の裏面に取り付けることにより、実
装基板の表面での組立作業を従来と同じ条件で行って
も、構造上の信頼性に問題を残さないＬＳＩ実装基板の
構造及びその製造方法を提供するにある。
【０００７】
【課題を解決するための手段】このため、本発明では、
ベアチップ実装を行うＬＳＩ実装基板において、ＬＳＩ
の実装サイズに応じて、実装基板の裏側にＬＳＩと同じ
あるいは近似した外形、または、複数のＬＳＩに対応し
た外形、所要厚さのスチフナを、表側でＬＳＩで使用し
たアンダーフィル材と同じ効果の接着剤を用いて、固定
したことを特徴とする。
【０００８】この場合、前記スチフナの材料としては、
前記ＬＳＩと熱膨張係数の同じ、あるいは、近似したシ
リコン板を用いることが、あるいは、前記ＬＳＩ側の実
装条件（例えば、ＬＳＩ強度）や、前記スチフナ自体の
外形、厚みに応じて、前記ＬＳＩとは熱膨張係数の異な
る材料を選択して用いることが、その実施の形態として
好ましい。更には、前記スチフナの接着剤は、前記スチ
フナの外形、厚みなどの状況に応じて前記アンダーフィ
ル材とは異なる物性値のものを使用することも可能であ
る。
【０００９】また、本発明では、ベアチップ実装を行う
ＬＳＩ実装基板の製造方法において、ＬＳＩの実装サイ
ズに応じて、実装基板の裏側にＬＳＩと同じあるいは近
似した外形、または、複数のＬＳＩに対応した外形、所
要厚さのスチフナを、表側でＬＳＩで使用したアンダー
フィル材と同じ効果の接着剤を用いて、固定する際に、
前記アンダーフィル材と接着剤とを同時キュアすること
を特徴とする。
【００１０】
【発明の実施の形態】（第１の実施の形態）以下、本発
明の第１の実施の形態を、図１を参照して具体的に説明
する。ここには、ＬＳＩをベアチップ実装した実装基板
が示されており、ＬＳＩとプリント基板との接続信頼性
を向上させる目的で、以下のような構成を持っている。
即ち、図１において、符号１はベアチップ実装用のＬＳ
Ｉを示し、ＬＳＩの裏面にバンプをエリア状に配列した
もので、ピッチを縮めなくても、多ピン化が可能な構造
である。これは、最近では、外形が１０×１０（ｍｍ）
□以下のＬＳＩにおいて、携帯端末などに使用されてい
る。しかし、当面の本発明の実施の形態では、２０×２
０（ｍｍ）□以上のＬＳＩを想定している。なお、一般
的にＬＳＩの厚みは０．６ｍｍ程度である。
【００１１】また、符号２は有機材料を用いたプリント
配線基板で、ベアチップ実装に対応するために、最近で
は、コア材の両面に微細配線の可能なビルドアップ層を
形成したビルドアップ基板が使用されており、ＬＳＩの
バンプピッチ：２００μｍに対応できるようになってき
ている。なお、この実施の形態では、ＰＷＢ外形は問わ
ないが、ＰＷＢの厚みとしては、一般的な１．６ｍｍ程
度までを対象として考えている。
【００１２】符号３はアンダーフィルで、ＬＳＩとプリ
ント基板の接続信頼性を上げるために、ＬＳＩとプリン
ト基板の間の半田バンプ以外の空間をエポキシなどの樹
脂で固めたものである。アンダーフィル３により、ＬＳ
Ｉとプリント基板は一体化されて、多少の熱膨張差は、
剥離、破壊などの構造上の問題とは関係がなくなり、温
度の変化による寸法変化を抑制するようになる。
【００１３】符号４は本発明に係わるスチフナで、この
実施の形態では、ＬＳＩと同形状のシリコンチップを、
プリント基板の裏側において、線対称の位置に貼り付け
ている。このスチフナ４は、できるだけシリコンに熱膨
張係数が近いものがよい。厚さ、外形についても、表側
のＬＳＩと同じものが好ましい。つまり、上述のＬＳＩ
に関していえば、２０×２０（ｍｍ）□で、厚さ：０．
６ｍｍのシリコン板が適当である。なお、そのＬＳＩお
よびプリント基板の各厚み、強度、熱膨張係数差、外形
などを考慮して、前記スチフナ４の材料にアルミナ、窒
化アルミ、Ｃｕ／Ｗなどを使用することも可能である。
【００１４】また、符号５は接着剤で、スチフナ４をプ
リント基板２の裏面に固定するものである。接着剤の条
件としては、スチフナをプリント基板に貼り付けること
により、（スチフナ＋接着剤）がプリント基板２に対し
て半田付けすることでアンダーフィルを施したＬＳＩと
同じ挙動（反りに関していえば、反対向きの相殺応力の
発生）を示すことが望ましい。
【００１５】次に、それぞれの構成要素の役割と結び付
について説明する。ＬＳＩとプリント基板の熱膨張係数
は、それぞれ、３ｐｐｍと１５ｐｐｍ程度である。これ
らを１８０℃の共晶点を持った半田で接合して、室温
（２０℃）まで冷却した場合、プリント基板２の収縮が
大きく、両者の接合位置は変化しようがないために、バ
イメタル（異種金属の貼り合わせ）と同じで、プリント
基板２の端が下向きに反るように力を受ける。
【００１６】具体的には、ＬＳＩは、その一辺が２０ｍ
ｍの幅であり、それが９．６μｍ収縮する場合に、ＰＷ
Ｂ（プリント基板２）は、４８μｍ収縮しようとする。
しかし、ＬＳＩの直下は、ＬＳＩとＰＷＢが半田接合が
されているため、ＰＷＢは収縮することができず、ＰＷ
Ｂの裏面との収縮差により反りを発生しようとする。一
般に、ＬＳＩの外形が小さい場合は、収縮差も小さく、
従って、発生する反りも少ないので、反った場合の剥
離、破壊などの悪影響が殆ど接合部分に及ばないから、
最近では、アンダーフィルで全体を固める方法が取られ
ている（図４を参照）。これは、アンダーフィルを硬化
させる時にも同様に発生している（アンダーフィルは通
常１５０℃程度の雰囲気で硬化させるため、その後、室
温に戻した時には、同様の応力が残っていることにな
る）。
【００１７】しかし、上述のように、４８μｍと９．８
μｍとの収縮差が出たときの反り量では、従来のアンダ
ーフィルだけの効果で、接続信頼性の確保は期待できな
い。この点に関して、本発明では、その反りの力を更に
抑制するために、例えば、シリコンと同じ熱膨張係数
で、同じ外形のスチフナを貼り付けている。
【００１８】このように、スチフナが同じ熱膨張係数、
同じ外形であることにより、プリント基板を挟んだ表裏
の熱収縮量が同じとなり、ＬＳＩに垂直な方向での変
位、反りは相殺され、極端に緩和される。一方で、ＬＳ
Ｉに水平な方向の残留応力は大きくなるが、表裏に力を
分散させることができることと、アンダーフィルの効果
が、垂直方向よりも水平方向に大きいことなどから、単
に反りを発生させるよりは、明らかに接続信頼性を向上
させることができる。
【００１９】しかし、同じシリコンで、スチフナの外形
を大きくした場合、今度は、逆に裏側のスチフナ側の収
縮量が大きくなり、全体として、逆に反るために、予期
したスチフナの効果が得にくくなる。このため、できる
だけＬＳＩに対するスチフナの外形と接着位置は、同じ
にすることが望ましい。ただし、スチフナにシリコン以
外の材質を用いた場合、例えば、熱膨張係数が９ｐｐｍ
の材料を使用した場合は、７×７（ｍｍ）□程度の外形
の板を使用した方が反りについての発生応力の適正が保
てることになる。
【００２０】（第２の実施の形態）本発明の他の実施の
形態を図２に示す。ここでは、一つのプリント基板２上
に大型のＬＳＩを複数、実装する場合、スチフナ４を、
前述の実施の形態のように各ＬＳＩに対応してプリント
基板２の裏面に接着剤５で貼り付けても良いが、構造上
の簡素化のために、大きなスチフナを複数のＬＳＩに対
応して、装着しても良い。この場合、ＬＳＩの強度、ピ
ッチ、サイズなど、プリント基板２に対するＬＳＩの実
装条件によりスチフナの条件、例えば、材質、外形、厚
さなどを変える必要がある。
【００２１】なお、上述の実施の形態において、スチフ
ナ４の接着剤５は、前記スチフナの外形、厚みなどの状
況に応じて、アンダーフィル材３とは異なる物性値のも
のを使用することも可能である。
【００２２】（第３の実施の形態）次に、本発明のＬＳ
Ｉ実装基板の製造方法について、その実施の形態を説明
する。図３には、上から順に、実装の順序工程が図解さ
れている。即ち、最初に、プリント基板２上の、ＬＳＩ
を搭載する箇所に、半田を印刷する。そして、その上に
所要のＬＳＩ１をマウントした後、半田をリフローし
て、前記ＬＳＩとプリント基板とを接合する。
【００２３】また、スチフナ取付け用の治具６にスチフ
ナ４と接着剤５をセットしておき、その治具７の上に、
ＬＳＩを接合したプリント基板２を、そのＬＳＩに対応
したプリント基板２の裏側に位置して、載せる。このよ
うに治具６にプリント基板２をセットしたら、ＬＳＩの
下にアンダーフィル３を、気泡が発生しないように注入
する。そして、最後に表裏のアンダーフィル３、接着剤
５を、同時キュアにより硬化させる。
【００２４】このように、同時キュアすることで、製造
段階でも、基板の反返りを防止し、接合部分の剥離、破
壊するなどを回避することができる。
【００２５】
【発明の効果】本発明は、以上詳述したようになり、Ｐ
ＷＢの変形を抑制し、ＬＳＩにかかる垂直方向の応力を
減らすことができるから、プリント基板上に大型のＬＳ
Ｉをベアチップ実装する上でも、十分な構造上の信頼性
を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す模式的な縦断
側面図である。
【図２】同じく、本発明の第２の実施の形態を示す模式
的な縦断側面図である。
【図３】本発明の製造方法を示す第３の実施の形態の順
序工程の説明図である。
【図４】従来例の模式的な縦断側面図である。
【符号の説明】
１ ＬＳＩ ２ プリント基板（ＰＷＢ） ３ アンダーフィル ４ スチフナ ５ 接着剤 ６ 治具
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ // Ｈ０１Ｌ 25/04 25/18

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 ベアチップ実装を行うＬＳＩ実装基板に
    おいて、ＬＳＩの実装サイズに応じて、実装基板の裏側
    にＬＳＩと同じあるいは近似した外形、または、複数の
    ＬＳＩに対応した外形、所要厚さのスチフナを、表側で
    ＬＳＩで使用したアンダーフィル材と同じ効果の接着剤
    を用いて、固定したことを特徴とするＬＳＩ実装基板の
    構造。
  2. 【請求項２】 前記スチフナの材料としては、前記ＬＳ
    Ｉと熱膨張係数の同じ、あるいは、近似したシリコン板
    を用いることを特徴とする請求項１に記載のＬＳＩ実装
    基板の構造。
  3. 【請求項３】 前記スチフナの材料としては、前記ＬＳ
    Ｉ側の実装条件や、前記スチフナ自体の外形、厚みに応
    じて、前記ＬＳＩとは熱膨張係数の異なる材料を選択し
    て用いることを特徴とする請求項１に記載のＬＳＩ実装
    基板の構造。
  4. 【請求項４】 前記スチフナの接着剤は、前記スチフナ
    の外形、厚みなどの状況に応じて前記アンダーフィル材
    とは異なる物性値のものを使用することを特徴とする請
    求項１〜３の何れかに記載のＬＳＩ実装基板の構造。
  5. 【請求項５】 ベアチップ実装を行うＬＳＩ実装基板の
    製造方法において、ＬＳＩの実装サイズに応じて、実装
    基板の裏側にＬＳＩと同じあるいは近似した外形、また
    は、複数のＬＳＩに対応した外形、所要厚さのスチフナ
    を、表側でＬＳＩで使用したアンダーフィル材と同じ効
    果の接着剤を用いて、固定する際に、前記アンダーフィ
    ル材と接着剤とを同時キュアすることを特徴とするＬＳ
    Ｉ実装基板の製造方法。
JP10066830A 1998-03-17 1998-03-17 Ｌｓｉ実装基板の構造及びその製造方法 Pending JPH11265967A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10066830A JPH11265967A (ja) 1998-03-17 1998-03-17 Ｌｓｉ実装基板の構造及びその製造方法
FR9903217A FR2781604A1 (fr) 1998-03-17 1999-03-16 Structure de carte de montage de lsi et son procede de fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10066830A JPH11265967A (ja) 1998-03-17 1998-03-17 Ｌｓｉ実装基板の構造及びその製造方法

Publications (1)

Publication Number Publication Date
JPH11265967A true JPH11265967A (ja) 1999-09-28

Family

ID=13327156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10066830A Pending JPH11265967A (ja) 1998-03-17 1998-03-17 Ｌｓｉ実装基板の構造及びその製造方法

Country Status (2)

Country Link
JP (1) JPH11265967A (ja)
FR (1) FR2781604A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026250A (ja) * 2000-07-12 2002-01-25 Denso Corp 積層回路モジュールの製造方法
US6492715B1 (en) 2000-09-13 2002-12-10 International Business Machines Corporation Integrated semiconductor package
US6643397B1 (en) 1999-09-22 2003-11-04 Kabushiki Kaisha Toshiba Image processing method, image processing apparatus and image forming apparatus
WO2006087769A1 (ja) * 2005-02-15 2006-08-24 Fujitsu Limited パッケージ実装モジュールおよびパッケージ基板モジュール
JP2007088293A (ja) * 2005-09-22 2007-04-05 Fujitsu Ltd 基板の反り低減構造および基板の反り低減方法
JP2009238867A (ja) * 2008-03-26 2009-10-15 Aisin Aw Co Ltd 合成樹脂製の実装プリント基板
JP2010087145A (ja) * 2008-09-30 2010-04-15 Fdk Corp 電子部品実装基板
US7768140B2 (en) 2006-10-03 2010-08-03 Shinko Electric Industries Co., Ltd. Semiconductor device
JP5708489B2 (ja) * 2009-08-20 2015-04-30 日本電気株式会社 互いに絶縁された金属性の電源側およびグランド側補強部材を有する半導体装置
CN113524703A (zh) * 2021-07-19 2021-10-22 安徽金诚复合材料有限公司 一种塑料前舱盖内外板涂胶粘接方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7094975B2 (en) * 2003-11-20 2006-08-22 Delphi Technologies, Inc. Circuit board with localized stiffener for enhanced circuit component reliability

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0278254A (ja) * 1988-09-14 1990-03-19 Sharp Corp 半導体装置
US5239448A (en) * 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6643397B1 (en) 1999-09-22 2003-11-04 Kabushiki Kaisha Toshiba Image processing method, image processing apparatus and image forming apparatus
JP2002026250A (ja) * 2000-07-12 2002-01-25 Denso Corp 積層回路モジュールの製造方法
US6492715B1 (en) 2000-09-13 2002-12-10 International Business Machines Corporation Integrated semiconductor package
WO2006087769A1 (ja) * 2005-02-15 2006-08-24 Fujitsu Limited パッケージ実装モジュールおよびパッケージ基板モジュール
JPWO2006087769A1 (ja) * 2005-02-15 2008-07-03 富士通株式会社 パッケージ実装モジュールおよびパッケージ基板モジュール
US7919856B2 (en) 2005-02-15 2011-04-05 Fujitsu Limited Package mounted module and package board module
JP4500348B2 (ja) * 2005-02-15 2010-07-14 富士通株式会社 パッケージ実装モジュールおよびパッケージ基板モジュール
JP2007088293A (ja) * 2005-09-22 2007-04-05 Fujitsu Ltd 基板の反り低減構造および基板の反り低減方法
JP4585416B2 (ja) * 2005-09-22 2010-11-24 富士通株式会社 基板の反り低減構造および基板の反り低減方法
US7768140B2 (en) 2006-10-03 2010-08-03 Shinko Electric Industries Co., Ltd. Semiconductor device
JP2009238867A (ja) * 2008-03-26 2009-10-15 Aisin Aw Co Ltd 合成樹脂製の実装プリント基板
JP2010087145A (ja) * 2008-09-30 2010-04-15 Fdk Corp 電子部品実装基板
JP5708489B2 (ja) * 2009-08-20 2015-04-30 日本電気株式会社 互いに絶縁された金属性の電源側およびグランド側補強部材を有する半導体装置
CN113524703A (zh) * 2021-07-19 2021-10-22 安徽金诚复合材料有限公司 一种塑料前舱盖内外板涂胶粘接方法
CN113524703B (zh) * 2021-07-19 2023-05-23 安徽金诚复合材料有限公司 一种塑料前舱盖内外板涂胶粘接方法

Also Published As

Publication number Publication date
FR2781604A1 (fr) 2000-01-28

Similar Documents

Publication Publication Date Title
US6570259B2 (en) Apparatus to reduce thermal fatigue stress on flip chip solder connections
US7256072B2 (en) Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
JP2842361B2 (ja) 半導体装置
JP3196762B2 (ja) 半導体チップ冷却構造
US6736306B2 (en) Semiconductor chip package comprising enhanced pads
US6133064A (en) Flip chip ball grid array package with laminated substrate
KR100743272B1 (ko) 전극 기밀 밀봉을 이용한 고신뢰성 반도체 장치
US7750466B2 (en) Microelectronic assembly having second level interconnects including solder joints reinforced with crack arrester elements and method of forming same
JP4720438B2 (ja) フリップチップ接続方法
US20060043603A1 (en) Low temperature PB-free processing for semiconductor devices
US6396155B1 (en) Semiconductor device and method of producing the same
JPH11265967A (ja) Ｌｓｉ実装基板の構造及びその製造方法
US6828676B2 (en) Semiconductor device manufacturing method, semiconductor device, and semiconductor device unit
JP2003031728A (ja) Ｉｃチップおよびその取付構造
US6649833B1 (en) Negative volume expansion lead-free electrical connection
JP2004023045A (ja) 両面実装方法およびチップ実装基板
JP3563170B2 (ja) 半導体装置の製造方法
JP3183278B2 (ja) ボールグリッドアレイ型半導体パッケージおよびその実装構造
JP5120304B2 (ja) スティフナー付きプリント配線板および放熱板付き半導体パッケージの製造方法
JP3214479B2 (ja) 半導体構造及び電子部品実装方法
JP2004259886A (ja) 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2007141973A (ja) 半導体部品付き配線基板
JPH11121525A (ja) 半導体装置
JP2001156095A (ja) 電極、半導体装置および製造方法
JP2003297977A (ja) 電子部品の製造方法