FR2781604A1 - Structure de carte de montage de lsi et son procede de fabrication - Google Patents

Structure de carte de montage de lsi et son procede de fabrication Download PDF

Info

Publication number
FR2781604A1
FR2781604A1 FR9903217A FR9903217A FR2781604A1 FR 2781604 A1 FR2781604 A1 FR 2781604A1 FR 9903217 A FR9903217 A FR 9903217A FR 9903217 A FR9903217 A FR 9903217A FR 2781604 A1 FR2781604 A1 FR 2781604A1
Authority
FR
France
Prior art keywords
lsi
chip
stiffening device
thermal expansion
lsi chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR9903217A
Other languages
English (en)
Inventor
Takayuki Suyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of FR2781604A1 publication Critical patent/FR2781604A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Une puce LSI (1) est réunie à une première surface d'une carte de câblage (2) d'une manière par montage de puce nue et un remplissage inférieur (3) est rempli dans l'espace entre la puce LSI (1) et la carte de câblage (2). Un dispositif de rigidification (4) ayant les mêmes dimensions externes et le même coefficient de dilatation thermique que la puce LSI (1) est réuni à une deuxième surface de la carte de câblage (2) dans la position correspondant à la puce LSI (1) par une colle (5), supprimant ainsi l'apparition du gauchissement de la carte de montage de LSI dû à la différence de coefficient de dilatation thermique entre la puce LSI (1) et la carte de câblage (2) lorsque la température varie.

Description

STRUCTURE DE CARTE DE MONTAGE DE LSI ET SON PROCEDE DE
FABRICATION
CONTEXTE DE L'INVENTION
1. Domaine de l'invention La présente invention concerne la structure d'une carte de montage de puce LSI obtenue en montant une puce LSI sur une carte de câblage et son procédé de fabrication et en particulier la structure d'une carte de montage LSI obtenue en montant une puce nue et son
procédé de fabrication.
2. Description de l'art associé
Le procédé de montage de puce nue a été récemment utilisé comme moyen de montage d'une puce pour monter une puce sur un boîtier LSI tel que BGA (Ball Grid Array), CSP (Chip Size Package) ou analogue. Ce procédé a également été utilisé lorsqu'une pluralité de puces nues sont montées sur une carte de montage pour
fabriquer un MCM (Multi-Chip Module).
Lorsqu'une puce LSI est montée, en particulier, sur une BGA multibroches, un LSI ayant une grande dimension externe est utilisé. En conséquence, si une BGA est montée sur une PWB (Print Wiring Board), il est généralement connu que la fiabilité structurelle de la carte de montage est réduite en raison de la différence
de dilatation thermique entre la puce LSI et la PWB.
Selon les comptes-rendus de IMB Japan, Ltd., par exemple, il a été démontré que lorsqu'une puce LSI de 13,5 mm carrés était montée sur une carte de montage du type BGA de 35 mm carrés d'une manière par montage "flip-chip" et que la carte ainsi formée était ensuite montée sur une PWB, une destruction des plots de soudure se produisait à partir du centre de la puce LSI
en raison du gauchissement de la carte de montage BGA.
Le problème ci-dessus dans le montage de la puce LSI sur la carte BGA provoque un problème dans un montage secondaire sur la PWB. En conséquence, du point de vue du cas présent o un problème de fiabilité se produit, même lorsque la puce LSI de 13,5 mm carrés est montée, il est estimé qu'à mesure que les dimensions externes de la puce LSI augmentent, la fiabilité
structurelle de la carte de montage diminue davantage.
En conséquence, la demande publiée de brevet japonais No. Hei-6- 244242 et la demande publiée de brevet japonais No. Hei-6-204654 ont effectué des propositions selon lesquelles une plaque de renfort en forme de cadre est fixée sur la surface avant ou la surface arrière de la PWB autour de la puce LSI. Ces deux propositions sont basées sur l'idée selon laquelle le gauchissement de la PWB dans l'étape de refusion est obligatoirement supprimé à l'aide de la rigidité de la plaque de renfort. En outre, la demande publiée
d'enregistrement de modèle d'utilité japonais No. Hei-
2-101546 a effectué une proposition selon laquelle un organe de cadre de renfort est fixé sur un substrat allongé de manière à entourer une puce LSI et est
obturé avec de la résine en même temps que la puce LSI.
RESUME DE L'INVENTION
La présente invention a été mise en oeuvre, non dans le but de supprimer le gauchissement d'une carte dans l'étape de refusion, mais dans le but de conserver la fiabilité structurelle d'une carte de montage après qu'une puce LSI est montée sur celle-ci et a pour but de fournir la structure d'une carte de montage de puce LSI pouvant être empêchée d'être diminuée en fiabilité structurelle, même lorsqu'une puce LSI est montée sur la surface d'une carte de câblage dans les mêmes conditions que l'art antérieur et un procédé de
fabrication de la carte de montage de puce LSI.
Selon la présente invention, il est fourni une structure d'une carte de montage LSI obtenue en fixant une puce LSI sur une carte de câblage d'une manière par montage de puce nue, dans lequel la puce LSI est réunie à une première surface de la carte de câblage et un dispositif de rigidification est réuni à une deuxième surface de la carte de câblage dans la position correspondant à la puce LSI, supprimant ainsi l'apparition du gauchissement de la carte de montage de LSI dû à la différence de coefficient de dilatation thermique entre la puce LSI et la carte de câblage
lorsque la température varie.
Dans la présente invention, la dimension externe du dispositif de rigidification peut être sensiblement égale à la dimension externe de la puce LSI. La dimension externe du dispositif de rigidification est, de préférence, située dans la plage allant de 0,8 à 1,2
fois la dimension externe de la puce LSI.
Le dispositif de rigidification et la puce LSI peuvent avoir sensiblement le même coefficient de dilatation thermique. La puce LSI est constituée d'une puce de silicium et le dispositif de rigidification est
constitué d'une plaque de silicium, par exemple.
Dans la présente invention, le dispositif de rigidification peut être formé d'un matériau ayant un coefficient de dilatation thermique différent de celui
de la puce LSI.
Le produit de la dimension externe de la puce LSI par le coefficient de dilatation thermique de la puce LSI est, de. préférence, sensiblement égal au produit de la dimension externe du dispositif de rigidification par le coefficient de dilatation thermique du dispositif de rigidification. Lorsque la dimension externe de la puce LSI est représentée par Si, le coefficient de dilatation thermique de la puce LSI est représenté par Tl, la dimension externe du dispositif de rigidification est représentée par S2 et le coefficient de dilatation thermique du dispositif de rigidification est représenté par T2, il est préférable que l'expression relationnelle suivante soit satisfaite:
0,8 (S2 x T2) < Si x Tl < 1,2 (S2 x T2).
Dans un aspect de la présente invention, une pluralité de puces LSI sont réunies à la première surface de la carte de câblage et un dispositif de rigidification qui est commun aux diverses puces LSI est utilisé. Dans ce cas, la somme des produits de la dimension externe par le coefficient de dilatation thermique des diverses puces LSI est, de préférence, sensiblement égale au produit de la dimension externe par le coefficient de dilatation thermique du dispositif de rigidification. Lorsque la dimension externe de la n-ième des puces LSI est représentée par Sln (1 < n k: k est un entier positif égal ou supérieur à 2), le coefficient de dilatation thermique de la n-ième des puces LSI est représenté par Tln, la dimension externe du dispositif de rigidification est représentée par S2 et le coefficient de dilatation thermique du dispositif de rigidification est représenté par T2, il est préférable que l'expression relationnelle suivante soit satisfaite:
0,8 (S2 x T2) < En (Sln x Tln) < 1,2 (S2 x T2).
Dans la présente invention, un remplissage inférieur peut être rempli dans l'espace compris entre la puce LSI et la carte de câblage, le dispositif de rigidification et la carte de câblage peuvent être réunis l'un à l'autre par une colle, le remplissage inférieur est formé de résine époxy et la colle est une
colle à base d'époxy.
Selon la présente invention, il est également fourni un procédé de fabrication d'une carte de montage de LSI par fixation d'une puce LSI sur une carte de câblage d'une manière par montage de puce nue, comprenant les étapes consistant à: réunir la puce LSI à une première surface de la carte de câblage; remplir un remplissage inférieur dans l'espace entre la puce LSI et la carte de câblage; réunir un dispositif de rigidification à une deuxième surface de la carte de câblage dans la position correspondant à la puce LSI par une colle; et traiter le remplissage inférieur et
la colle en même temps.
BREVE DESCRIPTION DES DESSINS
La figure 1 est une vue schématique en coupe transversale montrant un premier mode de réalisation de la structure d'une carte de montage de LSI selon la présente invention; la figure 2 est une vue schématique en coupe transversale montrant un deuxième mode de réalisation de la structure de la carte de montage de LSI selon la présente invention; les figures 3A à 3D sont des vues schématiques en coupe transversale montrant un procédé de fabrication de la carte de montage de LSI selon la présente invention; et la figure 4 est un dessin schématique montrant la structure d'une carte de montage de LSI à laquelle
aucun dispositif de rigidification n'est réuni.
DESCRIPTION DETAILLEE DES MODES DE REALISATION PREFERES
Des modes de réalisation préférés selon la présente invention vont être décrits ci-dessous en référence aux
dessins annexés.
(Premier mode de réalisation) La figure 1 est une vue schématique en coupe transversale montrant un premier mode de réalisation de La structure d'une carte de montage LSI selon la présente invention. Dans ce mode de réalisation, une puce LSI est montée sur une PWB (print wiring board)
d'une manière par montage de puce nue.
Sur la figure 1, le numéro de référence 1 représente une puce LSI pour montage de puce nue et un certain nombre de plots d'électrodes 11 sont agencés de manière bidimensionnelle dans une zone prédéterminée de la surface inférieure de la puce LSI 1. Avec cette construction, la conception à plusieurs électrodes peut être obtenue sans diminuer l'espacement d'agencement des plots 11. Comme puce LSI 1, peut être utilisée une puce de silicium de 20 à 40 mm carrés de dimension
externe et d'une épaisseur de 0,3 a 1,0 mm.
Le numéro de référence 2 représente une PWB faite d'un matériau organique et comme PWB, une carte de montage peut être utilisée obtenue par formation sur les deux surfaces d'un organe formant noyau d'une
couche de montage pouvant être soumise à un micro-
câblage. La carte de montage est utilisée de manière convenable pour le montage de la puce nue et elle peut soutenir suffisamment un espacement d'agencement de 200 gm des plots li de la puce LSI 1. L'épaisseur de la PWB
2 est fixée à 1,0 à 1,6 mm environ, par exemple.
Le numéro de référence 3 représente le remplissage inférieur et il est rempli dans un espace qui exclut les plots de soudure 11 entre la puce LSI 1 et la PWB 2 pour améliorer la fiabilité de la jonction entre la puce LSI 1 et la PWB 2. Une résine époxy peut être utilisée comme remplissage inférieur 3. La puce LSI 1 et la PWB 2 sont réunies dans un corps par le remplissage inférieur 3, évitant ainsi l'apparition du problème, à savoir l'exfoliation ou la rupture, dans la fiabilité structurelle de la carte de montage, même s'il existe une légère différence de dilatation thermique entre la puce LSI 1 et la PWB 2. C'est-à-dire que, la variation de forme de la carte de montage due à
la variation de température peut être supprimée.
Le numéro de référence 4 représente un dispositif de rigidification qui constitue la caractéristique principale de la présente invention. Le dispositif de rigidification 4 est réuni à la surface inférieure de la PWB 2 par une colle 5 dans la position correspondant à la puce LSI 1 réunie à la surface supérieure de la PWB 2 (dans la position qui est symétrique de la position de localisation de la puce LSI 1 par rapport à la PWB 2). Comme dispositif de rigidification 4, sont utilisés, de préférence, des matériaux qui sont aussi proches que possible de la puce LSI en dimension externe, épaisseur et coefficient de dilatation thermique. Lorsque par exemple, la puce LSI 1 est une puce de silicium, une plaque de silicium ayant la même dimension externe et la même épaisseur que la puce LSI 1 peut être utilisée comme dispositif de rigidification 4. Toutefois, si la dimension externe, etc., sont fixés de manière.à supprimer l'apparition du gauchissement de la PWB 2 dû à la différence de coefficient de dilatation thermique entre la puce LSI 1 et la PWB 2 lorsque la température varie, des matériaux de coefficient de dilatation thermique différent de la puce LSI 1, tels que l'alumine, le nitrure d'aluminium, Cu/W, etc., peuvent être utilisés pour le dispositif de
rigidification 4.
La colle 5 est utilisée pour réunir le dispositif de rigidification 4 à la surface inférieure de la PWB 2 comme décrit ci-dessus. Pour la colle 5, sont utilisés, de préférence, des matériaux qui sont choisis de façon qu'une association du dispositif de rigidification 4 et de la colle 5 et une association du remplissage inférieur 3 et de la puce LSI 1 réunie à la PWB 2 par les plots de soudure 11 aient le même comportement lorsque la température varie (c'est-à-dire que ces
associations génèrent la même contrainte à la PWB 2.
Puisque l'association du dispositif de rigidification 4 et de la colle 5 et l'association de la puce LSI 1 et du remplissage inférieur 3 sont réunies à la PWB 2 dans des positions opposées dans les directions haute et basse par rapport à la PWB 2, lorsqu'une association applique une contrainte de courbure à la PWB 2 de façon que la PWB 2 soit contrainte vers le haut, l'autre association applique une contrainte de courbure à la PWB 2 de façon que la PWB 2 soit contrainte vers le bas. En d'autres termes, une contrainte de décalage se produit). Les mêmes matériaux que pour le remplissage inférieur 3 tels que la colle à base d'époxy ou
analogue peuvent être utilisés comme colle 5.
L'action de ce mode de réalisation va ensuite être décrite. Le coefficient de dilatation thermique de la puce LSI 1 est égal à 3 ppm/ C par exemple et le coefficient de dilatation thermique de la PWB 2 est égal à 15 ppm/ C par exemple. Lorsque la puce LSI 1 et la PWB 2 sont réunies l'une à l'autre par de la soudure ayant un point eutectique de 180 C et refroidies à la température ambiante (20 C) le rapport de rétrécissement de la PWB 2 est supérieur au rapport de rétrécissement de la puce LSI 1 et la relation positionnelle entre la puce LSI 1 et la portion de surface inférieure de la PWB 2 à laquelle est réunie la puce LSI 1 est limitée, de sorte que la portion de surface inférieure de la PWB 2 est plus rétrécie que la portion de surface supérieure de la PWB 2, établissant
ainsi l'état équilibré.
De façon spécifique, un côté de la puce LSI 1 de 20 mm carrés est rétrécie de 9,6 pm et la portion de 20 mm de longueur de la PWB 2 est sur le point d'être rétrécie de 48 im. Toutefois, la surface supérieure de la PWB 2 ne peut pas être rétrécie suffisamment tandis que la surface inférieure de la PWB 2 rétrécit bien plus que la surface inférieure de la PWB 2, ayant pour conséquence l'apparition d'un gauchissement convexe
vers le haut.
En général, lorsque la dimension externe de la puce LSI 1 est petite (par exemple, d'environ 10 mm carrés), la différence de quantité de rétrécissement entre la puce LSI 1 et la portion de la PWB 2 à laquelle est réunie la puce LSI 1 est petite et ainsi, le gauchissement qui apparaît est faible. Dans ce cas, il y a peu de possibilité d'apparition d'exfoliation ou de rupture due au gauchissement. En conséquence, dans un tel cas, la fiabilité de la jonction de la puce LSI 1 à la PWB 2 peut être améliorée dans une certaine mesure en remplissant le remplissage inférieur 3 comme
représenté sur la figure 4.
Toutefois, lorsque la taille de la puce LSI 1 est supérieure (20 mm carrés ou davantage) comme décrit ci- dessus, la différence de quantité de rétrécissement est supérieure au niveau des portions de longueurs correspondantes entre la puce LSI 1 et la PWB 2 et ainsi, il est difficile de maintenir la fiabilité de la
jonction par le seul effet du remplissage inférieur.
En conséquence, comme décrit ci-dessus, selon ce mode de réalisation, le dispositif de rigidification 4 similaire en dimensions externes, épaisseur et coefficient de dilatation thermique à la puce LSI 1, est réuni à la PWB 2 dans une certaine position sur la surface inférieure de la PWB 2, correspondant à la position de jonction de la puce LSI 1 réunie à la surface supérieure de la PWB 2, de façon que les deux côtés de surface de la PWB 2 puissent être fixés de manière à avoir la même quantité de rétrécissement. En conséquence, les déformations de la PWB 2 dans la direction normale à sa surface (dans les directions vers le haut et vers le bas) peuvent être décalées l'une par rapport à l'autre et l'apparition du gauchissement de la PWB 2 est sensiblement parfaitement évitée. La contrainte résiduelle est intensifiée dans la direction le long des surfaces supérieure et inférieure de la PWB 2, toutefois la contrainte peut être dispersée dans le côté de surface supérieure et le côté de surface inférieure et l'effet du remplissage inférieur 3 est également plus grand dans la direction le long des surfaces supérieure et inférieure de la PWB 2 que dans la direction normale. En conséquence, la fiabilité de la jonction peut être renforcée de façon plus que suffisante par rapport au cas o l'apparition du gauchissement est autorisée par la construction
telle que représentée sur la figure 4.
Lorsque la dimension externe du dispositif de rigidification 4 est fixée de manière à être excessivement plus grande que celle de la puce LSI 1, la quantité de rétrécissement du côté de surface supérieure de la PWB 2 est plus grande que celle du côté de surface inférieure dans une portion de la PWB 2 qui est située à l'extérieur de la portion de jonction de la PWB 2 avec la puce LSI 1 et sur le côté inférieur de laquelle le dispositif de rigidification 4 est réuni à la PWB 2. En conséquence, la PWB 2 est gauchie de façon à devenir convexe vers le bas. Inversement, lorsque la dimension externe du dispositif de rigidification 4 est excessivement plus petite que celle de la puce LSI 1, la quantité de rétrécissement du côté de surface inférieure est plus grande que celle du côté de surface supérieure dans une portion de la PWB 2 qui est située à l'extérieur de la portion de jonction de la PWB 2 avec le dispositif de rigidification 4 et à la surface latérale supérieure de laquelle la puce LSI 1 est réunie à la PWB 2 et ainsi, la PWB 2 est gauchie de manière à devenir convexe vers le haut. La dimension externe (longueur) du dispositif de rigidification 4 est fixée, de préférence, de manière à se trouver à l'intérieur de la plage allant de 0,8 à 1,2 fois la dimension externe (longueur) de la puce LSI 1 et de façon davantage préférée, dans la plage allant de 0,9 à 1,1 fois la dimension externe
(longueur) de la puce LSI 1.
Toutefois, selon ce mode de réalisation, un matériau ayant un coefficient de dilatation thermique différent de celui de la puce LSI 1 peut être utilisé pour le dispositif de rigidification 4. Dans ce cas, la dimension externe du dispositif de rigidification 4 est fixée, de préférence, à la valeur correspondant au coefficient de dilatation thermique de façon à
supprimer l'apparition du gauchissement de la PWB 2.
Lorsque par exemple, la puce LSI de 20 mm carrés est formée de silicium (coefficient de dilatation thermique de 3 ppm/ C) et que le dispositif de rigidification 4 est formé d'un matériau ayant un coefficient de dilatation thermique de 9 ppm/ C, la dimension externe du dispositif de rigidification 4 est fixée à 7 mm carrés pour supprimer l'apparition du gauchissement de la PWB 2. C'est-à-dire que le produit de la dimension externe S1 de la puce LSI 1 par le coefficient de dilatation thermique T1 de la puce LSI 1 est fixé comme étant sensiblement égal au produit de la dimension externe S2 du dispositif de rigidification 4 par le coefficient de dilatation thermique T2 du dispositif de rigidification 4 {c'est-à-dire que, S1 x T1 = 0,8(S2 x T2) à 1,2 (S2 x T2), de préférence, Si x Tl = 0,9(S2 x
T2) à 1,1 (S2 x T2)}.
(Deuxième mode de réalisation) La figure 2 est un dessin schématique représentant un deuxième mode de réalisation de la structure de la carte de montage de LSI selon la présente invention. Ce mode de réalisation est obtenu en montant plusieurs puce LSI sur la PWB. Sur la figure 2, les éléments ayant les mêmes fonctions que représenté sur la figure
1 sont représentés par les mêmes numéros de référence.
Dans ce.mode de réalisation, une pluralité de puces LSI 1, 1', 1 ", sont réunies sur la surface supérieure d'une PWB 2 de la même manière que dans le premier mode de réalisation et un dispositif de rigidification 4, qui est commun aux puces LSI 1, 1', 1 ", est réuni à la surface inférieure de la PWB 2 de la même manière que
dans le premier mode de réalisation.
Dans ce mode de réalisation, la somme des produits entre la dimension externe Si, Si', Si", de la puce LSI 1, 1', 1 ", et le coefficient de dilatation thermique correspondant Tl, Ti', Ti", de la puce LSI 1, 1', 1 ", est fixée comme étant sensiblement égale à la somme du produit entre la dimension externe S2 du dispositif de rigidification 4 et le coefficient de dilatation
thermique T2 du dispositif de rigidification 4 {c'est-
à-dire que, Si x T1 + Si' x Ti' + Si" x Ti" = 0,8(S2 x T2) à 1,2 (52 x T2), de préférence, Si x Tl + Si' x Ti'
+ Si" x Ti" = 0,9(S2 x T2) à 1,1 (S2 x T2)}.
Selon ce mode de réalisation, le processus de montage peut être plus simplifié que dans le cas o des dispositifs de rigidification différents sont positionnés et réunis aux positions correspondantes des puces LSI respectives 1, 1', 1 ", de la même manière
que dans le premier mode de réalisation.
(Troisième mode de réalisation) La figure 3A a 3D sont des vues schématiques en coupe transversale montrant un mode de réalisation d'un procédé de fabrication de la carte de montage de LSI de la présente invention. Le procédé de ce mode de réalisation est utilisé pour fabriquer la carte de montage de LSI du premier mode de réalisation. Sur les figures 3A a 3D, les éléments ayant les mêmes fonctions que représenté sur la figure 1 sont représentés par les
mêmes numéros de référence.
Premièrement, comme représenté sur la figure 3A, un motif de soudage 22 est imprimé sur une portion de montage de puce LSI de la PWB 2 de façon que le motif de soudage imprimé 22 rencontre les positions de
localisation des plots 11 de la puce LSI 1.
Subséquemment, comme représenté sur la figure 3B, la puce LSI 1 est montée sur la PWB 2 tandis que le motif de soudage 22 situé sur la surface supérieure de la PWB 2 est mis en correspondance avec les plots 11 et le motif de soudage 22 fait l'objet d'une refusion pour
réunir la puce LSI 1 à la PWB 2.
Subséquemment, comme représenté sur la figure 3C, le dispositif de rigidification 4 est disposé dans une position prédéterminée d'un gabarit de fixation de dispositif de rigidification 6, une colle non- traitée 5 est déposée sur le dispositif de rigidification 4 puis, la PWB 2 avec la puce LSI 1 est montée sur le gabarit 6, de façon que la puce LSI 1 et le dispositif de rigidification 4 soient disposés dans les positions correspondantes. En outre, le remplissage inférieur 3 est injecté dans l'espace compris entre la puce LSI 1 et la PWB 2, de façon qu'il ne reste aucune bulle entre
eux.
Enfin, le remplissage inférieur 3 et l'agent adhésif 5 sont traités simultanément par un traitement thermique ou analogue, de façon à obtenir la carte de
montage de LSI comme représenté sur la figure 3D.
Comme décrit ci-dessus, dans ce mode de réalisation, puisque le remplissage inférieur 3 et l'agent adhésif 5 sont traités en même temps, l'apparition du gauchissement de la PWB 2 dans un processus de fabrication peut être évitée et l'exfoliation ou la rupture de la portion de jonction
de la PWB 2 et de la puce LSI 1 peut être empêchée.

Claims (15)

REVENDICATIONS
1. Structure d'une carte de montage de LSI obtenue en fixant une puce LSI (1) sur une carte de câblage (2) d'une manière par montage de puce nue, caractérisée en ce que ladite puce LSI (1) est réunie à une première surface de ladite carte de câblage (2) et un dispositif de rigidification (4) est réuni à une deuxième surface de ladite carte de câblage (2) dans la position correspondant à ladite puce LSI (1), supprimant ainsi l'apparition du gauchissement de ladite carte de montage de LSI dû à la différence de coefficient de dilatation thermique entre ladite puce LSI (1) et ladite carte de câblage (2) lorsque la température varie.
2. Structure de la carte de montage de LSI selon la revendication 1, caractérisée en ce que la dimension externe dudit dispositif de rigidification (4) est sensiblement égale à la dimension externe de ladite
puce LSI (1).
3. Structure de la carte de montage de LSI selon la revendication 1, caractérisée en ce que la dimension externe dudit dispositif de rigidification (4) est située dans la plage allant de 0,8 à 1,2 fois la
dimension externe de ladite puce LSI (1).
4. Structure de la carte de montage de LSI selon la revendication 1, caractérisée en ce que ledit dispositif de rigidification (4) et ladite puce LSI (1) ont sensiblement le même coefficient de dilatation thermique.
5. Structure de la carte de montage de LSI selon la revendication 1, caractérisée en ce que ladite puce LSI (1) est constituée d'une puce de silicium et ledit dispositif.de rigidification (4) est constitué d'une
plaque de silicium.
6. Structure de la carte de montage de LSI selon la revendication 1, caractérisée en ce que ledit dispositif de rigidification (4) est formé d'un matériau ayant un coefficient de dilatation thermique
différent de celui de ladite puce LSI (1).
7. Structure de la carte de montage de LSI selon la revendication 1, caractérisée en ce que ledit produit de la dimension externe de ladite puce LSI (1) par le coefficient de dilatation thermique de ladite puce LSI (1) est sensiblement égal au produit de la dimension externe dudit dispositif de rigidification (4) par le coefficient de dilatation thermique dudit dispositif de
rigidification (4).
8. Structure de la carte de montage de LSI selon la revendication 6, caractérisée en ce que, lorsque la dimension externe de ladite puce LSI (1) est représentée par Si, le coefficient de dilatation thermique de ladite puce LSI (1) est représenté par Tl, la dimension externe dudit dispositif de rigidification (4) est représentée par S2 et le coefficient de dilatation thermique dudit dispositif de rigidification (4) est représenté par T2, l'expression relationnelle suivante est satisfaite:
0,8 (S2 x T2) c Si x Tl < 1,2 (S2 x T2).
9. Structure de la carte de montage de LSI selon la revendication 1, caractérisée en ce qu'une pluralité de puces LSI (1) sont réunies à la première surface de ladite carte de câblage (2) et un dispositif de rigidification (4) qui est commun auxdites diverses
puces LSI (1) est utilisé.
10. Structure de la carte de montage de LSI selon la revendication 9, caractérisée en ce que la somme des produits de la dimension externe par le coefficient de dilatation thermique desdites diverses puces LSI (1) est sensiblement égale au produit de la dimension externe par le coefficient de dilatation thermique
dudit dispositif de rigidification (4).
11. Structure de la carte de montage de LSI selon la revendication 9, caractérisée en ce que, lorsque la dimension externe de la n-ième desdites puces LSI (1) est représentée par Sln (1 < n S k: k est un entier positif égal ou supérieur à 2), le coefficient de dilatation thermique de la n-ième desdites puces LSI (1) est représenté par Tln, la dimension externe dudit dispositif de rigidification (4) est représentée par S2 et le coefficient de dilatation thermique dudit dispositif de rigidification (4) est représenté par T2, l'expression relationnelle suivante est satisfaite:
0,8 (S2 x T2) < Zn (Sln x Tln) < 1,2 (S2 x T2).
12. Structure de la carte de montage de LSI selon la revendication 1, caractérisée en ce qu'un remplissage inférieur (3) est rempli dans l'espace compris entre ladite puce LSI (1) et ladite carte de
câblage (2).
13. Structure de la carte de montage de LSI selon la revendication 1, caractérisée en ce que ledit dispositif de rigidification (4) et ladite carte de câblage (2) sont réunis l'un à l'autre par une colle (5).
14. Structure de la carte de montage de LSI selon la revendication 1, caractérisée en ce qu'un remplissage inférieur (3) est rempli dans l'espace compris entre ladite puce LSI (1) et ladite carte de câblage (2)., ledit dispositif de rigidification (4) et ladite carte de câblage (2) sont réunis l'un à l'autre par une colle (5), ledit remplissage inférieur (3) est formé de résine époxy et ladite colle (5) est une colle à base d'époxy.
15. Procédé de fabrication d'une carte de montage de LSI par fixation d'une puce LSI (1) sur une carte de câblage (2) d'une manière par montage de puce nue, comprenant les étapes consistant à: réunir ladite puce LSI (1) à une première surface de ladite carte de câblage (2); remplir un remplissage inférieur (3) dans l'espace entre ladite puce LSI (1) et ladite carte de câblage (2); réunir un dispositif de rigidification (4) à une deuxième surface de ladite carte de câblage (2) dans la position correspondant à ladite puce LSI (1) par une colle (5); et traiter le remplissage inférieur (3) et ladite
colle (5) en même temps.
FR9903217A 1998-03-17 1999-03-16 Structure de carte de montage de lsi et son procede de fabrication Pending FR2781604A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10066830A JPH11265967A (ja) 1998-03-17 1998-03-17 Ｌｓｉ実装基板の構造及びその製造方法

Publications (1)

Publication Number Publication Date
FR2781604A1 true FR2781604A1 (fr) 2000-01-28

Family

ID=13327156

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9903217A Pending FR2781604A1 (fr) 1998-03-17 1999-03-16 Structure de carte de montage de lsi et son procede de fabrication

Country Status (2)

Country Link
JP (1) JPH11265967A (fr)
FR (1) FR2781604A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1534052A2 (fr) * 2003-11-20 2005-05-25 Delphi Technologies, Inc. Panneau à circuit avec raidisseur localisé pour une fiabilité améliorée d'un composant de circuit

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094810A (ja) 1999-09-22 2001-04-06 Toshiba Tec Corp 画像処理方法及び画像処理装置並びに画像形成装置
JP2002026250A (ja) * 2000-07-12 2002-01-25 Denso Corp 積層回路モジュールの製造方法
US6492715B1 (en) 2000-09-13 2002-12-10 International Business Machines Corporation Integrated semiconductor package
WO2006087769A1 (fr) * 2005-02-15 2006-08-24 Fujitsu Limited Module monte sur un emballage et module de plaque d'emballage
JP4585416B2 (ja) * 2005-09-22 2010-11-24 富士通株式会社 基板の反り低減構造および基板の反り低減方法
JP2008091719A (ja) 2006-10-03 2008-04-17 Shinko Electric Ind Co Ltd 半導体装置
JP2009238867A (ja) * 2008-03-26 2009-10-15 Aisin Aw Co Ltd 合成樹脂製の実装プリント基板
JP2010087145A (ja) * 2008-09-30 2010-04-15 Fdk Corp 電子部品実装基板
US8547705B2 (en) * 2009-08-20 2013-10-01 Nec Corporation Semiconductor device having power supply-side and ground-side metal reinforcing members insulated from each other
CN113524703B (zh) * 2021-07-19 2023-05-23 安徽金诚复合材料有限公司 一种塑料前舱盖内外板涂胶粘接方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0278254A (ja) * 1988-09-14 1990-03-19 Sharp Corp 半導体装置
EP0540247A2 (fr) * 1991-10-28 1993-05-05 International Business Machines Corporation Fabrication de modules multi-puce

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0278254A (ja) * 1988-09-14 1990-03-19 Sharp Corp 半導体装置
EP0540247A2 (fr) * 1991-10-28 1993-05-05 International Business Machines Corporation Fabrication de modules multi-puce

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 014, no. 257 (E - 0936) 4 June 1990 (1990-06-04) *
SCHEIFERS S M ET AL: "A NOVEL METHOD OF MINIMIZING PRINTED WIRE BOARD WARPAGE", MOTOROLA TECHNICAL DEVELOPMENTS, MOTOROLA INC. SCHAUMBURG, ILLINOIS, US, vol. 28, August 1996 (1996-08-01), pages 50 - 55, XP000638420, ISSN: 0887-5286 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1534052A2 (fr) * 2003-11-20 2005-05-25 Delphi Technologies, Inc. Panneau à circuit avec raidisseur localisé pour une fiabilité améliorée d'un composant de circuit
EP1534052A3 (fr) * 2003-11-20 2007-10-24 Delphi Technologies, Inc. Panneau à circuit avec raidisseur localisé pour une fiabilité améliorée d'un composant de circuit

Also Published As

Publication number Publication date
JPH11265967A (ja) 1999-09-28

Similar Documents

Publication Publication Date Title
US10522477B2 (en) Method of making package assembly including stress relief structures
US5385869A (en) Semiconductor chip bonded to a substrate and method of making
FR2781604A1 (fr) Structure de carte de montage de lsi et son procede de fabrication
US6425516B1 (en) Semiconductor device and method of production of the same
JP3456462B2 (ja) 半導体装置及びその製造方法
US6784542B2 (en) Semiconductor device having a ball grid array and a fabrication process thereof
US8647963B2 (en) Structure and method of wafer level chip molded packaging
KR100621670B1 (ko) 반도체 패키지의 생산을 위한 방법
KR101308100B1 (ko) 강화층을 구비한 반도체칩
US8723339B2 (en) Semiconductor device with front and back side resin layers having different thermal expansion coefficient and elasticity modulus
KR20080027166A (ko) 반도체 장치 및 그 제조 방법
EP2325878B1 (fr) Procédé d&#39;encapsulation de composants électroniques avant découpe de la tranche
EP2367406A1 (fr) Composant électronique à montage en surface
US20030107110A1 (en) Stress shield for microelectronic dice
US7198988B1 (en) Method for eliminating backside metal peeling during die separation
US20030071354A1 (en) Wafer level chip scale package and method of fabricating the same
US7514769B1 (en) Micro surface mount die package and method
US6264535B1 (en) Wafer sawing/grinding process
FR2974234A1 (fr) Assemblage de dispositifs a composants semiconducteurs empiles
US6838311B2 (en) Flip chip package and method for forming the same
US20050112795A1 (en) Novel encapsulation method for SBGA
WO2011081130A1 (fr) Tranche de semi-conducteur, dispositif semi-conducteur et procédé de fabrication de dispositif semi-conducteur
FR2844097A1 (fr) Plaque a faible dilatation, procede de fabrication de celle-ci et dispositif a semi-conducteur utilisant la plaque a faible dilatation
US20090039497A1 (en) Semiconductor device package having a back side protective scheme
KR100688064B1 (ko) 경화형 웨이퍼 실장 테이프를 이용한 플립 칩 패키지제조방법