JP3214479B2 - 半導体構造及び電子部品実装方法 - Google Patents
半導体構造及び電子部品実装方法Info
- Publication number
- JP3214479B2 JP3214479B2 JP00075599A JP75599A JP3214479B2 JP 3214479 B2 JP3214479 B2 JP 3214479B2 JP 00075599 A JP00075599 A JP 00075599A JP 75599 A JP75599 A JP 75599A JP 3214479 B2 JP3214479 B2 JP 3214479B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- face
- bumps
- down bonding
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、電子部品の実装技
術に関し、特にボールグリッドアレイやチップサイズパ
ッケージ、あるいはチップスケールパッケージと呼ばれ
るようなフェースダウンボンディング部品（以下ＣＳＰ
（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ））に用いる
半導体構造及び電子部品実装方法に関する。
術に関し、特にボールグリッドアレイやチップサイズパ
ッケージ、あるいはチップスケールパッケージと呼ばれ
るようなフェースダウンボンディング部品（以下ＣＳＰ
（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ））に用いる
半導体構造及び電子部品実装方法に関する。
【０００２】
【従来の技術】従来、ボールグリッドアレイやチップサ
イズパッケージ、あるいはチップスケールパッケージと
呼ばれるようなフェースダウンボンディング部品（以下
ＣＳＰ）のはんだ接続信頼性の向上手段として、ＣＳＰ
部品コーナー部に補強用のバンプを設ける従来技術が、
例えば、特開平１０−９２９６５号公報（第１従来技
術）や特開平１０−５６０９３号公報（第２従来技術）
等より報告されている。しかしながら、第１、第２従来
技術では、部品コーナー部はプリント配線板からの応力
が集中する箇所であるため、装置落下衝撃等の大きな応
力が加わった場合、接続面積の広い補強用バンプでない
とそのはんだ接続部は容易に破壊してしまう。このた
め、携帯電子機器のような装置落下場面が予想される機
器においては、仮に部品コーナー部にバンプを有してい
たとしても、樹脂等でプリント配線板と接着する、ある
いはプリント配線板が撓まないような強固な装置構造に
することにより、接続部の破壊を回避している。しか
し、樹脂等の接着補強の場合、その接着工程が必要とな
ってしまう他、接着後の修理が不可能であり好ましくな
く、また強固な装置構造による回避手法は、小型・軽量
化が必須である携帯電子機器においては筐体も薄型・軽
量化が必要となるため限界があり、優れた手法とは言え
ない。また、上述の回避手段として、部品コーナー部
に、他の電極よりも径の大きなボール、あるいは突起を
付ける従来技術が、特開平９−１６２２４１号公報（第
３従来技術）や特開平９−３０７０２２号公報（第４従
来技術）より報告されている。
イズパッケージ、あるいはチップスケールパッケージと
呼ばれるようなフェースダウンボンディング部品（以下
ＣＳＰ）のはんだ接続信頼性の向上手段として、ＣＳＰ
部品コーナー部に補強用のバンプを設ける従来技術が、
例えば、特開平１０−９２９６５号公報（第１従来技
術）や特開平１０−５６０９３号公報（第２従来技術）
等より報告されている。しかしながら、第１、第２従来
技術では、部品コーナー部はプリント配線板からの応力
が集中する箇所であるため、装置落下衝撃等の大きな応
力が加わった場合、接続面積の広い補強用バンプでない
とそのはんだ接続部は容易に破壊してしまう。このた
め、携帯電子機器のような装置落下場面が予想される機
器においては、仮に部品コーナー部にバンプを有してい
たとしても、樹脂等でプリント配線板と接着する、ある
いはプリント配線板が撓まないような強固な装置構造に
することにより、接続部の破壊を回避している。しか
し、樹脂等の接着補強の場合、その接着工程が必要とな
ってしまう他、接着後の修理が不可能であり好ましくな
く、また強固な装置構造による回避手法は、小型・軽量
化が必須である携帯電子機器においては筐体も薄型・軽
量化が必要となるため限界があり、優れた手法とは言え
ない。また、上述の回避手段として、部品コーナー部
に、他の電極よりも径の大きなボール、あるいは突起を
付ける従来技術が、特開平９−１６２２４１号公報（第
３従来技術）や特開平９−３０７０２２号公報（第４従
来技術）より報告されている。
【０００３】
【発明が解決しようとする課題】しかしながら、第３、
第４従来技術では、実際の自動搭載場面を考えると、図
５に示すように電極のコプラナリティが異なるため、補
強用バンプ１００はプリント配線板１１０と接続されて
もその他の電極バンプ１３０は未はんだとなる可能性が
非常に高く、実用化は困難であるという問題点があっ
た。このため、ＣＳＰ１２０のはんだボールがないタイ
プの部品であるランドグリッドアレイ部品では補強用パ
ッドが実用化されているが、ＣＳＰ１２０では実用化の
例がない。さらに、上述のＣＳＰ１２０が図３に示すよ
うなフルマトリクス電極配置、あるいはそれに近い電極
配置で、しかも部品外形端まで配置されているような構
造の場合、一般のＣＳＰ１２０用の搬送用トレイでは、
はんだボールに非接触でＣＳＰ１２０をＣＳＰ１２０用
の搬送用トレイに収納することができないため、部品コ
ーナー部に補強用バンプ１００を配置することは困難で
あり、また、仮に専用トレイを製作するとしても納期を
要し費用が高いという問題点があった。
第４従来技術では、実際の自動搭載場面を考えると、図
５に示すように電極のコプラナリティが異なるため、補
強用バンプ１００はプリント配線板１１０と接続されて
もその他の電極バンプ１３０は未はんだとなる可能性が
非常に高く、実用化は困難であるという問題点があっ
た。このため、ＣＳＰ１２０のはんだボールがないタイ
プの部品であるランドグリッドアレイ部品では補強用パ
ッドが実用化されているが、ＣＳＰ１２０では実用化の
例がない。さらに、上述のＣＳＰ１２０が図３に示すよ
うなフルマトリクス電極配置、あるいはそれに近い電極
配置で、しかも部品外形端まで配置されているような構
造の場合、一般のＣＳＰ１２０用の搬送用トレイでは、
はんだボールに非接触でＣＳＰ１２０をＣＳＰ１２０用
の搬送用トレイに収納することができないため、部品コ
ーナー部に補強用バンプ１００を配置することは困難で
あり、また、仮に専用トレイを製作するとしても納期を
要し費用が高いという問題点があった。
【０００４】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、プリント配線板と
ＣＳＰとのはんだ接続信頼性が向上でき、はんだバンプ
にダメージを与えることなく搬送用トレイに収納できる
半導体構造及び電子部品実装方法を提供する点にある。
のであり、その目的とするところは、プリント配線板と
ＣＳＰとのはんだ接続信頼性が向上でき、はんだバンプ
にダメージを与えることなく搬送用トレイに収納できる
半導体構造及び電子部品実装方法を提供する点にある。
【０００５】
【課題を解決するための手段】この発明の請求項１に記
載の発明の要旨は、ボールグリッドアレイやチップサイ
ズパッケージ、あるいはチップスケールパッケージと呼
ばれるようなフェースダウンボンディング部品に用いら
れ、プリント配線板と前記フェースダウンボンディング
部品とのはんだ接続信頼性が向上でき、はんだバンプに
ダメージを与えることなく搬送用トレイに収納できる半
導体構造であって、予めプリント配線板に配置されたは
んだボールと、リフローソルダリング後に他のバンプよ
りも広い接続面積で形成された、はんだ接続強度を補強
する補強バンプとを有することを特徴とする半導体構造
に存する。また、この発明の請求項２に記載の発明の要
旨は、ボールグリッドアレイやチップサイズパッケー
ジ、あるいはチップスケールパッケージと呼ばれるよう
なフェースダウンボンディング部品に用いられ、プリン
ト配線板と前記フェースダウンボンディング部品とのは
んだ接続信頼性が向上でき、はんだバンプにダメージを
与えることなく搬送用トレイに収納できる半導体構造で
あって、前記フェースダウンボンディング部品の部品コ
ーナー部に形成されはんだバンプを有しないパッドであ
るバンプなしパッドの面積が、バンプを有するその他の
パッドよりも広い面積を有するように構成されているこ
とを特徴とする半導体構造に存する。また、この発明の
請求項３に記載の発明の要旨は、前記プリント配線板上
にはんだペーストを印刷後、補強用のはんだボールを自
動搭載し、前記バンプなしパッドを複数個有する前記フ
ェースダウンボンディング部品を自動搭載し、リフロー
ソルダリングを行うことにより構成されていることを特
徴とする請求項１または２に記載の半導体構造に存す
る。また、この発明の請求項４に記載の発明の要旨は、
ボールグリッドアレイやチップサイズパッケージ、ある
いはチップスケールパッケージと呼ばれるようなフェー
スダウンボンディング部品に用いられ、プリント配線板
と前記フェースダウンボンディング部品とのはんだ接続
信頼性が向上でき、はんだバンプにダメージを与えるこ
となく搬送用トレイに収納できる半導体構造を用いた電
子部品実装方法であって、予めプリント配線板にはんだ
ボールを配置する工程と、リフローソルダリング後には
んだ接続強度を補強する補強バンプを、他のバンプより
も広い接続面積で形成する工程とを有することを特徴と
する電子部品実装方法に存する。また、この発明の請求
項５に記載の発明の要旨は、ボールグリッドアレイやチ
ップサイズパッケージ、あるいはチップスケールパッケ
ージと呼ばれるようなフェースダウンボンディング部品
に用いられ、プリント配線板と前記フェースダウンボン
ディング部品とのはんだ接続信頼性が向上でき、はんだ
バンプにダメージを与えることなく搬送用トレイに収納
できる半導体構造を用いた電子部品実装方法であって、
バンプを有するその他のパッドよりも広い面積を有し、
かつはんだバンプを有しないパッドであるバンプなしパ
ッドを、前記フェースダウンボンディング部品の部品コ
ーナー部に形成する工程を有することを特徴とする電子
部品実装方法に存する。また、この発明の請求項６に記
載の発明の要旨は、前記プリント配線板上にはんだペー
ストを印刷後、補強用のはんだボールを自動搭載し、前
記バンプなしパッドを複数個有する前記フェースダウン
ボンディング部品を自動搭載し、リフローソルダリング
を行うことを特徴とする請求項４または５に記載の電子
部品実装方法に存する。また、この発明の請求項７に記
載の発明の要旨は、前記プリント配線板に前記はんだペ
ーストを印刷する工程と、はんだボールを自動搭載する
工程と、前記はんだバンプの付いていない前記バンプな
しパッドを有する前記フェースダウンボンディング部品
を自動搭載してリフローソルダリングを行う工程と、前
記プリント配線板と前記フェースダウンボンディング部
品とのはんだ接続強度を補強する前記補強バンプを、そ
の他バンプよりも広い接続面積で形成する工程とを有す
ることを特徴とする請求項５に記載の電子部品実装方法
に存する。
載の発明の要旨は、ボールグリッドアレイやチップサイ
ズパッケージ、あるいはチップスケールパッケージと呼
ばれるようなフェースダウンボンディング部品に用いら
れ、プリント配線板と前記フェースダウンボンディング
部品とのはんだ接続信頼性が向上でき、はんだバンプに
ダメージを与えることなく搬送用トレイに収納できる半
導体構造であって、予めプリント配線板に配置されたは
んだボールと、リフローソルダリング後に他のバンプよ
りも広い接続面積で形成された、はんだ接続強度を補強
する補強バンプとを有することを特徴とする半導体構造
に存する。また、この発明の請求項２に記載の発明の要
旨は、ボールグリッドアレイやチップサイズパッケー
ジ、あるいはチップスケールパッケージと呼ばれるよう
なフェースダウンボンディング部品に用いられ、プリン
ト配線板と前記フェースダウンボンディング部品とのは
んだ接続信頼性が向上でき、はんだバンプにダメージを
与えることなく搬送用トレイに収納できる半導体構造で
あって、前記フェースダウンボンディング部品の部品コ
ーナー部に形成されはんだバンプを有しないパッドであ
るバンプなしパッドの面積が、バンプを有するその他の
パッドよりも広い面積を有するように構成されているこ
とを特徴とする半導体構造に存する。また、この発明の
請求項３に記載の発明の要旨は、前記プリント配線板上
にはんだペーストを印刷後、補強用のはんだボールを自
動搭載し、前記バンプなしパッドを複数個有する前記フ
ェースダウンボンディング部品を自動搭載し、リフロー
ソルダリングを行うことにより構成されていることを特
徴とする請求項１または２に記載の半導体構造に存す
る。また、この発明の請求項４に記載の発明の要旨は、
ボールグリッドアレイやチップサイズパッケージ、ある
いはチップスケールパッケージと呼ばれるようなフェー
スダウンボンディング部品に用いられ、プリント配線板
と前記フェースダウンボンディング部品とのはんだ接続
信頼性が向上でき、はんだバンプにダメージを与えるこ
となく搬送用トレイに収納できる半導体構造を用いた電
子部品実装方法であって、予めプリント配線板にはんだ
ボールを配置する工程と、リフローソルダリング後には
んだ接続強度を補強する補強バンプを、他のバンプより
も広い接続面積で形成する工程とを有することを特徴と
する電子部品実装方法に存する。また、この発明の請求
項５に記載の発明の要旨は、ボールグリッドアレイやチ
ップサイズパッケージ、あるいはチップスケールパッケ
ージと呼ばれるようなフェースダウンボンディング部品
に用いられ、プリント配線板と前記フェースダウンボン
ディング部品とのはんだ接続信頼性が向上でき、はんだ
バンプにダメージを与えることなく搬送用トレイに収納
できる半導体構造を用いた電子部品実装方法であって、
バンプを有するその他のパッドよりも広い面積を有し、
かつはんだバンプを有しないパッドであるバンプなしパ
ッドを、前記フェースダウンボンディング部品の部品コ
ーナー部に形成する工程を有することを特徴とする電子
部品実装方法に存する。また、この発明の請求項６に記
載の発明の要旨は、前記プリント配線板上にはんだペー
ストを印刷後、補強用のはんだボールを自動搭載し、前
記バンプなしパッドを複数個有する前記フェースダウン
ボンディング部品を自動搭載し、リフローソルダリング
を行うことを特徴とする請求項４または５に記載の電子
部品実装方法に存する。また、この発明の請求項７に記
載の発明の要旨は、前記プリント配線板に前記はんだペ
ーストを印刷する工程と、はんだボールを自動搭載する
工程と、前記はんだバンプの付いていない前記バンプな
しパッドを有する前記フェースダウンボンディング部品
を自動搭載してリフローソルダリングを行う工程と、前
記プリント配線板と前記フェースダウンボンディング部
品とのはんだ接続強度を補強する前記補強バンプを、そ
の他バンプよりも広い接続面積で形成する工程とを有す
ることを特徴とする請求項５に記載の電子部品実装方法
に存する。
【０００６】
【発明の実施の形態】以下に示す各実施形態は、ボール
グリッドアレイやチップサイズパッケージ、あるいはチ
ップスケールパッケージと呼ばれるようなフェースダウ
ンボンディング部品（以下ＣＳＰ）に用いる半導体構造
及び電子部品実装方法において、バンプを有するその他
のパッドよりも広い面積のパッドが部品コーナー部に形
成され、かつはんだバンプを有しない点に特徴を有す
る。また、予めプリント配線板にはんだボールを配置し
ておく半導体構造及び電子部品実装方法により、リフロ
ーソルダリング後にはんだ接続強度を補強する補強バン
プを他のバンプよりも広い接続面積で形成し、部品とプ
リント配線板との接続信頼性を向上させる点に特徴を有
している。以下、本発明の各種実施形態を図面に基づい
て詳細に説明する。
グリッドアレイやチップサイズパッケージ、あるいはチ
ップスケールパッケージと呼ばれるようなフェースダウ
ンボンディング部品（以下ＣＳＰ）に用いる半導体構造
及び電子部品実装方法において、バンプを有するその他
のパッドよりも広い面積のパッドが部品コーナー部に形
成され、かつはんだバンプを有しない点に特徴を有す
る。また、予めプリント配線板にはんだボールを配置し
ておく半導体構造及び電子部品実装方法により、リフロ
ーソルダリング後にはんだ接続強度を補強する補強バン
プを他のバンプよりも広い接続面積で形成し、部品とプ
リント配線板との接続信頼性を向上させる点に特徴を有
している。以下、本発明の各種実施形態を図面に基づい
て詳細に説明する。
【０００７】（第１実施形態）図１は本発明にかかる半
導体構造の第１実施形態を説明するための図である。プ
リント配線板１２上にはんだペースト１４を印刷後、補
強用はんだボール１８を自動搭載し、はんだバンプ１６
を有さず、かつはんだバンプ１６を有するその他のパッ
ドよりも広い面積のバンプなしパッド２２を複数個有す
るＣＳＰ２０を自動搭載し、リフローソルダリングを行
うことにより構成される点に特徴を有している。これに
より、プリント配線板１２とＣＳＰ２０とのはんだ接続
強度を補強する補強バンプ２４を、他のバンプに比べ広
い接続面積で形成することを可能とすることができる。
このとき、搭載される補強用はんだボール１８は、ＣＳ
Ｐ２０のはんだバンプ１６の高さと近いほど良い。
導体構造の第１実施形態を説明するための図である。プ
リント配線板１２上にはんだペースト１４を印刷後、補
強用はんだボール１８を自動搭載し、はんだバンプ１６
を有さず、かつはんだバンプ１６を有するその他のパッ
ドよりも広い面積のバンプなしパッド２２を複数個有す
るＣＳＰ２０を自動搭載し、リフローソルダリングを行
うことにより構成される点に特徴を有している。これに
より、プリント配線板１２とＣＳＰ２０とのはんだ接続
強度を補強する補強バンプ２４を、他のバンプに比べ広
い接続面積で形成することを可能とすることができる。
このとき、搭載される補強用はんだボール１８は、ＣＳ
Ｐ２０のはんだバンプ１６の高さと近いほど良い。
【０００８】図２は図１の半導体構造を作成する本発明
にかかる電子部品実装方法を説明するための工程フロー
図である。図２（ａ）に示すようにプリント配線板１２
にはんだペースト１４を印刷する工程を実行後、図２
（ｂ）に示すようにバルクフィーダー等により補強用は
んだボール１８を自動搭載する工程を実行する。その
後、図２（ｃ）に示すように、はんだバンプ１６の付い
ていないバンプなしパッド２２を複数個有するＣＳＰ２
０を自動搭載し、リフローソルダリングを行うことによ
り、プリント配線板１２とＣＳＰ２０とのはんだ接続強
度を補強する補強バンプ２４を、その他バンプよりも広
い接続面積で形成することを可能とする（図２（ｄ）参
照）。
にかかる電子部品実装方法を説明するための工程フロー
図である。図２（ａ）に示すようにプリント配線板１２
にはんだペースト１４を印刷する工程を実行後、図２
（ｂ）に示すようにバルクフィーダー等により補強用は
んだボール１８を自動搭載する工程を実行する。その
後、図２（ｃ）に示すように、はんだバンプ１６の付い
ていないバンプなしパッド２２を複数個有するＣＳＰ２
０を自動搭載し、リフローソルダリングを行うことによ
り、プリント配線板１２とＣＳＰ２０とのはんだ接続強
度を補強する補強バンプ２４を、その他バンプよりも広
い接続面積で形成することを可能とする（図２（ｄ）参
照）。
【０００９】以上説明したように、第１実施形態によれ
ば、ＣＳＰ２０において、プリント配線板１２との接続
強度を補強する補強バンプ２４を、その他のバンプに比
べ広い接続面積で形成することにより、プリント配線板
１２とＣＳＰ２０とのはんだ接続信頼性を向上させるこ
とができる。これにより、樹脂等による補強工程や、筐
体等による補強機構が省略可能となるといった効果を奏
する。
ば、ＣＳＰ２０において、プリント配線板１２との接続
強度を補強する補強バンプ２４を、その他のバンプに比
べ広い接続面積で形成することにより、プリント配線板
１２とＣＳＰ２０とのはんだ接続信頼性を向上させるこ
とができる。これにより、樹脂等による補強工程や、筐
体等による補強機構が省略可能となるといった効果を奏
する。
【００１０】図４はフルマトリクス状、あるいはそれに
近い状態で、かつ部品外形端まではんだバンプが配置さ
れたＣＳＰの上面図である。図４に示すようなフルマト
リクス状、あるいはそれに近い状態で、かつ部品外形端
まではんだバンプ１６が配置されたＣＳＰ２０におい
て、その部品コーナー部にはんだバンプ１６を設けない
で済むようになる。これにより、はんだバンプ１６にダ
メージを与えることなく搬送用トレイに収納することが
可能となり、はんだバンプ１６の損傷による自動搭載機
の誤認識を防ぐことができ、またそれを恐れて部品コー
ナー部の電極を削減する必要もなくなるといった効果を
奏する。
近い状態で、かつ部品外形端まではんだバンプが配置さ
れたＣＳＰの上面図である。図４に示すようなフルマト
リクス状、あるいはそれに近い状態で、かつ部品外形端
まではんだバンプ１６が配置されたＣＳＰ２０におい
て、その部品コーナー部にはんだバンプ１６を設けない
で済むようになる。これにより、はんだバンプ１６にダ
メージを与えることなく搬送用トレイに収納することが
可能となり、はんだバンプ１６の損傷による自動搭載機
の誤認識を防ぐことができ、またそれを恐れて部品コー
ナー部の電極を削減する必要もなくなるといった効果を
奏する。
【００１１】（第２実施形態）図３は本発明にかかる半
導体構造及び電子部品実装方法の第２実施形態を説明す
るための図である。自動搭載後にリフローソルダリング
され、さらにロボットや人手等によりはんだ量の補給が
必要な大型部品３０あるいは大型部品電極３２、または
接着剤等により接続補強が必要な部品において、そのは
んだ接続部にリフローソルダリング前にはんだ量補給用
ボール３４，…，３４を自動搭載することにより、はん
だ量補給工程を省略することが可能となる。
導体構造及び電子部品実装方法の第２実施形態を説明す
るための図である。自動搭載後にリフローソルダリング
され、さらにロボットや人手等によりはんだ量の補給が
必要な大型部品３０あるいは大型部品電極３２、または
接着剤等により接続補強が必要な部品において、そのは
んだ接続部にリフローソルダリング前にはんだ量補給用
ボール３４，…，３４を自動搭載することにより、はん
だ量補給工程を省略することが可能となる。
【００１２】（第３実施形態）前述の補強用はんだボー
ル１８を、ボール形状でなくその他の形状にし、自動搭
載後リフローソルダリングすることでも、第１及び第２
実施形態と同様の効果が得られる。
ル１８を、ボール形状でなくその他の形状にし、自動搭
載後リフローソルダリングすることでも、第１及び第２
実施形態と同様の効果が得られる。
【００１３】なお、本発明が上記各実施形態に限定され
ず、本発明の技術思想の範囲内において、各実施形態は
適宜変更され得ることは明らかである。また上記構成部
材の数、位置、形状等は上記実施の形態に限定されず、
本発明を実施する上で好適な数、位置、形状等にするこ
とができる。また、各図において、同一構成要素には同
一符号を付している。
ず、本発明の技術思想の範囲内において、各実施形態は
適宜変更され得ることは明らかである。また上記構成部
材の数、位置、形状等は上記実施の形態に限定されず、
本発明を実施する上で好適な数、位置、形状等にするこ
とができる。また、各図において、同一構成要素には同
一符号を付している。
【００１４】
【発明の効果】本発明は以上のように構成されているの
で、以下に掲げる効果を奏する。第１の効果は、ＣＳＰ
において、プリント配線板との接続強度を補強する補強
バンプを、その他のバンプに比べ広い接続面積で形成す
ることにより、プリント配線板とＣＳＰとのはんだ接続
信頼性を向上させる点である。これにより、樹脂等によ
る補強工程や、筐体等による補強機構が省略可能とな
る。第２の効果は、図４に示すようなフルマトリクス
状、あるいはそれに近い状態で、かつ部品外形端までは
んだバンプが配置されたＣＳＰにおいて、そのコーナー
部にはんだバンプを有さない点である。これにより、は
んだバンプにダメージを与えることなく搬送用トレイに
収納することが可能となり、はんだバンプの損傷による
自動搭載機の誤認識を防ぐことができ、またそれを恐れ
てコーナー部の電極を削減する必要もなくなる。
で、以下に掲げる効果を奏する。第１の効果は、ＣＳＰ
において、プリント配線板との接続強度を補強する補強
バンプを、その他のバンプに比べ広い接続面積で形成す
ることにより、プリント配線板とＣＳＰとのはんだ接続
信頼性を向上させる点である。これにより、樹脂等によ
る補強工程や、筐体等による補強機構が省略可能とな
る。第２の効果は、図４に示すようなフルマトリクス
状、あるいはそれに近い状態で、かつ部品外形端までは
んだバンプが配置されたＣＳＰにおいて、そのコーナー
部にはんだバンプを有さない点である。これにより、は
んだバンプにダメージを与えることなく搬送用トレイに
収納することが可能となり、はんだバンプの損傷による
自動搭載機の誤認識を防ぐことができ、またそれを恐れ
てコーナー部の電極を削減する必要もなくなる。
【図１】本発明にかかる半導体構造及び電子部品実装方
法の第１実施形態を説明するための図である。
法の第１実施形態を説明するための図である。
【図２】図１の半導体構造を作成する本発明にかかる電
子部品実装方法を説明するための工程フロー図であっ
て、同図（ａ）ははんだペーストを印刷する工程、同図
２（ｂ）ははんだボールを自動搭載する工程、同図
（ｃ）（ｄ）は、ＣＳＰを自動搭載し、リフローソルダ
リングを行うことにより、補強バンプを形成する工程を
それぞれ示している。
子部品実装方法を説明するための工程フロー図であっ
て、同図（ａ）ははんだペーストを印刷する工程、同図
２（ｂ）ははんだボールを自動搭載する工程、同図
（ｃ）（ｄ）は、ＣＳＰを自動搭載し、リフローソルダ
リングを行うことにより、補強バンプを形成する工程を
それぞれ示している。
【図３】本発明にかかる半導体構造及び電子部品実装方
法の第２実施形態を説明するための図である。
法の第２実施形態を説明するための図である。
【図４】フルマトリクス状、あるいはそれに近い状態
で、かつ部品外形端まではんだバンプが配置されたＣＳ
Ｐの上面図である。
で、かつ部品外形端まではんだバンプが配置されたＣＳ
Ｐの上面図である。
【図５】第３、第４従来技術における自動搭載状態を説
明するための図である。
明するための図である。
１２…プリント配線板 １４…はんだペースト １６…はんだバンプ １８…補強用はんだボール ２０…ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇ
ｅ） ２２…バンプなしパッド ２４…補強バンプ
ｅ） ２２…バンプなしパッド ２４…補強バンプ
Claims (7)
- 【請求項１】 ボールグリッドアレイやチップサイズパ
ッケージ、あるいはチップスケールパッケージと呼ばれ
るようなフェースダウンボンディング部品に用いられ、
プリント配線板と前記フェースダウンボンディング部品
とのはんだ接続信頼性が向上でき、はんだバンプにダメ
ージを与えることなく搬送用トレイに収納できる半導体
構造であって、予めプリント配線板に配置されたはんだボールと、 リフローソルダリング後に他のバンプよりも広い接続面
積で形成された、はんだ接続強度を補強する補強バンプ
とを有する ことを特徴とする半導体構造。 - 【請求項２】 ボールグリッドアレイやチップサイズパ
ッケージ、あるいはチップスケールパッケージと呼ばれ
るようなフェースダウンボンディング部品に用いられ、
プリント配線板と前記フェースダウンボンディング部品
とのはんだ接続信頼性が向上でき、はんだバンプにダメ
ージを与えることなく搬送用トレイに収納できる半導体
構造であって、 前記フェースダウンボンディング部品の部品コーナー部
に形成されはんだバンプを有しないパッドであるバンプ
なしパッドの面積が、バンプを有するその他のパッドよ
りも広い面積を有するように構成されていることを特徴
とする半導体構造。 - 【請求項３】 前記プリント配線板上にはんだペースト
を印刷後、補強用のはんだボールを自動搭載し、前記バ
ンプなしパッドを複数個有する前記フェースダウンボン
ディング部品を自動搭載し、リフローソルダリングを行
うことにより構成されていることを特徴とする請求項１
または２に記載の半導体構造。 - 【請求項４】 ボールグリッドアレイやチップサイズパ
ッケージ、あるいはチップスケールパッケージと呼ばれ
るようなフェースダウンボンディング部品に用いられ、
プリント配線板と前記フェースダウンボンディング部品
とのはんだ接続信頼性が向上でき、はんだバンプにダメ
ージを与えることなく搬送用トレイに収納できる半導体
構造を用いた電子部品実装方法であって、 予めプリント配線板にはんだボールを配置する工程と、 リフローソルダリング後にはんだ接続強度を補強する補
強バンプを、他のバンプよりも広い接続面積で形成する
工程とを有することを特徴とする電子部品実装方法。 - 【請求項５】 ボールグリッドアレイやチップサイズパ
ッケージ、あるいはチップスケールパッケージと呼ばれ
るようなフェースダウンボンディング部品に用いられ、
プリント配線板と前記フェースダウンボンディング部品
とのはんだ接続信頼性が向上でき、はんだバンプにダメ
ージを与えることなく搬送用トレイに収納できる半導体
構造を用いた電子部品実装方法であって、 バンプを有するその他のパッドよりも広い面積を有し、
かつはんだバンプを有しないパッドであるバンプなしパ
ッドを、前記フェースダウンボンディング部品の部品コ
ーナー部に形成する工程を有することを特徴とする電子
部品実装方法。 - 【請求項６】 前記プリント配線板上にはんだペースト
を印刷後、補強用のはんだボールを自動搭載し、前記バ
ンプなしパッドを複数個有する前記フェースダウンボン
ディング部品を自動搭載し、リフローソルダリングを行
うことを特徴とする請求項４または５に記載の電子部品
実装方法。 - 【請求項７】 前記プリント配線板に前記はんだペース
トを印刷する工程と、 はんだボールを自動搭載する工程と、 前記はんだバンプの付いていない前記バンプなしパッド
を有する前記フェースダウンボンディング部品を自動搭
載してリフローソルダリングを行う工程と、 前記プリント配線板と前記フェースダウンボンディング
部品とのはんだ接続強度を補強する前記補強バンプを、
その他バンプよりも広い接続面積で形成する工程とを有
することを特徴とする請求項５に記載の電子部品実装方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00075599A JP3214479B2 (ja) | 1999-01-05 | 1999-01-05 | 半導体構造及び電子部品実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00075599A JP3214479B2 (ja) | 1999-01-05 | 1999-01-05 | 半導体構造及び電子部品実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000200854A JP2000200854A (ja) | 2000-07-18 |
| JP3214479B2 true JP3214479B2 (ja) | 2001-10-02 |
Family
ID=11482519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00075599A Expired - Fee Related JP3214479B2 (ja) | 1999-01-05 | 1999-01-05 | 半導体構造及び電子部品実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3214479B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4341187B2 (ja) | 2001-02-13 | 2009-10-07 | 日本電気株式会社 | 半導体装置 |
| JP3850338B2 (ja) * | 2002-05-24 | 2006-11-29 | 京セラ株式会社 | 配線基板 |
-
1999
- 1999-01-05 JP JP00075599A patent/JP3214479B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000200854A (ja) | 2000-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6734540B2 (en) | Semiconductor package with stress inhibiting intermediate mounting substrate | |
| US6677670B2 (en) | Semiconductor device | |
| US7256072B2 (en) | Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device | |
| US6507119B2 (en) | Direct-downset flip-chip package assembly and method of fabricating the same | |
| US7119425B2 (en) | Stacked multi-chip semiconductor package improving connection reliability of stacked chips | |
| US6469377B1 (en) | Semiconductor device | |
| US20040046257A1 (en) | Package design and method of manufacture for chip grid array | |
| US7750466B2 (en) | Microelectronic assembly having second level interconnects including solder joints reinforced with crack arrester elements and method of forming same | |
| US20070023910A1 (en) | Dual BGA alloy structure for improved board-level reliability performance | |
| US20060169488A1 (en) | Circuit board mounted with surface mount type circuit component and method for producing the same | |
| JP4339309B2 (ja) | 半導体装置 | |
| US20060267215A1 (en) | Semiconductor device, semiconductor device mounting board, and method for mounting semiconductor device | |
| US7180183B2 (en) | Semiconductor device with reinforced under-support structure and method of fabricating the same | |
| JP4965989B2 (ja) | 電子部品内蔵基板および電子部品内蔵基板の製造方法 | |
| KR20070051165A (ko) | 프리 솔더 범프를 갖는 반도체 패키지와, 그를 이용한 적층패키지 및 그의 제조 방법 | |
| KR100839075B1 (ko) | 아이씨 패키지 및 그 제조방법 | |
| JPH11265967A (ja) | Ｌｓｉ実装基板の構造及びその製造方法 | |
| JP3214479B2 (ja) | 半導体構造及び電子部品実装方法 | |
| JP3847602B2 (ja) | 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 | |
| JP2003031728A (ja) | Ｉｃチップおよびその取付構造 | |
| US6248951B1 (en) | Dielectric decal for a substrate of an integrated circuit package | |
| US20080272480A1 (en) | Land grid array semiconductor package | |
| JP2007221133A (ja) | 集積回路パッケージ | |
| JP2006049720A (ja) | 電子回路装置 | |
| JP2001332681A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |