JP2006049720A - 電子回路装置 - Google Patents

電子回路装置 Download PDF

Info

Publication number
JP2006049720A
JP2006049720A JP2004231310A JP2004231310A JP2006049720A JP 2006049720 A JP2006049720 A JP 2006049720A JP 2004231310 A JP2004231310 A JP 2004231310A JP 2004231310 A JP2004231310 A JP 2004231310A JP 2006049720 A JP2006049720 A JP 2006049720A
Authority
JP
Japan
Prior art keywords
electronic component
wiring board
spacer member
solder
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004231310A
Other languages
English (en)
Inventor
Katsunori Mori
勝則 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Media Devices Ltd
Original Assignee
Fujitsu Media Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Media Devices Ltd filed Critical Fujitsu Media Devices Ltd
Priority to JP2004231310A priority Critical patent/JP2006049720A/ja
Publication of JP2006049720A publication Critical patent/JP2006049720A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81136Aligning involving guiding structures, e.g. spacers or supporting members

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 配線基板上の電子部品が、接続信頼性に優れ且つ高密度実装化に適した構造で実装されている電子回路装置を提供すること。
【解決手段】 電子部品1の実装面には、不図示の配線パターンが形成されるとともに外周縁部の接続用電極のそれぞれに半田ボール3が設けられている。これらの半田ボール3は、配線基板2上に設けられた対応する接続用電極と電気的に接続されている。電子部品1がモジュール化されたマルチチップモジュールなどである場合には、必要に応じてその表面側に複数の素子4が搭載される。電子部品1の実装面の所定位置には、例えばコンデンサなどの素子が適当な数だけ設けられており、このような素子がスペーサ部材5としての機能を兼ねる。半田ボール数の減少に伴って省スペース化を図ったり、あるいは空きスペースに半田ボールの高さ未満の厚みをもつ素子を搭載などして電子部品の高密度実装化を図ることもできる。
【選択図】 図2

Description

本発明は電子回路装置に関し、より詳細には、信頼性の高い電気的接続と高密度実装化に適した電子部品の実装技術に関する。
BGA(Ball Grid Array)、CSP(Chip Scale Package)、あるいはFC(Flip Chip)等の実装技術は、配線基板上に実装される半導体チップなどの電子部品の電極の取り出しの自由度が高く、かつ電子部品と配線基板とを近接して接続することができることなどの理由から、薄膜化・小型化が求められる近年の電子回路装置の極めて重要な実装技術となっている。
図1は、BGA実装される電子部品の実装面に設けられる半田ボールの一般的な配置の様子を説明するための図で、図1(a)は配線基板上に実装される電子部品の底面(実装面)概略図であり、図1(b)はこの電子部品の断面概略図である。これらの図に示すように、実装部品である電子部品11の実装面(配線基板に対向する面)に設けられた不図示の接続用電極のそれぞれに半田ボール(あるいは半田バンプ)12が形成され、この半田ボール12のそれぞれが配線基板上に設けられた対応する接続用電極に半田付けされることで、電子部品と配線基板のそれぞれの接続用電極が電気的に導通可能な状態となる。
このような半田を用いた接続においては、ボンディングワイヤを用いた接続とは異なり、実装部品である電子部品側に設けられた多数の接続用電極と配線基板側に設けられた多数の接続用電極とを一括して接続するため、薄膜化・小型化が可能な反面、半田付けの際に電極間の短絡などが生じ易いという問題がある。
また、半田などの低融点金属のみで電子部品と配線基板とを接続する場合には、実装される電子部品の重みによって低融点金属のボールやバンプが潰れて実装された電子部品の配線基板上での位置が、本来の位置よりも低くなってしまうという「沈み込み」が生じる。このような「沈み込み」が起こると、電子部品と配線基板との間隔が所定の値以下となるため、パッドからの半田のはみ出しなどが発生し易い。特に、この電子部品の「沈み込み」は、電子部品がモジュールとされてその重量が重くなるほど深刻な問題となる。
かかる不都合を回避して高い接続信頼性を確保するために、特許文献1には、電子部品側の接続用電極に高融点半田のバンプを形成する一方、配線基板側の接続用電極に球状の低融点半田を設けておき、上記高融点半田を低融点半田で包み込むように半田付けする接続方法が開示されている。また、特許文献2および特許文献3には、半田ボールの中に変形し難い金属ボールなどを入れ込むという方法が提案されている。
米国特許第5154341号明細書 特開平3−209734号公報 特許第2581456号明細書
しかしながら、特許文献1に記載されているように、高融点半田のバンプを低融点半田と併用して電子部品を配線基板上に半田付けする場合には、高融点半田と低融点半田との組成の違いに起因する半田特性の違いから、単一組成の半田を用いた場合に比較して接続強度が低下してしまうという懸念がある。
また、特許文献2および特許文献3で提案されているように半田ボールの中に比較的高価な金属ボールを入れ込むこととすると、電子回路装置の製造コスト上昇を招いてしまう。
さらに、これらの方法では、半田による接続箇所の総面積は変わることはないから、近年の電子回路装置に求められている小型化・高密度実装化という要求に応えることも困難である。
本発明は、かかる問題に鑑みてなされたもので、その目的とするところは、配線基板上の電子部品が、接続信頼性に優れ且つ高密度実装化に適した構造で実装されている電子回路装置を提供することにある。
本発明は、かかる課題を解決するために、請求項1に記載の発明は、電子回路装置であって、電子部品と、該電子部品の一方主面に対向して設けられた配線基板と、前記電子部品と前記配線基板との間に設けられたスペーサ部材とを備え、前記電子部品と前記配線基板の対応付けられた接続用電極同士が、前記電子部品の一方主面上の半田を介して接続されていることを特徴とする。
請求項2に記載の発明は、請求項1に記載の電子回路装置において、前記スペーサ部材は、前記電子部品の一方主面上の接続用電極に接続された素子であることを特徴とする。
請求項3に記載の発明は、請求項2に記載の電子回路装置において、前記スペーサ部材は、前記配線基板上の接続用電極にも接続されていることを特徴とする。
請求項4に記載の発明は、請求項3に記載の電子回路装置において、前記スペーサ部材は、チップコンデンサ、チップ抵抗等のチップ部材であることを特徴とする。
請求項5に記載の発明は、請求項1乃至4の何れかに記載の電子回路装置において、前記スペーサ部材は3個以上設けられていることを特徴とする。
請求項6に記載の発明は、請求項1乃至5の何れかに記載の電子回路装置において、前記スペーサ部材の一部が、前記電子部品の外周縁からはみ出して設けられていることを特徴とする。
請求項7に記載の発明は、請求項1乃至6の何れかに記載の電子回路装置において、前記スペーサ部材は前記電子部品上にフリップチップ実装されており、前記電子部品は、前記スペーサ部材の他方主面側に設けられた配線基板上に実装されていることを特徴とする。
本発明によれば、電子部品を配線基板上に実装するに際して、実装対象の電子部品と配線基板との間にスペーサ部材を介在させて所定の間隔を確保することとしたので、配線基板上に、接続信頼性に優れ且つ高密度実装化に適した構造で電子部品を実装することが可能となり、電子回路装置の小型化・高密度実装化も可能となる。
以下に、図面を参照して、本発明を実施するための形態について説明する。
本発明においては、電子部品を配線基板上に実装するに際して、実装対象の電子部品と配線基板との間にスペーサ部材を介在させて所定の間隔を確保する。このようなスペーサ部材は電子部品の重みによって変形等することがないため、電子部品の実装面とこの面に対向する配線基板の面との間隔はスペーサ部材の高さで定まることとなる。
したがって、半田付けの際に半田ボール(あるいは半田バンプなど)が潰れたとしても、その潰れの程度はスペーサ部材の高さで制限されるため、実装された電子部品が設計位置よりも低い位置に配置されてしまうという「沈み込み」が回避され、パッドからの半田のはみ出しなどを生じることがなくなり、電子部品に設けられた接続用電極と配線基板上の接続用電極との接続の信頼性を高めることができる。
なお、このようなスペーサ部材は、単純に「沈み込み防止」のためのダミー部材であってもよいが、配線基板上に実装される電子部品の実装面に設けられる素子などを所定の形状のものとしてスペーザ部材として機能させるようにしてもよい。また、スペーサ部材の高さは半田付けに用いる半田ボール(あるいは半田バンプなど)の高さよりも低く設定されるが、好ましくは、半田ボール(あるいは半田バンプなど)と概ね等しい高さとされる。このような半田の高さ設定とすることで、半田付けの際の半田の潰れの程度を低く押えることができる。
また、スペーサ部材を介して電子部品の複数の接続端子と配線基板の複数の接続端子とを電気的に接続させるようにすることも可能であるので、電子部品側に設けられる半田ボールなどによる接続箇所を減らすことができ、これにより空いたスペースにモジュール化される素子などを配置することが可能となって電子回路装置の高密度実装化を図ることができる。
さらに、スペーサ部材により確保されることとなる電子部品と配線基板との間の空間部分に、電子部品に実装され当該空間未満の高さを有する他の素子などを収容することもできるため、かかる構成によっても高密度実装化が図れる。
図2は、第1の実施例における電子部品の底面(実装面)概略図(図2(a))と断面概略図(図2(b))である。実装対象の電子部品1は例えばプリント基板(PCB)であって、その実装面には、不図示の配線パターンが形成されるとともに外周縁部の接続用電極のそれぞれに半田ボール3が設けられている。これらの半田ボール3は、例えば鉛フリー半田からなり、配線基板2上に設けられた対応する接続用電極と半田付けされて電気的に接続されている。電子部品1がモジュール化されたマルチチップモジュールなどである場合には、必要に応じてその表面側にも複数の素子4などが搭載される。
電子部品1の実装面の所定位置には、例えばコンデンサ、抵抗などの素子が適当な数だけ設けられており、このような素子がスペーサ部材5としての機能を兼ねる。なお、図2に示した例では、スペーサ部材5はチップコンデンサ、チップ抵抗等のチップ部材であり、その表面と裏面には図中にハッチングで示したような電極5a、5bが設けられており、これらの電極5a、5bが電子部品1側の接続用電極および配線基板2側の接続用電極に接続されている。
すなわち、スペーサ部材5としてのチップ部材は、電子部品1の実装面と配線基板2の実装面との間にスペーサ部材5の高さに相当する空間を確保するためのスペーサとして機能するだけではなく、電子部品1側の接続用電極とこれに対応する配線基板2側の接続用電極とを接続する機能をも併せもっている。
なお、自明のことではあるが、図3に示すように、スペーサ部材5が電子部品1上の接続用端子のみに接続されるようにして、電子部品1側と配線基板2側の接続用電極同士を接続させる機能をもたせないようにすることもできる。
図2(および図3)に示した実装方法を図1に示した従来の実装方法と比較すると、電子部品の実装面に設ける接続端子の数(半田ボールの数)を減らすことができることがわかる。このような半田ボール数の減少に伴って省スペース化を図ったり、あるいは空きスペースに、例えば、半田ボールの高さ未満の厚みをもつ素子を搭載するようにすれば電子部品の高密度実装化を図ることもできる。
なお、実装される電子部品の高さを安定化させるためには、スペーサ部材は3つ以上設けることが好ましく、例えば電子部品の4隅に各1つ設けるなどの配置とすることが好ましい。このような場合にはそれぞれのスペーサ部材の高さが概ね等しいものであることが必要である。また、半田ボールは外周縁に設ける必要は必ずしもなく、モジュールのレイアウトなどに応じて適宜変更される。同様に、スペーサ部材の配置に関しても特に制限はなく、電子部品の外周領域からその一部がはみ出すように設けられてもよい。
図4は、第2の実施例における電子部品の断面概略図である。この図において、スペーサ部材5は電子部品1に半田バンプ7を介してFC実装されているICチップである。このICチップの配線基板2側の背面には金属層が設けられており、配線基板2との間で半田接続が可能となっている。この電子部品1は、電子部品1の外周部に設けられた半田ボール8を介して配線基板2上に実装されることとなるが、同時にICチップも配線基板2に半田接続される。ICチップからの熱は半田を介して図中に矢印で概念的に示したように配線基板2へと流れ込み、ICチップの温度の過剰な上昇が回避されることとなる。
以上説明したように、本発明によれば、配線基板上の電子部品が、接続信頼性に優れ且つ高密度実装化に適した構造で実装されている電子回路装置を提供することが可能となる。
以上本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
BGA実装される電子部品の実装面に設けられる半田ボールの一般的な配置の様子を説明するための図で、図(a)は電子部品の底面(実装面)概略図であり、図(b)は電子部品の断面概略図である。 第1の実施例における電子部品の底面(実装面)概略図(a)と断面概略図(b)の第1の例である。 第1の実施例における電子部品の底面(実装面)概略図(a)と断面概略図(b)の第2の例である。 第2の実施例における、半田バンプを介してICチップをFC実装した状態を示す断面概略図である。
符号の説明
1 電子部品
2、11 配線基板
3、8、12 半田ボール
4 素子
5 スペーサ部材
5a、5b 電極
6 アンダーフィル樹脂
7 半田バンプ

Claims (7)

  1. 電子部品と、該電子部品の一方主面に対向して設けられた配線基板と、前記電子部品と前記配線基板との間に設けられたスペーサ部材とを備え、
    前記電子部品と前記配線基板の対応付けられた接続用電極同士が、前記電子部品の一方主面上の半田を介して接続されていることを特徴とする電子回路装置。
  2. 前記スペーサ部材は、前記電子部品の一方主面上の接続用電極に接続された素子であることを特徴とする請求項1に記載の電子回路装置。
  3. 前記スペーサ部材は、前記配線基板上の接続用電極にも接続されていることを特徴とする請求項2に記載の電子回路装置。
  4. 前記スペーサ部材は、チップコンデンサ、チップ抵抗等のチップ部材であることを特徴とする請求項3に記載の電子回路装置。
  5. 前記スペーサ部材は3個以上設けられていることを特徴とする請求項1乃至4の何れかに記載の電子回路装置。
  6. 前記スペーサ部材の一部が、前記電子部品の外周縁からはみ出して設けられていることを特徴とする請求項1乃至5の何れかに記載の電子回路装置。
  7. 前記スペーサ部材は前記電子部品上にフリップチップ実装されており、前記電子部品は、前記スペーサ部材の他方主面側に設けられた配線基板上に実装されていることを特徴とする請求項1乃至6の何れかに記載の電子回路装置。

JP2004231310A 2004-08-06 2004-08-06 電子回路装置 Pending JP2006049720A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004231310A JP2006049720A (ja) 2004-08-06 2004-08-06 電子回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004231310A JP2006049720A (ja) 2004-08-06 2004-08-06 電子回路装置

Publications (1)

Publication Number Publication Date
JP2006049720A true JP2006049720A (ja) 2006-02-16

Family

ID=36027906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004231310A Pending JP2006049720A (ja) 2004-08-06 2004-08-06 電子回路装置

Country Status (1)

Country Link
JP (1) JP2006049720A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250928A (ja) * 2006-03-17 2007-09-27 Mitsubishi Electric Corp 多層プリント配線板
WO2008096450A1 (ja) 2007-02-09 2008-08-14 Panasonic Corporation 回路基板、積層回路基板および電子機器
WO2016024333A1 (ja) * 2014-08-12 2016-02-18 新電元工業株式会社 半導体モジュール
US9899313B2 (en) 2016-07-11 2018-02-20 International Business Machines Corporation Multi terminal capacitor within input output path of semiconductor package interconnect
WO2023157749A1 (ja) * 2022-02-16 2023-08-24 株式会社村田製作所 回路モジュール

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250928A (ja) * 2006-03-17 2007-09-27 Mitsubishi Electric Corp 多層プリント配線板
WO2008096450A1 (ja) 2007-02-09 2008-08-14 Panasonic Corporation 回路基板、積層回路基板および電子機器
WO2016024333A1 (ja) * 2014-08-12 2016-02-18 新電元工業株式会社 半導体モジュール
US9899313B2 (en) 2016-07-11 2018-02-20 International Business Machines Corporation Multi terminal capacitor within input output path of semiconductor package interconnect
US10224273B2 (en) 2016-07-11 2019-03-05 International Business Machines Corporation Multi terminal capacitor within input output path of semiconductor package interconnect
US10224274B2 (en) 2016-07-11 2019-03-05 International Business Machines Corporation Multi terminal capacitor within input output path of semiconductor package interconnect
US10622299B2 (en) 2016-07-11 2020-04-14 International Business Machines Corporation Multi terminal capacitor within input output path of semiconductor package interconnect
WO2023157749A1 (ja) * 2022-02-16 2023-08-24 株式会社村田製作所 回路モジュール

Similar Documents

Publication Publication Date Title
US6426875B1 (en) Heat sink chip package
US20150022985A1 (en) Device-embedded package substrate and semiconductor package including the same
US6734540B2 (en) Semiconductor package with stress inhibiting intermediate mounting substrate
US20050104196A1 (en) Semiconductor package
US8097954B2 (en) Adhesive layer forming a capacitor dielectric between semiconductor chips
US20020096785A1 (en) Semiconductor device having stacked multi chip module structure
US20060279315A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20060249852A1 (en) Flip-chip semiconductor device
JP2006295136A (ja) 積層型半導体パッケージ
US7023085B2 (en) Semiconductor package structure with reduced parasite capacitance and method of fabricating the same
US20060113679A1 (en) Semiconductor device
US7772696B2 (en) IC package having IC-to-PCB interconnects on the top and bottom of the package substrate
US20060267215A1 (en) Semiconductor device, semiconductor device mounting board, and method for mounting semiconductor device
US6580618B2 (en) Low-profile multi-chip module
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
US8243468B2 (en) Low-thickness electronic module comprising a stack of electronic packages provided with connection balls
JP2006049720A (ja) 電子回路装置
CN114464585B (zh) 一种半导体基板、半导体器件、集成电路系统和电子设备
US7151317B2 (en) Multi-chip package structure
US20100007008A1 (en) Bga package
US20100283145A1 (en) Stack structure with copper bumps
US20080054450A1 (en) Chip package structure and heat sink for chip package
JP4952365B2 (ja) 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
JP2006278771A (ja) 半導体装置及びその製造方法
JP2005057271A (ja) 同一平面上に横配置された機能部及び実装部を具備する半導体チップパッケージ及びその積層モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080325

A02 Decision of refusal

Effective date: 20080805

Free format text: JAPANESE INTERMEDIATE CODE: A02