WO2023157749A1 - 回路モジュール - Google Patents

回路モジュール Download PDF

Info

Publication number
WO2023157749A1
WO2023157749A1 PCT/JP2023/004328 JP2023004328W WO2023157749A1 WO 2023157749 A1 WO2023157749 A1 WO 2023157749A1 JP 2023004328 W JP2023004328 W JP 2023004328W WO 2023157749 A1 WO2023157749 A1 WO 2023157749A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
main surface
solder balls
circuit module
axis direction
Prior art date
Application number
PCT/JP2023/004328
Other languages
English (en)
French (fr)
Inventor
喜人 大坪
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2023157749A1 publication Critical patent/WO2023157749A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits

Definitions

  • the present invention relates to a circuit module comprising an upper circuit board and a lower circuit board.
  • the module described in Patent Document 1 has a structure in which a first mounting board and a second mounting board arranged vertically are connected by a columnar pin.
  • the module comprises a first electronic component and a second electronic component positioned between two mounting boards.
  • the first electronic component is provided on the first mounting board.
  • the second electronic component is provided on the second mounting board. The first electronic component overlaps the second electronic component when viewed in the vertical direction.
  • an object of the present invention is to provide a circuit module that can be made low-profile.
  • the inventor of the present application considered a technique for reducing the height of the module of Patent Document 1.
  • the inventor of the present application believes that the length between the two mounting substrates can be shortened by bringing the bottom surface of the first electronic component and the top surface of the second electronic component into contact with each other in the module of Patent Document 1. I noticed Accordingly, the inventor of the present application thought that the height of the module could be reduced.
  • the vertical length of the columnar pin in the module of Patent Document 1 may vary due to manufacturing errors. For this reason, the inventor of the present application has noticed that the length of the columnar pin in the vertical direction may be longer than the length between the two mounting substrates. In this case, the bottom surface of the first electronic component does not contact the top surface of the second electronic component. Therefore, the inventor of the present application considered that it would be difficult to reduce the height of the module described in Patent Document 1, which has columnar pins.
  • a circuit module includes: A first circuit board including a first positive main surface and a first negative main surface aligned in the Z-axis direction, wherein the first positive main surface is positioned in the positive direction of the Z-axis from the first negative main surface. a first circuit board, A second circuit board including a second positive main surface and a second negative main surface aligned in the Z-axis direction, located in the negative Z-axis direction of the first circuit board and viewed in the Z-axis direction. and a second circuit board overlapping with the first circuit board, wherein the second positive main surface is located in the positive direction of the Z-axis from the second negative main surface.
  • the third positive main surface of the first electronic component is in contact with the first negative main surface of the first circuit board.
  • a second electronic component mounted on the first negative principal surface the second electronic component including a fourth positive principal surface and a fourth negative principal surface aligned in the Z-axis direction
  • the fourth positive main surface further comprises a second electronic component located in the positive direction of the Z-axis from the fourth negative main surface,
  • the third positive main surface of the first electronic component is in contact with the fourth negative main surface of the second electronic component.
  • the first to third members are constituent elements of the circuit module.
  • the first member and the second member arranged in the front-rear direction indicate the following states. It is a state in which both the first member and the second member are arranged on an arbitrary straight line indicating the front-rear direction when the first member and the second member are viewed in a direction perpendicular to the front-rear direction.
  • the first member and the second member arranged in the front-rear direction when viewed in the vertical direction indicate the following states. Both the first member and the second member are arranged on an arbitrary straight line indicating the front-rear direction when the first member and the second member are viewed in the vertical direction.
  • first member and the second member when the first member and the second member are viewed from the horizontal direction different from the vertical direction, either one of the first member and the second member may not be arranged on an arbitrary straight line indicating the front-rear direction. .
  • the 1st member and the 2nd member may contact.
  • the first member and the second member may be separated.
  • a third member may be present between the first member and the second member. This definition also applies to directions other than the fore-and-aft direction.
  • the first member being arranged above the second member refers to the following state. At least a portion of the first member is located directly above the second member. Therefore, when viewed in the vertical direction, the first member overlaps the second member. This definition also applies to directions other than the vertical direction.
  • the first member is arranged above the second member means that at least part of the first member is positioned directly above the second member, and that the first member is positioned above the second member. This includes the case where the first member is positioned obliquely above the second member without being positioned directly above the member. In this case, the first member does not have to overlap the second member when viewed in the vertical direction. For example, diagonally upward means upper left and upper right. This definition also applies to directions other than the vertical direction.
  • each part of the first member is defined as follows.
  • front of the first member is meant the front half of the first member.
  • a rear portion of the first member means the rear half of the first member.
  • the left portion of the first member means the left half of the first member.
  • the right portion of the first member means the right half of the first member.
  • top of the first member is meant the top half of the first member.
  • a lower portion of the first member means a lower half of the first member.
  • the front end of the first member means the front end of the first member.
  • the rear end of the first member means the rearward end of the first member.
  • the left end of the first member means the left end of the first member.
  • the right end of the first member means the right end of the first member.
  • the upper end of the first member means the upper end of the first member.
  • the lower end of the first member means the downward end of the first member.
  • the front end of the first member means the front end of the first member and its vicinity.
  • the rear end of the first member means the rear end of the first member and its vicinity.
  • the left end of the first member means the left end of the first member and its vicinity.
  • the right end of the first member means the right end of the first member and its vicinity.
  • the upper end of the first member means the upper end of the first member and its vicinity.
  • the lower end of the first member means the lower end of the first member and its vicinity.
  • the first member being supported by the second member means that the first member is attached to the second member so as not to move relative to the second member (that is, is fixed). and the case where the first member is attached to the second member so as to be movable relative to the second member.
  • the first member being supported by the second member means that the first member is directly attached to the second member, and that the first member is attached to the second member via the third member. includes both when
  • the first member is held by the second member means that the first member is attached (that is, fixed) to the second member so as not to be movable with respect to the second member. It does not include the case where the first member is movably attached to the second member relative to the second member. Further, the first member is held by the second member means that the first member is directly attached to the second member, and that the first member is attached to the second member via the third member. includes both when
  • the height of the circuit module can be reduced.
  • FIG. 1 is a cross-sectional view of a circuit module 10.
  • FIG. FIG. 2 is a cross-sectional view of the circuit module 10a.
  • FIG. 3 is a cross-sectional view of the circuit module 10b.
  • FIG. 4 is a cross-sectional view of the circuit module 10c.
  • FIG. 5 is a cross-sectional view of the circuit module 10d.
  • FIG. 6 is a cross-sectional view of the circuit module 10e.
  • FIG. 7 is a cross-sectional view of the circuit module 10f.
  • FIG. 8 is a cross-sectional view of the circuit module 10g.
  • FIG. 1 is a cross-sectional view of a circuit module 10.
  • the vertical direction is defined as the direction in which the first upper main surface S1 and the first lower main surface S2 of the upper circuit board 12 of the circuit module 10 are aligned.
  • the directions orthogonal to the vertical direction are defined as the front-rear direction and the left-right direction.
  • the front-rear direction and the left-right direction are orthogonal to each other.
  • the front-rear direction corresponds to the direction perpendicular to the paper surface of FIG.
  • the left-right direction corresponds to the left-right direction of FIG. 1 .
  • the up-down direction, left-right direction, and front-back direction in this specification are defined for convenience of explanation, and do not have to correspond to the up-down direction, left-right direction, and front-back direction when the circuit module 10 is used.
  • the upward direction and the downward direction may be interchanged, the left direction and the right direction may be interchanged, and the forward direction and the rearward direction may be interchanged.
  • the vertical direction is defined as the Z-axis direction.
  • the upward direction is defined as the positive direction of the Z-axis.
  • the downward direction is defined as the negative direction of the Z-axis.
  • the Z-axis direction, the positive direction of the Z-axis, and the negative direction of the Z-axis in this specification are directions defined for convenience of explanation, and the Z-direction, the positive direction of the Z-axis, and the Z-axis direction when the circuit module 10 is used It does not have to match the negative direction of
  • the circuit module 10 is used in wireless communication terminals such as smartphones.
  • the circuit module 10 includes, for example, a semiconductor integrated circuit (transmitting system power amplifier, receiving system low noise amplifier), a coil and a capacitor as a matching circuit, and the like.
  • the circuit module 10 has a rectangular parallelepiped shape. As shown in FIG. 1, the circuit module 10 includes an upper circuit board 12 (first circuit board), a lower circuit board 14 (second circuit board), a second sealing resin 16, a first sealing resin 18, a third A sealing resin 20 , a plurality of electronic components 22 , a plurality of electronic components 26 , a plurality of electronic components 24 , a plurality of electronic components 28 , a plurality of first solder balls 30 and a plurality of second solder balls 32 are provided.
  • the upper circuit board 12 (first circuit board) includes a first upper main surface S1 (first positive main surface) and a first lower main surface S2 (first negative main surface) arranged in the vertical direction (Z-axis direction). I'm in.
  • the first upper main surface S1 (first positive main surface) is located above (in the positive direction of the Z-axis) the first lower main surface S2 (first negative main surface).
  • the upper circuit board 12 includes a board body 12a, a plurality of mounting electrodes 12b and a plurality of mounting electrodes 12c.
  • the substrate body 12a has a plate shape having a first upper main surface S1 and a first lower main surface S2.
  • the substrate body 12a has a rectangular shape with two sides extending in the front-rear direction and two sides extending in the left-right direction when viewed in the vertical direction.
  • the substrate body 12a has a multilayer structure.
  • An electric circuit (not shown) is provided inside the substrate body 12a.
  • the material of the substrate body 12a is, for example, a glass-epoxy substrate or an LTCC-based substrate.
  • the plurality of mounting electrodes 12b are provided on the first upper main surface S1.
  • a plurality of mounting electrodes 12c are provided on the first lower main surface S2.
  • the plurality of mounting electrodes 12b and the plurality of mounting electrodes 12c have a rectangular or circular shape when viewed in the vertical direction.
  • the plurality of mounting electrodes 12b and the plurality of mounting electrodes 12c have, for example, a structure in which the surface of a thin copper film is plated with Ni and Au.
  • the lower circuit board 14 (second circuit board) includes a second upper main surface S11 (second positive main surface) and a second lower main surface S12 (second negative main surface) arranged in the vertical direction (Z-axis direction). I'm in.
  • the second upper main surface S11 (second positive main surface) is located above (in the positive direction of the Z-axis) the second lower main surface S12 (second negative main surface).
  • the lower circuit board 14 includes a board body 14a, a plurality of mounting electrodes 14b and a plurality of mounting electrodes 14c.
  • the substrate body 14a has a plate shape having a second upper main surface S11 and a second lower main surface S12.
  • the board body 14a has a rectangular shape with two sides extending in the front-rear direction and two sides extending in the left-right direction when viewed in the vertical direction.
  • the substrate body 14a has a multilayer structure.
  • An electric circuit (not shown) is provided inside the substrate body 14a.
  • the material of the substrate body 14a is, for example, a glass-epoxy substrate or an LTCC-based substrate.
  • the plurality of mounting electrodes 14b are provided on the second upper main surface S11.
  • a plurality of mounting electrodes 14c are provided on the second lower main surface S12.
  • the plurality of mounting electrodes 14b and the plurality of mounting electrodes 14c have a rectangular or circular shape when viewed in the vertical direction.
  • the plurality of mounting electrodes 14b and the plurality of mounting electrodes 14c have, for example, a structure in which the surface of a copper thin film is plated with Ni and Au.
  • the lower circuit board 14 (second circuit board) is located below the upper circuit board 12 (first circuit board) (in the negative direction of the Z axis).
  • the lower circuit board 14 (second circuit board) overlaps the upper circuit board 12 (first circuit board) when viewed in the vertical direction (Z-axis direction).
  • the entire outer edge of the lower circuit board 14 overlaps the entire outer edge of the upper circuit board 12 .
  • the plurality of first solder balls 30 have an ellipsoidal shape. In this embodiment, the plurality of first solder balls 30 have a spherical shape.
  • the plurality of first solder balls 30 are positioned in an inter-board region A1 between the upper circuit board 12 (first circuit board) and the lower circuit board 14 (second circuit board).
  • the plurality of first solder balls 30 electrically connect the upper circuit board 12 (first circuit board) and the lower circuit board 14 (second circuit board).
  • the plurality of first solder balls 30 are provided on the first lower main surface S2 and the second upper main surface S11.
  • the plurality of first solder balls 30 are in contact with the plurality of mounting electrodes 12 c of the upper circuit board 12 and the plurality of mounting electrodes 14 b of the lower circuit board 14 .
  • the plurality of first solder balls 30 are solder bumps.
  • the plurality of second solder balls 32 have an ellipsoidal shape. In this embodiment, the plurality of second solder balls 32 have a spherical shape.
  • the plurality of second solder balls 32 are provided on the second lower main surface S12 (second negative main surface) of the lower circuit board 14 (second circuit board). More precisely, the plurality of second solder balls 32 are provided on the plurality of mounting electrodes 14c. Therefore, in this embodiment, the first solder ball 30 and the plurality of second solder balls 32 are arranged in this order in the negative direction of the Z-axis.
  • the plurality of second solder balls 32 come into contact with mounting electrodes of the motherboard when the circuit module 10 is mounted on the motherboard. That is, the plurality of second solder balls 32 are solder bumps.
  • the size of the first solder ball 30 is larger than the size of the second solder ball 32.
  • a plurality of first solder balls 30 and a plurality of second solder balls 32 are provided. Therefore, the size of each of the plurality of first solder balls 30 is the average value of the sizes of the plurality of first solder balls 30 .
  • the size of the second solder balls 32 is the average value of the sizes of the plurality of second solder balls 32 .
  • the first solder balls 30 and the second solder balls 32 are spherical. Therefore, the size of the first solder ball 30 is the diameter of the first solder ball 30 .
  • the size of the second solder balls 32 is the diameter of the second solder balls 32 .
  • the size of the first solder balls 30 is the maximum diameter of the first solder balls 30 .
  • the size of the second solder balls 32 is the maximum diameter of the second solder balls 32 .
  • a plurality of electronic components 22 are mounted on the first upper main surface S1. That is, the plurality of electronic components 22 are mounted on the plurality of mounting electrodes 12b.
  • a plurality of electronic components 24 are mounted on the first lower main surface S2 (first negative main surface). That is, the plurality of electronic components 24 are mounted on the plurality of mounting electrodes 12c.
  • the electronic component 24 (second electronic component) has a fourth upper main surface S41 (fourth positive main surface) and a fourth lower main surface S42 (fourth negative main surface) arranged in the vertical direction (Z-axis direction). contains.
  • the fourth upper main surface S41 (fourth positive main surface) is located above (in the positive direction of the Z-axis) the fourth lower main surface S42 (fourth negative main surface).
  • the plurality of electronic components 24 are not in contact with the lower circuit board 14 .
  • the fourth lower main surfaces S42 of the plurality of electronic components 24 are not in contact with the second upper main surface S11 of the lower circuit board .
  • the plurality of electronic components 24 and the plurality of second solder balls 32 are arranged in this order in the negative direction of the Z-axis.
  • a plurality of electronic components 26 are mounted on the second upper main surface S11 (second main surface). That is, the plurality of electronic components 26 are mounted on the plurality of mounting electrodes 14b.
  • the electronic component 26 (first electronic component) has a third upper main surface S31 (third positive main surface) and a third lower main surface S32 (third negative main surface) arranged in the vertical direction (Z-axis direction). contains.
  • the third upper main surface S31 (third positive main surface) is located above (the positive direction of the Z-axis) the third lower main surface S32 (third negative main surface).
  • the plurality of electronic components 26 do not overlap the plurality of electronic components 24 when viewed in the vertical direction.
  • a plurality of electronic components 26 are in contact with the upper circuit board 12 .
  • the third upper main surface S31 (third front main surface) of the plurality of electronic components 26 (first electronic component) is aligned with the first lower main surface S2 (first circuit board) of the upper circuit board 12 (first circuit board). first negative main surface).
  • the plurality of electronic components 26 and the plurality of second solder balls 32 are arranged in this order in the negative direction of the Z-axis.
  • a plurality of electronic components 28 are mounted on the second lower main surface S12. That is, the plurality of electronic components 28 are mounted on the plurality of mounting electrodes 14c.
  • the plurality of electronic components 22, the plurality of electronic components 24, the plurality of electronic components 26, and the plurality of electronic components 28 as described above are electronic components such as chip coils, chip capacitors, and semiconductor integrated circuits.
  • the first sealing resin 18 is in contact with the first lower main surface S2 (first negative main surface) and the second upper main surface S11 (second positive main surface).
  • the first sealing resin 18 is provided in the inter-substrate region A ⁇ b>1 so as to cover the surfaces of the plurality of first solder balls 30 .
  • the first sealing resin 18 covers the surfaces of the plurality of electronic components 26 and the plurality of electronic components 24 . Therefore, the plurality of first solder balls 30 , the plurality of electronic components 26 and the plurality of electronic components 24 are located inside the first sealing resin 18 .
  • the inter-board area A1 is an area located between the upper circuit board 12 and the lower circuit board 14, as described above.
  • the upper circuit board 12 and the lower circuit board 14 have a rectangular shape when viewed in the vertical direction. Therefore, the inter-substrate area A1 has a rectangular parallelepiped shape. Therefore, the first sealing resin 18 has a rectangular parallelepiped shape. When viewed in the vertical direction, the entire outer edge of the first sealing resin 18 overlaps the entire outer edge of the upper circuit board 12 and the entire outer edge of the lower circuit board 14 .
  • Such first sealing resin 18 fills the inter-substrate region A1 without gaps. However, a few air bubbles may remain in the first sealing resin 18 .
  • the second sealing resin 16 covers the first upper main surface S1 (first main main surface). Also, the second sealing resin 16 covers the surfaces of the plurality of electronic components 22 . Therefore, the plurality of electronic components 22 are positioned inside the second sealing resin 16 .
  • the second sealing resin 16 has a rectangular parallelepiped shape. When viewed in the vertical direction, the entire outer edge of the second sealing resin 16 overlaps the entire outer edge of the upper circuit board 12 and the entire outer edge of the lower circuit board 14 .
  • the third sealing resin 20 covers the second lower main surface S12 (second negative main surface). Also, the third sealing resin 20 covers the surfaces of the plurality of second solder balls 32 and the side surfaces of the plurality of electronic components 28 . However, the lower ends of the plurality of second solder balls 32 and the lower surfaces of the plurality of electronic components 28 are exposed from the third sealing resin 20 . Therefore, the plurality of second solder balls 32 and the plurality of electronic components 28 are positioned inside the third sealing resin 20 .
  • the third sealing resin 20 has a rectangular parallelepiped shape. When viewed in the vertical direction, the entire outer edge of the third sealing resin 20 overlaps the entire outer edge of the upper circuit board 12 and the entire outer edge of the lower circuit board 14 .
  • the material of the second sealing resin 16, the first sealing resin 18 and the third sealing resin 20 as described above is, for example, epoxy resin.
  • the manufacturing process of the circuit module 10 is as follows. An upper circuit board 12 on which a plurality of electronic components 24 and a plurality of electronic components 22 are mounted is prepared. A second sealing resin 16 is formed on the first upper main surface S1. Also, the lower circuit board 14 on which the plurality of second solder balls 32, the plurality of electronic components 26 and the plurality of electronic components 28 are mounted is prepared. A third sealing resin 20 is formed under the second lower main surface S12. Next, a plurality of first solder balls 30 are arranged on the mounting electrodes 14 b of the lower circuit board 14 . Next, the third upper main surface S31 of the plurality of electronic components 26 and the plurality of first solder balls 30 are brought into contact with the first lower main surface S2 of the upper circuit board 12 . Next, the plurality of first solder balls 30 are melted. Next, by cooling the first solder balls 30, the first solder balls 30 are solidified. Finally, a first sealing resin 18 is formed between the upper circuit board 12 and the lower circuit board 14 .
  • the height of the circuit module 10 can be reduced. More specifically, in the module described in Patent Document 1, a first mounting board and a second mounting board arranged vertically are connected by a columnar pin. The vertical length of the columnar pin varies due to manufacturing errors. Therefore, the vertical length of the columnar pin may be longer than the length between the two mounting boards. In this case, the top surface of the second electronic component does not contact the bottom surface of the first mounting board. Therefore, it is difficult to reduce the height of the module described in Patent Document 1.
  • the upper circuit board 12 (first circuit board) and the lower circuit board 14 (second circuit board) are electrically connected by a plurality of first solder balls 30 .
  • the plurality of first solder balls 30 are melted in the manufacturing process, the length of the plurality of first solder balls 30 in the Z-axis direction slightly changes. As a result, the length of the first solder balls 30 in the Z-axis direction tends to be the same as the length between the upper circuit board 12 and the lower circuit board 14 . Therefore, the third upper main surface S31 of the electronic component 26 contacts the first lower main surface S2 of the upper circuit board 12 .
  • FIG. 2 is a cross-sectional view of the circuit module 10a.
  • the definition of direction in this modified example is different from the definition of direction in the first embodiment.
  • the upward direction coincides with the negative direction of the Z-axis
  • the downward direction coincides with the positive direction of the Z-axis. Therefore, in this modification, the upper circuit board 12 (second circuit board) is located above (in the negative direction of the Z axis) the lower circuit board 14 (first circuit board).
  • the lower circuit board 14 (first circuit board) has a second upper main surface S11 (first negative main surface) and a second lower main surface S12 (second 1 regular principal surface).
  • the second lower main surface S12 (first positive main surface) is positioned below (in the positive direction of the Z-axis) the second upper main surface S11 (first negative main surface).
  • the electronic component 26 (second electronic component) is mounted on the second upper main surface S11 (first negative main surface).
  • the electronic component 26 (second electronic component) has a third upper main surface S31 (fourth negative main surface) and a third lower main surface S32 (fourth positive main surface) arranged in the vertical direction (Z-axis direction). have.
  • the third lower main surface S32 (fourth positive main surface) is positioned below (in the positive direction of the Z-axis) the third upper main surface S31 (fourth negative main surface).
  • the upper circuit board 12 (second circuit board) has a first upper main surface S1 (second negative main surface) and a first lower main surface S2 (second positive main surface) arranged in the vertical direction (Z-axis direction). have.
  • the first lower main surface S2 (second positive main surface) is positioned below (in the positive direction of the Z-axis) the first upper main surface S1 (second negative main surface).
  • the electronic component 24 (first electronic component) is mounted on the first lower main surface S2 (second front main surface).
  • the electronic component 24 (first electronic component) has a fourth upper main surface S41 (third negative main surface) and a fourth lower main surface S42 (third positive main surface).
  • the fourth lower main surface S42 (third positive main surface) is positioned below (in the positive direction of the Z-axis) the fourth upper main surface S41 (third negative main surface).
  • the circuit module 10a differs from the circuit module 10 in that a plurality of electronic components 24 are in contact with the lower circuit board 14.
  • the fourth lower main surface S42 (third main surface) of the plurality of electronic components 24 (first electronic component) is aligned with the second upper main surface S11 (first circuit board) of the lower circuit board 14 (first circuit board). first negative main surface).
  • the plurality of second solder balls 32 are provided on the second lower main surface S12 (first main main surface) of the lower circuit board 14 (first circuit board).
  • a plurality of second solder balls 32 are provided on the second lower main surface S12 (first main surface) of the lower circuit board 14 (first circuit board).
  • the size of the plurality of first solder balls 30 in the circuit module 10a is larger than the size of the plurality of second solder balls 32.
  • the second sealing resin 16 covers the first upper main surface S1 (second negative main surface) of the upper circuit board 12 (second circuit board).
  • the third sealing resin 20 covers the second lower main surface S12 (first main main surface).
  • the rest of the structure of the circuit module 10a is the same as that of the circuit module 10, so the explanation is omitted.
  • the circuit module 10 a has the same effects as the circuit module 10 .
  • the fourth lower main surface S42 (third main main surface) of the plurality of electronic components 24 (first electronic components) mounted on the first lower main surface S2 (second main main surface) in the circuit module 10a. surface) is in contact with the second upper main surface S11 (first negative main surface) of the lower circuit board 14 (first circuit board). Therefore, the length between the upper circuit board 12 and the lower circuit board 14 can be shortened. As a result, the height of the circuit module 10a can be reduced.
  • FIG. 3 is a cross-sectional view of the circuit module 10b.
  • the definitions of the Z-axis direction, the positive Z-axis direction, and the negative Z-axis direction in this modification are the same as the definitions of the Z-axis direction, the positive Z-axis direction, and the negative Z-axis direction in the first embodiment.
  • the circuit module 10 b differs from the circuit module 10 in the shape of the plurality of second solder balls 32 . More specifically, each of the second solder balls 32 has a bottom surface Sd that is a plane orthogonal to the vertical direction (Z-axis direction). The bottom surfaces Sd of the plurality of second solder balls 32 are included in one plane together with the lower main surface S51 of the third sealing resin 20 (negative main surface of the third sealing resin 20). That is, the bottom surfaces Sd of the plurality of second solder balls 32 are flush with the lower main surface S51 of the third sealing resin 20 .
  • Such a circuit module 10 b is produced by polishing the lower main surface S ⁇ b>51 of the third sealing resin 20 .
  • the rest of the structure of the circuit module 10b is the same as that of the circuit module 10, so the description is omitted.
  • the circuit module 10b can have the same effects as the circuit module 10. FIG.
  • the bottom surfaces Sd of the plurality of second solder balls 32 are exposed from the lower main surface S51 of the third sealing resin 20 (negative main surface of the third sealing resin 20). Therefore, the area where the plurality of second solder balls 32 are exposed from the lower main surface S51 of the third sealing resin 20 in the circuit module 10b is equal to the area where the plurality of second solder balls 32 in the circuit module 10 is exposed from the third sealing resin. 20 is larger than the area exposed from the lower main surface S51. Therefore, according to the circuit module 10b, when the circuit module 10b is mounted on the mother board, the circuit module 10b is electrically connected to the mother board more reliably.
  • FIG. 4 is a cross-sectional view of the circuit module 10c.
  • the definitions of the Z-axis direction, the positive Z-axis direction, and the negative Z-axis direction in this modification are the same as the definitions of the Z-axis direction, the positive Z-axis direction, and the negative Z-axis direction in the first embodiment.
  • the circuit module 10c differs from the circuit module 10 in that it further includes a plurality of third solder balls 34.
  • the third solder ball 34 has an elliptical spherical shape. In this embodiment, the third solder ball 34 has a spherical shape.
  • the plurality of third solder balls 34 are positioned in the inter-board region A1 between the upper circuit board 12 (first circuit board) and the lower circuit board 14 (second circuit board).
  • the plurality of third solder balls 34 electrically connect the upper circuit board 12 (first circuit board) and the lower circuit board 14 (second circuit board).
  • the plurality of first solder balls 30 are in contact with the mounting electrodes 14b of the lower circuit board 14 (second circuit board).
  • the plurality of third solder balls 34 are in contact with the mounting electrodes 12c of the upper circuit board 12 (first circuit board).
  • the plurality of first solder balls 30 and the plurality of third solder balls 34 are aligned in the vertical direction (Z-axis direction) and are in contact with each other.
  • a contact portion CP where the first solder ball 30 and the third solder ball 34 contact each other is formed on each of the outer edge of the first solder ball 30 and the outer edge of the third solder ball 34 when viewed in the vertical direction (Z-axis direction). being surrounded.
  • circuit module 10c The rest of the structure of the circuit module 10c is the same as that of the circuit module 10, so the description is omitted.
  • the circuit module 10 c has the same effects as the circuit module 10 .
  • FIG. 5 is a cross-sectional view of the circuit module 10d.
  • the definitions of the Z-axis direction, the positive Z-axis direction, and the negative Z-axis direction in this modification are the same as the definitions of the Z-axis direction, the positive Z-axis direction, and the negative Z-axis direction in the first embodiment.
  • the circuit module 10d differs from the circuit module 10c in that a shield conductor 50 is further provided.
  • the shield conductor 50 extends along the upper surface (primary main surface) of the second sealing resin 16 and the side surface positioned in a direction orthogonal to the vertical direction (Z-axis direction), and the vertical direction (Z-axis direction) of the upper circuit board 12 (first circuit board).
  • axis direction a side surface located in a direction orthogonal to the vertical direction (Z-axis direction) of the first sealing resin 18, and a vertical direction (Z-axis direction) of the lower circuit board 14 (second circuit board).
  • axial direction Side surfaces positioned in a direction orthogonal to the Z-axis direction are the front surface, the rear surface, the left surface, and the right surface.
  • the shield conductor 50 is connected to ground potential.
  • the rest of the structure of the circuit module 10d is the same as that of the circuit module 10b, so the description is omitted.
  • the circuit module 10d has the same effects as the
  • the circuit module 10d also includes a shield conductor 50 connected to the ground potential. Therefore, the radiation of noise from the circuit module 10d to the outside of the circuit module 10d is suppressed, and the entry of noise into the circuit module 10 from outside the circuit module 10 is suppressed.
  • FIG. 6 is a cross-sectional view of the circuit module 10e.
  • the definitions of the Z-axis direction, the positive Z-axis direction, and the negative Z-axis direction in this modification are the same as the definitions of the Z-axis direction, the positive Z-axis direction, and the negative Z-axis direction in the first embodiment.
  • the circuit module 10 e differs from the circuit module 10 d in that at least one of the plurality of first solder balls 30 is in contact with the shield conductor 50 . In this embodiment, two first solder balls 30 are in contact with the shield conductor 50 .
  • the rest of the structure of the circuit module 10e is the same as that of the circuit module 10d, so the description is omitted.
  • the circuit module 10e has the same effects as the circuit module 10d. Further, according to the circuit module 10 e , the shield conductor 50 is connected to the ground potential through the first solder balls 30 .
  • FIG. 7 is a cross-sectional view of the circuit module 10f.
  • the definitions of the Z-axis direction, the positive Z-axis direction, and the negative Z-axis direction in this modification are the same as the definitions of the Z-axis direction, the positive Z-axis direction, and the negative Z-axis direction in the first embodiment.
  • the circuit module 10f differs from the circuit module 10 in that a plurality of electronic components 26 and a plurality of electronic components 24 are in contact with each other.
  • the third upper main surface S31 (third main surface) of the plurality of electronic components 26 (first electronic components) is the fourth lower main surface S42 of the plurality of electronic components 24 (second electronic components). (fourth negative main surface).
  • the height of the circuit module 10f can be reduced.
  • a plurality of first solder balls 30 electrically connect the upper circuit board 12 (first circuit board) and the lower circuit board 14 (second circuit board).
  • the length of the first solder balls 30 in the Z-axis direction is the distance between the upper circuit board 12 (first circuit board) and the lower circuit board 14 (second circuit board). be the same length.
  • the third upper main surface S31 (third positive main surface) of the electronic component 26 (first electronic component) is aligned with the fourth lower main surface S42 (fourth negative main surface) of the electronic component 24 (second electronic component).
  • the height of the circuit module 10f can be reduced.
  • FIG. 8 is a cross-sectional view of the circuit module 10g.
  • the definitions of the Z-axis direction, the positive Z-axis direction, and the negative Z-axis direction in this modification are the same as the definitions of the Z-axis direction, the positive Z-axis direction, and the negative Z-axis direction in the first embodiment.
  • the circuit module 10g differs from the circuit module 10f in that it further includes a plurality of third solder balls 34.
  • the third solder ball 34 has an elliptical spherical shape.
  • the plurality of third solder balls 34 are positioned in the inter-board region A1 between the upper circuit board 12 (first circuit board) and the lower circuit board 14 (second circuit board).
  • the plurality of third solder balls 34 electrically connect the upper circuit board 12 (first circuit board) and the lower circuit board 14 (second circuit board).
  • the plurality of first solder balls 30 are in contact with the mounting electrodes 14b of the lower circuit board 14 (second circuit board).
  • the plurality of third solder balls 34 are in contact with the mounting electrodes 12c of the upper circuit board 12 (first circuit board).
  • the plurality of first solder balls 30 and the plurality of third solder balls 34 are aligned in the vertical direction (Z-axis direction) and are in contact with each other.
  • a contact portion CP where the first solder ball 30 and the third solder ball 34 contact each other is surrounded by the outer edge of the first solder ball 30 and the outer edge of the third solder ball 34 when viewed in the Z-axis direction. .
  • the circuit module 10g has the same effects as the circuit module 10f.
  • circuit modules according to the present invention are not limited to the circuit modules 10, 10a to 10g, and can be modified within the scope of the subject matter. Moreover, the structures of the circuit modules 10, 10a to 10g may be combined arbitrarily.
  • the circuit modules 10, 10a to 10g are provided with a plurality of first solder balls 30. However, the circuit modules 10, 10a to 10g only need to have one or more first solder balls 30. FIG.
  • the circuit modules 10, 10a to 10g are provided with a plurality of second solder balls 32. However, the circuit modules 10, 10a to 10g only need to have one or more second solder balls 32. FIG.
  • At least one of the one or more first solder balls 30 should be in contact with the shield conductor 50 in the circuit module 10e.
  • the circuit modules 10, 10a to 10g each include a plurality of electronic components 26. However, the circuit modules 10, 10a-10g need only include one or more electronic components 26. FIG.
  • the circuit modules 10, 10a to 10g each include a plurality of electronic components 24. However, the circuit modules 10, 10a-10g need only include one or more electronic components 24. FIG.
  • circuit modules 10c, 10d, 10e, and 10g each have a plurality of third solder balls 34. However, the circuit modules 10b, 10d, 10e, and 10g only need to have one or more third solder balls 34.
  • the second sealing resin 16 and the third sealing resin 20 are not essential constituent elements.
  • the first solder ball 30, the second solder ball 32 and the third solder ball 34 may be elliptical rather than spherical.
  • the size of the solder ball is the maximum width of the solder ball in the direction orthogonal to the vertical direction.
  • the plurality of second solder balls 32 may have a bottom surface Sd that is a plane orthogonal to the vertical direction (Z-axis direction).
  • the bottom surfaces Sd of the plurality of second solder balls 32 are included in one plane together with the lower main surface S 51 (front main surface) of the third sealing resin 20 .
  • the circuit module 10a may include a shield conductor 50.
  • the shield conductor 50 is positioned on the upper surface (negative main surface) of the second sealing resin 16, the side surface positioned in a direction orthogonal to the vertical direction (Z-axis direction), and the Z-axis of the lower circuit board 14 (first circuit board).
  • circuit module 10 a includes the shield conductor 50 , at least one of the plurality of first solder balls 30 may be in contact with the shield conductor 50 .
  • the size of the first solder balls 30 does not necessarily have to be larger than the size of the second solder balls 32 in the circuit modules 10, 10a to 10g.
  • circuit module 12 upper circuit board 12a
  • 14a board body 12b
  • 12c, 14b, 14c mounting electrode 14: lower circuit board 24

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本発明の回路モジュールは、第１回路基板と、第２回路基板と、第１電子部品と、１以上の第１半田ボールと、を備えている。第１回路基板は、第１正主面及び第１負主面を含んでいる。第１電子部品は、第３正主面及び第３負主面を含んでいる。１以上の第１半田ボールは、楕円球状を有している。１以上の第１は半田ボールは、第１回路基板と前記第２回路基板との間の基板間領域に位置している。第１半田ボールは、前記第１回路基板と前記第２回路基板とを電気的に接続している。前記第１電子部品の前記第３正主面は、前記第１回路基板の前記第１負主面と接触している。

Description

回路モジュール
　本発明は、上回路基板及び下回路基板を備える回路モジュールに関する。
　従来の回路モジュールに関する発明としては、例えば、特許文献１に記載のモジュールが知られている。このモジュールは、上下方向に並ぶ第１の実装基板と第２の実装基板とが柱状のピンにより接続された構造を有している。このモジュールは、２つの実装基板の間に位置している第１の電子部品及び第２の電子部品を備えている。第１の電子部品は、第１の実装基板に設けられている。第２の電子部品は、第２の実装基板に設けられている。第１の電子部品は、上下方向に見て、第２の電子部品と重なっている。
特開２０２０－１６１５０８号公報
　ところで、特許文献１に記載のモジュールを低背化したいという要望がある。
　そこで、本発明の目的は、低背化可能な回路モジュールを提供することである。
　本願発明者は、特許文献１のモジュールを低背化する手法について検討した。ここで、本願発明者は、特許文献１のモジュールにおいて、第１の電子部品の底面と第２の電子部品の上面とを接触させることによって、２つの実装基板の間の長さを短く出来ることに気が付いた。これにより、本願発明者は、モジュールを低背化出来ると考えた。
　しかし、特許文献１のモジュールにおける柱状のピンの上下方向の長さは、製造誤差によって、ばらつく可能性がある。このため、本願発明者は、柱状のピンの上下方向の長さが、２つの実装基板の間の長さよりも長くなる可能性があることに気が付いた。この場合、第１の電子部品の底面が、第２の電子部品の上面と接触しない。従って、柱状のピンを備えている特許文献１に記載のモジュールを低背化することは困難であると、本願発明者は考えた。
　以上の検討を基に本願発明者は、モジュールを低背化出来る手法について改めて検討を行った。結果、本願発明者は、以下の発明に思い至った。
　本発明の一形態に係る回路モジュールは、
　Ｚ軸方向に並ぶ第１正主面及び第１負主面を含んでいる第１回路基板であって、前記第１正主面は、前記第１負主面よりＺ軸の正方向に位置している、第１回路基板と、
　Ｚ軸方向に並ぶ第２正主面及び第２負主面を含んでいる第２回路基板であって、前記第１回路基板よりＺ軸の負方向に位置し、かつ、Ｚ軸方向に見て、前記第１回路基板と重なっている第２回路基板であって、前記第２正主面は、前記第２負主面よりＺ軸の正方向に位置している、第２回路基板と、
　前記第２正主面に実装されている第１電子部品であって、Ｚ軸方向に並ぶ第３正主面及び第３負主面を含んでいる第１電子部品であって、前記第３正主面は、前記第３負主面よりＺ軸の正方向に位置している、第１電子部品と、
　楕円球状を有している１以上の第１半田ボールであって、前記第１回路基板と前記第２回路基板との間の基板間領域に位置しており、且つ、前記第１回路基板と前記第２回路基板とを電気的に接続している１以上の第１半田ボールと、
　を備えており、
　（Ａ）又は（Ｂ）の構造を有している。　
　（Ａ）
　前記第１電子部品の前記第３正主面が、前記第１回路基板の前記第１負主面と接触している。　
　（Ｂ）
　前記第１負主面に実装されている第２電子部品であって、Ｚ軸方向に並んでいる第４正主面及び第４負主面を含んでいる第２電子部品であって、前記第４正主面は、前記第４負主面よりＺ軸の正方向に位置している、第２電子部品を更に備えており、
　前記第１電子部品の前記第３正主面が、前記第２電子部品の前記第４負主面と、接触している。
　以下に、本明細書における部材の位置関係について定義する。第１部材ないし第３部材は、回路モジュールの構成要件である。本明細書において、前後方向に並ぶ第１部材及び第２部材とは、以下の状態を示す。前後方向に垂直な方向に第１部材及び第２部材を見たときに、第１部材及び第２部材の両方が前後方向を示す任意の直線上に配置されている状態である。本明細書において、上下方向に見たときに前後方向に並ぶ第１部材及び第２部材とは、以下の状態を示す。上下方向に第１部材及び第２部材を見たときに、第１部材及び第２部材の両方が前後方向を示す任意の直線上に配置されている。この場合、上下方向とは異なる左右方向から第１部材及び第２部材を見ると、第１部材及び第２部材のいずれか一方が前後方向を示す任意の直線上に配置されていなくてもよい。なお、第１部材と第２部材とが接触していてもよい。第１部材と第２部材とが離れていてもよい。第１部材と第２部材との間に第３部材が存在していてもよい。この定義は、前後方向以外の方向にも適用される。
　本明細書において、第１部材が第２部材の上に配置されるとは、以下の状態を指す。第１部材の少なくとも一部は、第２部材の真上に位置している。従って、上下方向に見て、第１部材は、第２部材と重なっている。この定義は、上下方向以外の方向にも適用される。
　本明細書において、第１部材が第２部材より上に配置されるとは、第１部材の少なくとも一部が第２部材の真上に位置している場合、及び、第１部材が第２部材の真上に位置せずに第１部材が第２部材の斜め上に位置している場合を含む。この場合、上下方向に見て、第１部材は、第２部材と重なっていなくてもよい。斜め上とは、例えば、左上、右上である。この定義は、上下方向以外の方向にも適用される。
　本明細書において、特に断りのない場合には、第１部材の各部について以下のように定義する。第１部材の前部とは、第１部材の前半分を意味する。第１部材の後部とは、第１部材の後半分を意味する。第１部材の左部とは、第１部材の左半分を意味する。第１部材の右部とは、第１部材の右半分を意味する。第１部材の上部とは、第１部材の上半分を意味する。第１部材の下部とは、第１部材の下半分を意味する。第１部材の前端とは、第１部材の前方向の端を意味する。第１部材の後端とは、第１部材の後方向の端を意味する。第１部材の左端とは、第１部材の左方向の端を意味する。第１部材の右端とは、第１部材の右方向の端を意味する。第１部材の上端とは、第１部材の上方向の端を意味する。第１部材の下端とは、第１部材の下方向の端を意味する。第１部材の前端部とは、第１部材の前端及びその近傍を意味する。第１部材の後端部とは、第１部材の後端及びその近傍を意味する。第１部材の左端部とは、第１部材の左端及びその近傍を意味する。第１部材の右端部とは、第１部材の右端及びその近傍を意味する。第１部材の上端部とは、第１部材の上端及びその近傍を意味する。第１部材の下端部とは、第１部材の下端及びその近傍を意味する。
　本明細書における任意の２つの部材を第１部材及び第２部材と定義した場合、任意の２つの部材の関係は以下のような意味になる。本明細書において、第１部材が第２部材に支持されているとは、第１部材が第２部材に対して移動不可能に第２部材に取り付けられている（すなわち、固定されている）場合、及び、第１部材が第２部材に対して移動可能に第２部材に取り付けられている場合を含む。また、第１部材が第２部材に支持されているとは、第１部材が第２部材に直接に取り付けられている場合、及び、第１部材が第３部材を介して第２部材に取り付けられている場合の両方を含む。
　本明細書において、第１部材が第２部材に保持されているとは、第１部材が第２部材に対して移動不可能に第２部材に取り付けられている（すなわち、固定されている）場合を含み、第１部材が第２部材に対して移動可能に第２部材に取り付けられている場合を含まない。また、第１部材が第２部材に保持されているとは、第１部材が第２部材に直接に取り付けられている場合、及び、第１部材が第３部材を介して第２部材に取り付けられている場合の両方を含む。
　本明細書において、「第１部材と第２部材とが電気的に接続される」とは、第１部材と第２部材との間で電気が導通していることを意味する。従って、第１部材と第２部材とが接触していてもよいし、第１部材と第２部材とが接触していなくてもよい。第１部材と第２部材とが接触していない場合には、第１部材と第２部材との間に導電性を有する第３部材が配置されている。
　本発明に係る回路モジュールによれば、回路モジュールを低背化出来る。
図１は、回路モジュール１０の断面図である。 図２は、回路モジュール１０ａの断面図である。 図３は、回路モジュール１０ｂの断面図である。 図４は、回路モジュール１０ｃの断面図である。 図５は、回路モジュール１０ｄの断面図である。 図６は、回路モジュール１０ｅの断面図である。 図７は、回路モジュール１０ｆの断面図である。 図８は、回路モジュール１０ｇの断面図である。
　（実施形態）
　［回路モジュールの構造］
　以下に、本発明の一実施形態に係る回路モジュール１０の構造について説明する。図１は、回路モジュール１０の断面図である。
　以下では、図１に示すように、回路モジュール１０の上回路基板１２の第１上主面Ｓ１と第１下主面Ｓ２とが並ぶ方向を上下方向と定義する。また、上下方向に直交する方向を前後方向及び左右方向と定義する。前後方向と左右方向とは、互いに直交している。前後方向は、図１の紙面垂直方向と一致している。左右方向は、図１の紙面左右方向と一致している。ただし、本明細書における上下方向、左右方向及び前後方向は、説明の便宜上定義した方向であり、回路モジュール１０の使用時における上下方向、左右方向及び前後方向と一致していなくてもよい。また、各図面において、上方向と下方向とを入れ替えてもよいし、左方向と右方向とを入れ替えてもよいし、前方向と後方向とを入れ替えてもよい。
　また、本実施形態において方向を図１に示すように定義する。上下方向をＺ軸方向と定義する。上方向をＺ軸の正方向と定義する。下方向をＺ軸の負方向と定義する。ただし、本明細書におけるＺ軸方向、Ｚ軸の正方向及びＺ軸の負方向は、説明の便宜上定義した方向であり、回路モジュール１０の使用時におけるＺ方向、Ｚ軸の正方向及びＺ軸の負方向と一致していなくてもよい。
　回路モジュール１０は、スマートフォン等の無線通信端末に用いられる。回路モジュール１０は、例えば、半導体集積回路（送信系のパワーアンプ、受信系のローノイズアンプ）、整合回路としてのコイルやコンデンサ等を含んでいる。回路モジュール１０は、直方体形状を有している。回路モジュール１０は、図１に示すように、上回路基板１２（第１回路基板）、下回路基板１４（第２回路基板），第２封止樹脂１６、第１封止樹脂１８、第３封止樹脂２０、複数の電子部品２２、複数の電子部品２６、複数の電子部品２４、複数の電子部品２８、複数の第１半田ボール３０及び複数の第２半田ボール３２を備えている。
　上回路基板１２（第１回路基板）は、上下方向（Z軸方向）に並ぶ第１上主面Ｓ１（第１正主面）及び第１下主面Ｓ２（第１負主面）を含んでいる。第１上主面Ｓ１（第１正主面）は、第１下主面Ｓ２（第１負主面）より上（Ｚ軸の正方向）に位置している。上回路基板１２は、基板本体１２ａ、複数の実装電極１２ｂ及び複数の実装電極１２ｃを含んでいる。基板本体１２ａは、第１上主面Ｓ１及び第１下主面Ｓ２を有する板形状を有している。基板本体１２ａは、上下方向に見て、前後方向に延びる２本の辺、及び、左右方向に延びる２本の辺を有する長方形状を有している。基板本体１２ａは、多層構造を有している。基板本体１２ａの内部には、図示しない電気回路が設けられている。基板本体１２ａの材料は、例えば、ガラス・エポキシ基板や、ＬＴＣＣ系の基板である。
　複数の実装電極１２ｂは、第１上主面Ｓ１に設けられている。複数の実装電極１２ｃは、第１下主面Ｓ２に設けられている。複数の実装電極１２ｂ及び複数の実装電極１２ｃは、上下方向に見て、長方形状又は円形状を有している。複数の実装電極１２ｂ及び複数の実装電極１２ｃは、例えば、銅薄膜の表面にＮｉメッキ及びＡｕメッキが施された構造を有している。
　下回路基板１４（第２回路基板）は、上下方向（Z軸方向）に並ぶ第２上主面Ｓ１１（第２正主面）及び第２下主面Ｓ１２（第２負主面）を含んでいる。第２上主面Ｓ１１（第２正主面）は、第２下主面Ｓ１２（第２負主面）より上（Ｚ軸の正方向）に位置している。下回路基板１４は、基板本体１４ａ、複数の実装電極１４ｂ及び複数の実装電極１４ｃを含んでいる。基板本体１４ａは、第２上主面Ｓ１１及び第２下主面Ｓ１２を有する板形状を有している。基板本体１４ａは、上下方向に見て、前後方向に延びる２本の辺、及び、左右方向に延びる２本の辺を有する長方形状を有している。基板本体１４ａは、多層構造を有している。基板本体１４ａの内部には、図示しない電気回路が設けられている。基板本体１４ａの材料は、例えば、ガラス・エポキシ基板や、ＬＴＣＣ系の基板である。
　複数の実装電極１４ｂは、第２上主面Ｓ１１に設けられている。複数の実装電極１４ｃは、第２下主面Ｓ１２に設けられている。複数の実装電極１４ｂ及び複数の実装電極１４ｃは、上下方向に見て、長方形状又は円形状を有している。複数の実装電極１４ｂ及び複数の実装電極１４ｃは、例えば、銅薄膜の表面にＮｉメッキ及びＡｕメッキが施された構造を有している。
　本実施形態において、下回路基板１４（第２回路基板）は、上回路基板１２（第１回路基板）より下（Z軸の負方向）に位置している。また、下回路基板１４（第２回路基板）は、上下方向（Z軸方向）に見て、上回路基板１２（第１回路基板）と重なっている。上下方向に見て、下回路基板１４の外縁の全体は、上回路基板１２の外縁の全体と重なっている。
　複数の第１半田ボール３０は、楕円球状を有している。本実施形態では、複数の第１半田ボール３０は、球形状を有している。複数の第１半田ボール３０は、上回路基板１２（第１回路基板）と下回路基板１４（第２回路基板）との間の基板間領域Ａ１に位置している。複数の第１半田ボール３０は、上回路基板１２（第１回路基板）と下回路基板１４（第２回路基板）とを電気的に接続している。具体的には、複数の第１半田ボール３０は、第１下主面Ｓ２及び第２上主面Ｓ１１に設けられている。より正確には、複数の第１半田ボール３０は、上回路基板１２の複数の実装電極１２ｃ及び下回路基板１４の複数の実装電極１４ｂに接している。複数の第１半田ボール３０は、半田バンプである。
　複数の第２半田ボール３２は、楕円球状を有している。本実施形態では、複数の第２半田ボール３２は、球形状を有している。複数の第２半田ボール３２は、下回路基板１４（第２回路基板）の第２下主面Ｓ１２（第２負主面）に設けられている。より正確には、複数の第２半田ボール３２は、複数の実装電極１４ｃに設けられている。従って、本実施形態において、第１半田ボール３０と複数の第２半田ボール３２とは、Ｚ軸の負方向にこの順に並んでいる。複数の第２半田ボール３２は、回路モジュール１０がマザーボードに実装される際に、マザーボードの実装電極に接触する。すなわち、複数の第２半田ボール３２は、半田バンプである。
　第１半田ボール３０の大きさは、第２半田ボール３２の大きさより大きい。本実施形態では、複数の第１半田ボール３０及び複数の第２半田ボール３２が設けられている。従って、複数の第１半田ボール３０それぞれの大きさは、複数の第１半田ボール３０の大きさの平均値である。また、第２半田ボール３２の大きさは、複数の第２半田ボール３２の大きさの平均値である。本実施形態では、第１半田ボール３０及び第２半田ボール３２は、球形状である。従って、第１半田ボール３０の大きさは、第１半田ボール３０の直径である。第２半田ボール３２の大きさは、第２半田ボール３２の直径である。第１半田ボール３０が楕円球状である場合、第１半田ボール３０の大きさは、第１半田ボール３０の最大径である。第２半田ボール３２が楕円球状である場合、第２半田ボール３２の大きさは、第２半田ボール３２の最大径である。
　複数の電子部品２２は、第１上主面Ｓ１に実装されている。すなわち、複数の電子部品２２は、複数の実装電極１２ｂに実装されている。
　複数の電子部品２４（第２電子部品）は、第１下主面Ｓ２（第１負主面）に実装されている。すなわち、複数の電子部品２４は、複数の実装電極１２ｃに実装されている。電子部品２４（第２電子部品）は、上下方向（Z軸方向）に並んでいる第４上主面Ｓ４１（第４正主面）及び第４下主面Ｓ４２（第４負主面）を含んでいる。第４上主面Ｓ４１（第４正主面）は、第４下主面Ｓ４２（第４負主面）より上（Ｚ軸の正方向）に位置している。複数の電子部品２４は、下回路基板１４と接触していない。具体的には、複数の電子部品２４の第４下主面Ｓ４２は、下回路基板１４の第２上主面Ｓ１１と接触していない。本実施形態において、複数の電子部品２４と複数の第２半田ボール３２とは、Ｚ軸の負方向にこの順に並んでいる。
　複数の電子部品２６（第１電子部品）は、第２上主面Ｓ１１（第２正主面）に実装されている。すなわち、複数の電子部品２６は、複数の実装電極１４ｂに実装されている。電子部品２６（第１電子部品）は、上下方向（Z軸方向）に並んでいる第３上主面Ｓ３１（第３正主面）及び第３下主面Ｓ３２（第３負主面）を含んでいる。第３上主面Ｓ３１（第３正主面）は、第３下主面Ｓ３２（第３負主面）より上（Ｚ軸の正方向）に位置している。複数の電子部品２６は、上下方向に見て、複数の電子部品２４と重なっていない。複数の電子部品２６は、上回路基板１２と接触している。具体的には、複数の電子部品２６（第１電子部品）の第３上主面Ｓ３１（第３正主面）が、上回路基板１２（第１回路基板）の第１下主面Ｓ２（第１負主面）と接触している。本実施形態において、複数の電子部品２６と複数の第２半田ボール３２とは、Ｚ軸の負方向にこの順に並んでいる。
　複数の電子部品２８は、第２下主面Ｓ１２に実装されている。すなわち、複数の電子部品２８は、複数の実装電極１４ｃに実装されている。
　以上のような複数の電子部品２２、複数の電子部品２４、複数の電子部品２６及び複数の電子部品２８は、チップコイルやチップコンデンサ、半導体集積回路等の電子部品である。
　第１封止樹脂１８は、第１下主面Ｓ２（第１負主面）及び第２上主面Ｓ１１（第２正主面）に接している。第１封止樹脂１８は、複数の第１半田ボール３０の表面を覆うように、基板間領域Ａ１に設けられている。また、第１封止樹脂１８は、複数の電子部品２６及び複数の電子部品２４の表面を覆っている。そのため、複数の第１半田ボール３０、複数の電子部品２６及び複数の電子部品２４は、第１封止樹脂１８内に位置している。
　ここで、基板間領域Ａ１は、前記の通り、上回路基板１２と下回路基板１４との間に位置する領域である。上回路基板１２及び下回路基板１４は、上下方向に見て、長方形状を有している。従って、基板間領域Ａ１は、直方体形状を有する。そのため、第１封止樹脂１８は、直方体形状を有している。そして、上下方向に見て、第１封止樹脂１８の外縁の全体は、上回路基板１２の外縁の全体及び下回路基板１４の外縁の全体と重なっている。このような第１封止樹脂１８は、基板間領域Ａ１に隙間なく充填されている。ただし、第１封止樹脂１８内に僅かな気泡が残留していてもよい。
　第２封止樹脂１６は、第１上主面Ｓ１（第１正主面）を覆っている。また、第２封止樹脂１６は、複数の電子部品２２の表面を覆っている。そのため、複数の電子部品２２は、第２封止樹脂１６内に位置している。第２封止樹脂１６は、直方体形状を有している。そして、上下方向に見て、第２封止樹脂１６の外縁の全体は、上回路基板１２の外縁の全体及び下回路基板１４の外縁の全体と重なっている。
　第３封止樹脂２０は、第２下主面Ｓ１２（第２負主面）を覆っている。また、第３封止樹脂２０は、複数の第２半田ボール３２の表面及び複数の電子部品２８の側面を覆っている。ただし、複数の第２半田ボール３２の下端部及び複数の電子部品２８の下面は、第３封止樹脂２０から露出している。そのため、複数の第２半田ボール３２及び複数の電子部品２８は、第３封止樹脂２０内に位置している。第３封止樹脂２０は、直方体形状を有している。そして、上下方向に見て、第３封止樹脂２０の外縁の全体は、上回路基板１２の外縁の全体及び下回路基板１４の外縁の全体と重なっている。以上のような第２封止樹脂１６，第１封止樹脂１８及び第３封止樹脂２０の材料は、例えば、エポキシ樹脂である。
　なお、回路モジュール１０の製造工程は、以下の通りである。複数の電子部品２４及び複数の電子部品２２が実装された上回路基板１２を用意する。第１上主面Ｓ１の上に第２封止樹脂１６を形成する。また、複数の第２半田ボール３２、複数の電子部品２６及び複数の電子部品２８が実装された下回路基板１４を用意する。第２下主面Ｓ１２の下に第３封止樹脂２０を形成する。次に、下回路基板１４の実装電極１４ｂに複数の第１半田ボール３０を配置する。次に、複数の電子部品２６の第３上主面Ｓ３１と、複数の第１半田ボール３０とを、上回路基板１２の第１下主面Ｓ２に接触させる。次に、複数の第１半田ボール３０を溶融させる。次に、第１半田ボール３０を冷却することにより、第１半田ボール３０を固化させる。最後に、上回路基板１２と下回路基板１４との間に第１封止樹脂１８を形成する。
　［効果］
　回路モジュール１０によれば、回路モジュール１０を低背化出来る。より詳細には、特許文献１に記載のモジュールでは、上下方向に並ぶ第１の実装基板と第２の実装基板とが柱状のピンにより接続されている。柱状のピンの上下方向の長さは、製造誤差によってばらつく。従って、柱状のピンの上下方向の長さが、２つの実装基板の間の長さよりも長くなる可能性がある。この場合、第２の電子部品の上面が、第１の実装基板の下面と接触しない。従って、特許文献１に記載のモジュールを、低背化することは困難である。
　そこで、回路モジュール１０では、複数の第１半田ボール３０によって上回路基板１２（第１回路基板）と下回路基板１４（第２回路基板）とを電気的に接続している。製造工程において複数の第１半田ボール３０が溶融したとき、複数の第１半田ボール３０のＺ軸方向の長さは僅かに変化する。これにより、第１半田ボール３０のＺ軸方向の長さが、上回路基板１２と下回路基板１４との間の長さと同じになりやすい。このため、電子部品２６の第３上主面Ｓ３１が、上回路基板１２の第１下主面Ｓ２と接触する。換言すれば、電子部品２６の第３上主面Ｓ３１と上回路基板１２の第１下主面Ｓ２との間に空間が存在しなくなる。従って、上回路基板１２と下回路基板１４との間の長さを短くすることが出来る。結果、回路モジュール１０を低背化することが出来る。
　（第１変形例）
　以下、第１変形例に係る回路モジュール１０ａについて図面を参照しながら説明する。図２は、回路モジュール１０ａの断面図である。
　ここで、本変形例における方向の定義は、第１実施形態における方向の定義と異なる。具体的には、本変形例では、図２に示すように、上方向がＺ軸の負方向と一致しており、且つ、下方向がＺ軸の正方向と一致している。このため、本変形例では、上回路基板１２（第２回路基板）が、下回路基板１４（第１回路基板）より上（Ｚ軸の負方向）に位置している。
　また、本変形例において、下回路基板１４（第１回路基板）は、上下方向（Z軸方向）に並ぶ第２上主面Ｓ１１（第１負主面）及び第２下主面Ｓ１２（第１正主面）を有している。第２下主面Ｓ１２（第１正主面）が、第２上主面Ｓ１１（第１負主面）より下（Ｚ軸の正方向）に位置している。
　また、電子部品２６（第２電子部品）は、第２上主面Ｓ１１（第１負主面）に実装されている。電子部品２６（第２電子部品）は、上下方向（Z軸方向）に並んでいる第３上主面Ｓ３１（第４負主面）及び第３下主面Ｓ３２（第４正主面）を有している。第３下主面Ｓ３２（第４正主面）は、第３上主面Ｓ３１（第４負主面）より下（Ｚ軸の正方向）に位置している。
　また、上回路基板１２（第２回路基板）は、上下方向（Z軸方向）に並ぶ第１上主面Ｓ１（第２負主面）及び第１下主面Ｓ２（第２正主面）を有している。第１下主面Ｓ２（第２正主面）が、第１上主面Ｓ１（第２負主面）より下（Ｚ軸の正方向）に位置している。
　また、電子部品２４（第１電子部品）は、第１下主面Ｓ２（第２正主面）に実装されている。電子部品２４（第１電子部品）は、第４上主面Ｓ４１（第３負主面）及び第４下主面Ｓ４２（第３正主面）を有している。第４下主面Ｓ４２（第３正主面）は、第４上主面Ｓ４１（第３負主面）より下（Ｚ軸の正方向）に位置している。
　図２に示すように、回路モジュール１０ａでは、複数の電子部品２４が、下回路基板１４と接触している点で回路モジュール１０と相違する。具体的には、複数の電子部品２４（第１電子部品）の第４下主面Ｓ４２（第３正主面）が、下回路基板１４（第１回路基板）の第２上主面Ｓ１１（第１負主面）と接触している。また、回路モジュール１０ａでは、複数の第２半田ボール３２は、下回路基板１４（第１回路基板）の第２下主面Ｓ１２（第１正主面）に設けられている。
　回路モジュール１０ａでは、複数の第２半田ボール３２が、下回路基板１４（第１回路基板）の第２下主面Ｓ１２（第１正主面）に設けられている。回路モジュール１０と同様にして、回路モジュール１０ａにおける複数の第１半田ボール３０の大きさは、複数の第２半田ボール３２の大きさよりも大きい。
　また、回路モジュール１０ａでは、第２封止樹脂１６は、上回路基板１２（第２回路基板）の第１上主面Ｓ１（第２負主面）を覆っている。第３封止樹脂２０は、第２下主面Ｓ１２（第１正主面）を覆っている。
　回路モジュール１０ａのその他の構造は、回路モジュール１０と同じであるため説明を省略する。回路モジュール１０ａは、回路モジュール１０と同じ効果を奏する。具体的には、回路モジュール１０ａにおいて第１下主面Ｓ２（第２正主面）に実装されている複数の電子部品２４（第１電子部品）の第４下主面Ｓ４２（第３正主面）は、下回路基板１４（第１回路基板）の第２上主面Ｓ１１（第１負主面）と接触している。従って、上回路基板１２と下回路基板１４との間の長さを短くすることが出来る。結果、回路モジュール１０ａを低背化することが出来る。
　（第２変形例）
　以下に、第２変形例に係る回路モジュール１０ｂについて図面を参照しながら説明する。図３は、回路モジュール１０ｂの断面図である。本変形例におけるＺ軸方向、Ｚ軸の正方向及びＺ軸の負方向の定義は、第１実施形態におけるＺ軸方向、Ｚ軸の正方向及びＺ軸の負方向の定義と同じである。
　回路モジュール１０ｂは、複数の第２半田ボール３２の形状において回路モジュール１０と相違する。より詳細には、複数の第２半田ボール３２は、上下方向（Ｚ軸方向）に直交する平面である底面Ｓｄを有している。複数の第２半田ボール３２の底面Ｓｄは、第３封止樹脂２０の下主面Ｓ５１（第３封止樹脂２０の負主面）と共に一つの平面に含まれている。すなわち、複数の第２半田ボール３２の底面Ｓｄは、第３封止樹脂２０の下主面Ｓ５１と面一である。このような回路モジュール１０ｂは、第３封止樹脂２０の下主面Ｓ５１を研磨することによって作製される。回路モジュール１０ｂのその他の構造は、回路モジュール１０と同じであるので説明を省略する。回路モジュール１０ｂは、回路モジュール１０と同じ作用効果を奏することが出来る。
　回路モジュール１０ｂによれば、複数の第２半田ボール３２の底面Ｓｄが、第３封止樹脂２０の下主面Ｓ５１（第３封止樹脂２０の負主面）から露出している。従って、回路モジュール１０ｂにおいて複数の第２半田ボール３２が第３封止樹脂２０の下主面Ｓ５１から露出している面積は、回路モジュール１０において複数の第２半田ボール３２が第３封止樹脂２０の下主面Ｓ５１から露出している面積より大きくなる。よって、回路モジュール１０ｂによれば、回路モジュール１０ｂをマザーボードに実装する際に、回路モジュール１０ｂがマザーボードにより確実に電気的に接続されるようになる。
　（第３変形例）
　以下に、第３変形例に係る回路モジュール１０ｃについて図面を参照しながら説明する。図４は、回路モジュール１０ｃの断面図である。本変形例におけるＺ軸方向、Ｚ軸の正方向及びＺ軸の負方向の定義は、第１実施形態におけるＺ軸方向、Ｚ軸の正方向及びＺ軸の負方向の定義と同じである。
　回路モジュール１０ｃは、複数の第３半田ボール３４を更に備えている点において回路モジュール１０と相違する。第３半田ボール３４は、楕円球状を有している。本実施形態では、第３半田ボール３４は、球形状を有している。複数の第３半田ボール３４は、上回路基板１２（第１回路基板）と下回路基板１４（第２回路基板）との間の基板間領域Ａ１に位置している。複数の第３半田ボール３４は、上回路基板１２（第１回路基板）と下回路基板１４（第２回路基板）とを電気的に接続している。具体的には、複数の第１半田ボール３０は、下回路基板１４（第２回路基板）の実装電極１４ｂに接している。複数の第３半田ボール３４は、上回路基板１２（第１回路基板）の実装電極１２ｃに接している。複数の第１半田ボール３０と複数の第３半田ボール３４は、上下方向（Ｚ軸方向）に並ぶと共に互いに接触している。第１半田ボール３０と第３半田ボール３４とが互いに接触する接触部分ＣＰは、上下方向（Ｚ軸方向）に見て、第１半田ボール３０の外縁及び第３半田ボール３４の外縁のそれぞれに囲まれている。
　回路モジュール１０ｃのその他の構造は、回路モジュール１０と同じであるので説明を省略する。回路モジュール１０ｃは、回路モジュール１０と同じ作用効果を奏する。
　（第４変形例）
　以下に、第４変形例に係る回路モジュール１０ｄについて図面を参照しながら説明する。図５は、回路モジュール１０ｄの断面図である。本変形例におけるＺ軸方向、Ｚ軸の正方向及びＺ軸の負方向の定義は、第１実施形態におけるＺ軸方向、Ｚ軸の正方向及びＺ軸の負方向の定義と同じである。
　回路モジュール１０ｄは、シールド導体５０を更に備えている点において回路モジュール１０ｃと相違する。シールド導体５０は、第２封止樹脂１６の上面（正主面）及び上下方向（Ｚ軸方向）に直交する方向に位置する側面、上回路基板１２（第１回路基板）の上下方向（Ｚ軸方向）に直交する方向に位置する側面、第１封止樹脂１８の上下方向（Ｚ軸方向）に直交する方向に位置する側面及び下回路基板１４（第２回路基板）の上下方向（Ｚ軸方向）に直交する方向に位置する側面を覆っている。Ｚ軸方向に直交する方向に位置する側面は、前面、後面、左面及び右面である。シールド導体５０は、接地電位に接続される。回路モジュール１０ｄのその他の構造は、回路モジュール１０ｂと同じであるので説明を省略する。回路モジュール１０ｄは、回路モジュール１０ｂと同じ作用効果を奏する。
　また、回路モジュール１０ｄは、接地電位に接続されているシールド導体５０を備えている。従って、回路モジュール１０ｄから回路モジュール１０ｄ外にノイズが放射されることが抑制されると共に、回路モジュール１０外から回路モジュール１０内にノイズが侵入することが抑制される。
　（第５変形例）
　以下に、第５変形例に係る回路モジュール１０ｅについて図面を参照しながら説明する。図６は、回路モジュール１０ｅの断面図である。本変形例におけるＺ軸方向、Ｚ軸の正方向及びＺ軸の負方向の定義は、第１実施形態におけるＺ軸方向、Ｚ軸の正方向及びＺ軸の負方向の定義と同じである。
　回路モジュール１０ｅは、複数の第１半田ボール３０の内の少なくとも１つがシールド導体５０に接触している点において回路モジュール１０ｄと相違する。本実施形態では、２個の第１半田ボール３０がシールド導体５０に接触している。回路モジュール１０ｅのその他の構造は、回路モジュール１０ｄと同じであるので説明を省略する。回路モジュール１０ｅは、回路モジュール１０ｄと同じ作用効果を奏する。また、回路モジュール１０ｅによれば、シールド導体５０が第１半田ボール３０を介して接地電位に接続されるようになる。
　（第２実施形態）
　以下、第２実施形態に係る回路モジュール１０ｆについて図面を参照しながら説明する。図７は、回路モジュール１０ｆの断面図である。本変形例におけるＺ軸方向、Ｚ軸の正方向及びＺ軸の負方向の定義は、第１実施形態におけるＺ軸方向、Ｚ軸の正方向及びＺ軸の負方向の定義と同じである。
　図７に示すように回路モジュール１０ｆは、複数の電子部品２６と複数の電子部品２４とが接触している点で、回路モジュール１０と異なる。具体的には、複数の電子部品２６（第１電子部品）の第３上主面Ｓ３１（第３正主面）が、複数の電子部品２４（第２電子部品）の第４下主面Ｓ４２（第４負主面）と、接触している。
　（効果）
　回路モジュール１０ｆによれば、回路モジュール１０ｆを低背化出来る。前述したように、特許文献１に記載のモジュールでは、柱状のピンによって特許文献１に記載のモジュールを低背化することは困難である。一方、回路モジュール１０ｆでは、複数の第１半田ボール３０によって上回路基板１２（第１回路基板）と下回路基板１４（第２回路基板）とを電気的に接続している。これにより、回路モジュール１０と同様にして、第１半田ボール３０のＺ軸方向の長さが、上回路基板１２（第１回路基板）と下回路基板１４（第２回路基板）との間の長さと同じになる。このため、電子部品２６（第１電子部品）の第３上主面Ｓ３１（第３正主面）が、電子部品２４（第２電子部品）の第４下主面Ｓ４２（第４負主面）と接触する。結果、回路モジュール１０ｆを低背化することが出来る。
　（第２実施形態の変形例）
　以下、第２実施形態の変形例に係る回路モジュール１０ｇについて図面を参照しながら説明する。図８は、回路モジュール１０ｇの断面図である。本変形例におけるＺ軸方向、Ｚ軸の正方向及びＺ軸の負方向の定義は、第１実施形態におけるＺ軸方向、Ｚ軸の正方向及びＺ軸の負方向の定義と同じである。
　回路モジュール１０ｇは、複数の第３半田ボール３４を更に備えている点において回路モジュール１０ｆと相違する。第３半田ボール３４は、楕円球状を有している。複数の第３半田ボール３４は、上回路基板１２（第１回路基板）と下回路基板１４（第２回路基板）との間の基板間領域Ａ１に位置している。複数の第３半田ボール３４は、上回路基板１２（第１回路基板）と下回路基板１４（第２回路基板）とを電気的に接続している。具体的には、複数の第１半田ボール３０は、下回路基板１４（第２回路基板）の実装電極１４ｂに接している。複数の第３半田ボール３４は、上回路基板１２（第１回路基板）の実装電極１２ｃに接している。複数の第１半田ボール３０と複数の第３半田ボール３４は、上下方向（Ｚ軸方向）に並ぶと共に互いに接触している。
　第１半田ボール３０と第３半田ボール３４とが互いに接触する接触部分ＣＰは、Ｚ軸方向に見て、第１半田ボール３０の外縁及び第３半田ボール３４の外縁のそれぞれに囲まれている。
　回路モジュール１０ｇは、回路モジュール１０ｆと同じ効果を奏する。
　（その他の実施形態）
　本発明に係る回路モジュールは、回路モジュール１０，１０ａ～１０ｇに限らず、その要旨の範囲内において変更可能である。また、回路モジュール１０，１０ａ～１０ｇの構造を任意に組み合わせてもよい。
　なお、回路モジュール１０，１０ａ～１０ｇは、複数の第１半田ボール３０を備えている。しかしながら、回路モジュール１０，１０ａ～１０ｇは、１以上の第１半田ボール３０を備えていればよい。
　なお、回路モジュール１０，１０ａ～１０ｇは、複数の第２半田ボール３２を備えている。しかしながら、回路モジュール１０，１０ａ～１０ｇは、１以上の第２半田ボール３２を備えていればよい。
　なお、回路モジュール１０ｅにおいて、１以上の第１半田ボール３０の内の少なくとも１つが、シールド導体５０に接触していればよい。
　なお、回路モジュール１０，１０ａ～１０ｇは、複数の電子部品２６を備えている。しかしながら、回路モジュール１０，１０ａ～１０ｇは、１以上の電子部品２６を備えていればよい。
　なお、回路モジュール１０，１０ａ～１０ｇは、複数の電子部品２４を備えている。しかしながら、回路モジュール１０，１０ａ～１０ｇは、１以上の電子部品２４を備えていればよい。
　なお、回路モジュール１０ｃ，１０ｄ，１０ｅ，１０ｇは、複数の第３半田ボール３４を備えている。しかしながら、回路モジュール１０ｂ，１０ｄ，１０ｅ，１０ｇは、１以上の第３半田ボール３４を備えていればよい。
　なお、第２封止樹脂１６及び第３封止樹脂２０は、必須の構成要件ではない。
　なお、電子部品２２及び電子部品２８は、必須の構成要件ではない。
　なお、第１半田ボール３０、第２半田ボール３２及び第３半田ボール３４は、球形状ではない楕円球状であってもよい。この場合、半田ボールの大きさは、上下方向に直交する方向の半田ボールの最大幅である。
　なお、回路モジュール１０ａにおいて、複数の第２半田ボール３２が、上下方向（Ｚ軸方向）に直交する平面である底面Ｓｄを有していてもよい。この場合、回路モジュール１０ａにおいて、複数の第２半田ボール３２の底面Ｓｄは、第３封止樹脂２０の下主面Ｓ５１（正主面）と共に一つの平面に含まれている。
　なお、回路モジュール１０ａは、シールド導体５０を備えていてもよい。この場合、シールド導体５０は、第２封止樹脂１６の上面（負主面）及び上下方向（Ｚ軸方向）に直交する方向に位置する側面、下回路基板１４（第１回路基板）のＺ軸方向に直交する方向に位置する側面、第１封止樹脂１８の上下方向（Ｚ軸方向）に直交する方向に位置する側面及び上回路基板１２（第２回路基板）の上下方向（Ｚ軸方向）に直交する方向に位置する側面を覆っている。
　なお、回路モジュール１０ａがシールド導体５０を備えている場合、複数の第１半田ボール３０の内の少なくとも１つが、シールド導体５０に接していてもよい。
　なお、回路モジュール１０，１０ａ～１０ｇにおいて、第１半田ボール３０の大きさは、必ずしも、第２半田ボール３２の大きさよりも大きくなくてよい。
１０，１０ａ～１０ｇ：回路モジュール
１２：上回路基板
１２ａ，１４ａ：基板本体
１２ｂ，１２ｃ，１４ｂ，１４ｃ：実装電極
１４：下回路基板
２４，２６：電子部品
３０：第１半田ボール
Ａ１：基板間領域
Ｓ１：第１上主面
Ｓ１１：第２上主面
Ｓ１２：第２下主面
Ｓ２：第１下主面
Ｓ３１：第３上主面
Ｓ３２：第３下主面
Ｓ４１：第４上主面
Ｓ４２：第４下主面

Claims (11)

  1. 　Ｚ軸方向に並ぶ第１正主面及び第１負主面を含んでいる第１回路基板であって、前記第１正主面は、前記第１負主面よりＺ軸の正方向に位置している、第１回路基板と、
    　Ｚ軸方向に並ぶ第２正主面及び第２負主面を含んでいる第２回路基板であって、前記第１回路基板よりＺ軸の負方向に位置し、かつ、Ｚ軸方向に見て、前記第１回路基板と重なっている第２回路基板であって、前記第２正主面は、前記第２負主面よりＺ軸の正方向に位置している、第２回路基板と、
    　前記第２正主面に実装されている第１電子部品であって、Ｚ軸方向に並ぶ第３正主面及び第３負主面を含んでいる第１電子部品であって、前記第３正主面は、前記第３負主面よりＺ軸の正方向に位置している、第１電子部品と、
    　楕円球状を有している１以上の第１半田ボールであって、前記第１回路基板と前記第２回路基板との間の基板間領域に位置しており、且つ、前記第１回路基板と前記第２回路基板とを電気的に接続している１以上の第１半田ボールと、
    　を備えており、
    　（Ａ）又は（Ｂ）の構造を有している、
    　回路モジュール。
    　（Ａ）
    　前記第１電子部品の前記第３正主面が、前記第１回路基板の前記第１負主面と接触している。
    　（Ｂ）
    　前記第１負主面に実装されている第２電子部品であって、Ｚ軸方向に並んでいる第４正主面及び第４負主面を含んでいる第２電子部品であって、前記第４正主面は、前記第４負主面よりＺ軸の正方向に位置している、第２電子部品を更に備えており、
    　前記第１電子部品の前記第３正主面が、前記第２電子部品の前記第４負主面と、接触している。
  2. 　前記第１負主面及び前記第２正主面に接し、且つ、前記１以上の第１半田ボールの表面を覆うように、前記基板間領域に設けられている第１封止樹脂、を更に備えている、
    　請求項１に記載の回路モジュール。
  3. 　前記回路モジュールは、
    　前記第１正主面を覆っている第２封止樹脂と、
    　前記第２封止樹脂の正主面及びＺ軸方向に直交する方向に位置する側面、前記第１回路基板のＺ軸方向に直交する方向に位置する側面、前記第１封止樹脂のＺ軸方向に直交する方向に位置する側面及び前記第２回路基板のＺ軸方向に直交する方向に位置する側面を覆っているシールド導体とを、
    　更に備えている、
    　請求項２に記載の回路モジュール。
  4. 　前記１以上の第１半田ボールの内の少なくとも１つは、前記シールド導体に接触している、
    　請求項３に記載の回路モジュール。
  5. 　前記回路モジュールは、楕円球状を有している１以上の第２半田ボールであって、前記第２回路基板の前記第２負主面に設けられている１以上の第２半田ボールを更に備えており、
    　前記１以上の第１半田ボールの大きさは、前記１以上の第２半田ボールの大きさよりも大きい、
    　請求項１から請求項４のいずれかに記載の回路モジュール。
  6. 　前記回路モジュールは、
    　　楕円球状を有している１以上の第２半田ボールであって、前記第２回路基板の前記第２負主面に設けられている１以上の第２半田ボールと、
    　　前記第２負主面を覆っている第３封止樹脂と、
    　を更に備えており、
    　前記１以上の第２半田ボールは、Ｚ軸方向に直交する平面である底面を有しており、
    　前記１以上の第２半田ボールの底面は、前記第３封止樹脂の負主面と共に一つの平面に含まれている、
    　請求項１から請求項５のいずれかに記載の回路モジュール。
  7. 　前記回路モジュールは、
    　　前記第２負主面を覆っている第２封止樹脂と、
    　　前記第２封止樹脂の負主面及びＺ軸方向に直交する方向に位置する側面、前記第１回路基板のＺ軸方向に直交する方向に位置する側面、前記第１封止樹脂のＺ軸方向に直交する方向に位置する側面及び前記第２回路基板のＺ軸方向に直交する方向に位置する側面を覆っているシールド導体とを、
    　更に備えている、
    　請求項２に記載の回路モジュール。
  8. 　前記１以上の第１半田ボールの内の少なくとも１つは、前記シールド導体に接触している、
    　請求項７に記載の回路モジュール。
  9. 　前記回路モジュールは、楕円球状を有している１以上の第２半田ボールであって、前記第１回路基板の前記第１正主面に設けられている１以上の第２半田ボールを更に備えており、
    　前記１以上の第１半田ボールの大きさは、前記１以上の第２半田ボールの大きさよりも大きい、
    　請求項１、請求項２、請求項７又は請求項８のいずれかに記載の回路モジュール。
  10. 　前記回路モジュールは、
    　　楕円球状を有している１以上の第２半田ボールであって、前記第１回路基板の前記第１正主面に設けられている１以上の第２半田ボールと、
    　　前記第１正主面を覆っている第３封止樹脂と、
    　を更に備えており、
    　前記１以上の第２半田ボールは、Ｚ軸方向に直交する平面である底面を有しており、
    　前記１以上の第２半田ボールの底面は、前記第３封止樹脂の正主面と共に一つの平面に含まれている、
    　請求項１、請求項２、請求項７、請求項８又は請求項９のいずれかに記載の回路モジュール。
  11. 　前記回路モジュールは、
    　楕円球状を有しており、且つ、前記第１回路基板と前記第２回路基板との間の前記基板間領域に位置しており、且つ、前記第１回路基板と前記第２回路基板とを電気的に接続している１以上の第３半田ボール、
    　を更に備えており、
    　前記１以上の第１半田ボールは、前記第２回路基板の実装電極に接しており、
    　前記１以上の第３半田ボールは、前記第１回路基板の実装電極に接しており、
    　前記１以上の第１半田ボールと前記１以上の第３半田ボールは、Ｚ軸方向に並ぶと共に互いに接触しており、
    　前記１以上の第１半田ボールと前記１以上の第３半田ボールとが互いに接触する接触部分は、Ｚ軸方向に見て、前記１以上の第１半田ボールの外縁及び前記１以上の第３半田ボールの外縁のそれぞれに囲まれている、
    　請求項１から請求項１０のいずれかに記載の回路モジュール。
PCT/JP2023/004328 2022-02-16 2023-02-09 回路モジュール WO2023157749A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022021968 2022-02-16
JP2022-021968 2022-02-16

Publications (1)

Publication Number Publication Date
WO2023157749A1 true WO2023157749A1 (ja) 2023-08-24

Family

ID=87578118

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/004328 WO2023157749A1 (ja) 2022-02-16 2023-02-09 回路モジュール

Country Status (1)

Country Link
WO (1) WO2023157749A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060012037A1 (en) * 2004-07-01 2006-01-19 Raedt Walter D Methods for bonding and devices according to such methods
JP2006049720A (ja) * 2004-08-06 2006-02-16 Fujitsu Media Device Kk 電子回路装置
JP2009521803A (ja) * 2005-12-23 2009-06-04 テッセラ，インコーポレイテッド 超ファインピッチ配線で積層された超小型電子アセンブリ
JP2010157775A (ja) * 2010-04-14 2010-07-15 Renesas Technology Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060012037A1 (en) * 2004-07-01 2006-01-19 Raedt Walter D Methods for bonding and devices according to such methods
JP2006049720A (ja) * 2004-08-06 2006-02-16 Fujitsu Media Device Kk 電子回路装置
JP2009521803A (ja) * 2005-12-23 2009-06-04 テッセラ，インコーポレイテッド 超ファインピッチ配線で積層された超小型電子アセンブリ
JP2010157775A (ja) * 2010-04-14 2010-07-15 Renesas Technology Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US8952262B2 (en) Component-incorporated wiring substrate and method of manufacturing the same
US9516740B2 (en) Electronic component embedded substrate and method for manufacturing electronic component embedded substrate
US7695289B1 (en) Connector
US8708711B2 (en) Connecting terminal structure, socket and electronic package
KR20170063371A (ko) 리지드-플렉스 회로 커넥터
US8289728B2 (en) Interconnect board, printed circuit board unit, and method
KR101756500B1 (ko) 적층형 반도체 디바이스 및 인쇄 회로 기판
US20130029500A1 (en) Connector and fabrication method thereof
US8581110B2 (en) Printed circuit board and method of manufacturing the same
US10257934B2 (en) Circuit board module
US10403992B1 (en) Socket assembly for an electrical system
WO2023157749A1 (ja) 回路モジュール
US20110011634A1 (en) Circuit package with integrated direct-current (dc) blocking capacitor
US8215966B2 (en) Interposer connector assembly
US7405364B2 (en) Decoupled signal-power substrate architecture
WO2023157747A1 (ja) 回路モジュール
WO2023157748A1 (ja) 回路モジュール
US9668359B2 (en) Circuit module having surface-mount pads on a lateral surface for connecting with a circuit board
JP2000021525A (ja) コネクタシステム
US20150187731A1 (en) Low cost connector for high speed, high density signal delivery
US20240136739A1 (en) Circuit module
WO2024034278A1 (ja) 回路モジュール
US6680526B2 (en) Socket with low inductance side contacts for a microelectronic device package
US20230246362A1 (en) Interconnect substrate
US20240332223A1 (en) Chip Die Substrate with Edge-Mounted Capacitors

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23756275

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE