JP2007250928A - 多層プリント配線板 - Google Patents
多層プリント配線板 Download PDFInfo
- Publication number
- JP2007250928A JP2007250928A JP2006073866A JP2006073866A JP2007250928A JP 2007250928 A JP2007250928 A JP 2007250928A JP 2006073866 A JP2006073866 A JP 2006073866A JP 2006073866 A JP2006073866 A JP 2006073866A JP 2007250928 A JP2007250928 A JP 2007250928A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- multilayer printed
- pad
- decoupling capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】少なくとも電源ピン、グランドピン、信号ピンを有したFPGA等のBGAパッケージ2が実装される多層プリント配線板1は、BGAパッケージ2をはんだ接続するパッドと、BGAパッケージ2を実装する面と同一面にあり且つBGAパッケージ2の下部に位置するデカップリングコンデンサ3実装用の電極パッドを備えている。デカップリングコンデンサ3の一方の電極パッドを電源ピン用パッドと電源スルーホールとに接続し、デカップリングコンデンサ3の他方の電極パッドをグランドピン用パッドとグランドスルーホールとに接続する。これにより、デカップリングコンデンサ3とBGAパッケージ2の電源ピン及びグランドピンの接続距離を短くした多層プリント配線板1を提供する。
【選択図】図1
Description
本実施の形態は、半導体集積回路の電源ピンからグランドまでの実効インダクタンス成分を低減して等価回路に於ける直列共振周波数を高くし得る、多層プリント配線板上でのデカップリングコンデンサの実装構造を提供することにより、プリント配線基板から発生する放射ノイズを抑制し、半導体集積回路の安定した動作を確保する。即ち、本実施の形態では、半導体集積回路を内蔵する半導体集積回路用パッケージが実装される多層プリント配線板の面と同一面側に、デカップリングコンデンサの2個の電極パッドが、半導体集積回路用パッケージを実装した際に丁度デカップリングコンデンサが半導体集積回路用パッケージの下部に配置されるように、配設されて、しかも、配線で以って同一面上の電源パッド及びグランドパッドにそれぞれ接続されている。ここでは、少なくとも電源ピン、グランドピン及び信号ピンを有する「半導体集積回路用パッケージ」の一例として、FPGA等のBGAパッケージが適用される。以下、本実施の形態の詳細を、図面を参照しつつ記載する。
図5は、本実施の形態に於ける、多層プリント配線板1上にBGAパッケージ2及びデカップリングコンデンサ3を実装する構造の概略図を示す。図5に示されている通り、本実施の形態に係る多層プリント配線板1は、BGAパッケージ2の実装面側に設けられ且つBGAパッケージ2下部に位置するデカップリングコンデンサ用パッド(実施の形態1で既述したものと同等)以外に、BGAパッケージ2を実装する面とは反対面側にもデカップリングコンデンサ3を実装する電極パッドを備えている。従って、本実施の形態では、デカップリングコンデンサ3を、BGAパッケージ2の下部に位置するBGAパッケージ2の実装面側の部分と、その反対面側(その反対面中、BGAパッケージ2の実装面側の部分と対向している部分)とに実装する。
本実施の形態は、既述した実施の形態1及び2の変形例に該当している。即ち、実施の形態1及び2では、図2に例示する通り、電源一つにつき電源スルーホール9を1個、グランド一つにつきグランドスルーホール10を1個備える構成を採用しているが、本実施の形態では、電源一つにつき電源スルーホール9を複数個、グランド一つにつきグランドスルーホール10を複数個備える。電源一つにつき電源スルーホール9を2個、グランド一つにつきグランドスルーホール10を2個備える一例を、図3に対応する図面である図6に示す。
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
Claims (4)
- 少なくとも電源ピン、グランドピン及び信号ピンを有する半導体集積回路用パッケージが実装される多層プリント配線板であって、
前記半導体集積回路用パッケージの前記信号ピンをはんだ接続するためのパッケージ用パッドと、
前記パッケージ用パッドが形成された、前記半導体集積回路用パッケージを実装する面と同一面上にあって、且つ、前記半導体集積回路用パッケージの下部にデカップリングコンデンサを実装可能な位置に配設された2個のデカップリングコンデンサ用電極パッドと、
前記パッケージ用パッドが形成された面と同一面上にある前記電源ピン用のパッドと、
前記パッケージ用パッドが形成された面と同一面上にある前記グランドピン用のパッドと、
前記多層プリント配線板を貫通する電源スルーホール及びグランドスルーホールと、
前記パッケージ用パッドが形成された面と同一面上にあって、且つ、前記デカップリングコンデンサ用電極パッドの一方と前記電源ピン用パッドとの間及び前記デカップリングコンデンサ用電極パッドの一方と前記電源スルーホールのランドとの間をそれぞれ接続する第1配線と、
前記パッケージ用パッドが形成された面と同一面上にあって、且つ、前記デカップリングコンデンサ用電極パッドの他方と前記グランドピン用パッドとの間及び前記デカップリングコンデンサ用電極パッドの他方と前記グランドスルーホールのランドとの間をそれぞれ接続する第2配線とを備えることを特徴とする、
多層プリント配線板。 - 請求項1記載の多層プリント配線板であって、
前記第1及び第2配線は共に、前記パッケージ用パッドが形成された面と同一面上に配設され且つ前記パッケージ用パッドに接続されている信号配線よりも大きい幅を有することを特徴とする、
多層プリント配線板。 - 請求項1又は2に記載の多層プリント配線板であって、
前記半導体集積回路用パッケージを実装する面とは反対面側にも別のデカップリングコンデンサを実装するための電極パッドを備えることを特徴とする、
多層プリント配線板。 - 請求項1乃至3の何れかに記載の多層プリント配線板であって、
電源一つにつき電源スルーホールを複数個、グランド一つにつきグランドスルーホールを複数個備えることを特徴とする、
多層プリント配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006073866A JP2007250928A (ja) | 2006-03-17 | 2006-03-17 | 多層プリント配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006073866A JP2007250928A (ja) | 2006-03-17 | 2006-03-17 | 多層プリント配線板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007250928A true JP2007250928A (ja) | 2007-09-27 |
Family
ID=38594885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006073866A Pending JP2007250928A (ja) | 2006-03-17 | 2006-03-17 | 多層プリント配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007250928A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101932207A (zh) * | 2010-09-06 | 2010-12-29 | 创扬通信技术(深圳)有限公司 | 多层印刷电路板设计方法及多层印刷电路板 |
JP2011239162A (ja) * | 2010-05-10 | 2011-11-24 | Mitsumi Electric Co Ltd | 受信装置 |
JP2012129443A (ja) * | 2010-12-17 | 2012-07-05 | Canon Inc | プリント回路板 |
KR101173606B1 (ko) | 2012-02-17 | 2012-08-13 | 주식회사 세미콘테스트 | 반도체 패키지 |
JP2016503963A (ja) * | 2012-12-31 | 2016-02-08 | エフィシエント パワー コンヴァーション コーポレーション | 多層化された半導体素子のための寄生インダクタンス削減回路基板レイアウト設計 |
CN113133219A (zh) * | 2021-04-25 | 2021-07-16 | 无锡江南计算技术研究所 | 一种基于交错阵列封装ddr4信号分配方法、芯片 |
US11758252B2 (en) | 2020-10-14 | 2023-09-12 | Canon Kabushiki Kaisha | Image pickup module, image pickup apparatus, and electronic device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08288626A (ja) * | 1995-04-19 | 1996-11-01 | Canon Inc | Ic及びプリント配線基板 |
JP2001144205A (ja) * | 1999-11-10 | 2001-05-25 | Canon Inc | 多端子素子及びプリント配線板 |
JP2005150283A (ja) * | 2003-11-13 | 2005-06-09 | Fujitsu Ltd | Bgaパッケージ |
JP2006049720A (ja) * | 2004-08-06 | 2006-02-16 | Fujitsu Media Device Kk | 電子回路装置 |
-
2006
- 2006-03-17 JP JP2006073866A patent/JP2007250928A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08288626A (ja) * | 1995-04-19 | 1996-11-01 | Canon Inc | Ic及びプリント配線基板 |
JP2001144205A (ja) * | 1999-11-10 | 2001-05-25 | Canon Inc | 多端子素子及びプリント配線板 |
JP2005150283A (ja) * | 2003-11-13 | 2005-06-09 | Fujitsu Ltd | Bgaパッケージ |
JP2006049720A (ja) * | 2004-08-06 | 2006-02-16 | Fujitsu Media Device Kk | 電子回路装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011239162A (ja) * | 2010-05-10 | 2011-11-24 | Mitsumi Electric Co Ltd | 受信装置 |
CN101932207A (zh) * | 2010-09-06 | 2010-12-29 | 创扬通信技术(深圳)有限公司 | 多层印刷电路板设计方法及多层印刷电路板 |
JP2012129443A (ja) * | 2010-12-17 | 2012-07-05 | Canon Inc | プリント回路板 |
KR101173606B1 (ko) | 2012-02-17 | 2012-08-13 | 주식회사 세미콘테스트 | 반도체 패키지 |
WO2013122389A1 (ko) * | 2012-02-17 | 2013-08-22 | 주식회사 세미콘테스트 | 반도체 패키지 |
JP2016503963A (ja) * | 2012-12-31 | 2016-02-08 | エフィシエント パワー コンヴァーション コーポレーション | 多層化された半導体素子のための寄生インダクタンス削減回路基板レイアウト設計 |
US11758252B2 (en) | 2020-10-14 | 2023-09-12 | Canon Kabushiki Kaisha | Image pickup module, image pickup apparatus, and electronic device |
CN113133219A (zh) * | 2021-04-25 | 2021-07-16 | 无锡江南计算技术研究所 | 一种基于交错阵列封装ddr4信号分配方法、芯片 |
CN113133219B (zh) * | 2021-04-25 | 2022-09-09 | 无锡江南计算技术研究所 | 一种基于交错阵列封装ddr4信号分配方法、芯片 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4273098B2 (ja) | 多層プリント回路板 | |
US7594105B2 (en) | Multilayer print circuit board | |
US6351369B1 (en) | Multi-layer capacitor, wiring substrate, decoupling circuit, and high-frequency circuit | |
US7271348B1 (en) | Providing decoupling capacitors in a circuit board | |
US20120155043A1 (en) | Printed circuit board | |
JP2008258619A (ja) | ラミネートキャパシタの配線構造 | |
JP2007250928A (ja) | 多層プリント配線板 | |
JP2009027140A (ja) | プリント回路板 | |
US20140078702A1 (en) | Multilayer printed circuit board | |
US9345126B2 (en) | Semiconductor package and printed circuit board | |
US8441807B2 (en) | Electronic circuit | |
US6683781B2 (en) | Packaging structure with low switching noises | |
US10123426B2 (en) | Semiconductor integrated circuit device, printed board and manufacturing method of the semiconductor integrated circuit device | |
JP4830539B2 (ja) | 多層プリント回路基板 | |
US8332790B1 (en) | Capacitive decoupling method and module | |
US20110011634A1 (en) | Circuit package with integrated direct-current (dc) blocking capacitor | |
US8284564B2 (en) | Circuit board | |
JP2007335618A (ja) | プリント回路基板 | |
JP4338545B2 (ja) | コンデンサシート | |
JP3116782B2 (ja) | 誘導相殺コンデンサを備えた回路基板 | |
TWI444115B (zh) | 印刷電路板和晶片系統 | |
JP2010062180A (ja) | 多層プリント配線板 | |
US9893701B1 (en) | Power filtering circuit and method | |
JP4380167B2 (ja) | 多層配線板および半導体デバイス | |
JP2007266623A (ja) | 多層配線板および半導体デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090310 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110708 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111213 |