KR100839075B1 - 아이씨 패키지 및 그 제조방법 - Google Patents

아이씨 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100839075B1
KR100839075B1 KR1020070000676A KR20070000676A KR100839075B1 KR 100839075 B1 KR100839075 B1 KR 100839075B1 KR 1020070000676 A KR1020070000676 A KR 1020070000676A KR 20070000676 A KR20070000676 A KR 20070000676A KR 100839075 B1 KR100839075 B1 KR 100839075B1
Authority
KR
South Korea
Prior art keywords
package
bga
solder balls
plate
thermal expansion
Prior art date
Application number
KR1020070000676A
Other languages
English (en)
Inventor
한현주
박태상
장세영
문영준
김중현
강성욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070000676A priority Critical patent/KR100839075B1/ko
Application granted granted Critical
Publication of KR100839075B1 publication Critical patent/KR100839075B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 IC 패키지에 열이 가해졌을 때 복수개의 BGA IC 패키지를 서로 결합시키는 솔더볼에 발생되는 응력을 줄일 수 있는 IC 패키지를 개시한다.
본 발명에 따른 IC 패키지는 복수개의 제1솔더볼을 구비하는 제 1 BGA IC 패키지와, 인쇄회로기판과, 상기 인쇄회로기판에 부착되는 IC칩과, 복수개의 제2솔더볼을 구비하여 상기 제 1 BGA IC의 상부에 적층되는 제 2 BGA IC 패키지와, 서로 다른 열팽창 계수를 가지며 하부에 마련되는 제1플레이트와 상부에 마련되는 제2플레이트가 서로 접합되어 형성되고, 상기 복수개의 제2솔더볼이 관통하도록 복수개의 관통홀을 구비하는 인터포즈를 구비한다.

Description

아이씨 패키지 및 그 제조방법{Semi-Conduct Package and Manufacturing Method Thereof}
도 1은 종래 IC 패키지의 단면도.
도 2는 본 발명에 따른 IC 패키지가 결합되지 전의 단면도.
도 3은 제 2 BGA IC 패키지의 상부에 인터포즈가 결합된 것을 도시한 단면도.
도 4는 제 1 BGA IC 패키지의 상부에 제 2 BGA IC 패키지가 결합되기 전의 상태를 도시한 단면도.
도 5는 인터포즈의 관통홀에 제 2 BGA IC 패키지의 솔더볼이 용융된 상태로 삽입되어 결합된 상태를 나타낸 단면도.
*도면의 주요부분에 대한 부호 설명*
10: 인쇄회로기판 20: 제 1 BGA IC 패키지
21a: 회로패턴 25: 제1솔더볼
30: 제 2 BGA IC 패키지 35: 제2솔더볼
40: 인터포즈 40a: 제1플레이트
40b: 제2플레이트 41: 관통홀
50: 언더필
본 발명은 인쇄회로기판(PCB) 위에 복수개의 BGA(Ball Grid Array) IC패키지가 적층된 IC 패키지 및 그 제조방법에 관한 것이다.
최근 휴대전화, PDA(Personal Digital Assistants), PMP(Portable Multimedia Player)와 같은 모바일 제품들이 점차 경량화, 소형화되어 가는 동시에 고기능화, 고속화를 구현해 가는 추세이다.
그런데, 1개의 IC 패키지로 고기능화 및 고속화를 실현하고자 하면 그와 같은 성능을 가지는 IC 패키지의 개발이 필요하게 되는데 이와 같은 IC 패키지를 개발하는데 있어 많은 비용과 시간이 소모된다.
따라서, IC 패키지가 실장되는 인쇄회로기판의 면적을 증가시키지 않고 다수개의 IC 패키지나 수동소자 등이 하나의 패키지로 수용되도록 하는 IC 패키지의 실장구조가 제안되고 있다.
이러한 실장구조 중 하나로 인쇄회로기판(PCB: Printed Circuit Board)에 다수개의 BGA(Ball Grid Array) IC 패키지를 적층하는 구조가 있다.
도 1은 2개의 BGA IC 패키지를 적층하여 만든 IC 패키지를 도시한 것이다.
도 1에 도시된 바와 같이 인쇄회로기판(100) 위에는 2개의 BGA IC 패키 지(110,120)가 적층되어 실장되어 있다. 제 1 BGA IC 패키지(110) 위에 제 2 BGA IC 패키지(120)가 적층되도록 접합하여 통합 IC 패키지(130)로 만든 후 통합된 IC 패키지(130)를 인쇄회로기판(100) 위에 SMT( Surface Mount Compound) 공법으로 실장한다.
이와 같이 제 1 BGA IC 패키지(110) 위에 제 2 BGA IC 패키지(120)를 접합할 때 제 2 BGA IC 패키지(120)에 마련된 솔더볼(Solder Ball:121)을 용융시켜 제 1 BGA IC 패키지(110) 위에 접합하게 된다. 이와 같이 솔더볼(Solder Ball:121)을 용융시켜 제 1 BGA IC 패키지(110) 위에 접합한 다음, 충격 등에 의해 발생되는 응력에 의해 솔더볼(121)이 제 1 BGA IC 패키지(110)에서 떨어지는 것을 방지하기 위해 솔더볼(121) 사이에 언더필(Underfill: 122)을 충진하게 된다.
한편, 상부에 위치하는 제 2 BGA IC 패키지(120)의 솔더볼(Solder Ball:121)은 하부에 위치하는 제 1 BGA IC 패키지(110)에서 IC칩(115)이 컴파운드수지(116)로 몰딩된 부분의 공간을 확보해야 하므로 제 1 BGA IC 패키지(110)의 솔더볼(111)의 크기보다 큰 것을 사용하게 된다.
그러나, 상기와 같이 인쇄회로기판(100) 위에 서로 다른 BGA IC 패키지(110,120)를 적층하여 만든 통합 IC 패키지(130)에서 각 BGA IC 패키지(110,120)의 인쇄회로기판, 컴파운드수지(116), 언더필(122)의 열팽창계수가 서로 다르므로 상기 통합 IC 패키지(130)에 열이 가해졌을 때 서로 다른 열팽창계수를 가지는 제 1, 2 BGA IC 패키지(110,120), 언더필(122)에 의해 둘러싸여져 있는 솔더볼(121)에 응력이 발생하게 된다.
특히, 제 2 BGA IC 패키지(120)의 솔더볼(121)의 크기가 제 1 BGA IC 패키지(110)의 솔더볼(111)의 크기보다 크므로 열팽창계수의 차이에 의해 발생된 응력은 제 2 BGA IC 패키지(120)의 솔더볼(121)로 집중되므로 IC 패키지의 신뢰성을 저하시키는 요인이 되었다.
본 발명의 목적은 IC 패키지에 열이 가해졌을 때 복수개의 BGA IC 패키지를 서로 결합시키는 솔더볼에 발생되는 응력을 줄일 수 있는 IC 패키지를 제공하는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 IC 패키지는 복수개의 제1솔더볼을 구비하는 제 1 BGA IC 패키지와, 인쇄회로기판과, 상기 인쇄회로기판에 부착되는 IC칩과, 복수개의 제2솔더볼을 구비하여 상기 제 1 BGA IC의 상부에 적층되는 제 2 BGA IC 패키지와, 서로 다른 열팽창 계수를 가지며 하부에 마련되는 제1플레이트와 상부에 마련되는 제2플레이트가 서로 접합되어 형성되고, 상기 복수개의 제2솔더볼이 관통하도록 복수개의 관통홀을 구비하는 인터포즈를 포함한다.
또한, 상기 제1 및 제2플레이트의 열팽창계수는 각각 상기 IC칩과 상기 인쇄회로기판의 열팽창계수 사이의 값인 것을 특징으로 한다.
또한, 상기 제1플레이트의 열팽창계수는 상기 인쇄회로기판의 열팽창계수와 유사하고, 상기 제2플레이트의 열팽창계수는 상기 IC칩의 열팽창계수와 각각 유사한 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 IC 패키지의 제조방법은 복수개의 제1솔더볼을 가지는 제 1 BGA IC 패키지를 인쇄회로기판에 접합하는 단계, 복수개의 관통홀을 가지는 인터포즈를 복수개의 제2솔더볼을 가지는 제 2 BGA IC 패키지에 결합하는 단계, 상기 인터포즈가 결합된 상기 제 2 BGA IC 패키지를 상기 제 1 BGA IC 패키지의 상부에 결합하는 단계를 포함한다.
이하에서는 본 발명의 바람직한 일 실시예에 따른 IC 패키지 및 IC 패키지의 제조방법에 대해 상세히 설명한다.
도 2에 도시된 바와 같이 본 발명의 일 실시예에 따른 IC 패키지는 인쇄회로기판(10)과, 인쇄회로기판(10) 상부에 접합되는 제 1 BGA IC 패키지(20)와, 제 1 BGA IC 패키지(10) 상부에 적층되는 제 2 BGA IC 패키지(20)와, 제 1 BGA IC 패키지(20)와 제 2 BGA IC 패키지(30) 사이에 놓이는 인터포즈(40)를 구비한다.
인쇄회로기판(10)에는 회로패턴(Circuit Pattern:11)이 형성되어 있어 제 1 및 제 2 BGA IC 패키지(20,30)와 회로적으로 연결될 수 있다.
제 1 및 제 2 BGA IC 패키지(20,30)는 각각 회로패턴(21a,31a)이 인쇄된 인쇄회로기판(21,31)과, 인쇄회로기판(21,31)의 중앙부분에 부착되는 IC칩(22,32)과, IC칩(22,32)을 둘러싸는 컴파운드수지(23,33)과, IC칩(22,32)을 회로패턴(21a,31a)과 각각 연결시키는 와이어(24,34)를 구비한다.
제 1 BGA IC 패키지(20)가 인쇄회로기판(10)의 회로패턴(11)에 전기적으로 연결될 수 있도록 제1인쇄회로기판(21)의 하부에는 복수개의 제1솔더볼(25)이 마련 되고, 제 2 BGA IC 패키지(30)가 제 1 BGA IC 패키지(20)의 회로패턴(21a)에 회로적으로 연결될 수 있도록 제2인쇄회로기판(31)의 하부에는 복수개의 제2솔더볼(35)이 마련된다. 각 솔더볼(25,35)은 주석과 납 또는 주석과 은의 합금으로 형성되어 납땜 또는 용접으로 결합될 수 있도록 한다.
한편, 제 2 BGA IC 패키지(30)에 마련되는 제2솔더볼(35)의 높이는 제 1 BGA IC 패키지(20)에 마련되는 제1솔더볼(25)의 높이보다 높게 형성된다. 이는 제 2 BGA IC 패키지(30)가 제 1 BGA IC 패키지(20)에 결합되기 위해서는 제2솔더볼(35)의 높이가 제 1 BGA IC 패키지(20)에 마련되는 컴파운드수지(23)의 높이보다 높아야 하기 때문이다.
제 1 BGA IC 패키지(20)와 제 2 BGA IC 패키지(30) 사이에는 인터포즈(40)가 설치되고, 인터포즈(40)에는 제 2 BGA IC 패키지(30)에 마련된 복수개의 제2솔더볼(35)이 삽입될 수 있도록 복수개의 관통홀(41)이 구비된다. 각 관통홀(41)의 부피는 제2솔더볼(35)의 부피보다 작게 형성되며, 그 높이는 컴파운드수지(23)의 높이보다 낮게 형성된다. 또한, 각 관통홀(41)의 내주면은 금(Au), 구리(Cu), 니켈(Ni) 또는 제2솔더볼(35)을 형성하는 합금과 동일한 성분의 합금으로 도포된다.
인터포즈(40)는 인쇄회로기판(31)의 열팽창계수와 IC 칩(32)의 열팽창계수 사이에 마련되는 서로 다른 열팽창계수를 가지는 2개의 플레이트(40a,40b)가 접합되어 형성된다.
예를 들어 인쇄회로기판(31)의 열팽창계수가 10이라고 하고, IC 칩(32)의 열팽창계수가 1이라고 하면 열팽창계수가 7인 제1플레이트(40a)와 열팽창계수가 3인 제2플레이트(40b)를 접합하여 형성한다.
즉, 하부에 마련되는 제1플레이트(40a)로는 인쇄회로기판(31)과 열팽창계수가 유사한 것을 사용하고, 제2플레이트(40b)로는 IC 칩(32)과 열팽창계수가 유사한 것을 사용한다.
이와 같이 인쇄회로기판(31)과 IC 칩(32)의 열팽창계수 사이의 값을 가지는 인터포즈(40)를 설치하는 이유는 서로 다른 열팽창계수를 가지는 재료에 열이 가해졌을 때 완충역할을 하게 하여 솔더볼(35)에 큰 응력이 발생하는 것을 방지하고자 함이다.
또한, 인터포즈(40)를 서로 다른 열팽창계수를 가지는 제1인터포즈(40a)와 제2인터포즈(40b)가 서로 부착하여 형성하는 이유는 솔더볼(35)에 집중되는 응력을 효과적으로 감소시키기 위함이다.
다음으로는 상기와 같이 형성되는 IC 패키지의 조립순서에 대해 설명한다.
제 1 BGA IC 패키지(20)를 인쇄회로기판(10)에 결합시키기 위해 도 2에 도시된 바와 같이 제 1 BGA IC 패키지(20)에 마련된 제1솔더볼(25)을 용융시켜 인쇄회로기판(10)에 인쇄된 회로패턴(11)에 결합시킨다. 그런 다음 제 1 BGA IC 패키지(20)의 상면에 플럭스(flux)를 도포한다. 이와 같이 플럭스를 도포함으로써 제 2 BGA IC 패키지(30)를 제 1 BGA IC 패키지(20)와 접합할 때 접합면이 산화되는 것을 방지하게 된다. 이때, 플럭스로는 염화물, 플루오르화물, 수지 등이 이용될 수 있 다.
제 2 BGA IC 패키지(30)를 제 1 BGA IC 패키지(20)에 적층시키기 위해 먼저 도 3에 도시된 바와 같이, 제 2 BGA IC 패키지(30)에 마련된 솔더볼(35)을 인터포즈(40)에 형성된 관통홀(41)에 각각 관통시킨다. 이와 같이 솔더볼(35)을 인터포즈(40)에 형성된 관통홀(41)에 각각 관통시킨 후 제 2 BGA IC 패키지(30)와 인터포즈(40)를 접착제를 이용하여 서로 접착한다.
이와 같이 인터포즈(40)가 제 2 BGA IC 패키지(30)에 결합된 상태에서 도 4에 도시된 바와 같이 제 1 BGA IC(20)의 상부에 올려 놓은 다음, 제 2 BGA IC 패키지(30)에 형성된 제2솔더볼(35)을 가열하여 용융시킨다.
이와 같이 용융된 제2솔더볼(35)을 도 5에 도시된 바와 같이 제 1 BGA IC(20)의 인쇄회로기판(21)에 접합시킨다. 이때, 인터포즈(40)에 형성된 관통홀(41)의 부피가 제2솔더볼(35)의 부피보다 작기 때문에 용융된 제2솔더볼(35)은 관통홀(41)의 모두 채워지지 못하고 일부만 채워지게 되고, 관통홀(41)에 채워지지 않은 제2솔더보(35)은 제 1 BGA IC(20)의 인쇄회로(21a)에 접속된다.
이와 같이 제 1 BGA IC 패키지(20)와 제 2 BGA IC 패키지(30)가 회로적으로 서로 접속되더라도 적층된 두 개의 BGA IC 패키지(20,30)는 적층되기 전의 단품 상태의 역할을 그대로 구현할 수 있다. 예를 들면 제 1 BGA IC패키지(20)가 로직 IC였고, 제 2 BGA IC 패키지(30)가 메모리 IC였다면 인쇄회로기판(10) 상에서 1개의 BGA IC 패키지가 차지하는 면적으로 로직 기능과 메모리 기능을 동시에 구현할 수 있게 된다.
제 1 BGA IC 패키지(20)와 제 2 BGA IC 패키지(30)가 서로 접속된 상태에서 제2솔더볼(35)이 제 1 BGA IC 패키지(20)에서 떨어지는 것을 방지하기 위해 복수개의 제2솔더볼(35) 사이에 언더필(50)을 충진시킴으로써 IC 패키지가 완성된다.
이때, 제 1 BGA IC 패키지(20)와 제 2 BGA IC 패키지(30) 사이에 인터포즈(40)가 설치됨으로써 복수개의 제2솔더볼(35) 사이에 충진되는 언더필(50)의 양이 줄어들게 된다. 이에 따라 언더필(50)과 서로 다른 열팽창계수를 가지는 제2솔더볼(35)은 열이 가해졌을 때 언더필(50)의 영향을 덜 받게 된다.
이상에서는 2개의 BGA IC 패키지(20,30)가 서로 적층되는 예를 보였으나, 본 발명에 따른 인터포즈(40)는 상기와 같은 실시예에 한정되지 않으며 2개 이상의 BGA IC 패키지가 적층되는 구조에서는 언제든지 사용될 수 있다.
예를 들어 상기와 같이 제 1 BGA IC 패키지(20)의 상단에 적층된 제 2 BGA IC 패키지(30)의 상단에 DRAM 및 Flash 메모리 IC 등이 추가적으로 적층될 수 도 있다.
이상에서 상세히 설명한 바와 같이, 본 발명에 따른 IC 패키지에 의하면 서로 이웃하는 IC 패키지 사이에 인터포즈를 설치함으로써 솔더볼 사이에 충진되는 언더필의 양을 줄일 수 있으며, 솔더볼이 인쇄회로기판, 컴파운드수지, 언더필과 열팽창계수가 다름에 따라 솔더볼에 가해지는 응력을 줄일 수 있으므로 제품의 신뢰성을 보장할 수 있다.
또한, 인터포즈가 서로 다른 열팽창계수를 가지는 제1 및 제2플레이트가 결합되어 형성되므로 솔더볼에 가해지는 응력을 더 효과적으로 감소시킬 수 있다.

Claims (4)

  1. 복수개의 제1솔더볼을 구비하는 제 1 BGA IC 패키지;
    상기 제 1BGA IC 패키지의 상부에 적층되며, 인쇄회로기판과, 상기 인쇄회로기판에 부착되는 IC칩과, 복수개의 제2솔더볼을 포함하는 제 2 BGA IC 패키지;
    상기 제1,2 BGA IC 패키지가 서로 접속된 상태에서 상기 제2솔더볼이 떨어지는 것을 방지하기 위해 상기 복수개의 제2솔더볼 사이에 충진되는 언더필;
    상기 언더필을 충진시 열 변형에 의하여 상기 복수개의 제2솔더볼에 가해지는 응력을 저감하기 위하여 상기 제 2 BGA IC 패키지에 접착되는 제2플레이트와, 상기 제2플레이트와 접합되어 형성되며 상기 제2플레이트와 다른 열팽창계수를 가지는 제1플레이트와, 상기 복수개의 제2솔더볼이 관통되는 복수개의 관통홀을 포함하는 인터포즈;
    를 포함하는 것을 특징으로 하는 IC 패키지.
  2. 제 1항에 있어서,
    상기 제1 및 제2플레이트의 열팽창계수는 각각 상기 IC칩과 상기 인쇄회로기판의 열팽창계수 사이의 값인 것을 특징으로 하는 IC 패키지.
  3. 제 2항에 있어서,
    상기 제1플레이트의 열팽창계수는 상기 인쇄회로기판의 열팽창계수와 유사하고, 상기 제2플레이트의 열팽창계수는 상기 IC칩의 열팽창계수와 각각 유사한 것을 특징으로 하는 IC 패키지.
  4. 복수개의 제1솔더볼을 가지는 제 1 BGA IC 패키지를 인쇄회로기판에 접합하는 단계,
    복수개의 관통홀을 가지는 인터포즈를 복수개의 제2솔더볼을 가지는 제 2 BGA IC 패키지에 결합하는 단계,
    상기 인터포즈가 결합된 상기 제 2 BGA IC 패키지를 상기 제 1 BGA IC 패키지의 상부에 결합하는 단계,
    상기 복수개의 제2솔더볼 사이에 언더필을 충진시키는 단계를 포함하는 IC 패키지의 제조방법.
KR1020070000676A 2007-01-03 2007-01-03 아이씨 패키지 및 그 제조방법 KR100839075B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070000676A KR100839075B1 (ko) 2007-01-03 2007-01-03 아이씨 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070000676A KR100839075B1 (ko) 2007-01-03 2007-01-03 아이씨 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100839075B1 true KR100839075B1 (ko) 2008-06-19

Family

ID=39771672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070000676A KR100839075B1 (ko) 2007-01-03 2007-01-03 아이씨 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100839075B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8698317B2 (en) 2010-09-27 2014-04-15 Samsung Electronics Co., Ltd Methods of fabricating package stack structure and method of mounting package stack structure on system board
US8847378B2 (en) 2012-01-11 2014-09-30 Samsung Electronics Co., Ltd. Semiconductor package
KR101475080B1 (ko) * 2008-07-16 2014-12-23 삼성전자주식회사 인쇄회로 기판 조립체 및 그 제조 방법
US9112062B2 (en) 2012-10-26 2015-08-18 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
CN113632227A (zh) * 2019-03-28 2021-11-09 株式会社电装 电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060084120A (ko) * 2005-01-17 2006-07-24 삼성전자주식회사 매개 인쇄회로기판을 사용하는 적층형 반도체 패키지
KR20060111449A (ko) * 2003-09-24 2006-10-27 이비덴 가부시키가이샤 인터포저, 다층프린트배선판
JP2006339596A (ja) 2005-06-06 2006-12-14 Rohm Co Ltd インタポーザおよび半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060111449A (ko) * 2003-09-24 2006-10-27 이비덴 가부시키가이샤 인터포저, 다층프린트배선판
KR20060084120A (ko) * 2005-01-17 2006-07-24 삼성전자주식회사 매개 인쇄회로기판을 사용하는 적층형 반도체 패키지
JP2006339596A (ja) 2005-06-06 2006-12-14 Rohm Co Ltd インタポーザおよび半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101475080B1 (ko) * 2008-07-16 2014-12-23 삼성전자주식회사 인쇄회로 기판 조립체 및 그 제조 방법
US8698317B2 (en) 2010-09-27 2014-04-15 Samsung Electronics Co., Ltd Methods of fabricating package stack structure and method of mounting package stack structure on system board
US9136255B2 (en) 2010-09-27 2015-09-15 Samsung Electronics Co., Ltd. Methods of fabricating package stack structure and method of mounting package stack structure on system board
US8847378B2 (en) 2012-01-11 2014-09-30 Samsung Electronics Co., Ltd. Semiconductor package
US9112062B2 (en) 2012-10-26 2015-08-18 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
CN113632227A (zh) * 2019-03-28 2021-11-09 株式会社电装 电子装置
US11974398B2 (en) 2019-03-28 2024-04-30 Denso Corporation Electronic device

Similar Documents

Publication Publication Date Title
KR101332861B1 (ko) 아이씨 패키지 및 그 제조방법
US9449941B2 (en) Connecting function chips to a package to form package-on-package
US6828665B2 (en) Module device of stacked semiconductor packages and method for fabricating the same
US7619305B2 (en) Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking
US7242081B1 (en) Stacked package structure
US7049692B2 (en) Stacked semiconductor device
US7579690B2 (en) Semiconductor package structure
JP4830120B2 (ja) 電子パッケージ及びその製造方法
TWI601266B (zh) 半導體裝置結構及其製造方法
US20080157327A1 (en) Package on package structure for semiconductor devices and method of the same
US20070023910A1 (en) Dual BGA alloy structure for improved board-level reliability performance
US8710642B2 (en) Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
KR20100009941A (ko) 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지
US20240145346A1 (en) Semiconductor device with through-mold via
KR100839075B1 (ko) 아이씨 패키지 및 그 제조방법
US7652361B1 (en) Land patterns for a semiconductor stacking structure and method therefor
JP2009130048A (ja) 半導体装置及び電子装置
KR20090080701A (ko) 반도체 패키지 및 이를 이용한 적층 패키지
US20110309504A1 (en) Stack package
US20120049359A1 (en) Ball grid array package
JP2014192171A (ja) 半導体装置及びその製造方法
JP2010080671A (ja) 電子素子実装体
JP4339032B2 (ja) 半導体装置
KR100512810B1 (ko) 스택 패키지 및 그 제조방법
KR20110108222A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131128

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee