KR20060111449A - 인터포저, 다층프린트배선판 - Google Patents

인터포저, 다층프린트배선판 Download PDF

Info

Publication number
KR20060111449A
KR20060111449A KR1020067005802A KR20067005802A KR20060111449A KR 20060111449 A KR20060111449 A KR 20060111449A KR 1020067005802 A KR1020067005802 A KR 1020067005802A KR 20067005802 A KR20067005802 A KR 20067005802A KR 20060111449 A KR20060111449 A KR 20060111449A
Authority
KR
South Korea
Prior art keywords
interposer
thickness
substrate
hole
young
Prior art date
Application number
KR1020067005802A
Other languages
English (en)
Inventor
타카시 카리야
토시키 후루타니
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20060111449A publication Critical patent/KR20060111449A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

패키지 기판에 탑재한 IC칩으로 배선 패턴의 단선을 방지할 수 있는 인터포저를 제공한다.
인터포저(70)를 패키지기판(10)과 IC칩(110)의 사이에 개재시킨 것으로, 열팽창이 큰 다층프린트배선판(10)과 열팽창이 작은 IC칩(110)과의 사이의 열팽창률 차에 의한 응력을 흡수시킬 수 있다. 특히, 인터포저(70)를 구성하는 절연성기판(80)으로서 영률 55∼440GPa인 것을 사용하는 것으로 인터포저(70) 내에서 응력을 흡수한다.
인터포저, 다층프린트배선판

Description

인터포저, 다층프린트배선판 {Interposer and multilayer printed wiring board}
본 발명은 인터포저(interposer) 및 다층프린트배선판에 관한 것으로서, 특히, 수지로 되는 패키지기판과 세라믹으로 되는 IC칩과의 사이에 개재하는 인터포저, 및 IC칩을 접속하기 위한 인터포저를 구비하는 다층프린트배선판에 관한 것이다.
파인피치의 IC칩을 도터보드 등의 외부기판과 접속하기 위해서는 패키지기판이 사용되는 데, 패키지기판의 재료로서는 세라믹 또는 수지가 사용되고 있다. 여기에서 세라믹패키지기판은 소성하여 되는 메타라이즈배선을 사용하기 때문에, 저항값이 높을 뿐만 아니라, 세라믹의 유전률이 높고, 고주파, 고성능의 IC를 탑재하기가 어렵다. 한편, 수지제패키지기판은 도금에 의한 동배선을 사용할 수 있기 때문에, 배선저항을 낮출 수 있고, 수지의 유전률은 낮고, 고주파, 고성능의 IC를 탑재하는 것이 상대적으로 용이하다.
그리고, 패키지기판과 IC칩과의 사이에 인터포저를 개재시키는 기술로서는 특허문헌 1∼특허문헌 4가 있다.
[특허문헌 1] 특개 2001-102479호 공보
[특허문헌 2] 특개 2002-373962호 공보
[특허문헌 3] 특개 2002-261204호 공보
[특허문헌 4] 특개 2000-332168호 공보
[발명이 해결하고자 하는 과제]
IC의 주파수가 3 GHz를 넘을 경우, IC의 배선층 수지를 저유전률화하지 않으면, 오동작이 발생하게 된다. 따라서, 저유전화하기 위해서, 배선층의 수지에 기포를 함유시키는 방법이 실행되고 있는 데, 기포를 함유시키면, 수지가 취성을 갖게 된다. 상기 취성의 수지로 배선층을 형성하는 IC를 탑재하면, 기판을 실장할 때 등에 수반되는 열응력 때문에, IC의 수지층에 균열, 단선이 발생하게 된다.
본 발명은 상술한 과제를 해결하기 위해 발명된 것으로서, 열팽창, 열수축에 의한 크랙의 발생을 방지함과 동시에, IC칩 등의 전자부품으로 안정하게 전기를 공급할 수 있는 인터포저, 및 인터포저를 구비한 다층프린트배선판을 제공하는 것을 목적으로 한다.
[과제를 해결하기 위한 수단]
본 발명자들은 상기 목적의 실현을 위해 예의연구한 결과, 수지로 되는 패키지기판과 세라믹으로 되는 IC칩을 전기적으로 접속하는 인터포저를 개재시키는 착상을 가지게 되었다.
상기 인터포저를 구성하는 절연성기재는 영률이 55∼440GPa으로서, 그 두께는 이하의 관계가 바람직하다.
패키지기판 두께×0.05
Figure 112006020499677-PCT00001
절연성기재의 두께
Figure 112006020499677-PCT00002
패키지기판 두께×1.5, 또는, 패키지기판 두께×0.1
Figure 112006020499677-PCT00003
절연성기재의 두께
Figure 112006020499677-PCT00004
패키지기판 두께×1.0이 바람직하다. 상기 패키지기판이란 다음에 설명하는 코어기판에 편면 또는 양면으로 층간절연층과 도체회로를 적층한 수지제패키지기판을 가리킨다.
본 발명자가 반도체장치의 기판실장 시에 따르는 열응력의 해석(3D 스트립시뮬레이션: 인터포저, 인터포저의 스루홀도체, IC칩, 패키지기판, 인터포저와 IC칩 내지 인터포저와 패키지기판을 접합하는 땜납 등의 각 구성재료를 동일하게 하고, 이것들의 영률, 프와송비, 열팽창계수, 두께를 입력하여 계산하였다)을 실행한 결과, 인터포저를 구성하는 절연성기재의 영률이, 상기한 범위내에 있으면, IC칩, 인터포저와 수지제패키지기판의 온도변화에 대한 각 변형률이, IC
Figure 112006020499677-PCT00005
인터포저＜＜패키지기판의 관계가 된다. 결국, IC와 수지제패키지기판 사이에, 상기 범위의 영률을 가지는 인터포저를 개재시키는 것으로, IC의 변형량에 대하여, 수지제패키지의 변형량이 크게 되어도, 인터포저는 변형하기 어렵게 되므로, IC와 수지제패키지의 열팽창 차이에 기인하는 열응력은 IC의 수지층에 전달되기 어렵게 된다. 따라서, IC의 수지파괴를 방지하는 데, IC와 패키지기판 사이에 영률이 높은 인터포저를 개재시키는 것이 유효하다.
인터포저를 구성하는 절연성기재의 영률이 55GPa 미만이면, 영률이 낮기 때문에, 패키지기판과 IC칩과의 사이에 인터포저를 개재하여도, 인터포저의 변형량이 크게 되고, IC의 배선층의 수지에 응력이 도달한다. 한편, 440GPa을 초과하면, 인터포저와 패키지기판 사이의 땜납범프에 응력이 집중하여, 이곳에서 균열, 단선이 발생한다.
인터포저는 IC의 외부전극과 수지제패키지기판의 접속패드를 똑바로 스루홀도체에 전기적으로 접속하는 구조로 되어 있다. 스루홀도체는 인터포저를 구성하는 절연성기재에 비하여, 영률이 낮은 도전성 물질로 형성되어 있다. 따라서, 인터포저를 구성하는 절연성기재는, IC직하부와 IC직하 이외부에서, 영률과 열팽창계수가 다르다. 그래서, IC의 주변직하부를 기점으로 하여, 인터포저를 구성하는 절연성기재가 휘어지기 쉽다. 상기 휘어진 벤딩량은 두께에 의존하기 때문에, 인터포저를 구성하는 절연성기재의 영률이 55∼440GPa의 범위내에 있어서도, 인터포저를 구성하는 절연성기재의 두께가 수지제패키지기판 두께×0.05 미만이면, 그 두께가 얇기 때문에, 변형량과 벤딩량이 크게 된다. 그 결과, IC는 바깥 방향으로 인장되는 힘과 벤딩되는 힘을 받게 되고, IC의 배선층의 수지에 균열, 단선이 발생하게 된다.
인터포저를 구성하는 절연성기재의 영률이 55∼440GPa의 범위 내에 있어서, 그 두께가 수지제패키지기판 두께×0.05 이상이 되면, 두께가 있기 때문에, 인터포저를 구성하는 절연성기재는 강성이 증가하게 된다. 따라서, 인터포저를 구성하는 절연성기판의 IC 직하부와 그 이외부에서 물성이 다른 것에 의해 발생하는 변형 및 벤딩이 적게 된다. 그러므로, IC가 인터포저와 함께 변형하기도 하고, 벤딩하기도 하는 양이 작게 되어, IC의 배선층 수지에 균열, 단선이 발생하지 않게 된다.
인터포저를 구성하는 절연재료의 두께는 패키지기판의 코어의 두께×0.08 이상인 것이 바람직하다. 그 이유는 패키지기판은, 코어기판이 주체이기 때문에, 패키지기판의 변형이 코어기판에 의존하기 때문이다.
한편, 인터포저의 두께가 패키지기판 두께×1.5를 초과하면, 인터포저가 벤딩되지 않는다. 따라서, IC와 인터포저 사이의 열팽창계수 차에 기인하는 응력이 Z방향으로 완화되지 않고, X-Y방향으로 집중하는(여기서, X-Y방향은 인터포저 표면과 평행한 방향을 일컫는다)현상이 되며, IC의 배선층의 수지에 균열, 단선이 발생하게 된다. 또, 반도체장치 전체가 두껍게 되므로, 박형화의 요구에 응할 수 없다. 다른 이유로서는 절연성기재가 두껍게 되면, 소경의 관통공을 형성하는 것이 어려우므로, 파인화에 적합하지 않게 된다.
인터포저를 구성하는 절연성기재의 재료는 영률이 55∼440GPa이면, 특히 한정하는 것은 없지만, 예를 들어 살펴보면, 파이렉스글래스, SF₂글래스, BK7 글래스, MGF₂글래스 등의 글래스기판, 지르코니아, 질소알루미늄, 질화규소, 탄화규소, 알루미나, 무라이트, 코지라이트, 스티어타이트, LTCC기판(저온소성 세라믹기판), 포르스테라이트 등의 세라믹기판과 오레핀수지, 에폭시수지, 폴리이미드수지, 페놀수지, BT수지 등의 열경화성수지를 글래스크로스 등의 심재에 함침시킨 기판과 또한 글래스필러, 알루미나, 지르코니아 등의 무기필러를 분산시킨 기판을 들 수 있다.
이 중에서 인터포저의 출발재료로서는 소성된 세라믹기판과 글래스기판을 사용하는 것이 바람직하다. 관통공 형성 후, 수축과 치수변화를 일으키는 고온처리가 없으므로, 관통공의 위치 정도(精度)를 높일 수 있다. 또, 파이렉스글래스, 무라이트, 코지라이트, 스티어타이트, 포르스테라이트 등의 글래스 성분 함유 세라믹기판을 인터포저로 사용하면, 유전률이 낮으므로, 고속신호를 전송할 때, 유리하다.
IC 등의 전자부품과 인터포저 사이, 인터포저와 패키지 사이의 접합부에 사용하는 땜납재료로서는, 특히 한정하는 것은 없지만, 예를 들어 살펴보면, Sn/Pb, Sn/Ag, Sn, Sn/Cu, Sn/Sb, Sn/In/Ag, Sn/Bi, Sn/In, 동페이스트, 은페이스트, 도전성수지 등을 들 수 있다.
인터포저를 구성하는 절연성기재의 크기는 이하의 관계가 바람직하다.
인터포저에 탑재하는 전자부품의 투영면적
Figure 112006020499677-PCT00006
인터포저를 구성하는 절연성기재의 면적
Figure 112006020499677-PCT00007
패키지기판의 투영면적×1, 그리고, 전자부품의 투영면적×1.2
Figure 112006020499677-PCT00008
인터포저를 구성하는 절연성기재의 면적
Figure 112006020499677-PCT00009
패키지기판의 투영면적×0.8이 바람직하다.
인터포저를 구성하는 절연성기재의 면적이 전자부품의 투영면적 미만이면, 전자부품을 인터포저 상에 탑재할 수 없기 때문이다. 인터포저를 구성하는 절연성기재의 면적이, 전자부품의 투영면적×1.2 이상이면, 인터포저와 전자부품과의 사이에 단차가 생기므로, 그 사이에 몰드수지를 충전하는 것이 가능하다. 몰드수지도 응력을 완화할 수 있으므로, 열충격에 대한 접합부 및 전자부품의 수명이 연장된다. 인터포저를 구성하는 절연성기재의 면적이 패키지기판의 투영면적의 0.8배 이하이면, 인터포저와 패키지 본체의 사이에도 단차가 생기므로, 그 사이에도 몰드수지를 충전할 수 있다. 양자의 사이에 몰드수지를 충전하는 것으로, 반도체 장치 전체로서, 열충격에 대한 신뢰성이 향상된다. 그리고, 인터포저를 구성하는 절연성기재의 크기가, 패키지기판의 투영면적을 초과하면, 기판 전체가 크게 되므로, 소형화의 요구에 응할 수 없다. 인터포저가 크게 되면, 온도변화에 대하여 변형량이 크게 되므로 IC의 절연층이 파괴되기 쉽다.
상기 인터포저를 구성하는 절연성기재는, 그 영률이, 55∼440GPa이고, 그 두께는 패키지기판 두께의 0.05배 이상, 1.5배 이하로서, 표리를 전기적으로 접속하는 스루홀 도체가 형성된 관통공을 구비하고, IC의 전원, 그랜드단자에 접속하는 관통공의 배치는, 격자 형상 또는, 지그재그 형상인 것이 바람직하다. 피치는 60∼250㎛가 바람직하다. 보다 바람직한 것은 180㎛이하이다.
관통공은 도전성 물질로 충전해도 좋고, 관통공을 도금 등으로 덮고, 그 미충전부에 절연제 또는 도전성 물질을 충전한 구조라도 된다. 관통공에 충전하는 도전성 물질은, 특히 한정하는 것은 없지만, 도전성페이스트, 금속페이스트 보다는, 동, 금, 은, 니켈 등의 단일금속 또는 2종 이상으로 되는 금속으로 충전되는 것이 바람직하다. 이것은 도전성페이스트와 비교하여, 저항이 낮기 때문이고, IC로의 전원공급이 원활하게 되기도 하고, 발열량이 낮게 되기도 하기 때문이다. 다른 이유로서는 관통공 내부가 금속으로 완전하게 충전되어 있기 때문에, 금속의 소성변형에 의해, 응력을 흡수할 수 있기 때문이다.
인터포저를 구성하는 절연성기재의 관통공의 배치가, 격자 형상 또는 지그재그 형상이고, 관통공 사이의 피치가 250㎛ 이하이면, 서로 이웃하는 관통공 사이의 거리가 작게 되므로, 인덕턴스가 감소하고, IC 쪽으로의 전원 공급이 원활하게 된다. IC의 전원단자와 접속하는 스루홀 도체는 인접하는 위치에 IC의 그랜드단자와 접속하는 스루홀 도체를 배치하는 것이 바람직하다. 또, IC의 그랜드단자와 접속하는 스루홀 도체는 인접하는 위치에 IC의 전원단자와 접속하는 스루홀 도체를 배치하는 것이 바람직하다. 관통공 사이의 피치가 250㎛ 이하이면 좋은 다른 이유는 관통공의 피치를 좁은 피치로 형성하도록 하면 관통공의 지름이 작게 되기 때문이다. 관통공의 지름이 작게 되면, 관통공에 충전되어 있는 도전성 물질의 지름이 작게 된다. 그러면, 도전성 물질은 발생한 응력에 의해 변화하기 쉽게 되므로, 도전성 물질에도, 응력 완화가 가능하게 되기 때문이다. 상기 지름으로서는 30∼150㎛ 이하가 바람직하다. 30㎛를 밑돌면, 관통공 내부의 도전성 물질의 강도가 없어지고, 도전성 물질이 피로파괴해 버린다. 한편, 150㎛를 초과하면, 온도 변화 시에 대한 도전성 물질과 절연성 기판과의 팽창, 수축량 차이가 크게 되므로, 도전성 물질 또는 절연성 기판이 피로파괴한다. 관통공의 지름이 125㎛ 이하가 되면, IC의 전원단자, 그랜드단자와 접속하고 있는 관통공의 배치를 지그재그 형상 또는 격자 형상으로 하는 것이 유효하다. 왜냐하면, 도체저항이 높아지므로, IC의 전원, 그랜드단자와 접속하고 있는 관통공에서는 발열량이 많아지기 때문이다. 관통공의 배치가 격자형상, 내지 지그재그 형상으로 되어 있으면, 이것들은 균일하게 배치된다. 그러므로, 사용 시에 관한 인터포저의 온도분포가 한결같아서, 특정 개소에 응력이 집중하지 않으므로 IC칩의 절연층이 파손되지 않는다. 또, 균일하게 관통공이 형성되어 있기 때문에, IC칩 직하의 절연성기재의 물성(열팽창계수, 영률 등)이 일정하게 된다.
절연성기재의 관통공의 단면형상으로서는, 적어도 1단면의 개구경이, 관통공 중심의 홀지름 이상인 것이 바람직하다. 또는, 1단면의 개구경/관통공의 최소 홀지름의 관계가 1.02∼5.0이 바람직하다. 1 미만이면, 관통공 내에 도전성 물질을 미충전없이, 충전하는 것이 어렵다. 1.02 이상이면, 관통공 단면의 개구경이 그 외의 관통공 부분보다 크게 되므로, 도전성물질의 충전이 용이하게 실행된다. 그 결과, 도전물질 내에 보이드가 발생하기 어렵다. 보이드가 발생하기 어려우므로, 도체 전체의 도통저항이 낮게 되고, 보이드 부근에서의 줄(Joule)열이 발생하지 않게 되므로, IC 쪽으로의 전원 공급이 원활하게 되고, 3 GHz를 초과하는 고주파 영역에서의 오동작이 없게 된다. 또한, 관통공의 형상이 테이퍼 형상으로 되어 있기 때문에, 발생한 응력은 스루홀의 형상을 따라서, 접합부에 도달하게 된다. 따라서, 응력이 직선적으로 접합부에 도달하지 않고, 분산하는 효과도 있다. 이점에서, 인터포저의 적어도 1단면의 개구경이 관통공의 중심부의 홀지름보다, 큰 쪽이 유리하다. 또한, 양단면의 개구경이 중심부의 개구경보다 큰 쪽이 바람직하다. 한편, 1단면의 개구경/관통공의 최소경이 5를 넘으면, 랜드지름이 크게 되든지, 중심부의 개구경이 작게 된다. 전자의 경우는 파인화에 적합하지 않게 되거나, 인터포저가 크게 된다. 사이즈가 크게 되면 그 분응력이 크게 되므로, IC의 절연층이 파괴되기 쉽다. 후자의 경우는 최소경의 부분으로서 도전성물질이 파선하기 쉽게 된다. 관통공의 중심부의 홀지름보다, 1단면의 쪽이 개구경을 크게 하는 것을 예를 들어 설명하면, 똑바로 개구하는 것보다, 레이저의 쇼트수를 적게 하면 된다. 그리고, 관통공의 중심부보다, 양단면의 개구경을 크게 하는 경우를 예를 들어 설명하면, 양면에서 레이저와 블라스트 등으로 개구하는 것으로 가능하게 된다.
도1은 본 발명의 실시예1에 관한 수지제 패키지 기판의 단면도이다.
도2는 도1에 도시하는 수지제 패키지 기판에 인터포저를 장착한 상태의 단면도이다.
도3은 도2에 도시하는 수지제 패키지 기판에 IC칩을 탑재하고, 도터보드에 장착한 상태의 단면도이다.
도4는 도3에 도시하는 IC칩, 인터포저, 수지제 패키지 기판의 평면도이다.
도5에서 도5(A)는 실시예1의 인터포저의 평면도이고, 도5(B)는 실시예1의 다른 예에 의한 인터포저의 평면도이다.
도6은 실시예1에 관한 인터포저의 제조공정도이다.
도7은 실시예7에 관한 인터포저의 제조공정도이다.
도8은 실시예7에 관한 인터포저의 제조공정도이다.
도9는 실시예22에 관한 인터포저의 제조공정도이다.
도10은 실시예41에 관한 인터포저의 제조공정도이다.
도11은 실시예41에 관한 인터포저의 제조공정도이다.
도12는 히터사이클 시험의 결과를 도시하는 도표이다.
도13은 히터사이클 시험의 결과를 도시하는 도표이다.
도14는 히터사이클 시험의 결과를 도시하는 도표이다.
도15는 IC의 배선층의 수지에 걸리는 응력을 도시하는 도표이다.
도16에서 도16(A)는 절연성 기재(인터포저)의 모식도이며, 도16(B)는 절연성 기재(인터포저)의 IC의 직하부와 그 이외부의 영률을 도시하는 도표이다.
[부호의 설명]
10: 수지제 패키지 기판
30: 다층코어기판
64E: 그랜드용 범프
64P: 전원용 범프
64S: 신호용 범프
68, 69: 언더필
70: 인터포저
72: 바이오홀
74: 랜드
76E: 그랜드용 랜드
76P: 전원용 랜드
76S: 신호용 랜드
80: 기재
80B: 기재
81: 관통공
110: IC칩
120: 도터보드
1. 수지제패키지기판
수지제패키지기판(10)의 구성에 대해서, 실시예 1에 관한 수지패키지기판(10)의 단면도를 도시하는 도 1을 참조하여 설명한다. 수지제패키지기판(10)에서는 다층코어기판(30)을 사용하고 있다. 다층코어기판(30)의 표면측에 도체회로(34), 도체층(34P)이 형성되고, 이면에 도체회로(34), 도체층(34E)이 형성되어 있다. 상측의 도체층(34P)은 전원용의 플레인층으로서 형성되고, 하측의 도체층(34E)은 그랜등용의 플레인층으로서 형성되어 있다. 또한, 다층코어기판(30)의 내부의 상면측에 내층의 도체층(16E)이 형성되고, 하면측에 도체층(16P)이 형성되어 있다. 상측의 도체층(16E)은 그랜드용의 플레인층으로서 형성되고, 하측의 도체층(16P)은 전원용의 플레인층으로서 형성되어 있다. 전원용의 플레인층(34P)과 플레인층(16P)은 전원용스루홀(36P)에 의해 접속된다. 그랜드용의 플레인층(34E)과 플레인층(16E)은 그랜드용스루홀(36E)에 의해 접속된다. 다층코어기판(30)의 상하에서의 신호의 접속은 신호용스루홀(36S)에 의해 실행된다. 플레인층은 편면만의 단층으로도, 2층 이상으로 배치한 것도 좋다. 2층∼4층으로 형성되는 경우가 바람직하다. 4층 이상으로는 전기적인 특성의 향상이 확인되어 있지 않기 때문에 그 이상 다층으로 하여도 그 효과는 4층과 동등한 정도이다. 특히, 2층으로 형성되는 것이, 다층코어기판의 강성일치라는 점에 있어서 기판의 신장률이 갖추어지므로, 벤딩이 발생하기 어렵다. 다층코어기판(30)의 중앙에는 전기적으로 격절된 금속판(12)이 수용되어 있다(상기 금속판(12)은 인바아, 42합금 등의 저열팽창계수 금속으로 되고, 심재로서의 역할을 하고 있으며, 스루홀과 바이어홀 등과의 전기적인 접속이 되어 있지 않다. 주로, 기판의 열팽창계수를 내리기도 하고, 벤딩에 대한 강성을 향상시킨다. 그 배치는 기판 전체에 배치하여도 좋고, 탑재하는 IC주변 아래에 테두리 형상으로 배치하여도 좋다). 상기 금속판(12)에 절연수지층(14)을 개재하여 상면 측에 내층의 도체층(16E), 하면 측에 도체층(16P)이 절연수지층(18)을 개재하여 상면측에 도체회로(34), 도체층(34P)이 형성되고, 하면에 도체회로(34), 도체층(34E)이 형성된다.
다층코어기판(30) 표면의 도체층(34P, 34E) 상에는 바이어홀(44) 및 도체회로(42)가 형성된 층간수지절연층(40)과 바이어홀(54) 및 도체회로(52)가 형성된 층간수지절연층(50)이 배설되어 있다. 상기 바이어홀(54) 및 도체회로(52)의 상층에는 솔더레지스트층(60)이 형성되어 있으며, 상기 솔더레지스트층(60)의 개구부(62)를 개재하여, 상면측의 바이어홀(54) 및 도체회로(52)에 신호용범프(64S), 전원용범프(64P), 그랜드용범프(64E)가 형성되어 있다. 마찬가지로, 하면측의 바이어홀(54) 및 도체회로(52)에 신호용외부단자(66S), 전원용외부단자(66P), 그랜드용외부단자(66E)가 형성되어 있다.
스루홀(36E, 36P, 36S)은 코어기판(30)에 형성된 통공의 도체층을 형성시켜, 상기 공극 내에 절연수지(17)를 충전시켜 된다. 이 외에도, 도전성페이스트 또는 도금 등에 의해, 스루홀 내부를 완전하게 메워도 좋다.
아울러, 코어기판(30) 표층의 도체층(34P, 34E)은 두께 5∼35㎛로 형성되고, 내층의 도체층(16P, 16E)은 두께 5∼250㎛로 형성되며, 층간수지절연층(40) 상의 도체회로(42) 및 층간수지절연층(50) 상의 도체회로(52)는 5∼25㎛로 형성되어 있다.
본 실시예에 사용된 수지제패키지기판은 코어기판(30)의 표층의 전원층(도체층, 34P), 도체층(34), 내층의 전원층(도체층, 16P), 도체층(16E) 및 금속판(12)을 두껍게 하므로, 코어기판의 강도가 증가한다. 따라서, 코어기판 자체를 얇게 했다고 해도, 벤딩과 발생한 응력을 기판자체로 완화하는 것이 가능하게 된다.
또, 도체층(34P, 34E, 16P, 16E)을 두껍게 하므로, 도체자체의 체적을 증가시킬 수 있다. 그 체적을 증가시키는 것에 의해, 도체로의 저항을 저감시킬 수 있다.
도 2는 수지제패키지기판(10)에 인터포저(70)를 설치한 상태를 도시한 단면도이고, 도 3은 인터포저(70)에 IC칩(110)을 부착하고, 수지제패키지기판(10)을 도터보드(120)에 장착한 상태를 도시한 단면도이다. 인터포저(70)는 절연성기재(80)의 관통공(81)에 도전성물질(84)을 충전하여 되는 바이어홀(72)의 상면에 랜드(74)를 배치하고, 하면에 전원용랜드(76P), 신호용랜드(76S), 그랜드용랜드(76E)를 배치하는 것으로 구성되어 있다. 수지제패키지기판(10)과 인터포저(70)의 사이에는 수지제의 언더필(68)이 충전되어 있다. 인터포저(70)의 상면측의 랜드(74)에는 땜납(114)을 개재하여, IC칩(110)의 랜드(112)가 접속되어 있다. 인터포저(70)와 IC칩(110)과의 사이에는 수지제의 언더필(69)이 충전되어 있다.
수지제패키지기판(10)의 상면측의 신호용범프(64S), 전원용범프(64P), 그랜용범프(64E)는 인터포저(70)의 신호용랜드(76S), 전원용랜드(76P), 그랜드용랜드(76E)에 접속된다. 한편, 수지제패키지기판(10)의 하측의 신호용외부단자(66S), 전원용외부단자(66P), 그랜드용외부단자(66E)는 도터보드(120)의 신호용랜드(122S), 전원용랜드(122P), 그랜드용랜드(122E)로 접속된다. 이 경우, 외부단자란 PGA, BGA, 땜납범프 등을 가리킨다.
실시예 1의 수지제패키지기판(10)에서는 도체층(34P, 16P)을 전원층으로 사용하는 것으로, IC칩(110)으로의 전원 공급능력을 향상시킬 수 있다. 따라서, 상기 패키지기판(10) 상에 IC칩(110)을 실장한 때에, IC칩(110)∼기판(10)∼도터보드(120)측 전원까지의 루프인덕턴스를 저감할 수 있다. 따라서, 초기동작에 관한 전원부족이 작게 되기 때문에, 전원부족이 일어나기 어렵고, 따라서 보다 고주파영역의 IC칩을 실장한다고 해도, 초기 기동에 대한 오동작과 에러 등을 야기시키지 않는다. 또한, 반도체(34E, 16E)를 그랜드층으로서 사용하는 것으로, IC칩의 신호, 전력공급에 노이즈가 중첩하지 않게 되고, 오동작과 에러를 방지할 수 있다. 또한 도시하지 않은 콘덴서를 실장하므로, 콘덴서 내의 축적되어 있는 전원을 보조적으로 사용할 수 있으므로, 전원부족을 일으키기 어렵게 된다.
도 4에 도 3 중의 IC칩(110), 인터포저(70), 수지제패키지기판(10)의 평면도를 도시한다. 수지제패키지기판의 외형사이즈는 40mm×40mm이고, 두께는 1.0mm이다. 또한, 코어기판의 두께는 0.8mm이다. 인터포저를 구성하는 절연성기판(70)의 외형사이즈는 28mm×28mm이고, 두께는 100㎛, IC칩(110)의 외형사이즈는 20mm×20mm이다.
도 5(A)에 인터포저(70)의 일부평면을 예로서 도시한다. 여기서는 IC의 전원단자, 그랜드단자와 접속하고 있는 일부의 관통공을 도시하고 있다. 인터포저의 랜드(74)(관통공(81))는 격자 형상으로 배치되고, 피치(P1)는 예로서 175㎛로 설정되 어 있다. 도 5(B)는 다른 예에 관한 인터포저의 평면도를 도시한다. 인터포저의 랜드(74)(관통공(81))는 지그재그 형상으로 배치되고, 다른 피치(P2)는 예로서 120 ㎛로 설정되어 있다. ＋는 IC의 전원단자와 접속하고 있는 관통공, －는 IC의 그랜드단자와 접속하고 있는 관통공을 나타낸다.
실시예 1에서는 IC칩(110)과 패키지기판(10)을 접합하는 데 인터포저(70)를 개재하고 있기 때문에, 응력이 IC칩(110)과 인터포저(70) 사이의 접합부(땜납(114))와 인터포저(110) 그리고 패키지기판(10) 사이의 접합부(신호용범프(64S), 전원용범프(64P), 그랜드용범프(64E))의 2개소로 분산된다. 또한, 영률=55 GPa으로서, 패키지기판 두께×0.05인 인터포저(70)를 개재하는 것으로, 세라믹제 IC칩(110)과 수지제패키지기판(10) 사이의 열팽창 차이에 의한 응력을 인터포저(70)가 받아내므로, IC칩(110)의 배선층 수지에 응력을 전달하지 않게 된다. 그 결과, IC칩의 배선층의 수지에 균열, 단선이 발생하지 않게 된다.
2. 인터포저의 작성
[실시예 1]
영률=55 GPa, 외형사이즈=32mm×32mm, 인터포저의 두께=50㎛
실시예 1의 인터포저의 제조공정에 대해서 도 6을 참조하여 설명한다.
(1) 비스페놀A형 에폭시수지 100중량부와 이미다졸형경화제 5중량부 및 알루미나필러 60중량부를 혼합하고, 상기 수지를 글래스크로스에 함침 후, 건조하여, B스테이지로 한 프리프레그(80)와, 동박(78)을 적층하여 가열가압 프레스하는 것에 의해 얻어지는 경화된 편면동장적층판(80A)을 출발재료로 하여 사용한다(도 6(A)). 이 절연성기재(80)의 두께는 50㎛, 동박(78)의 두께는 12㎛이다. 이 인터포저를 구성하는 절연성기판의 영률은 JIS에 따라, 3점벤딩법으로, 측정한 경우, 55GPa이었다. 또한, 영률측정에는 1mm 두께의 절연성기재를 사용하였다.
(2) 계속해서, 절연재측으로부터, 표1의 조건에서 탄산가스레이저 조사(照射)를 실행하여, 절연성기재(80)를 관통하여 동박(78)에 이르는 바이어홀형성용 개구(81)를 형성하고, 또한 상기 개구(81) 내부를 자외선레이저 조사에 의해 데스미어처리하였다(도 6(B)). 상기 실시예1에 대해서는 바이어홀 형성용의 개구 형성에는 미쯔비시 전기제인 고피크 단펄스 발진형탄산가스레이저 가공기를 사용하여, 기재 두께 50㎛ 글래스포(布)에폭시 수지기재에 마스크이미지법으로 절연재측으로부터 레이저빔을 조사하여 100홀/초의 스피드로, 125㎛의 바이어홀 형성용의 개구를 형성하였다. 그 배치는 IC의 외부전극에 1:1로 대응한 위치에 180㎛ 피치로 형성하였다. 또한, IC의 전원, 그랜드용단자는 격자 형상이다.
바이어홀 형성 후, 데스미어 처리를 실행하였다. 데스미어처리용의 YAG 제3고조파를 사용한 자외선레이저 조사장치는 미쯔비시 전기사제인 GT605LDX를 사용하고, 상기 데스미어처리를 위한 레이저 조사조건은 발신주파수가 5KHz, 펄스에너지가 0.8mJ, 쇼트수가 10이었다.
[표1]
마스크 지름 ø1.4mm
펄스에너지 2.0 mj/펄스
쇼트수 7 쇼트
(3) 데스미어 처리를 종료한 기판에 대해서, 동박을 PET필름(85)으로 보호하 고 나서, 동박(78)을 도금리드로서, 이하의 도금액과 조건에서, 전해동도금처리를 실시하여, 개구(81)의 상부에 약간의 극간을 남겨서, 상기 개구(81)내에 전해동도금(84)을 충전하여 바이어홀(72)을 형성한다(도 6(C)).
[전해도금액]
유산 2.24 mol/ℓ
유산동 0.26 mol/ℓ
첨가제 19.5 mℓ/ℓ (아토테크재팬사제, 카파라시드GL)
[전해도금조건]
전류밀도 6.5 A/dm²
시간 30분
온도 22±2 ℃
(4) 또한, 동도금상(84)에 염화니켈 30g/ℓ, 차아인산나트륨 10g/ℓ, 구연산나트륨 10g/ℓ로 되는 pH=5인 무전해니켈 도금액에 20분간 침지하여서, 5㎛의 니켈도금층(86)을 형성하였다. 또한, 상기 기판을 시안화금칼륨 2g/ℓ, 염화암모늄 75g/ℓ, 구연산나트륨 50g/ℓ, 차아인산나트륨 10g/ℓ로 되는 무전해금도금액에 93℃의 조건에서 23초간 침지하여, 니켈도금층 상에 두께 0.03㎛의 금도금층(87)을 형성하였다. 금도금(87)을 실시한 후, 이하의 도금액과 조건으로 금도금층(87) 상에, 주석도금(88)을 30㎛ 석출시키고, 랜드(74)을 형성하였다(도 6(D)). 주석도금(88)은 없어도 된다.
[전해도금액]
유산 105mℓ/ℓ
유산주석 30g/ℓ
첨가제 40mℓ/ℓ
[전해도금조건]
전류밀도 5A/dm²
시간 45분
온도 22±2 ℃
(5) 이후, 동박(78) 상의 PET필름(85)을 박리하고, 동박(78)에 드라이필름을 부착하고, 노광현상 후, 동박(78)을 알칼리에칭액으로 에칭처리를 실시하여, 랜드(76P, 76S, 76E)를 형성하였다.
(6) 마지막으로, 32mm×32mm로 외형가공을 실행하여 인터포저로 하였다.
[실시예 2]
영률=55GPa, 외형사이즈=32mm×32mm, 인터포저의 두께=64㎛
실시예 2의 인터포저는 실시예1에 있어서, 출발재료의 기판두께를 64㎛로 하였다. 이에 따라, 관통공을 형성하는 레이저 조건을 아래 표의 조건으로 변경하였다. 또, 관통공에 도전제를 충전하는 도금시간은 기판 두께에 맞추어서 변경하였다. 그 외에는 실시예1과 동일하다.
[표2]
「레이저조건」
마스크지름 ø1.4mm
펄스에너지 2.0mj/펄스
쇼트수 9쇼트
[실시예 3]
영률=55GPa, 외형사이즈=32mm×32mm, 인터포저의 두께=100㎛
실시예 3의 인터포저는 실시예1에 있어서, 출발재료의 기판두께를 100㎛로 하였다. 이에 따라, 관통공을 형성하는 레이저 조건을 아래 표의 조건으로 변경하였다. 또, 관통공에 도전제를 충전하는 도금시간은 기판 두께에 맞추어서 변경하였다. 그 외에는 실시예 1과 동일하다.
[표 3]
「레이저조건」
마스크지름 ø1.4mm
펄스에너지 2.0mj/펄스
쇼트수 14쇼트
[실시예 4]
영률=55GPa, 외형사이즈=32mm×32mm, 인터포저의 두께=400㎛
실시예 4의 인터포저는 실시예 1에 있어서, 출발재료의 기판두께를 400㎛로 하였다. 이에 따라, 관통공을 형성하는 레이저 조건을 아래 표의 조건으로 변경하였다. 또, 관통공에 도전제를 충전하는 도금시간은 기판 두께에 맞추어서 변경하였다. 그 외에는 실시예 1과 동일하다.
[표4]
「레이저조건」
마스크지름 ø1.4mm
펄스에너지 2.0mj/펄스
쇼트수 60쇼트
[실시예 5]
영률=55GPa, 외형사이즈=32mm×32mm, 인터포저의 두께=1000㎛
실시예 5의 인터포저는 실시예 1에 있어서, 출발재료의 기판두께를 1000㎛로 하였다. 이에 따라, 관통공을 형성하는 레이저 조건을 아래 표의 조건으로 변경하였다. 또, 관통공에 도전제를 충전하는 도금 시간은 기판 두께에 맞추어서 변경하였다. 이외에는 실시예1과 동일하다.
[표 5]
「레이저조건」
마스크지름 ø1.4mm
펄스에너지 2.0mj/펄스
쇼트수 150쇼트
[실시예 6]
영률=55GPa, 외형사이즈=32mm×32mm, 인터포저의 두께=1500㎛
실시예 6의 인터포저는 실시예1에 있어서, 출발재료의 기판두께를 1500㎛로 하였다. 이에 따라, 관통공을 형성하는 레이저 조건을 아래 표의 조건으로 변경하였다. 또, 관통공에 도전제를 충전하는 도금 시간은 기판 두께에 맞추어 변경하였다. 그 외에는 실시예 1과 동일하다.
[표 6]
「레이저조건」
마스크지름 ø1.4mm
펄스에너지 2.0mj/펄스
쇼트수 230쇼트
[실시예 7]
영률=200GPa, 외형사이즈=32mm×32mm, 인터포저의 두께=50㎛
실시예 7의 인터포저의 제조방법을 도 7 및 도 8을 참조하여 설명한다.
(1) 32mm×32mm×두께 50㎛의 소성된 지르코니아기판(80B, 일본파인세라믹사제)을 출발재료(도 7(A))로 하였다. 이 절연성기판의 영률은 JIS에 따르며, 3점벤딩법으로 측정한 결과, 200GPa이었다. 또한, 영률측정에는 1mm 두께의 절연성기재를 사용하였다. 상기 기판(80B)의 일면에 우레탄계의 레지스트(79)를 부착하고, 통상의 사진법에 의해, IC의 외부전극에 대응하는 위치에, 125㎛ 지름의 개구경(81a)를 형성하였다(도 7(B)).
(2) 다음으로, 레지스트(79)를 형성하고 있는 측에서, 신토브레이터사제의 샌드브라스트 장치로 하기의 조건에서, 샌드브라스트 처리를 실행하여, 125㎛의 바이어홀 형성용의 개구(81)를 형성하였다. 그 배치는 IC의 외부전극에 1:1 대응한 위치에 180㎛ 피치로 형성하였다(도 7(C)). 또한, IC의 전원과 그랜드단자는 격자 형상상 배치였다. 그 후 레지스트(79)를 박리하였다.
[표7]
[샌드브라스트 조건]
지립(입자) 합성다이아몬드
지립경(입자지름) 평균입경 25㎛
압력 0.2 MPa
쇼트수 7
(3) 바이어홀 형성용의 개구(81)를 형성한 기판 전표면에 우선,스패터에 의해 0.1㎛의 크롬피막을 형성하고, 계속해서 상기 크롬피막 상에 0.14㎛의 니켈피막(크롬피막 및 니켈피막을 피막(82)으로 표현함)을 증착하였다(도 7(D)).
(4) 다음으로, 이하의 조성인 무전해동도금 수용액 중에, 기판을 침지하고, 니켈피막 상에 두께 0.6∼3.0㎛의 무전해동도금막(83)을 형성하였다(도 7(E)).
[무전해도금 수용액]
200 mol/ℓ 유산동
0.800 mol/ℓ EDTA
0.030 mol/ℓ HCHO
050 mol/ℓ NaOH
100 mol/ℓ α, α'-비피리딜
100 mg/ℓ 폴리에틸렌글리콜(PEG) 0.10 g/ℓ
[무전해도금 조건]
34℃의 액온도에서 40분
(4) 다음으로, 무전해동도금막(83) 상에, 관통공(81) 내에 우선적으로 석출하는 도금액과 도금조건을 사용하여, 관통공(81) 내의 충전과 기재(80B)의 표면에, 전해동도금(84)을 형성하였다(도 8(A)).
[전해도금액]
유산 150 g/ℓ
유산동 160 g/ℓ
첨가제 19.5 mℓ/ℓ
[전해도금조건]
전류밀도 6.5 A/dm²
시간 80분
온도 22±2℃
교반 분류(噴流)교반
(5) 이 후, 기판(80B)의 일면은 PET필름(85)으로 보호하고, 타면만을 기재(80B)의 표면이 노출되기까지 연마를 실행하였다(도 8(B)).
(6) 또한, 관통공(81)의 동도금(84) 상에, 니켈(86, 5㎛), 금도금(87, 0.03㎛)을 실시한 후, 타면의 동을 리드하여, 주석도금(88, 실시예1과 동일조건)을 30㎛ 석출시켜, 랜드(74)를 형성하였다(도 8(C)). 주석도금(88)은 없어도 된다.
(7) 이 후, PET필름(85)을 박리하고, PET필름(85) 하에 있던 전기동(84)에 드라이필름을 부착하고, 노광현상 후, 전기동도금층과 무전해동도금층을 알칼리에칭액으로 에칭처리를 실시하여, 랜드(76P, 76S, 76E)를 형성하였다(도 8(D)).
[실시예 8]
영률=200GPa, 외형사이즈 = 32mm × 32mm, 인터포저의 두께=64㎛
실시예 8의 인터포저는 실시예 7에 있어서, 출발재료의 기판 두께를 64㎛로 하였다. 이에 따라, 관통공을 형성하는 샌드브라스트 조건을 아래 표의 조건으로 변경하였다. 또, 관통공에 도전제를 충전하는 도금 시간은 기판 두께에 맞추어서 변경하였다. 이외에는 실시예 7과 동일하다.
[표 8]
[샌드브라스트 조건]
지립 합성다이아몬드
지립경 평균입경 25㎛
압력 0.2 MPa
쇼트수 9
[실시예 9]
영률=200GPa, 외형사이즈= 32mm × 32mm, 인터포저의 두께=100㎛
실시예 9의 인터포저는 실시예 7에 있어서, 출발재료의 기판두께를 100㎛로 하였다. 이에 따라, 관통공을 형성하는 샌드브라스트 조건을 아래 표의 조건으로 변경하였다. 또, 관통공에 도전제를 충전하는 도금 시간은 기판 두께에 맞추어서 변경하였다. 이외에는 실시예 7과 동일하였다.
[표 9]
[샌드브라스트 조건]
지립 합성다이아몬드
지립경 평균입경 25㎛
압력 0.2 MPa
쇼트수 14
[실시예 10]
영률=200GPa, 외형사이즈= 32mm × 32mm, 인터포저의 두께=400㎛
실시예 10의 인터포저는 실시예 7에 있어서, 출발재료의 기판 두께를 400㎛로 하였다. 이에 따라, 관통공을 형성하는 샌드브라스트 조건을 아래 표의 조건으로 변경하였다. 또, 관통공에 도전제를 충전하는 도금 시간은 기판 두께에 맞추어서 변경하였다. 이외에는 실시예 7과 동일하다.
[표 10]
[샌드브라스트 조건]
지립 합성다이아몬드
지립경 평균지립 25㎛
압력 0.2 MPa
쇼트수 60
[실시예 11]
영률=200GPa, 외형사이즈= 32mm × 32mm, 인터포저의 두께=1000㎛
실시예 11의 인터포저는 실시예 7에 있어서, 출발재료의 기판 두께를 1000㎛로 하였다. 이에 따라, 관통공을 형성하는 샌드브라스트 조건을 아래 표의 조건으로 변경하였다. 또, 관통공에 도전제를 충전하는 도금 시간은 기판 두께에 맞추어서 변경하였다. 이외에는 실시예 7과 동일하다.
[표 11]
[샌드브라스트 조건]
지립 합성다이아몬드
지립경 평균입경 25㎛
압력 0.2 MPa
쇼트수 150
[실시예 12]
영률= 200GPa, 외형사이즈= 32mm × 32mm, 인터포저의 두께= 1500㎛
실시예 12의 인터포저는 실시예 7에 있어서, 출발재료의 기판두께를 1500㎛로 하였다. 이에 따라, 관통공을 형성하는 샌드브라스트 조건을 아래 표의 조건으로 변경하였다. 또, 관통공에 도전제를 충전하는 도금 시간은 기판 두께에 맞추어서 변경하였다. 이외에는 실시예 7과 동일하다.
[표 12]
[샌드브라스트 조건]
지립 합성다이아몬드
지립경 평균입경 25㎛
압력 0.2 MPa
쇼트수 230
[실시예 13]
영률=440 GPa, 외형사이즈= 32mm×32mm, 인터포저의 두께= 50㎛
실시예 13의 출발재료의 제법에 대해서 우선 설명한다.
(a) 평균입경이 0.3㎛인 SiC분말 1kg에 아크릴계바인더 220g, 소결조제로서의
Figure 112006020499677-PCT00010
를 40g 및 알코올계용제를 400mℓ 혼합하였다. 상기 혼합물을 볼밀로서 균일하게 혼합하므로, 고점도의 원료슬러리를 작성하였다.
(b) 다음으로, 닥터블레이드 법에 따라서, 원료 슬러리에서 그린시트(52 ~ 57㎛)를 성형하였다.
(c) 다음으로, 그린시트를 탈지한 후, 2100℃, 압력 18MPa로 핫프레스하고, 본소성하였다. 따라서, 인터포저의 출발재료를 얻었다. 상기 절연성기재는 두께가 50㎛이고, 사이즈가 32mm×32mm이었다. 소성 후, 연마에 의해 절연성기판의 두께를 조정해도 좋다. 별도로 (b)에서 1.05∼1.15mm 두께의 그린시트를 작성하고, (c)의 처리를 실시하여, 영률측정용 샘플로 하였다. 상기 샘플을 JIS에 따라, 3점벤딩법으로 영률을 측정한 결과 440GPa이었다.
(1) 실시예 13의 인터포저는 실시예 7에 있어서, 출발재료를 상기 (c)에서 얻어진 외형사이즈=32mm×32mm이고, 두께가 50㎛인 소성된 SIC기판으로 변경하였다. 이외에는 실시예 7과 동일하였다.
[실시예 14]
영률= 440GPa, 외형사이즈= 32mm × 32mm, 인터포저의 두께= 64㎛
(1) 출발재료의 작성
실시예 13(b)의 그린시트 두께를 67∼72㎛로 변경하고, 이후 (c) 공정을 실시하여 64㎛ 두께의 SiC기판을 얻었다.
(2) 인터포저의 작성
실시예 8에 있어서, 출발재료를 상기 (1)에서 작성한 방법으로 변경하였다. 이외에는 실시예 8과 동일하였다.
[실시예 15]
영률= 440GPa, 외형사이즈= 32mm × 32mm, 인터포저의 두께= 100㎛
(1) 출발재료의 작성
실시예 13(b)의 그린시트 두께를 103∼113㎛로 변경하고, 이후 (c) 공정을 실시하여 100㎛ 두께의 SiC 기판을 얻었다.
(2) 인터포저의 작성
실시예 9에 있어서, 출발재료를 상기 (1)에서 작성한 방법으로 변경하였다. 이외에는 실시예 9와 동일하였다.
[실시예 16]
영률= 440GPa, 외형사이즈= 32mm×32mm, 인터포저의 두께= 400㎛
(1) 출발재료의 작성
실시예 13(b)의 그린시트 두께를 415∼450㎛로 변경하고, 이후 (c) 공정을 실시하여 400㎛ 두께의 SiC 기판을 얻었다.
(2) 인터포저의 작성
실시예 10에 있어서, 출발재료를 상기 (1)에서 작성한 방법으로 변경하였다. 이외에는 실시예 10과 동일하였다.
[실시예 17]
영률= 440GPa, 외형사이즈= 32m×32mm, 인터포저의 두께= 1000㎛
(1) 출발재료의 작성
실시예 13(b)의 그린시트 두께를 1030∼1150㎛로 변경하고, 이후 (c) 공정을 실시하여 1000㎛ 두께의 SiC기판을 얻었다.
(2) 인터포저의 작성
실시예 11에 있어서, 출발재료를 상기 (1)에서 작성한 방법으로 변경하였다. 이외에는 실시예 11과 동일하다.
[실시예 18]
영률=440GPa, 외형사이즈=32m×32mm, 인터포저의 두께= 1500㎛
(1) 출발재료의 작성
실시예 13(b)의 그린시트 두께를 1550 ∼1700㎛로 변경하고, 이후 (c) 공정을 실시하여 1500㎛ 두께의 SiC기판을 얻었다.
(2) 인터포저의 작성
실시예 12에 있어서, 출발재료를 상기 (1)에서 작성한 방법으로 변경하였다. 이외에는 실시예 12와 동일하다.
[실시예 19]
영률= 200GPa, 외형사이즈= 24mm×24mm, 인터포저의 두께= 100㎛
실시예 19의 인터포저는 실시예 9에 있어서, 외형 사이즈를 24mm×24mm로 한 이외에는 실시예 9와 동일하다.
[실시예 20]
영률= 200GPa, 외형사이즈= 20mm×20mm, 인터포저의 두께= 100㎛
실시예 20의 인터포저는 실시예 9에 있어서, 외형사이즈를 20mm×20mm로 한 이외에는 실시예 9와 동일하다.
[실시예 21]
영률=200GPa, 외형사이즈=40mm×40mm, 인터포저의 두께= 100㎛
실시예 21의 인터포저는 실시예 9에 관해서, 외형사이즈를 40mm×40mm로 한 이외에는 실시예 9와 동일하다.
[실시예 22]
영률=310GPa, 외형사이즈=32mm×32mm, 인터포저 두께= 400㎛
(1) 평균입경이 1.4㎛인 ALN 분말(토쿠야마사제) 1 kg에 아크릴계바인더 220g, 소결조제로서 Y2O3를 50g 및 알코올계용제를 400mℓ 혼합하였다. 상기 혼합물을 볼밀로서 균일하게 혼합하는 것에 의해, 고점도의 원료 슬러리를 작성하였다.
(2) 다음으로, 닥터블레이드법에 따라서, 원료 슬러리에서 그린시트(80
Figure 112006020499677-PCT00011
, 410 ∼ 460㎛)를 성형하였다(도 9(A) 참조).
(3) 그린시트 80
Figure 112006020499677-PCT00012
에 펀칭가공 또는 레이저가공 내지 드릴가공에 의해, IC의 외부전극에 대응하는 위치에 1:1로 관통공(81,ø125㎛)을 형성하였다(도 9(B) 참조). 또한, IC의 전원, 그랜드용 단자는 격자상 배치이었다.
(4) 다음으로, 평균입경이 3㎛인 텅스텐 분말 100g에, 아크릴계 바인더 2g, 에테르계용제 3mℓ, 및 에테르계분산제 0.1g을 혼합하였다. 상기 혼합물을 삼본롤 혼합기로 혼합하여, 도체회로 형성용의 텅스텐 페스트(P)로 하였다.
(5) 그리고, 스크린 인쇄기를 사용하여, 그린시트(80
Figure 112006020499677-PCT00013
)에 페스트(P)를 인쇄하였다. 따라서, 도 9(C)에 도시한 것처럼, 관통공(81
Figure 112006020499677-PCT00014
) 내부가 페스트(P)로 충전됨과 동시에, 관통공(81
Figure 112006020499677-PCT00015
)의 상하면에 페스트(P)로 원반부분이 형성되었다.
(6) 다음으로, 그린시트(80
Figure 112006020499677-PCT00016
)를 건조기 내에 장입하고, 상기 그린시트(80
Figure 112006020499677-PCT00017
)를 50℃/분인 승온속도로 가열하였다. 그리고, 건조기 내의 온도가 150℃로 도달하고 나서, 약 24시간 상기 온도를 유지하여, 그린시트(80
Figure 112006020499677-PCT00018
)를 충분히 건조시킨 후, 실온까지 방랭(放冷)하였다.
(7) 계속해서, 그린시트(80
Figure 112006020499677-PCT00019
)를 불활성분위기 하에서 1600℃, 5시간의 탈지·가소성을 실시하였다. 또한, 가소성된 그린시트를 동일 분위기 하에서 1850℃, 3시간 본소성하였다. 따라서, ALN제의 인터포저(70)를 얻었다(도 9(D) 참조). 상기 인터포저(70)는 두께가 400㎛이고, 사이즈가 32mm×32mm이었다.
(영률측정)
상기, (1), (2), (6), (7)의 공정에 의해, 1mm 두께의 ALN기판을 제작하고, JIS에 따라, 3점벤딩법으로 측정하였다. 그 결과는 310GPa이었다. 또한, (2)의 그린시트의 두께는 1.02∼1.15mm로 제작하였다.
[실시예 23]
영률=310GPa, 외형사이즈 32mm×32mm, 인터포저 두께= 50㎛
(1) 실시예 23의 인터포저는 실시예 7에 있어서, 출발재료를 외형사이즈= 32mm×32mm이고, 두께가 50㎛인 소결제의 ALN기판으로 변경하였다. 상기 ALN기판은 실시예 22 중의 (1), (2), (6), (7)의 공정에 의해 제작하였다. 또한, (2) 중의 그린시트의 두께는 52∼57㎛로 하였다. 소결 후, 연마에 의해 절연성기재의 두께를 조정하여도 좋다. 이외에는 실시예 7과 동일하다.
[실시예 24]
영률= 310GPa, 외형사이즈=32mm×32mm, 인터포저 두께=64㎛
(1) 실시예 24의 인터포저는 실시예 8에 있어서, 출발재료를 외형사이즈= 32mm×32mm이고, 두께가 64㎛인 소결제의 ALN기판으로 변경하였다. 상기 ALN기판은 실시예 22중의 (1), (2), (6), (7)의 공정에 의해 제작하였다. 또한, (2) 중의 그린시트의 두께는 67∼72㎛로 하였다. 소결 후, 연마에 의해 절연성기재의 두께를 조정하여도 좋다. 이외에는 실시예 8과 동일하다.
[실시예 25]
영률=310GPa, 외형사이즈=32mm×32mm, 인터포저 두께=100㎛
(1) 실시예 25의 인터포저는 실시예 9에 있어서, 출발재료를 외형사이즈= 32mm×32mm이고, 두께가 100㎛인 소결제의 ALN기판으로 변경하였다. 상기ALN기판은 실시예 22 중의 (1), (2), (6), (7)의 공정에 의해 제작하였다. 또한, (2) 중의 그린시트의 두께는 103∼113㎛로 하였다. 소결 후, 연마에 의해 절연성기재의 두께를 조정하여도 좋다. 이외에는 실시예 9와 동일하다.
[실시예 26]
영률=310GPa, 외형사이즈= 32mm×32mm, 인터포저 두께= 400㎛
(1) 실시예 26의 인터포저는 실시예 10에 있어서, 출발재료를 외형사이즈=32mm×32mm이고, 두께가 400㎛인 소결제의 ALN기판으로 변경하였다. 상기 ALN기판은 실시예 22 중의 (1), (2), (6), (7)의 공정으로 제작하였다. 또한, (2) 중의 그린시트의 두께는 415∼450㎛로 하였다. 소결 후, 연마에 의해 절연성 기재의 두께를 조정하여도 좋다. 이외에는 실시예 10과 동일하다.
[실시예 27]
영률=310GPa, 외형사이즈=32mm×32mm, 인터포저 두께= 1000㎛
(1) 실시예 27의 인터포저는 실시예 11에 있어서, 출발재료를 외형사이즈=32mm×32mm이고, 두께가 1000㎛인 소결제의 ALN기판으로 변경하였다. 상기 ALN기판은 실시예 22 중의 (1), (2), (6), (7)의 공정에 의해 제작하였다. 또한, (2) 중의 그린시트의 두께는 1030∼1150㎛로 하였다. 소결 후, 연마에 의해 절연성 기재의 두께를 조정하여도 좋다. 이외에는 실시예 11과 동일하다.
[실시예 28]
영률=310GPa, 외형사이즈=32mm×32mm, 인터포저 두께= 1500㎛
(1) 실시예 28의 인터포저는 실시예 12에 있어서, 출발재료를 외형사이즈=32mm×32mm이고, 두께가 1500㎛인 소결제의 ALN기판으로 변경하였다. 상기 ALN기판은 실시예 22 중의 (1), (2), (6), (7)의 공정에 의해 제작하였다. 또한, (2) 중의 그린시트 두께는 1550∼1700㎛로 하였다. 소결 후, 연마에 의해 절연성 기재의 두께를 조정하여도 좋다. 이외에는 실시예 12와 동일하다.
[실시예 29]
영률=55GPa, 외형사이즈= 32mm×32mm, 인터포저 두께= 50㎛
(1) 실시예 29의 인터포저는 실시예 7에 있어서, 출발재료를 외형 사이즈= 32mm×32mm이고, 두께가 50㎛인 SF2글래스기판(Schott 사제, 글래스코드; 648339)으로 변경하였다. 두께는 연마에 의해 조정하였다. 상기 절연성기판의 영률은 3점벤딩법으로 측정한 결과, 55GPa이었다. 또한, 영률 측정으로는, 1mm 두께의 절연성 기재를 사용하였다. 이외에는 실시예 7과 동일하다.
[실시예 30]
영률=55GPa, 외형사이즈= 32mm×32mm, 인터포저 두께= 64㎛
(1) 실시예 30의 인터포저는 실시예 8에 있어서, 출발재료를 외형사이즈=32mm×32mm이고, 두께가 64㎛인 SF2 글래스 기판(Schott 사제, 글래스코드;648339)으로 변경하였다. 두께는 연마에 의해 조정하였다. 이외에는 실시예 8과 동일하다.
[실시예 31]
영률=55GPa, 외형사이즈= 32mm×32mm, 인터포저 두께= 100㎛
(1) 실시예 31의 인터포저는 실시예 9에 있어서, 출발재료를 외형사이즈= 32mm×32mm이고, 두께가 100㎛인 SF2 글래스 기판(Schott 사제, 글래스코드; 648339)으로 변경하였다. 두께는 연마에 의해 조정하였다. 이외에는 실시예 9와 동일하다.
[실시예 32]
영률= 55GPa, 외형사이즈= 32mm×32mm, 인터포저 두께=400㎛
(1) 실시예 32의 인터포저는 실시예 10에 있어서, 출발재료를 외형사이즈=32mm×32mm이고, 두께가 400㎛인 SF2글래스기판(Schott 사제, 글래스코드;648339)으로 변경하였다. 두께는 연마에 의해 조정하였다. 이외에는 실시예 10과 동일하다.
[실시예 33]
영률=55GPa, 외형사이즈= 32mm×32mm, 인터포저 두께= 1000㎛
(1) 실시예 33의 인터포저는 실시예 11에 있어서, 출발재료를 외형사이즈=32mm×32mm이고, 두께가 1000㎛인 SF2글래스기판(Schott 사제, 글래스코드;648339)으로 변경하였다. 두께는 연마에 의해 조정하였다. 이외에는 실시예 11과 동일하다.
[실시예 34]
영률= 55GPa, 외형사이즈= 32mm×32mm, 인터포저 두께= 1500㎛
(1) 실시예 34의 인터포저는 실시예 12에 있어서, 출발재료를 외형사이즈= 32mm×32mm이고, 두께가 1500㎛인 SF2글래스기판(Schott 사제, 글래스코드; 648339)으로 변경하였다. 두께는 연마에 의해 조정하였다. 이외에는 실시예 12와 동일하다.
「실시예 35∼40」
실시예 7∼12의 출발재료를 파이렉스글래스기판(코닝사제)으로 변경하였다. 상기 절연성 기재의 영률은 JIS에 따라, 3점벤딩법으로 측정한 결과 65.5GPa이었 다.
「실험예 1」
인터포저의 관통공 형성 영역과 관통공의 수를 실시예 9와 동일하게 하고, IC의 전원, 그랜드단자와 접속하는 관통공의 위치를 랜덤배치로 하였다. 그 결과, 관통공이 조밀하게 존재하는 영역과 드문드문 존재하는 영역이 생겼다. 관통공의 배치위치 이외는 실시예 9와 동일하다.
「실험예 2」
인터포저의 관통공 형성 영역과 관통공의 수를 실시예 9와 동일하게 하고, IC의 전원, 그랜드단자와 접속하는 관통공의 위치를 지그재그 배치로 하였다. 관통공의 배치위치 이외는 실싱예 9와 동일하다. 실험예 1, 2의 인터포저에 IC를 탑재하는 때는, 인터포저의 관통공의 배치에 맞춘 IC를 사용하였다.
[실시예 41]
영률=65.5GPa, 외형사이즈= 32mm×32mm, 인터포저의 두께= 50㎛이고, 관통공의 단면의 개구경/중심의 개구경=1.02
실험예 22의 인터포저의 제조방법에 관해서 도 10 및 도 11을 참조하여 설명한다.
(1) 출발재료에 파이렉스글래스기판(80Z, 코닝사제)을 사용하였다(도 10(A)).
이 기판(80)의 양면에 우레탄계의 레지스트(79)를 부착하고(도 10(B)), 통상의 사진법에 의해 IC의 외부전극에 대응하는 위치에 125㎛의 개구부(79a)를 형성하 였다(도 10(C)).
(2) 다음으로, 일면측에서 표 13의 조건으로, 샌드브라스트 처리를 하여, 절연성 기재(80)의 거의 중앙까지 개구(81a)를 형성하고(도 10(D)), 이후, 타면측에서, 표 14의 조건으로, 샌드브라스트 처리를 실시하여, 관통공(81)을 형성하였다(도 11(A)). 그리고, 레지스트(79)를 박리하였다(도 11(B)). 관통공의 기판 양단면부와 최소부의 개구경을 키엔스사제 디지털마이크로스코프(VH-Z250)로 측정하였다. 양단부의 개구경이 125.0㎛, 최소부의 개구경이 122.5㎛이었다. 이후의 공정은 도 7(D)∼도 8을 참조하여 상술한 실시예 7과 동일하므로 설명을 생략한다.
[표 13]
일면에서의 샌드브라스트 조건
지립 합성다이아몬드
지립경 25㎛
압력 0.2MPa
쇼트수 4쇼트
[표 14]
타면에서의 샌드브라스트 조건
지립 합성다이아몬드
지립경 25㎛
압력 0.19MPa
쇼트수 3쇼트
[실시예 42]
영률= 65.5GPa, 외형사이즈= 32mm×32mm, 인터포저 두께= 50㎛이고, 관통공의 단면의 개구경/중심의 개구경=5
(1) 실시예 42의 인터포저는 실시예 41에 있어서, 인터포저에 관통공을 형성 하는 샌드브라스트 조건을 아래 표 15, 표 16으로 변경한 이외는, 실시예 41과 동일하다.
[표 15]
일면에서의 샌드브라스트 조건
지립 합성다이아몬드
지립경 평균경25㎛
압력 0.2MPa
쇼트수 2쇼트
[표 16]
타면에서의 샌드브라스트 조건
지립 합성다이아몬드
지립경 평균경25㎛
압력 0.2MPa
쇼트수 2쇼트
[실시예 43]
실시예 43의 인터포저는 실시예 42와 동일하다. 실시예 42에서는 바이어홀을 도금충전으로 제조하였다. 이것에 대해서, 실시예 43에서는, 기판(80)의 관통공(81)에 땜납 등의 저융점금속의 페이스트를 충전하므로 바이어홀을 제조하였다. 실시예 42에서는 바이어홀이 실시예1∼43과 비교하여 유연하고, 응력흡수능력이 높다.
「비교예 1」
영률=50GPa, 외형사이즈=32mm×32mm, 인터포저의 두께=100㎛
비교예1의 제조방법은 실시예1과 동일하므로 생략한다.
(1) 비스페놀A형 에폭시수지 100중량부와 이미다졸형경화제 5중량부와 알루 미나필러 50중량부를 혼합하고, 상기 수지를 글래스크로스에 함침 후, 건조하여, B스테이지로 한 프리프레그(80)와, 동박(78)을 적층하여 가열프레스하므로 얻어지는 편면동장적층판(80A)을 출발재료로서 사용한다. 상기 절연성기재(80)의 두께는 100㎛, 동박(78)의 두께는 12㎛이다. 상기 절연성기판의 영률은 JIS에 따라, 3점벤딩법에 의해, 측정한 결과, 50GPa이었다. 또한, 영률 측정은 1mm 두께의 절연성기재를 사용하였다. 이후의 공정은 실시예1과 동일하다.
「비교예 2」
영률=470GPa, 외형사이즈= 32mm×32mm, 인터포저 두께=100㎛
(1) 32mm×32mm×두께 100㎛인 사파이어 기판(쿄세라 사제)을 출발재료로 하였다. 상기 절연성 기판의 영률은, 3점벤딩법으로 측정한 결과, 470GPa,이었다. 또한, 영률측정으로는 1mm 두께의 절연성 기재를 사용하였다. 이외에는 실시예 9에 준하여 작성하였다.
「비교예 3」
영률=200GPa, 외형사이즈=32mm×32mm, 인터포저의 두께=45㎛
비교예 3의 인터포저는 실시예 7에 있어서, 출발재료의 기판 두께를 45㎛로 하였다. 이에 따라, 관통공을 형성하는 샌드브라스트 조건을 아래 표17의 조건으로 변경하였다. 또, 관통공에 도전제를 충전하는 도금 시간은 기판 두께에 맞추어서 변경하였다. 이외에는 실시예 7과 동일하다.
[표 17]
「샌드브라스트 조건」
지립 합성다이아몬드
지립경 평균지립25㎛
압력 0.2MPa
쇼트수 6쇼트
「비교예4」
영률=200GPa, 외형사이즈=32mm×32mm, 인터포저의 두께=1600㎛
비교예 4의 인터포저는 실시예7에 있어서, 출발재료의 기판 두께를 1600㎛로 하였다. 이에 따라, 관통공을 형성하는 샌드브라스트 조건을 아래 표 18의 조건으로 변경하였다. 또, 관통공에 도전제를 충전하는 도금 시간은 기판 두께에 맞추어서 변경하였다. 이외에는 실시예 7과 동일하다.
[표 18]
「샌드브라스트 조건」
지립 합성다이아몬드
지립경 평균입경25㎛
압력 0.2MPa
쇼트수 250쇼트
「비교예 5」
영률=55GPa, 외형사이즈=15mm×15mm, 인터포저의 두께=50㎛
비교예 5의 인터포저는 실시예1에 있어서, 외형가공의 사이즈를 15mm×15mm로 한 이외는 실시예1과 동일하다.
「비교예 6」
영률=55GPa, 외형사이즈=45mm×45mm, 인터포저의 두께=50㎛
비교예 6의 인터포저는 실시예1에 있어서, 외형가공의 사이즈를 45mm×45mm로 한 이외는 실시예1과 동일하다.
「비교예 7」
영률=65.5GPa, 외형사이즈=32mm×32mm, 인터포저의 두께=50㎛이고, 관통공의 단면의 개구경/중심의 개구경=5.5
(1) 비교예 7의 인터포저는 실시예 41에 있어서, 인터포저에 관통공을 형성하는 샌드브라스트 조건을 아래 표19, 표20으로 변경한 이외는 실시예 41과 동일하다.
[표 19]
일면에서의 샌드브라스트 조건
지립 합성다이아몬드
지립경 평균경25㎛
압력 0.19MPa
쇼트수 2쇼트
[표 20]
타면에서의 샌드브라스트 조건
지립 합성다이아몬드
지립경 평균경25㎛
압력 0.19MPa
쇼트수 2쇼트
「실험예 3」
실험예 9에 있어서, 단자수는 동일하고, IC의 전원, 그랜드단자와 접속하는 관통공의 피치를 120㎛로 하였다(관통공의 지름은 ø60㎛). 이것에 맞추어서 다음의 공정에서 접속하는 IC칩의 전극피치도 120㎛의 것을 사용하였다.
「실험예 4」
실험예 4는 실험예 3의 관통공의 배치를 지그재그 형상으로 배치한 것이다.
3. 반도체 장치의 제작
도 1에 도시하는 패키지 기판(10)으로의 인터포저 및 IC칩의 장착에 대해서 도 2 및 도 3을 참조하여 설명한다.
(1) 예를 들면, 도 8(D)에 도시하는 인터포저(70)(실시예 1∼43, 실험예1, 2, 비교예 1∼7)를 도 1에 도시하는 패키지 기판(10)에 위치를 맞추어서 탑재한 후, 리플로를 하여 접속하였다.
(2) 인터포저(70)와 수지제 패키지 기판(10) 사이에 시판되는 봉지제(68, 언더필)를 충전한 후, 80도에서 15분, 계속해서, 150도에서 2시간 동안 경화시켰다(도 2).
(3) 다음으로, 20mm×20mm인 IC칩(110)을 인터포저(70)에 위치를 맞추어서 탑재한 후, 리플로를 하여 실장하였다.
마지막으로, 인터포저(70)와 IC칩(110) 사이에 봉지제(69, 언더필)을 충전하여 80도에서 15분, 계속해서, 150도에서 2시간 동안 경화시켰다(도 3).
4. 히트사이클 시험
상기 3에서 제작한 각종 반도체 장치를 히트사이클 시험(-55℃*30분⇔120℃*30분)에 투입하고, 패키지 이면의 측정단자로부터 패키지 기판 내의 비어홀, 스루홀을 포함하는 배선→인터포저의 스루홀 도체→IC칩의 배선→인터포저의 스루홀 도체→패키지 기판 내의 비어홀, 스루홀을 포함하는 배선→패키지 이면의 측정단자에 도달하는 배선의 저항값을, 히터사이클 시험 전(초기값) 500, 1000, 1500, 2000 사이클 후에 측정하였다. 그 결과를 도12, 도13, 도14의 도표로 나타낸다. 합격은 저 항의 시프트량이 ±10% 이내이다. 인터포저를 구성하는 절연성 기재의 영률은 55∼440GPa인 것이 바람직하다. 본 발명자가 반도체 장치의 기판실장 시에 있어서의 열응력의 해석을 실행한 결과, 인터포저의 영률이 상기한 범위 내이면, IC칩, 인터포저와 수지제 패키지의 열응력 등에 의한 각 변형률이 IC≒인터포저＜패키지 기판의 관계가 된다. 이러한 관계가 되면, 세라믹제 IC와 수지제 패키지 기판 사이의 열팽창 차이에 의한 응력을 인터포저가 막아내므로 IC의 배선층의 수지에 응력을 전달하지 않는다. 그 결과, IC의 배선층의 수지에 균열, 단선이 발생하지 않는 것을 알았다. 인터포저의 영률이 작게 되면, 응력에 의한 인터포저의 변형량이 크게 된다. 인터포저의 영률이 55GPa 미만이 되면, IC와 인터포저의 변형량의 차가 크게 된다. 그리고, 상기 차이에 의해 발생한 응력에, IC의 배선층의 수지가 다 막아낼 수 없게 되어, IC의 배선층의 수지에 균열, 단선이 발생하는 것을 알았다. 440GPa을 초과하면, 인터포저의 강성이 너무 높아서 IC의 절연층의 수지에 균열, 단선이 발생하는 것을 알았다.
히트사이클 500사이클 후의 실시예 1∼43과 비교예 1∼4를 비교하면, 실시예 1∼43에서는, 어느쪽도 ○ 이상인 것에 대하여, 비교예 1∼4는 어느쪽도 ×이다. 따라서, 인터포저의 절연성 기재의 영률이 55∼440GPa으로서, 그 두께가 패키지 기판의 0.05배에서 1.5배의 범위이면, IC탑재 기판의 내히터사이클성이 향상하는 것을 알았다.
또, 실시예 9, 19, 20, 21의 비교에서, 절연성 기재의 크기는 IC칩 보다 크고 패키지 기판보다 작은 것이 바람직하다는 것을 알았다.
또, 실시예 9와 실험예 1의 비교에서, 관통공의 배치에 의해, IC실장 기판의 내히터사이클성이 다른 것을 알았다. 격자 형상과 지그재그 형상으로 배치한 쪽이 바람직하다.
5. 봉지제 중의 보이드 확인
히터사이클 시험 후, 실시예 9, 19, 20, 21의 반도체 장치(100개)를 IC측에서 봉지제의 약 1/2 두께의 지점까지, 평면연마하여 봉지제 중의 보이드의 발생률을 측정하였다(보이드가 있던 반도체 장치 수/ 100×100).
봉지제 중의 보이드 발생률
실시예 보이드 발생률(%)
실시예 9 0
실시예 19 0
실시예 20 14
실시예 21 19
이 결과와 인터포저의 크기에 의해, 봉지제의 충전성이 변화하고, 이것이 접속신뢰성에 영향을 끼치고 있는 것을 알았다. 즉, 인터포저에 탑재하는 전자부품의 투영면적
Figure 112006020499677-PCT00020
인터포저를 구성하는 절연성 기재의 면적
Figure 112006020499677-PCT00021
패키지 기판의 투영면적×1, 또한 전자부품의 투영면적×1.2
Figure 112006020499677-PCT00022
인터포저를 구성하는 절연성 기재의 면적
Figure 112006020499677-PCT00023
패키지 기판의 투영면적×0.8이 적당하다는 것을 확인할 수 있었다.
6. 도전성 물질 중의 보이드 확인
실시예 35, 41, 42와 비교예 7의 절연성 기재의 관통공 부분을 100개 단면연마하여, 보이드의 발생률을 측정하였다(보이드가 있던 관통공 수/100×100).
[표 22]
도전성 물질 내의 보이드
실시예 비교예 보이드 발생률 (%)
실시예35 7
실시예41 0
실시예42 0
비교예7 32
이 결과에 의해, 관통공의 단면형상은 도전물질의 충전성에 영향을 끼치고 있는 것을 알았다. 따라서, 인터포저의 관통공의 단면형상으로서는, 적어도 1단면의 개구경이 관통공 중심의 홀지름 이상인 것이 바람직하다. 또한, 1단면의 개구경/관통공의 최소 홀지름의 관계가 1.02∼5.0이 바람직하다. 1미만이면, 관통공 내에 도전성 물질을 미충전 없이, 충전하는 것이 어렵다. 1.02 이상이 되면, 관통공 단면의 개구경이 그 외의 관통공 부분 보다 크게 되므로, 도전성 물질의 충전이 용이하게 실행된다. 그 결과, 보이드가 없게 된다.
7. 크랙의 진행방향 확인
실시예 35와 비교예 7의 히터사이클 2000사이클 후의 반도체 패키지를 단면연마하여, 접합부분의 크랙 방향을 확인하였다.
[표23]
크랙 진행방향
비교예 크랙진행방향
비교예 35 인터포저에 대하여 수직
비교예 7 관통공의 테이퍼를 따라서 발생
이 단면관찰로부터 비교예7에서는 최소 비어경(徑)의 부분을 기점으로서, 크랙이 발생하고, 이것이 관통공 내벽을 따라서 접합부에 도달하고 있는 것을 알았다. 이것으로부터, 응력은 관통공의 내벽을 따라서 접합부에 전해지는 것이 실증되었다. 결국, 관통공의 단면형상이 테이퍼 형상으로 되어 있는 것은, 응력이 곧바로 접합부로 전달되지 않으므로, 응력완화에 유효하다.
평가시험 1: 도 16(A)에 도시하는 절연성 기재(인터포저, 70)를 대상으로 하여 시뮬레이션(3D 스트립시뮬레이션)에 의해 계산한 B-B선 상(도 16-1)의 영률을 도 16(B)에 나타낸다. 또한, 도16(A) 중에서 IC칩 직하부(75) 중의 관통공(74)은 77×77렬로 배치된다.
도16(B)에서 알 수 있는 것처럼, 절연성 기재(인터포저)의 물성이 IC주변 직하부를 경계로 하여 영률이 변화하고 있는 것을 알 수 있다.
도표에는 도시하고 있지 않지만, 절연성 기재(인터포저)의 열팽창계수도 동일한 경향이 있다.
평가시험 2: 인터포저, 도체, IC칩, 패키지 기판 땜납 등의 재질을 전부 동일하게 하고, 이것들의 영률, 프와송비, 열팽창계수를 입력하여 3D 스트립시뮬레이션에 의해 계산한 절연성 기재(인터포저) 두께와 IC의 배선층의 수지에 걸리는 응력과의 관계를 도 15에 도시한다. 절연성 기재의 영률은 200GPa로 하였다.
상기 도면에서 알 수 있는 것처럼, 절연성 기재(인터포저)의 두께가 패키지 기판의 두께의 0.05배∼1.5배가 되면, IC의 배선층의 수지에 걸리는 응력이 감소하고 있다. 따라서, 절연성 기재(인터포저)의 두께가 패키지 기판의 두께의 0.05배∼1.5배가 되면 IC의 배선층의 수지가 파괴되기 어렵다.
히트사이클 시험의 결과로부터, 절연성 기판의 영률이 55∼440GPa으로서, 그 두께가 패키지 기판의 0.05배∼1.5배이어도, 절연성 기판의 종류에 의해 히터사이 클 시험의 수명이 다른 것을 알 수 있다.
실시예 22와 실시예 26의 1500사이클 후의 시험결과를 비교하면, 출발재료에 소성된 기판을 사용한 실시예 26에서는 ◎인 것에 대하여, 실시예 22에서는 ×이다. 실시예 26은 소성된 기판에 관통공을 형성하고 있으므로, 스루홀 도체와 IC칩의 단자 및 패키지 기판의 단자와의 위치를 맞추는 정밀도가 양호하다고 추정하고 있다.
이것에 대하여, 실시예 22에서는 스루홀 도체 형성 후, 고온에서의 소성공정이 실시되기 때문에, 수축 내지 벤딩에 의해, IC칩의 단자와 패키지 기판의 단자 위치에 대하여 스루홀 도체의 위치가 엇갈리고, IC칩의 단자와 패키지 기판의 단자와의 접합면적이 감소한다고 추측하고 있다. 따라서, 상기 엇갈림에 의해 양자에 차이가 생긴다고 생각된다.

Claims (9)

  1. 수지로 되는 패키지 기판과 IC칩 사이에 개재되고,
    복수의 관통공이 구비되고,
    상기 관통공에는 상기 패키지 기판과 IC칩을 전기적으로 접속하는 스루홀 도체가 형성된 인터포저로서,
    상기 인터포저를 구성하는 절연성 기재의 영률은 55∼440GPa이고,
    상기 절연성 기재의 두께는 패키지 기판 두께×0.05 이상이고, 패키지 기판 두께×1.5 이하인 것을 특징으로 하는 인터포저.
  2. 제 1 항에 있어서,
    상기 절연성 기재의 두께는 패키지 기판의 코어의 두께×0.08 이상인 것을 특징으로 하는 인터포저.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 절연성 기재의 크기는 인터포저에 탑재하는 전자부품의 투영면적 이상이고, 패키지 기판의 투영면적 이하인 것을 특징으로 하는 인터포저.
  4. 제 1 항 또는 제 2 항 내지 제 3 항에 있어서,
    IC칩에 형성된 외부전극단자의 내부에, 전원단자 및 그랜드 단자와 접속하고 있는 상기 절연성 기재의 관통공의 배치는, 격자 형상 또는 지그재그 형상인 것을 특징으로 하는 인터포저.
  5. 제 1 항에서 제 4 항 중 어느 한 항에 있어서,
    상기 패키지 기판은 다층프린트배선판인 것을 특징으로 하는 인터포저.
  6. 제 1 항에서 제 5 항의 어느 한 항에 있어서,
    상기 스루홀 도체는 금속 도금으로 되는 것을 특징으로 하는 인터포저.
  7. 제 1 항에서 제 5 항의 어느 한 항에 있어서,
    상기 스루홀 도체는 금속 페이스트로 되는 것을 특징으로 하는 인터포저.
  8. 제 1 항에서 제 7 항의 어느 한 항에 있어서,
    절연성 기재의 관통공의 단면형상은 적어도 1단면의 개구경이 관통공 중심의 홀지름 이상인 것을 특징으로 하는 인터포저.
  9. 제 1 항에서 제 8 항의 어느 한 항의 인터포저를 구비하는 다층프린트배선판.
KR1020067005802A 2003-09-24 2004-09-22 인터포저, 다층프린트배선판 KR20060111449A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00331360 2003-09-24
JP2003331360 2003-09-24
JPJP-P-2003-00381048 2003-11-11
JP2003381048 2003-11-11

Publications (1)

Publication Number Publication Date
KR20060111449A true KR20060111449A (ko) 2006-10-27

Family

ID=34380356

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067005802A KR20060111449A (ko) 2003-09-24 2004-09-22 인터포저, 다층프린트배선판

Country Status (6)

Country Link
US (1) US20060202322A1 (ko)
EP (1) EP1667225A4 (ko)
JP (1) JP4771808B2 (ko)
KR (1) KR20060111449A (ko)
TW (1) TW200522833A (ko)
WO (1) WO2005029581A1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839075B1 (ko) * 2007-01-03 2008-06-19 삼성전자주식회사 아이씨 패키지 및 그 제조방법
KR101010672B1 (ko) * 2008-12-01 2011-01-24 윌테크놀러지(주) 인터포져 유닛 및 인터포져 유닛의 제조 방법
US8227264B2 (en) 2009-04-29 2012-07-24 International Business Machines Corporation Reworkable electronic device assembly and method
US10748840B2 (en) 2008-05-09 2020-08-18 Invensas Corporation Chip-size, double side connection package and method for manufacturing the same
US11031362B2 (en) 2017-04-21 2021-06-08 Invensas Corporation 3D-interconnect
KR20210130241A (ko) * 2019-03-29 2021-10-29 에스케이씨 주식회사 반도체용 패키징 유리기판, 반도체용 패키징 기판 및 반도체 장치
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied
US12040284B2 (en) 2021-11-12 2024-07-16 Invensas Llc 3D-interconnect with electromagnetic interference (“EMI”) shield and/or antenna

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005076683A1 (ja) 2004-02-04 2005-08-18 Ibiden Co., Ltd. 多層プリント配線板
JP2006100631A (ja) * 2004-09-30 2006-04-13 Tdk Corp 配線基板及びその製造方法
JP4655092B2 (ja) * 2005-10-20 2011-03-23 株式会社村田製作所 回路モジュールおよびこの回路モジュールを用いた回路装置
TWI278268B (en) * 2006-02-23 2007-04-01 Via Tech Inc Arrangement of non-signal through vias and wiring board applying the same
EP2026379B1 (en) * 2006-06-02 2012-08-15 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and method for manufacturing same
KR100796524B1 (ko) * 2006-09-20 2008-01-21 삼성전기주식회사 다층 인쇄회로기판 제조방법
FR2908955A1 (fr) * 2006-11-17 2008-05-23 Novatec Sa Element ou interface d'interconnexion electrique et son procede de realisation
US20080284037A1 (en) * 2007-05-15 2008-11-20 Andry Paul S Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers
KR20090042574A (ko) * 2007-10-26 2009-04-30 삼성전자주식회사 반도체 모듈 및 이를 구비하는 전자 장치
EP2410562B1 (en) * 2009-03-19 2016-04-13 Fujitsu Limited Semiconductor device, method for manufacturing same, electronic device and electronic component
US8618654B2 (en) * 2010-07-20 2013-12-31 Marvell World Trade Ltd. Structures embedded within core material and methods of manufacturing thereof
US8913402B1 (en) * 2010-05-20 2014-12-16 American Semiconductor, Inc. Triple-damascene interposer
US8411459B2 (en) 2010-06-10 2013-04-02 Taiwan Semiconductor Manufacturing Company, Ltd Interposer-on-glass package structures
US20190157218A1 (en) * 2010-07-02 2019-05-23 Schott Ag Interposer and method for producing holes in an interposer
DE102010025966B4 (de) * 2010-07-02 2012-03-08 Schott Ag Interposer und Verfahren zum Herstellen von Löchern in einem Interposer
US8999179B2 (en) 2010-07-13 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive vias in a substrate
KR101681269B1 (ko) * 2011-08-16 2016-12-01 인텔 코포레이션 오프셋 인터포저들, 상기 오프셋 인터포저들을 포함하는 장치들, 및 상기 오프셋 인터포저들의 구축 방법들
FR2982415B1 (fr) * 2011-11-09 2014-06-13 Commissariat Energie Atomique Procede d'obtention d'un substrat pour la fabrication de semi-conducteur et substrat correspondant
US9691636B2 (en) 2012-02-02 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Interposer frame and method of manufacturing the same
US9257384B2 (en) 2012-06-05 2016-02-09 Stats Chippac Ltd. Integrated circuit packaging system with substrate and method of manufacture thereof
DE102012107876A1 (de) * 2012-08-27 2014-02-27 Epcos Ag Trägerplatte, Vorrichtung mit Trägerplatte sowie Verfahren zur Herstellung einer Trägerplatte
US9282642B2 (en) * 2012-09-28 2016-03-08 KYOCERA Circuit Solutions, Inc. Wiring board
JP2014086651A (ja) * 2012-10-26 2014-05-12 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
TWI495074B (zh) 2012-11-30 2015-08-01 Ind Tech Res Inst 減能結構
JP2015072983A (ja) * 2013-10-02 2015-04-16 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
US20160229689A1 (en) * 2015-02-11 2016-08-11 Analog Devices, Inc. Packaged Microchip with Patterned Interposer
KR102493463B1 (ko) 2016-01-18 2023-01-30 삼성전자 주식회사 인쇄회로기판, 이를 가지는 반도체 패키지, 및 인쇄회로기판의 제조 방법
US10720338B1 (en) * 2017-11-07 2020-07-21 Honeywell Federal Manufacturing & Technologies, Llc Low temperature cofired ceramic substrates and fabrication techniques for the same
CN213522492U (zh) * 2017-11-16 2021-06-22 株式会社村田制作所 树脂多层基板、电子部件及其安装构造
JP6841342B2 (ja) * 2017-11-16 2021-03-10 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
US10681811B2 (en) * 2018-02-15 2020-06-09 Tongqing Wang Connecting optical sub-assembly to main printed circuit board
WO2020137878A1 (ja) * 2018-12-25 2020-07-02 京セラ株式会社 電子部品実装用基板および電子装置
US11488906B2 (en) 2019-01-24 2022-11-01 Samsung Electro-Mechanics Co., Ltd. Bridge embedded interposer, and package substrate and semiconductor package comprising the same
KR20200092236A (ko) * 2019-01-24 2020-08-03 삼성전기주식회사 브리지 내장 인터포저, 및 이를 포함하는 패키지 기판 및 반도체 패키지
WO2020185016A1 (ko) 2019-03-12 2020-09-17 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
WO2021040178A1 (ko) 2019-08-23 2021-03-04 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
TWI814582B (zh) * 2022-09-19 2023-09-01 大陸商芯愛科技（南京）有限公司 封裝基板

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0245357B2 (ja) * 1982-06-25 1990-10-09 Hitachi Ltd Kibannosetsuzokukozo
US4667219A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip interface
JPS62136865A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
JPH0734455B2 (ja) * 1986-08-27 1995-04-12 日本電気株式会社 多層配線基板
US4855872A (en) * 1987-08-13 1989-08-08 General Electric Company Leadless ceramic chip carrier printed wiring board adapter
US5637925A (en) * 1988-02-05 1997-06-10 Raychem Ltd Uses of uniaxially electrically conductive articles
JP2548602B2 (ja) * 1988-04-12 1996-10-30 株式会社日立製作所 半導体実装モジュール
JPH01105484A (ja) * 1988-09-20 1989-04-21 Furukawa Electric Co Ltd:The ケーブル接続部の形成方法
JP2858760B2 (ja) * 1988-09-21 1999-02-17 株式会社日立製作所 有機無機複合多層基板
CA2002213C (en) * 1988-11-10 1999-03-30 Iwona Turlik High performance integrated circuit chip package and method of making same
JPH1154884A (ja) * 1997-08-06 1999-02-26 Nec Corp 半導体装置の実装構造
JP3716088B2 (ja) * 1997-12-08 2005-11-16 京セラ株式会社 配線基板
JPH11204692A (ja) * 1998-01-19 1999-07-30 Oki Electric Ind Co Ltd 半導体装置
JPH11261231A (ja) * 1998-03-10 1999-09-24 Ibiden Co Ltd プリント配線板
US6828666B1 (en) * 1998-03-21 2004-12-07 Advanced Micro Devices, Inc. Low inductance power distribution system for an integrated circuit chip
EP1202348A3 (en) * 1998-06-04 2004-05-12 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing same
JP3681542B2 (ja) * 1998-07-01 2005-08-10 富士通株式会社 プリント回路基板および多段バンプ用中継基板
US6081429A (en) * 1999-01-20 2000-06-27 Micron Technology, Inc. Test interposer for use with ball grid array packages assemblies and ball grid array packages including same and methods
JP3248516B2 (ja) 1999-05-21 2002-01-21 日本電気株式会社 Ｌｓｉパッケージの実装構造
JP2001007473A (ja) * 1999-06-17 2001-01-12 Nec Corp 集積回路素子の実装構造および方法
US6193524B1 (en) * 1999-08-20 2001-02-27 Tekon Electronics Corp. Connector with high-densely arranged terminals for connecting to working element and printed circuit board through LGA type connection
JP2001102479A (ja) 1999-09-27 2001-04-13 Toshiba Corp 半導体集積回路装置およびその製造方法
JP4041253B2 (ja) * 1999-11-19 2008-01-30 京セラ株式会社 集積回路素子搭載用基板および集積回路装置
US6335210B1 (en) * 1999-12-17 2002-01-01 International Business Machines Corporation Baseplate for chip burn-in and/of testing, and method thereof
DE10002182A1 (de) * 2000-01-19 2001-08-09 Fraunhofer Ges Forschung Vorrichtung zur elektrischen und mechanischen Fügung von flächigen Anschlussstrukturen
JP4386525B2 (ja) * 2000-02-23 2009-12-16 イビデン株式会社 プリント配線板
US6399892B1 (en) * 2000-09-19 2002-06-04 International Business Machines Corporation CTE compensated chip interposer
US6816385B1 (en) * 2000-11-16 2004-11-09 International Business Machines Corporation Compliant laminate connector
JP3760101B2 (ja) * 2001-02-13 2006-03-29 富士通株式会社 多層プリント配線板およびその製造方法
JP2002261204A (ja) 2001-03-02 2002-09-13 Hitachi Aic Inc インターポーザ基板及びその電子部品実装体
JP3815239B2 (ja) * 2001-03-13 2006-08-30 日本電気株式会社 半導体素子の実装構造及びプリント配線基板
JP3994312B2 (ja) 2001-06-15 2007-10-17 日立エーアイシー株式会社 プリント配線板およびその製造方法およびインターポーザ基板
FR2828983A1 (fr) * 2001-08-23 2003-02-28 Novatec Interface d'interconnexion electrique et d'absorption de contraintes thermomecaniques et procede de realisation
JP3860000B2 (ja) * 2001-09-07 2006-12-20 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US6657134B2 (en) * 2001-11-30 2003-12-02 Honeywell International Inc. Stacked ball grid array
JP4509550B2 (ja) * 2003-03-19 2010-07-21 日本特殊陶業株式会社 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839075B1 (ko) * 2007-01-03 2008-06-19 삼성전자주식회사 아이씨 패키지 및 그 제조방법
US10748840B2 (en) 2008-05-09 2020-08-18 Invensas Corporation Chip-size, double side connection package and method for manufacturing the same
KR101010672B1 (ko) * 2008-12-01 2011-01-24 윌테크놀러지(주) 인터포져 유닛 및 인터포져 유닛의 제조 방법
US8227264B2 (en) 2009-04-29 2012-07-24 International Business Machines Corporation Reworkable electronic device assembly and method
KR101242796B1 (ko) * 2009-04-29 2013-03-12 인터내셔널 비지네스 머신즈 코포레이션 재작업이 가능한 전자 디바이스 어셈블리 및 방법
US11031362B2 (en) 2017-04-21 2021-06-08 Invensas Corporation 3D-interconnect
US11929337B2 (en) 2017-04-21 2024-03-12 Invensas Llc 3D-interconnect
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied
KR20210130241A (ko) * 2019-03-29 2021-10-29 에스케이씨 주식회사 반도체용 패키징 유리기판, 반도체용 패키징 기판 및 반도체 장치
US12040284B2 (en) 2021-11-12 2024-07-16 Invensas Llc 3D-interconnect with electromagnetic interference (“EMI”) shield and/or antenna

Also Published As

Publication number Publication date
TW200522833A (en) 2005-07-01
WO2005029581A1 (ja) 2005-03-31
JPWO2005029581A1 (ja) 2007-11-15
US20060202322A1 (en) 2006-09-14
TWI299970B (ko) 2008-08-11
JP4771808B2 (ja) 2011-09-14
EP1667225A1 (en) 2006-06-07
EP1667225A4 (en) 2009-04-01

Similar Documents

Publication Publication Date Title
KR20060111449A (ko) 인터포저, 다층프린트배선판
KR101045554B1 (ko) 배선판용 시트재 및 그 제조 방법과 다층판 및 그 제조방법
KR101162522B1 (ko) 다층프린트배선판
US7580240B2 (en) Via array capacitor, wiring board incorporating a via array capacitor, and method of manufacturing the same
KR100791203B1 (ko) 다단구성 반도체모듈 및 그 제조방법
US8546700B2 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
KR100274360B1 (ko) 돌기전극을가진프린트배선기판과그제조방법
US6734542B2 (en) Component built-in module and method for producing the same
KR20110040990A (ko) 다층프린트배선판
JPWO2006043388A1 (ja) 半導体内蔵モジュール及びその製造方法
JP2005072328A (ja) 多層配線基板
JP2004304159A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
US20210195748A1 (en) Inductor built-in substrate
JP2005123547A (ja) インターポーザ、多層プリント配線板
KR100704922B1 (ko) 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법
JP4695289B2 (ja) 配線基板の製造方法
JP3199637B2 (ja) 多層配線基板の製造方法
JPH09293968A (ja) 多層配線基板およびその製造方法
JP2007081423A (ja) 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP2003229661A (ja) 配線基板およびその製造方法
KR100797693B1 (ko) 칩 내장형 인쇄회로기판의 제조방법
JP2005123548A (ja) インターポーザ、多層プリント配線板
JP2005123546A (ja) インターポーザ、多層プリント配線板
JP5395489B2 (ja) 電子部品及びその製造方法、配線基板
JP2004304158A (ja) コンデンサ、半導体素子付きコンデンサ、コンデンサ付き基板、半導体素子とコンデンサと基板とからなる構造体、中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application