DE102012107876A1 - Trägerplatte, Vorrichtung mit Trägerplatte sowie Verfahren zur Herstellung einer Trägerplatte - Google Patents

Trägerplatte, Vorrichtung mit Trägerplatte sowie Verfahren zur Herstellung einer Trägerplatte Download PDF

Info

Publication number
DE102012107876A1
DE102012107876A1 DE102012107876.9A DE102012107876A DE102012107876A1 DE 102012107876 A1 DE102012107876 A1 DE 102012107876A1 DE 102012107876 A DE102012107876 A DE 102012107876A DE 102012107876 A1 DE102012107876 A1 DE 102012107876A1
Authority
DE
Germany
Prior art keywords
layer
area
interrupted
carrier plate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102012107876.9A
Other languages
English (en)
Inventor
Sebastian Brunner
Stefan Leopold Hatzl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SnapTrack Inc
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Priority to DE102012107876.9A priority Critical patent/DE102012107876A1/de
Priority to PCT/EP2013/066731 priority patent/WO2014032940A1/de
Priority to US14/424,754 priority patent/US10117329B2/en
Priority to JP2015528944A priority patent/JP2015533260A/ja
Publication of DE102012107876A1 publication Critical patent/DE102012107876A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K31/00—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups
    • B23K31/02—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups relating to soldering or welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173—Differences in wettability, e.g. hydrophilic or hydrophobic areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

Es wird eine Trägerplatte (1) angegeben, die ein Substrat (2) und zumindest eine Leiterbahn (3) aufweist. Die Leiterbahn (3) weist eine erste Schicht (41) auf, die unmittelbar auf dem Substrat (2) aufgebracht ist, sowie eine zweite Schicht (42), die auf der ersten Schicht (41) angeordnet ist. Die zweite Schicht (42) weist einen Zuleitungsbereich (421) und einen Lötbereich (422) auf. Des Weiteren ist die zweite Schicht (42) zwischen dem Zuleitungsbereich (421) und dem Lötbereich (422) vollständig unterbrochen. Weiterhin werden eine Vorrichtung mit einer Trägerplatte (1)und mit einem auf der Trägerplatte (1) angeordneten elektrischen Bauelement (7) sowie ein Verfahren zur Herstellung einer Trägerplatte (1) angegeben.

Description

  • Es wird eine Trägerplatte angegeben. Weiterhin werden eine Vorrichtung mit einer Trägerplatte und einem auf der Trägerplatte angeordneten elektrischen Bauelement sowie ein Verfahren zur Herstellung einer Trägerplatte angegeben.
  • Bei der Anbindung von Halbleiterchips mit einer Vielzahl von Kontakten, so genannten Inputs und Outputs („IOs“), an ein Substrat wird ein sogenanntes „Fan-Out“ oder „Fan-In“ benötigt, um alle Inputs beziehungsweise Outputs anzubinden, weil Durchkontaktierungen, so genannte Vias, in Substraten nicht annähernd in der Dichte wie die Inputs beziehungsweise Outputs auf einem Halbleiterchip realisierbar sind. Beim „Fan-Out“ oder „Fan-In“ werden Leiterbahnzüge dabei auseinandergespreizt oder zusammengezogen, was auch als „Umverdrahten“ bezeichnet wird.
  • Üblicherweise benötigt jedes „Fan-In“ oder „Fan-Out“ einen so genannten Lötstopplack („solder stop“), da Lot beim Umschmelzen („reflow soldering“) ansonsten undefiniert über die Leiterbahn weglaufen würde. Beim Flip-Chip-Bonden würde dies zu einem Einfallen der Lotkugeln („solder bumps“) führen, was in der Fachsprache auch als „collapsing“ bezeichnet wird. Als Lötstopplack wird beispielsweise eine Schicht aus einem schlecht benetzbaren Polymer verwendet, über das das Lot nicht wegläuft. Aufgrund der erforderlichen Genauigkeit muss die Polymerschicht fotostrukturiert werden. Üblicherweise werden beim Einsatz von Lötstopplack sowohl so genannte SMD-Anordnungen (SMD: „solder mask defined“) als auch so genannte NSMD-Anordnungen („non-solder mask defined“) verwendet, wobei Lötbereiche bei einer SMD-Anordnung durch eine Lötstoppmaske („solder mask“) vorgegeben werden, wohingegen bei der NSMD-Anordnung die Lötbereiche durch die Leiterbahnzüge selbst bestimmt werden.
  • Es ist eine zu lösende Aufgabe zumindest einiger Ausführungsformen, eine Trägerplatte anzugeben, die im Vergleich zu bekannten Trägerplatten verbesserte Eigenschaften aufweist und zudem kostengünstig herstellbar ist. Weitere Aufgaben zumindest einiger Ausführungsformen sind es, eine Vorrichtung mit einer Trägerplatte und einem auf der Trägerplatte angeordneten elektrischen Bauelement sowie ein Verfahren zur Herstellung einer Trägerplatte anzugeben.
  • Diese Aufgaben werden durch Gegenstände und ein Verfahren gemäß den unabhängigen Patentansprüchen gelöst. Vorteilhafte Ausführungsformen und Weiterbildungen der Gegenstände beziehungsweise des Verfahrens gehen weiterhin aus den abhängigen Patentansprüchen, der nachfolgenden Beschreibung und den Zeichnungen hervor.
  • Eine Trägerplatte gemäß zumindest einer Ausführungsform weist ein Substrat und zumindest eine Leiterbahn auf. Das Substrat weist vorzugsweise ein organisches oder ein keramisches Material auf. Beispielsweise kann das Substrat eine Leiterplatte, wie zum Beispiel eine FR4-Leiterplatte, sein. Weiterhin ist es möglich, dass das Substrat eine LTCC-, eine HTCC-, oder eine MLV-Keramik aufweist oder daraus besteht. Dabei steht LTCC für „low temperature cofired ceramics“, also für Keramiken, die typischerweise bei Temperaturen unter 1000°C gesintert werden, HTCC für „high temperature cofired ceramics“, das heißt für Keramiken, die typischerweise bei Temperaturen über 1000°C gesintert werden, und MLV für „multi-layer varistor“ (Vielschichtvaristor). Die zumindest eine Leiterbahn ist auf einer Oberfläche des Substrats aufgebracht.
  • Gemäß einer weiteren Ausführungsform weist die Leiterbahn eine erste Schicht auf, die unmittelbar auf dem Substrat aufgebracht ist. Die erste Schicht kann hier und im Folgenden auch als „Grundmetallisierung“ oder als „Grundmetallisierungsschicht“ bezeichnet werden. Beispielsweise kann die erste Schicht Kupfer oder Silber oder eine Kombination daraus aufweisen oder aus einem dieser Materialien bestehen. Die Leiterbahn weist weiterhin eine zweite Schicht auf, die auf der ersten Schicht angeordnet ist. Vorzugsweise handelt es sich bei der zweiten Schicht um die oberste, am weitesten vom Substrat der Trägerplatte entfernte Schicht der Leiterbahn. Die zweite Schicht kann hier und im Folgenden auch als „finale Metallisierung“, als „finale Metallisierungsschicht“ oder als „Metallisierungsfinish“ bezeichnet werden.
  • Beispielsweise kann die zweite Schicht direkt auf der ersten Schicht aufgebracht sein. Des Weiteren ist es möglich, dass zwischen der ersten und der zweiten Schicht eine oder mehrere weitere Schichten angeordnet sind. Vorzugsweise weist die zweite Schicht ein von der ersten Schicht verschiedenes Material auf. Die zweite Schicht kann zum Beispiel Gold aufweisen oder aus Gold bestehen. Beispielsweise kann es sich dabei um so genanntes „Flashgold“ handeln, das heißt um eine dünne, zum Beispiel maximal 120 nm dicke, im Allgemeinen schnell aufgebrachte Goldoberfläche, die insbesondere zum Löten verwendet wird, wie zum Beispiel so genanntes „direct immersion gold“ (DIG).
  • Gemäß einer weiteren Ausführungsform weist die zweite Schicht einen Zuleitungsbereich und einen Lötbereich auf, wobei die zweite Schicht zwischen dem Zuleitungsbereich und dem Lötbereich vollständig unterbrochen ist. Das kann insbesondere bedeuten, dass in dem zwischen dem Zuleitungsbereich und dem Lötbereich angeordneten unterbrochenen Bereich keine zweite Schicht vorhanden ist. Vorzugsweise ist die zweite Schicht im unterbrochenen Bereich entfernt. Der Lötbereich kann insbesondere zum Aufbringen eines Lots, beispielsweise in Form einer Lotkugel, vorgesehen sein, mittels dessen ein Kontakt beispielsweise eines Halbleiterchips kontaktiert werden kann, während der Zuleitungsbereich einen so genannten „Fan-In“ oder „Fan-Out“ oder zumindest einen Teil davon bilden kann.
  • Vorzugsweise ist die erste Schicht unterhalb des unterbrochenen Bereichs durchgängig. Beispielsweise kann die zweite Schicht im unterbrochenen Bereich entfernt sein, wobei die darunter gelegene erste Schicht in diesem Bereich keinerlei Unterbrechung aufweist.
  • Bei einer hier beschriebenen Trägerplatte kann vorteilhafterweise mittels des unterbrochenen Bereichs der zweiten Schicht in diesem Bereich der Leiterbahn die Benetzbarkeit der Leiterbahn verringert werden, so dass der unterbrochene Bereich als Lötstopp wirkt. Beispielsweise ist bei einer Metallisierung mit den Schichtenfolgen Ni/Pd/Au oder Ni/Au gerade das in der obersten, das heißt in der zweiten Schicht enthaltene Gold bzw. Flashgold für eine hohe Benetzbarkeit verantwortlich. Durch Entfernen eines Bereichs zumindest der zweiten Schicht, also der obersten, beispielsweise Gold enthaltenden Schicht, im unterbrochenen Bereich kann somit die hohe Benetzbarkeit der Leiterbahn, die zu einem oben beschriebenen Einfallen der Lotkugel führen kann, gesenkt werden.
  • Dadurch kann eine hier beschriebene Trägerplatte kostengünstig hergestellt werden, da auf teuren Lötstopplack, der verschiedene Anforderungen erfüllen muss, verzichtet werden kann. Beispielsweise müsste ein solcher Lötstopplack ausreichend Haftfestigkeit sowohl auf dem Substrat als auch auf der Metallisierung aufweisen. Des Weiteren müsste der Lötstopplack so dünn sein, dass Flip-Chips unterfüllt werden können und sollte zusätzlich etwaige Galvanikbäder aushalten.
  • Darüber hinaus kann bei der hier beschriebenen Trägerplatte auf zusätzliche, kostenintensive Fotoprozesse verzichtet werden, bei denen insbesondere aufgrund unterschiedlicher Reflexion von Substrat und Metallisierung ein sehr enges Prozessfenster beim Belichten gegeben ist.
  • Gemäß einer weiteren Ausführungsform ist ein Teil der zweiten Schicht in dem unterbrochenen Bereich mittels eines Lasers abgetragen. Beispielsweise kann zur Abtragung ein CO2-Laser oder ein UV-Laser verwendet werden. Vorteilhafterweise kann bei dem eingesetzten Laser durch die Wahl der Wellenlänge eine Absorption in den verschiedenen Materialien beziehungsweise in den verschiedenen Schichten sehr selektiv gesteuert werden. Dadurch können ganz gezielt ausgewählte Schichten abgetragen werden, ohne darunter liegende Schichten und/oder das Substrat zu belasten.
  • Gemäß einer weiteren Ausführungsform ist unterhalb des unterbrochenen Bereichs zumindest ein Teilbereich der ersten Schicht oxidiert. Dies kann beispielsweise dadurch erreicht werden, dass bis zur ersten Schicht, also bis zur Grundmetallisierung, durchgelasert wird, dass also die erste Schicht durch den Laser, der zu Herstellung der Unterbrechung der zweiten Schicht verwendet wird, zumindest oberflächlich beeinflusst, nicht aber durchtrennt wird. Durch die Einwirkung des Lasers kann sich eine Oxidierung zumindest in einem Teilbereich der Oberfläche der ersten Schicht bilden. Durch den oxidierten Teilbereich der z.B. Kupfer enthaltenden Grundmetallisierung kann sich der Vorteil ergeben, dass dieser zusätzlich als Solder-Stop wirkt, da Lot den oxidierten Teilbereich schlecht benetzen kann. Weiterhin ist es möglich, die erste Schicht chemisch zu oxidieren oder anderweitig chemisch zu behandeln, so dass die erste Schicht schlecht benetzend wird.
  • Gemäß einer weiteren Ausführungsform weist die Leiterbahn eine dritte Schicht auf, die zwischen der ersten und der zweiten Schicht angeordnet ist. Die dritte Schicht grenzt vorzugsweise direkt an die erste Schicht der Leiterbahn an. Weiterhin kann die dritte Schicht direkt an die zweite Schicht der Leiterbahn angrenzen. Darüber hinaus ist es aber auch möglich, dass eine oder mehrere weitere Schichten zwischen der dritten und der zweiten Schicht angeordnet sind. Die dritte Schicht weist beispielsweise Nickel auf oder besteht aus Nickel. Vorteilhafterweise kann Nickel als Diffusionssperre wirken und verhindern, dass die Grundmetallisierung durch ein Lot, wie zum Beispiel ein bleifreies Zinn-, Silber- oder Kupferlot, aufgelöst wird (so genanntes „Bleaching“ oder „Ablegieren“).
  • Gemäß einer weiteren Ausführungsform ist die dritte Schicht unterhalb des unterbrochenen Bereichs durchgängig. Beispielsweise kann mittels Wahl der geeigneten Wellenlänge des Lasers gezielt ein Teil der zweiten Schicht im unterbrochenen Bereich entfernt werden, ohne jedoch auch die unter der zweiten Schicht liegende dritte Schicht zu entfernen.
  • Gemäß einer weiteren Ausführungsform ist die dritte Schicht unterhalb des unterbrochenen Bereichs unterbrochen. Somit kann zum Beispiel mittels des Lasers gezielt im unterbrochenen Bereich ein Teil der zweiten Schicht entfernt sein und unterhalb des unterbrochenen Bereichs auch ein Teil der dritten Schicht entfernt sein, wobei die darunter gelegene erste Schicht beispielsweise nicht beschädigt oder alternativ wie oben beschrieben oxidiert ist.
  • Gemäß einer weiteren Ausführungsform weist die Leiterbahn eine vierte Schicht auf, die zwischen der zweiten und der dritten Schicht angeordnet ist. Vorzugsweise grenzt die vierte Schicht dabei sowohl an die zweite als auch an die dritte Schicht der Leiterbahn an. Die vierte Schicht kann beispielsweise Palladium aufweisen oder aus Palladium bestehen. Vorzugsweise ist die vierte Schicht unterhalb des unterbrochenen Bereichs der zweiten Schicht unterbrochen. Beispielsweise können die zweite Schicht im unterbrochenen Bereich und die vierte Schicht unterhalb des unterbrochenen Bereichs mittels eines Lasers entfernt sein, wobei die dritte Schicht unterhalb des unterbrochenen Bereichs durchgängig oder ebenfalls unterbrochen sein kann. In einer alternativen Ausführungsform ist die vierte Schicht unterhalb des unterbrochenen Bereichs durchgängig, wobei die darunter liegende dritte Schicht ebenfalls durchgängig ist. Diese Konstellation kann beispielsweise erreicht werden, indem nur die zweite Schicht im unterbrochenen Bereich entfernt ist.
  • Gemäß einer weiteren Ausführungsform weist eine durch eine oder mehrere unterbrochene Schichten freigelegte Schicht der Leiterbahn eine geringere Benetzbarkeit auf als die unmittelbar darüber angeordnete Schicht. Beispielsweise können mittels eines Lasers ganz gezielt diejenigen Schichten im beziehungsweise unterhalb des unterbrochenen Bereichs entfernt sein, die eine hohe Benetzbarkeit aufweisen. Dadurch kann auch ohne den Einsatz eines teuren Lötstopplacks ein effizienter Lötstopp erzielt werden.
  • Gemäß einer weiteren Ausführungsform ist der Lötbereich zumindest teilweise von einem Lot bedeckt. Beispielsweise kann der Lötbereich zumindest zu einem Teil von einer auf dem Lötbereich angeordneten Lotkugel („solder bump“) bedeckt sein. Mittels des unterbrochenen Bereichs einer oder mehrerer Schichten der Leiterbahn kann verhindert werden, dass das auf den Lötbereich aufgebrachte Lot wegfließt.
  • Gemäß einer weiteren Ausführungsform weist die Leiterbahn an einem dem Lötbereich entgegen gesetzten Ende des Zuleitungsbereichs einen weiteren Lötbereich auf. Vorzugsweise ist der Zuleitungsbereich wiederum mittels eines unterbrochenen Bereichs von dem weiteren Lötbereich getrennt. Der weitere Lötbereich ist dabei vorzugsweise ebenfalls zumindest teilweise von einem Lot bedeckt.
  • Gemäß einer weiteren Ausführungsform ist die Trägerplatte frei von Lötstopplack. Vorteilhafterweise kann wie oben ausgeführt bei einer hier beschriebenen Trägerplatte auf das Aufbringen von Lötstopplack verzichtet werden, wodurch die bei der Herstellung der Trägerplatte entstehenden Kosten verringert werden können.
  • Gemäß zumindest einer weiteren Ausführungsform weist eine Vorrichtung eine Trägerplatte sowie ein auf der Trägerplatte angeordnetes elektrisches Bauelement auf. Das elektrische Bauelement kann insbesondere ein Halbleiterbauelement, beispielsweise ein Halbleiterchip in Form eines oberflächenmontierbaren Bauelements oder eines Flip-Chips sein. Weiterhin kann es sich bei dem elektrischen Bauelement um ein Bauelement handeln, das mittels einer so genannten „Under-Bump-Metallisierung“ (UBM), die zum Beispiel direkt mit einer oder mehreren Leiterbahnen verbunden ist, auf einem Träger befestigt ist.
  • Die Vorrichtung kann eine Trägerplatte mit einem oder mehreren Merkmalen der vorgenannten und der weiteren Ausführungsformen umfassen.
  • Gemäß einer Ausführungsform weist die Trägerplatte ein Substrat und eine Mehrzahl von Leiterbahnen auf. Vorzugsweise sind die Leiterbahnen jeweils auf dem Substrat aufgebracht. Vorzugsweise weisen die Leiterbahnen jeweils eine erste Schicht auf, die unmittelbar auf dem Substrat aufgebracht sind, sowie jeweils eine auf der ersten Schicht angeordnete zweite Schicht. Insbesondere kann jede der Leiterbahnen gemäß den vorab beschriebenen Ausführungsformen für die zumindest eine Leiterbahn ausgebildet sein.
  • Gemäß einer weiteren Ausführungsform weisen die zweiten Schichten der Mehrzahl der Leiterbahnen insbesondere jeweils einen Zuleitungsbereich und einen Lötbereich auf, wobei die zweiten Schichten jeweils zwischen dem Zuleitungsbereich und dem Lötbereich vollständig unterbrochen sind.
  • Gemäß einer weiteren Ausführungsform definieren die Lötbereiche der Mehrzahl der Leiternbahnen eine Fläche, die einen Anschlussbereich für das elektrische Bauelement bildet. Beispielsweise kann eine Mehrzahl von Lötbereichen eine Fläche einer beliebigen Form, wie zum Beispiel ein Quadrat oder ein Rechteck, definieren, wobei das elektrische Bauelement auf diese Fläche angeordnet und befestigt werden kann.
  • Gemäß einer weiteren Ausführungsform ist das elektrische Bauelement mittels Lot mit den Lötbereichen verbunden. Dadurch kann das elektrische Bauelement sowohl mechanisch auf der Trägerplatte befestigt als auch elektrisch mit Leiterbahnen auf der Trägerplatte verbunden sein. Vorzugsweise sind die Zuleitungsbereiche außerhalb des Anschlussbereichs frei von Lot.
  • Gemäß zumindest einer weiteren Ausführungsform wird bei einem Verfahren eine Trägerplatte hergestellt. Die Trägerplatte kann eines oder mehrere Merkmale der vorgenannten Ausführungsformen aufweisen. Insbesondere gelten die vorher und die im Folgenden beschriebenen Ausführungsformen gleichermaßen für die Trägerplatte und für das Verfahren zur Herstellung der Trägerplatte.
  • Gemäß einer weiteren Ausführungsform wird eine Trägerplatte bereitgestellt, die ein Substrat und zumindest eine Leiterbahn aufweist. Die Leiterbahn weist vorzugsweise eine erste Schicht auf, die unmittelbar auf dem Substrat aufgebracht ist, sowie eine zweite Schicht, die auf der ersten Schicht angeordnet ist.
  • In einem weiteren Verfahrensschritt wird ein Bereich der zweiten Schicht abgetragen, sodass die zweite Schicht zwischen dem Zuleitungsbereich und dem Lötbereich vollständig unterbrochen ist. Weiterhin ist es möglich, eine dritte und/oder eine vierte zwischen der ersten und der zweiten Schicht angeordnete Schicht im unterbrochenen Bereich abzutragen.
  • Gemäß einer weiteren Ausführungsform erfolgt das Abtragen mittels Laserablation. Vorzugsweise wird dabei, wie bereits oben beschrieben, ein Laser mit einer geeigneten Leistung und Wellenlänge verwendet. Dabei kann beispielsweise ein CO2-Laser oder ein UV-Laser zum Einsatz kommen.
  • Mittels des Lasers können vorteilhafterweise ausgewählte Schichten sehr gezielt abgetragen werden, ohne darunter liegende Schichten und/oder das Substrat zu belasten. Weiterhin hat das hier beschriebene Verfahren den Vorteil, dass eine Umverdrahtung direkt auf dem Substrat gemacht werden kann, ohne diese in innere Lagen im Substrat zu vergraben, das heißt eine Lötstelle kann auf der Oberfläche des Substrats mit dem Leiterzug verbunden werden. Dadurch kann Platz innerhalb der Trägerplatte eingespart und die Integrationsdichte erhöht werden.
  • Vorzugsweise kann das hier beschriebene Verfahren insbesondere bei Trägerplatten, die eine Oberfläche mit hoch aufgelöst strukturierten Leiterbahnen benötigen, zum Einsatz kommen.
  • Weitere Vorteile und vorteilhafte Ausführungsformen der Trägerplatte sowie der die Trägerplatte umfassenden Vorrichtung ergeben sich aus den im Folgenden in Verbindung mit den 1 bis 6 beschriebenen Ausführungsformen.
  • Es zeigen:
  • 1 eine schematische Aufsicht auf eine Trägerplatte gemäß einem Ausführungsbeispiel,
  • 2 einen schematischen Querschnitt einer Trägerplatte mit einer Leiterbahn gemäß einem weiteren Ausführungsbeispiel,
  • 3 einen Ausschnitt einer schematischen Aufsicht auf eine Leiterbahn einer Trägerplatte gemäß einem weiteren Ausführungsbeispiel,
  • 4 eine Aufsicht auf eine Vorrichtung mit einer Trägerplatte und einem darauf angeordneten elektrischen Bauelement gemäß einem weiteren Ausführungsbeispiel, und
  • 5 und 6 schematische Darstellungen von Verfahren zur Herstellung einer Trägerplatte gemäß weiteren Ausführungsbeispielen.
  • In den Ausführungsbeispielen und Figuren können gleiche oder gleich wirkende Bestandteile jeweils mit den gleichen Bezugszeichen versehen sein. Die dargestellten Elemente und deren Größenverhältnisse untereinander sind grundsätzlich nicht als maßstabsgerecht anzusehen. Vielmehr können einzelne Elemente wie zum Beispiel Schichten, Bauteile und Bereiche zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben dick oder groß dimensioniert dargestellt sein.
  • In 1 ist eine Trägerplatte 1 gemäß einem Ausführungsbeispiel dargestellt. Die Trägerplatte 1 weist ein Substrat 2 aus einer LTCC-Keramik und eine Mehrzahl von Leiterbahnen 3, die auf dem Substrat 2 angeordnet sind, auf. Alternativ kann das Substrat 2 auch eine HTCC- oder MLV-Keramik oder eine Leiterplatte, zum Beispiel eine FR4-Leiterplatte, sein. Die einzelnen Leiterbahnen 3 weisen jeweils einen Lötbereich 422, einen unterbrochenen Bereich 423 sowie einen Zuleitungsbereich 421 auf, wie in Verbindung mit den folgenden Ausführungsbeispielen beschrieben ist. Weiterhin weist die Trägerplatte 1 eine Mehrzahl von Metallisierungen 10 sowie Vias 9 auf, die dem Anschluss von elektrischen Bauteilen dienen können.
  • Die Lötbereiche 422 der Leiterbahnen bilden eine Fläche, die einen Anschlussbereich für ein elektrisches Bauelement bildet, während die Zuleitungsbereiche Umverdrahtungen bilden. Die Anzahl, die Form, die Anordnung und der Verlauf der Leiterbahnen 3 sowie der weiteren Komponenten der gezeigten Trägerplatte 1 sind rein beispielhaft und nicht beschränkend zu verstehen.
  • In 2 ist eine Trägerplatte 1 gemäß einem weiteren Ausführungsbeispiel gezeigt, die beispielsweise ein Querschnitt eines Teilbereichs der Trägerplatte 1 aus 1 entlang einer der dort gezeigten Leiterbahnen 3 sein kann. Die auf dem Substrat 2 angeordnete Leiterbahnen 3 weist eine erste Schicht 41 auf, die unmittelbar auf dem Substrat 2 aufgebracht ist. Die erste Schicht 41 enthält im gezeigten Ausführungsbeispiel Kupfer. Alternativ kann die erste Schicht 41 auch Silber enthalten. Beispielsweise kann die erste Schicht eine Schichtdicke zwischen 15 μm und 20 μm aufweisen. Weiterhin weist die Leiterbahn 3 eine zweite, Gold enthaltende Schicht 42 auf, die auf der ersten Schicht 41 angeordnet ist und die zuoberst liegende Schicht der Leiterbahn 3 bildet. Bei der zweiten, Gold enthaltenden Schicht 42 kann es sich beispielsweise um eine Schicht aus so genanntem „direct immersion gold“ (DIG) handeln. Die zweite Schicht 42 kann zum Beispiel eine Schichtdicke von in etwa 50 nm aufweisen.
  • Die zweite Schicht 42 weist einen Zuleitungsbereich 421 und einen Lötbereich 422 auf, wobei die zweite Schicht 42 zwischen dem Zuleitungsbereich 421 und dem Lötbereich 422 in einem unterbrochenen Bereich 423 unterbrochen ist. Die erste Schicht 41 der Leiterbahn 3 ist unterhalb des unterbrochenen Bereichs 423 durchgängig. Auf dem Lötbereich 422 ist ein Lot 6 in Form eines Lötballs angeordnet, das zur Kontaktierung eines elektrischen Bauelements dient. Des Weiteren weist die Trägerplatte 1 ein Via 9 auf, das mit einem elektrisch leitfähigen Material gefüllt ist und mit der Leiterbahn 3 elektrisch leitend verbunden ist. Alternativ zu einem Via kann sich an einem dem Lötbereich 422 entgegen gesetzten Ende des Zuleitungsbereichs 421 ein weiterer Lötbereich anschließen, wobei vorzugsweise wiederum ein unterbrochener Bereich zwischen dem Zuleitungsbereich 421 und dem weiteren Lötbereich vorhanden ist.
  • Weiterhin kann die Leiterbahn 3 auch eine dritte Schicht 43, die zwischen der ersten und der zweiten Schicht 41, 42 angeordnet ist, und optional auch eine vierte Schicht 44, die zwischen zweiten und der dritten Schicht 42, 43 angeordnet ist, aufweisen. Bei der auf der ersten Schicht 41, das heißt auf der Grundmetallisierung, aufgebrachten Metallisierung aus dritter und zweiter Schicht 43, 42 oder aus dritter, vierter und zweiter Schicht 43, 44, 42 kann es sich beispielsweise um Ni/Au (electroless nickel / immersion gold, ENIG) oder um stromlos Ni/Pd/Au (electroless nickel / electroles palladium / immersion gold, ENEPIG) handeln. Die dritte Schicht 43 kann zum Beispiel eine Schichtdicke zwischen 2 μm und 4 μm aufweisen und die vierte Schicht 44 kann zum Beispiel eine Schichtdicke zwischen 0,3 μm und 0,5 μm aufweisen.
  • 3 zeigt einen Ausschnitt einer Leiterbahn 3 auf einem Substrat 2 gemäß einem weiteren Ausführungsbeispiel, bei der es sich beispielsweise um eine Leiterbahn 3 der Trägerplatte 1 aus 1 handeln kann. Die Leiterbahn 3 weist einen unterbrochenen Bereich 423 auf, der zwischen einem Lötbereich 422 und einem Zuleitungsbereich 421 angeordnet ist.
  • Bei der hier gezeigten Trägerplatte 1 kann vorteilhafterweise mittels des unterbrochenen Bereichs 423 der zweiten Schicht 42, also der Gold enthaltenden und für eine hohe Benetzbarkeit verantwortlichen Schicht, die Benetzbarkeit in diesem Bereich der Leiterbahn 3 verringert werden, so dass der unterbrochene Bereich 423 als Lötstopp wirkt. Dadurch kann die hier beschriebene Trägerplatte kostengünstig hergestellt werden, da auf teuren Lötstopplack verzichtet werden kann.
  • 4 zeigt eine Aufsicht auf eine Vorrichtung 10, die eine Trägerplatte 1 sowie ein auf der Trägerplatte 1 angeordnetes elektrisches Bauelement 7 umfasst. Das elektrische Bauelement 7 ist nur angedeutet, um die darunter liegenden Strukturen darstellen zu können.
  • Die Trägerplatte 1 weist ein Substrat 2 und eine Mehrzahl von Leiterbahnen 3 auf, die jeweils auf dem Substrat 2 aufgebracht sind. Die Leiterbahnen 3 weisen jeweils eine erste Schicht 41 auf, die unmittelbar auf dem Substrat 2 aufgebracht ist, sowie eine zweite Schicht 42, die auf der ersten Schicht 41 angeordnet ist. Dabei weisen die zweiten Schichten 42 jeweils einen Zuleitungsbereich 421 und einen Lötbereich 422 auf. Die zweiten Schichten 42 sind zwischen dem Zuleitungsbereich 421 und dem Lötbereich 422 vollständig durch einen unterbrochenen Bereich 423 unterbrochen. Die Lötbereiche 422 definieren eine Fläche, die einen Anschlussbereich 8 für das elektrische Bauelement 7 bildet. Das elektrische Bauelement 7 ist mittels Lot 6 mit den Lötbereichen 422 verbunden, wodurch das elektrische Bauelement auf der Trägerplatte 1 befestigt ist. Beispielsweise kann das elektrische Bauelement 7 eine oder mehrere Kontaktflächen aufweisen, mittels deren das elektrische Bauelement 7 durch das Lot 6 elektrisch leitend mit den Lötbereichen 422 verbunden ist. Die Zuleitungsbereiche 421 außerhalb des Anschlussbereichs 8 sind frei von Lot 6 und bilden eine Umverdrahtung. Mittels der unterbrochenen Bereiche 423 der ersten Schichten 41 der Leiterbahnen 3 kann ein Lötstopp für das auf die Lötbereiche 422 aufgebrachte Lot 6 erzeugt werden. Das elektrische Bauelement 7 kann beispielsweise ein Halbleiterbauelement, wie zum Beispiel ein Halbleiterchip in Form eines oberflächenmontierbaren Bauelements oder eines Flip-Chips sein.
  • 5 zeigt eine schematische Ansicht eines Verfahrens zur Herstellung einer Trägerplatte 1, wie sie beispielsweise in den vorherigen Ausführungsbeispielen gezeigt ist. Dabei wird in einem ersten Verfahrensschritt 101 eine Trägerplatte 1 bereitgestellt, die ein Substrat 2 und zumindest eine Leiterbahn 3, die auf dem Substrat 2 aufgebracht ist, aufweist. Die Leiterbahn 3 weist eine erste Schicht 41 auf, die unmittelbar auf dem Substrat aufgebracht ist sowie eine zweite Schicht 42, die auf der ersten Schicht 41 angeordnet ist und eine oberste Schicht der Leiterbahn 3 bildet. In einem weiteren Verfahrensschritt 102 wird ein Bereich der zweiten Schicht 42 abgetragen, sodass die zweite Schicht 42 zwischen dem Zuleitungsbereich 421 und dem Lötbereich 422 vollständig unterbrochen ist. Vorzugsweise erfolgt das Abtragen des Bereichs der zweiten Schicht 42 mittels Laserablation. Weiterhin ist es möglich, mittels eines Lasers auch Bereiche weiterer Schichten 43, 44 unterhalb des unterbrochenen Bereichs 423 der zweiten Schicht 42 zu entfernen. Darüber hinaus kann bis auf die erste Schicht 41 durchgelasert werden, so dass zumindest ein Teilbereich dieser oxidiert und aufgrund resultierender schlechter Benetzungseigenschaften ebenfalls als Lötstopp wirkt.
  • 6 zeigt eine schematische Darstellung des Verfahrensschritts 102, bei dem Bereiche einer zweiten Schicht 42, einer dritten Schicht 43 und einer vierten Schicht 44 mittels eines Laserstrahls 5 abgetragen werden. Alternativ kann auch nur ein Bereich 423 der zweiten Schicht 42 abgetragen werden oder nur ein Bereich 423 der zweiten Schicht 42 und ein darunter liegender Bereich der vierten Schicht 44.
  • In durchgeführten Versuchen konnte gezeigt werden, dass sich mittels Laserablation sehr selektiv eine oder mehrere für eine Lotbenetzung verantwortliche Schichten im unterbrochenen Bereich 423 entfernen lassen.
  • Die in den gezeigten Ausführungsbeispielen beschriebenen Merkmale können gemäß weiteren Ausführungsbeispielen auch miteinander kombiniert sein, auch wenn solche Kombinationen nicht explizit in den Figuren gezeigt sind. Alternativ oder zusätzlich können die in den Figuren gezeigten Ausführungsbeispiele weitere Merkmale gemäß den Ausführungsformen der allgemeinen Beschreibung aufweisen.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt, sondern umfasst jedes neue Merkmal sowie jede Kombination von Merkmalen. Dies beinhaltet insbesondere jede Kombination von Merkmalen in den Patentansprüchen, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
  • Bezugszeichenliste
    • 1
    Trägerplatte
    2
    Substrat
    3
    Leiterbahn
    41
    erste Schicht
    42
    zweite Schicht
    421
    Zuleitungsbereich
    422
    Lötbereich
    423
    unterbrochener Bereich
    43
    dritte Schicht
    44
    vierte Schicht
    5
    Laserstrahl
    6
    Lot
    7
    elektrisches Bauelement
    8
    Anschlussbereich
    9
    Via
    10
    Metallisierung

Claims (14)

  1. Trägerplatte (1) aufweisend ein Substrat (2) und zumindest eine Leiterbahn (3), – wobei die Leiterbahn (3) eine erste Schicht (41) aufweist, die unmittelbar auf dem Substrat (2) aufgebracht ist, – wobei die Leiterbahn (3) eine zweite Schicht (42) aufweist, die auf der ersten Schicht (41) angeordnet ist, – wobei die zweite Schicht (42) einen Zuleitungsbereich (421) und einen Lötbereich (422) aufweist, und – wobei die zweite Schicht (42) zwischen dem Zuleitungsbereich (421) und dem Lötbereich (422) vollständig unterbrochen ist.
  2. Trägerplatte nach Anspruch 1, wobei die erste Schicht unterhalb des unterbrochenen Bereichs (423) durchgängig ist.
  3. Trägerplatte nach einem der vorhergehenden Ansprüche, wobei ein Teil der zweiten Schicht (42) in dem unterbrochenen Bereich (423) mittels eines Lasers (5) abgetragen ist.
  4. Trägerplatte nach einem der vorhergehenden Ansprüche, wobei die Leiterbahn (3) eine dritte Schicht (43) aufweist, die zwischen der ersten und der zweiten Schicht (41, 42) angeordnet ist.
  5. Trägerplatte nach Anspruch 4, wobei die dritte Schicht (43) unterhalb des unterbrochenen Bereichs (423) durchgängig ist.
  6. Trägerplatte nach Anspruch 4, wobei die dritte Schicht (43) unterhalb des unterbrochenen Bereichs (423) unterbrochen ist.
  7. Trägerplatte nach Anspruch 5, wobei die Leiterbahn (3) eine vierte Schicht (44) aufweist, die zwischen der zweiten und der dritten Schicht (42, 43) angeordnet ist, wobei die vierte Schicht (44) unterhalb des unterbrochenen Bereichs (423) durchgängig oder unterbrochen ist.
  8. Trägerplatte nach Anspruch 6, wobei die Leiterbahn (3) eine vierte Schicht (44) aufweist, die zwischen der ersten und der dritten Schicht (42, 43) angeordnet ist, wobei die vierte Schicht (44) unterhalb des unterbrochenen Bereichs (423) unterbrochen ist.
  9. Trägerplatte nach einem der vorhergehenden Ansprüche, wobei eine durch eine oder mehrere unterbrochene Schichten freigelegte Schicht der Leiterbahn (3) eine geringere Benetzbarkeit aufweist als die unmittelbar darüber angeordnete Schicht.
  10. Trägerplatte nach einem der vorhergehenden Ansprüche, wobei der Lötbereich (422) zumindest teilweise von einem Lot (6) bedeckt ist.
  11. Trägerplatte nach einem der vorhergehenden Ansprüche, wobei die Trägerplatte (1) frei von Lötstopplack ist.
  12. Vorrichtung aufweisend eine Trägerplatte (1) sowie ein auf der Trägerplatte (1) angeordnetes elektrisches Bauelement (7), – wobei die Trägerplatte (1) ein Substrat (2) und eine Mehrzahl von Leiterbahnen (3) aufweist, die jeweils auf dem Substrat (2) aufgebracht sind, – wobei die Leiterbahnen (3) jeweils eine erste Schicht (41) aufweisen, die unmittelbar auf dem Substrat (2) aufgebracht sind, – wobei die Leiterbahnen (3) jeweils eine zweite Schicht (42) aufweisen, die auf der ersten Schicht (41) angeordnet sind, – wobei die zweiten Schichten (42) jeweils einen Zuleitungsbereich (421) und einen Lötbereich (422) aufweisen, – wobei die zweiten Schichten (42) jeweils zwischen dem Zuleitungsbereich (421) und dem Lötbereich (422) vollständig unterbrochen sind, – wobei die Lötbereiche (422) eine Fläche definieren, die einen Anschlussbereich (8) für das elektrische Bauelement (7) bildet, – wobei das elektrische Bauelement (7) mittels Lot (6) mit den Lötbereichen (422) verbunden ist, und – wobei die Zuleitungsbereiche (421) außerhalb des Anschlussbereichs (8) frei von Lot (6) sind.
  13. Verfahren zur Herstellung einer Trägerplatte (1) nach einem der Ansprüche 1 bis 12 umfassend die folgenden Schritte: – Bereitstellen der Trägerplatte (1) aufweisend das Substrat (2) und zumindest eine Leiterbahn (3), wobei die Leiterbahn (3) die erste Schicht (41) aufweist, die unmittelbar auf dem Substrat (2) aufgebracht ist, sowie eine zweite Schicht (42), die auf der ersten Schicht (41) angeordnet ist, – Abtragen eines Bereiches der zweiten Schicht (42), so dass die zweite Schicht (42) zwischen dem Zuleitungsbereich (421) und dem Lötbereich (422) vollständig unterbrochen ist.
  14. Verfahren nach Anspruch 13, wobei das Abtragen mittels Laserablation erfolgt.
DE102012107876.9A 2012-08-27 2012-08-27 Trägerplatte, Vorrichtung mit Trägerplatte sowie Verfahren zur Herstellung einer Trägerplatte Ceased DE102012107876A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102012107876.9A DE102012107876A1 (de) 2012-08-27 2012-08-27 Trägerplatte, Vorrichtung mit Trägerplatte sowie Verfahren zur Herstellung einer Trägerplatte
PCT/EP2013/066731 WO2014032940A1 (de) 2012-08-27 2013-08-09 Trägerplatte, vorrichtung mit trägerplatte sowie verfahren zur herstellung einer trägerplatte
US14/424,754 US10117329B2 (en) 2012-08-27 2013-08-09 Carrier plate, device having the carrier plate and method for producing a carrier plate
JP2015528944A JP2015533260A (ja) 2012-08-27 2013-08-09 担体プレート、担体プレートを備えた装置および担体プレートの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102012107876.9A DE102012107876A1 (de) 2012-08-27 2012-08-27 Trägerplatte, Vorrichtung mit Trägerplatte sowie Verfahren zur Herstellung einer Trägerplatte

Publications (1)

Publication Number Publication Date
DE102012107876A1 true DE102012107876A1 (de) 2014-02-27

Family

ID=48953401

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012107876.9A Ceased DE102012107876A1 (de) 2012-08-27 2012-08-27 Trägerplatte, Vorrichtung mit Trägerplatte sowie Verfahren zur Herstellung einer Trägerplatte

Country Status (4)

Country Link
US (1) US10117329B2 (de)
JP (1) JP2015533260A (de)
DE (1) DE102012107876A1 (de)
WO (1) WO2014032940A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020216624A1 (de) * 2019-04-25 2020-10-29 Volkswagen Aktiengesellschaft Verfahren zur vorbehandlung und beschichtung eines substrats

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170113297A1 (en) * 2015-10-27 2017-04-27 Hutchinson Technology Incorporated Metallizing polymers, ceramics and composites for attachment structures
US10076800B2 (en) 2015-11-30 2018-09-18 Cree Fayetteville, Inc. Method and device for a high temperature vacuum-safe solder stop utilizing laser processing of solderable surfaces for an electronic module assembly
US10925663B2 (en) 2016-06-27 2021-02-23 Mound Laser & Photonics Center, Inc. Metallized components and surgical instruments
US10307851B2 (en) * 2016-12-14 2019-06-04 Raytheon Company Techniques for providing stop-offs for brazing materials or other materials on structures being joined

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6712625B2 (en) * 2000-10-25 2004-03-30 Japan Aviation Electronics Industry Limited Electronic component and a method of manufacturing the same
US20080206928A1 (en) * 2007-02-26 2008-08-28 Fuji Electric Device Technology Co., Ltd. Soldering method and method of manufacturing semiconductor device including soldering method
DE102007044046A1 (de) * 2007-09-14 2009-04-02 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zur Kontaktierung eines Leistungshalbleitermoduls

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773764A (en) * 1996-08-28 1998-06-30 Motorola, Inc. Printed circuit board panel
DE19927046B4 (de) * 1999-06-14 2007-01-25 Electrovac Ag Keramik-Metall-Substrat als Mehrfachsubstrat
US6909054B2 (en) * 2000-02-25 2005-06-21 Ibiden Co., Ltd. Multilayer printed wiring board and method for producing multilayer printed wiring board
US7242099B2 (en) * 2001-03-05 2007-07-10 Megica Corporation Chip package with multiple chips connected by bumps
US6577012B1 (en) * 2001-08-13 2003-06-10 Amkor Technology, Inc. Laser defined pads for flip chip on leadframe package
WO2005029581A1 (ja) * 2003-09-24 2005-03-31 Ibiden Co.,Ltd. インターポーザ、多層プリント配線板
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
JP2006086201A (ja) * 2004-09-14 2006-03-30 Shinei Hitec:Kk フレキシブル配線板及びその表面処理方法
JP4493664B2 (ja) * 2007-01-16 2010-06-30 京セラ株式会社 セラミック回路基板および半導体モジュール
JP2008227055A (ja) * 2007-03-12 2008-09-25 Mitsubishi Electric Corp 回路基板
US20080237814A1 (en) * 2007-03-26 2008-10-02 National Semiconductor Corporation Isolated solder pads
JP2009147210A (ja) 2007-12-17 2009-07-02 Stanley Electric Co Ltd セラミック回路基板及び半導体発光モジュール
US8604624B2 (en) * 2008-03-19 2013-12-10 Stats Chippac Ltd. Flip chip interconnection system having solder position control mechanism
DE102009038674B4 (de) 2009-08-24 2012-02-09 Epcos Ag Trägervorrichtung, Anordnung mit einer solchen Trägervorrichtung sowie Verfahren zur Herstellung eines mindestens eine keramische Schicht umfassenden struktururierten Schichtstapels
US8304919B2 (en) * 2010-03-26 2012-11-06 Stats Chippac Ltd. Integrated circuit system with stress redistribution layer and method of manufacture thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6712625B2 (en) * 2000-10-25 2004-03-30 Japan Aviation Electronics Industry Limited Electronic component and a method of manufacturing the same
US20080206928A1 (en) * 2007-02-26 2008-08-28 Fuji Electric Device Technology Co., Ltd. Soldering method and method of manufacturing semiconductor device including soldering method
DE102007044046A1 (de) * 2007-09-14 2009-04-02 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zur Kontaktierung eines Leistungshalbleitermoduls

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020216624A1 (de) * 2019-04-25 2020-10-29 Volkswagen Aktiengesellschaft Verfahren zur vorbehandlung und beschichtung eines substrats

Also Published As

Publication number Publication date
JP2015533260A (ja) 2015-11-19
WO2014032940A1 (de) 2014-03-06
US10117329B2 (en) 2018-10-30
US20150223329A1 (en) 2015-08-06

Similar Documents

Publication Publication Date Title
DE69628161T2 (de) Eine löthöckerstruktur für ein mikroelektronisches substrat
DE102013104721B4 (de) Verfahren für einen verbesserten Anschluss mit geringem Mittenabstand
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE102012107760B4 (de) Bauelement und Verfahren für Lötverbindungen
WO2005081315A2 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
DE69500388T2 (de) Filmschaltungs-Metallsystem zur Verwendung in IC-Bauteilen mit Kontakthöckern
EP3062343B1 (de) Verfahren zum herstellen eines halbleitermoduls
DE102011016361A1 (de) Wafer-Level-Chip-Scale-Package-Vorrichtung mit Kontakthöcker-Einheiten, die so konfiguriert sind, dass sie durch mechanische Spannung bedingte Ausfälle vermindern
WO1996016442A1 (de) Kernmetall-lothöcker für die flip-chip-technik
DE4131413A1 (de) Bondierungsverfahren fuer halbleiterchips
DE102012109319B4 (de) Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
DE102011105354A1 (de) Vorrichtung mit Kontakthöckereinheiten, die ein Barrieremetall umfassen.
DE102005037321A1 (de) Halbleiterbauteil mit Leiterbahnen zwischen Halbleiterchip und Schaltungsträger und Verfahren zur Herstellung desselben
DE10033977A1 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
EP1351298A2 (de) Method for producing a semiconductor wafer
DE112008000592T5 (de) Chip-Kontaktierhügel aus Kupfer mit Elektromigrationskappe und Lötmittelüberzug
DE102012107876A1 (de) Trägerplatte, Vorrichtung mit Trägerplatte sowie Verfahren zur Herstellung einer Trägerplatte
DE1943519A1 (de) Halbleiterbauelement
DE102014119203A1 (de) Vorstehende Kontakthöckerpads für Verbindung-auf-Leitungs-Prozessierung
DE112020004630T5 (de) Verhinderung einer brückenbildung zwischen lot-verbindungsstellen
DE10239318A1 (de) Umverdrahten von Kontaktstellen für integrierte Schaltungschips
DE4446471C2 (de) Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger
DE102008041873A1 (de) LTCC-Substratstruktur und Verfahren zur Herstellung derselben
DE102014019169A1 (de) Gehäuse mit einem Substrat mit eingebetteter Metallspur überlappt von Verbindungsstelle

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: SNAPTRACK, INC., SAN DIEGO, US

Free format text: FORMER OWNER: EPCOS AG, 81669 MUENCHEN, DE

R082 Change of representative

Representative=s name: BARDEHLE PAGENBERG PARTNERSCHAFT MBB PATENTANW, DE

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final