DE112008000592T5 - Chip-Kontaktierhügel aus Kupfer mit Elektromigrationskappe und Lötmittelüberzug - Google Patents
Chip-Kontaktierhügel aus Kupfer mit Elektromigrationskappe und Lötmittelüberzug Download PDFInfo
- Publication number
- DE112008000592T5 DE112008000592T5 DE112008000592T DE112008000592T DE112008000592T5 DE 112008000592 T5 DE112008000592 T5 DE 112008000592T5 DE 112008000592 T DE112008000592 T DE 112008000592T DE 112008000592 T DE112008000592 T DE 112008000592T DE 112008000592 T5 DE112008000592 T5 DE 112008000592T5
- Authority
- DE
- Germany
- Prior art keywords
- solder
- copper
- chip
- caps
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05181—Tantalum [Ta] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1146—Plating
- H01L2224/11462—Electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1146—Plating
- H01L2224/11464—Electroless plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
- H01L2224/11912—Methods of manufacturing bump connectors involving a specific sequence of method steps the bump being used as a mask for patterning other parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13083—Three-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13157—Cobalt [Co] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/1316—Iron [Fe] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/13164—Palladium [Pd] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/13169—Platinum [Pt] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/8121—Applying energy for connecting using a reflow oven
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0495—5th Group
- H01L2924/04953—TaN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Vorrichtung, die aufweist:
einen Chip mit einer integrierten Schaltung;
eine Vielzahl von Kontaktierhügeln aus Kupfer auf einer Oberfläche des Chip;
Elektromigrations (EM)-Kappen, die im Wesentlichen eine entsprechende Oberfläche der Kontaktierhügel aus Kupfer abdecken, wobei sie in der Lage sind, die intermetallische Ausbildung zwischen den Kontaktierhügeln aus Kupfer und einem Lötmittel zu steuern; und
einen Lötmittelüberzug auf den EM-Kappen, die in der Lage ist, die EM-Kappen vor dem Einbringen in ein Gehäuse vor Oxidation zu schützen.
einen Chip mit einer integrierten Schaltung;
eine Vielzahl von Kontaktierhügeln aus Kupfer auf einer Oberfläche des Chip;
Elektromigrations (EM)-Kappen, die im Wesentlichen eine entsprechende Oberfläche der Kontaktierhügel aus Kupfer abdecken, wobei sie in der Lage sind, die intermetallische Ausbildung zwischen den Kontaktierhügeln aus Kupfer und einem Lötmittel zu steuern; und
einen Lötmittelüberzug auf den EM-Kappen, die in der Lage ist, die EM-Kappen vor dem Einbringen in ein Gehäuse vor Oxidation zu schützen.
Description
- TECHNISCHES GEBIET
- Ausführungsformen der Erfindung betreffen die Gehäusetechnologie in der Mikroelektronik. Insbesondere betreffen Ausführungsformen der Erfindung mikroelektronische Einheiten, die Chip-Kontaktierhügel aus Kupfer mit Elektromigrationskappe und Lötmittelüberzug haben.
- HINTERGRUND
- Nachdem ein mikroelektronischer Baustein oder Chip hergestellt worden ist, wird er typischerweise in ein Gehäuse gebracht, bevor er verkauft wird. Das Gehäuse sorgt für die elektrische Verbindung zur internen Schaltung des Chips, für den Schutz gegen die äußere Umwelt und die Wärmedissipation. Bei einem Gehäusesystem ist ein Chip mittels „Flip-Chip” (Wendemontage) mit einem Gehäusesubstrat verbunden. Bei einem Flip-Chip-Gehäuse sind elektrische Leitungen auf dem Chip auf seiner aktiven Oberfläche verteilt und die aktive Oberfläche ist elektrisch mit entsprechenden Leitungen auf einem Gehäusesubstrat verbunden.
- Die
1 bis3 veranschaulichen ein Verfahren des Standes der Technik zur Flip-Chip-Montage eines mikroelektronischen Bausteins oder Chips in ein Gehäuse. In1 ist ein Teil eines mikroelektronischen Chips100 , der einen leitenden Kontaktierhügel140 umfasst, veranschaulicht. Der mikroelektronische Chips100 umfasst ein Substrat105 , eine Baugruppenschicht110 , einen Kopplungsbereich115 und eine Anschlussfläche120 . Die Baugruppenschicht110 umfasst typischerweise eine Vielfalt elektrischer Schaltungselemente, so wie Transistoren, Leiter und Widerstände, die in und auf einem Halbleiter-Substratmaterial gebildet sind. Der Kopplungsbereich115 umfasst Schichten miteinander verbundener metallischer Durchkontaktierungen und metallischer Leitungen, die durch dielektrische Materialien getrennt sind, die für eine elektrische Verbindung zwischen den Baugruppen der Baugruppenschicht110 und das elektrische Weiterleiten an leitende Anschlussflächen, einschließlich der Anschlussfläche120 , sorgen. Typischerweise sind eine dielektrische Schicht125 , ein Barrierenmetall135 und ein Kontaktierhügel140 über der Anschlussfläche120 gebildet, wobei der Kontaktierhügel140 eine Struktur für die elektrische Verbindung von dem Chip100 an ein externes Gehäusesubstrat bildet. - Wie es in den
2 und3 gezeigt ist, wird bei einem üblichen Flip-Chip-Gehäusesystem der mikroelektronische Chip100 umgedreht oder gewendet und an ein Gehäusesubstrat150 an gebunden, so dass seine aktive Fläche, einschließlich der Kontaktierhügel140 , zu einer Oberfläche des Gehäusesubstrats150 weist. Die Kontaktierhügel140 stehen in Ausrichtung mit Lötmittelhügeln oder -perlen155 auf der Oberfläche des Gehäusesubstrats150 , und elektrische Verbindungen werden zwischen den Kontaktierhügeln140 und den Perlen155 an Übergängen160 gebildet. Wie gezeigt umfassen die Übergänge160 typischerweise Bereiche der Kontaktierhügel140 , die in die Lötmittelhügel eingedrückt sind. Auch veranschaulicht in3 ist ein unterfüllendes Material170 , das zwischen dem Chip100 und dem Gehäusesubstrat150 vorgesehen ist. - Bei manchen Prozessen bestehen die Kontaktierhügel
140 aus Kupfer. Bei solchen Systemen können die Übergänge160 Leerstellen zwischen den Kontaktierhügeln140 und den Lötperlen150 entwickeln. Das Wachstum dieser Leerstellen kann aufgrund der Elektromigration von Kupfer zu vielen Problemen führen. Zum Beispiel kann es zu einem Anwachsen des elektrischen Widerstandes führen, das möglicherweise zu unterbrochenen Verbindungen und zum Baugruppenausfall führt. - KURZBESCHREIBUNG DER ZEICHNUNGEN
- Die Erfindung wird beispielhaft und nicht beschränkend in den Figuren der beigefügten Zeichnungen erläutert, in denen die gleichen Bezugsziffern ähnliche Elemente bezeichnen und in denen:
-
1 eine Querschnittsdarstellung eines Teiles eines mikroelektronischen Chips des Standes der Technik ist, der ein Substrat, eine Baugruppenschicht, einen Kopplungsbereich, eine Anschlussfläche, eine dielektrische Schicht, die einen Teil der Anschlussfläche freilegt, und ein Barrierenmetall und einen Kontaktierhügel, der an die Anschlussfläche gekoppelt ist, umfasst. -
2 ist eine Querschnittsdarstellung einer Flip-Chip-Struktur des Standes der Technik, die ein Halbleiterplättchen mit Kontaktierhügeln umfasst, welche mit einem Gehäusesubstrat ausgerichtet sind, das Lötmittelhügel aufweist. -
3 veranschaulicht die Struktur der2 nach dem Befestigen des Chips an dem Gehäusesubstrat und mit einem unterfüllenden Material. -
4 ist eine Querschnittsdarstellung eines Teils eines mikroelektronischen Chips, der ein Substrat, eine Baugruppenschicht, einen Kopplungsbereich, eine Anschlussfläche, eine dielektrische Schicht, die über der Anschlussfläche liegt und eine Öffnung umfasst, welche einen Teil der Anschlussfläche freilegt, und eine Keimschicht, die über der dielektrischen Schicht und der Anschlussfläche gebildet ist, umfasst. -
5 veranschaulicht die Struktur der4 mit einer Schicht, die eine Öffnung umfasst, welche über der Keimschicht gebildet ist. -
6 veranschaulicht die Struktur der5 mit einem Kontaktierhügel, der in der Öffnung und auf der Keimschicht gebildet ist. -
7 veranschaulicht die Struktur der6 mit einer Kappe, die in der Öffnung und auf dem Kontaktierhügel gebildet ist. -
8 veranschaulicht die Struktur der7 mit einer Plattierung, die in der Öffnung und auf der Kappe gebildet ist. -
9 veranschaulicht die Struktur der8 , wobei die Schicht entfernt ist. -
10 veranschaulicht die Struktur der9 , wobei die freiliegenden Bereichen der Keimschicht entfernt sind. -
11 ist eine Querschnittsdarstellung eines mikroelektronischen Plättchens, das abgeschrägte Kontaktierhügel umfasst, die mit einem Substrat ausgerichtet sind, das Lötmittelhügel für die Flip-Chip-Befestigung hat. -
12 veranschaulicht die Struktur der11 nach dem Befestigen des Plättchens und des Gehäusesubstrats und ein unterfüllendes Material umfassend. - GENAUE BESCHREIBUNG
- In verschiedenen Ausführungsformen werden Vorrichtungen und Verfahren, die sich auf Chip-Kontaktierhügel aus Kupfer mit Elektromigrationskappe und Lötmittelüberzug beziehen, beschrieben. Jedoch können verschiedene Ausführungsformen ohne eine oder mehrere der bestimmten Einzelheiten in die Praxis umgesetzt werden oder mit anderen Verfahren, Materialien oder Komponenten. In anderen Fällen sind gut bekannte Strukturen, Materialien oder Arbeitsschritte nicht gezeigt oder in Einzelheiten beschrieben, um das Verschleiern von Aspekten verschiedener Ausführungsformen der Erfindung zu vermeiden. In ähnlicher Weise sind zum Zwecke der Erläuterung bestimmte Zahlen, Materialien und Konfigurationen aufgeführt, um für ein gründliches Verständnis der Erfindung zu sorgen. Nichtsdestotrotz kann die Erfindung ohne die beschriebenen bestimmten Einzelheiten in die Praxis umgesetzt werden. Weiter wird verstanden, dass die verschiedenen Ausführungsformen, die in den Figuren gezeigt sind, veranschaulichende Darstellungen sind und nicht notwendigerweise maßstabsgetreu gezeichnet sind.
- Die
4 –12 veranschaulichen Verfahren und Strukturen für ein Flip-Chip-Gehäusesystem, das Chip-Kontaktierhügel aus Kupfer mit Elektromigrationskappe und Lösemittelüberzug hat. -
4 veranschaulicht einen Bereich eines mikroelektronischen Chips, der ein Substrat205 , eine Baugruppenschicht210 , einen Kopplungsbereich215 , eine Anschlussfläche220 , eine dielektrische Schicht225 mit einer Öffnung230 , die einen Teil der Anschlussfläche220 freilegt, und eine Keimschicht235 über der dielektrischen Schicht225 und dem freiliegenden Bereich der Anschlussfläche220 , wobei die Öffnung230 teilweise gefüllt wird, aufweist. - Im Allgemeinen kann der Chip Teil eines Wafers sein, der eine Vielzahl von Würfeln aufweist, oder der Chip kann eine individuelle und getrennte integrierte Schaltung sein. Das Substrat
205 umfasst irgendein geeignetes halbleitendes Material oder Materialien für das Bilden von arbeitenden Einheiten. Zum Beispiel kann das Substrat205 monokristallines Silizium, Germanium, Galliumarsenid, Indiumphosphid oder Silizium auf einem Isolator oder dergleichen umfassen. Die Baugruppenschicht210 umfasst Baugruppen, die in und auf dem Substrat205 gebildet sind, so wie Transistoren, Widerstände oder Leiter, die eine integrierte Schaltung bilden. - Der Kopplungsbereich
215 sorgt für die elektrische Kopplung der Baugruppen der Baugruppenschicht210 . Der Kopplungsbereich215 umfasst einen Stapel aus Metallisierungsschichten, die metallische Leitungen umfassen, welche durch zwischengeschichtete dielektrische (ILD – Interlayer Dielectric) Materialien getrennt und isoliert sind. Die metallischen Leitungen der Metallisierungsschicht sind durch leitende Kontaktierungen gekoppelt, die ebenfalls durch dielektrische Materialien getrennt und isoliert sind. Die ILD-Materialien umfassen irgendwelche isolierenden Materialien, einschließlich Low k ILD-Materialien, die eine Dielektrizitätskonstante, k, geringer als die von Siliziumdioxid (geringer als ungefähr 4) haben. Low k ILD-Materialien sind vorteilhaft, da die sie Kapazität zwischen benachbarten metalli schen Leitungen verringern und somit die Leistungsfähigkeit der mikroelektronischen Baugruppe insgesamt verbessern, zum Beispiel durch Verringern der RC-Verzögerung. Jedoch sind viele Low k-ILD-Materialien relativ spröde und für die Rissbildung oder Delaminierung anfällig. Daher können die folgenden Verfahren und Strukturen ihren Einsatz ermöglichen oder die Zuverlässigkeit einiger Low k ILD-Materialien erhöhen, indem die Belastungen auf diese Materialien verringert werden. - Die Anschlussfläche
220 ist elektrisch mit einer oder mehreren der metallischen Leitungen und Kontaktierungen des Kopplungsbereiches215 verbunden und bildet eine leitende Anschluss- oder Kontaktfläche für die anschließende Bildung eines elektrischen Anschlusspunktes oder Kontaktierhügels. Bei manchen Beispielen kann die Anschlussfläche220 als ein Teil des Kopplungsbereiches215 betrachtet werden, beispielsweise als eine obere Metallisierungsschicht des Kopplungsbereiches215 . Bei anderen Beispielen ist die Anschlussfläche220 über dem Kopplungsbereich215 gebildet. Die Anschlussfläche220 umfasst irgendein geeignetes leitfähiges Material, so wie Kupfer oder Aluminium. Die dielektrische Schicht225 ist über (wie gezeigt) oder um die Anschlussfläche220 gebildet und umfasst irgendein geeignetes isolierendes Material, so wie passivierende Materialien oder isolierende Materialien. Um die dielektrische Schicht225 mit der Öffnung230 auszubilden, wird zunächst eine massive dielektrische Schicht durch ein Spin-On-Verfahren oder ein anderes geeignetes Abscheideverfahren gebildet. Dann wird die Öffnung230 in das dielektrische Material225 mittels bekannter Techniken, so wie Fotolitografie und Ätztechniken, geformt. - Die Keimschicht
235 umfasst irgendein geeignetes Material oder einen Stapel aus Materialien, die einen geeigneten Keim für das Bilden eines massiven Leitermaterials zur Verfügung stellen, wie es in6 hiernach diskutiert ist. Zum Beispiel wird für das Bilden eines massiven Kupferleiters eine Keimschicht aus Kupfer verwendet. Vor dem Bilden der Keimschicht235 kann eine Barrieren- oder Adhäsionsschicht gebildet werden. Die Barrierenschicht kann als Beispiel Tantal und Tantalnitrid oder Titan und Titannitrid umfassen. Die Barrierenschicht und die Keimschicht werden durch bekannte Techniken hergestellt, so wie Atomlagenabscheidung (ALD – Atomic Layer Deposition), physikalische Gasphasenabscheidung (PVD – Physical Vapor Deposition) und chemische Gasphasenabscheidung (CVD – Chemical Vapor Deposition). - Als nächstes wird eine Schicht
240 , die eine Öffnung245 umfasst, über der Keimschicht235 so gebildet, dass die Anschlussfläche freigelegt ist, wie es in der5 veranschaulicht ist. Hierin bezieht sich der Ausdruck „über” auf die Fläche, die von dem Substrat entfernt liegt, so dass das Substrat als Bezugssystem verwendet wird und nachfolgende Strukturen auf dem Substrat „auf” gebaut werden. Daher geschieht die Verwendung von Ausdrücken, so wie unterhalb, oberhalb, über und seitlich mit Bezug auf das Substrat als auf die Unterseite der Struktur gerichtet und nicht auf „auf” oder „unter” in Bezug auf die Erde oder irgendein anderes Bezugssystem. - Die Schicht
240 umfasst irgendein geeignetes Material, das das Bilden einer Öffnung245 vereinfacht und sorgt für eine ausreichende Struktur für das anschließende Bilden eines Kontaktierhügels, wie es hiernach diskutiert wird. Zum Beispiel kann die Schicht240 einen negativen Fotolack umfassen und die Öffnung245 kann durch fotolitograisches Bearbeitung gebildet werden. - Wie es in der
6 veranschaulicht ist, wird dann ein Kontaktierhügel248 innerhalb der Grenzen der Öffnung245 gebildet. Der Kontaktierhügel248 umfasst irgendein geeignetes leitendes Material, so wie Kupfer, und der Kontaktierhügel248 kann mit irgendeiner geeigneten Technik gebildet werden. Bei einem Beispiel wird der Kontaktierhügel248 durch ein zeitlich gesteuertes Elektroplattierverfahren gebildet, wobei die Keimschicht235 verwendet wird. Der Kontaktierhügel248 nimmt im Wesentlichen die Form der Öffnung in der Schicht240 an. Bei einem Beispiel hat die Öffnung eine runde Form, wenn in Draufsicht betrachtet wird. - Bei einer Ausführungsform ist der Kontaktierhügel
248 ein Controlled Collapsed Chip Connection (C4)-Kontaktierhügel. - Als nächstes wird eine Kappenschicht
244 auf dem Kontaktierhügel248 in der Öffnung245 gebildet, wie es in7 veranschaulicht ist. Die Kappenschicht244 weist ein Metall auf, so wie Eisen, Nickel, Kobalt, Zinn, Palladium oder Platin, das in der Lage ist, die Elektromigration zwischen dem Kontaktierhügel248 und einer Gehäuselötperle zu steuern. Bei einer Ausführungsform ist die Kappenschicht244 ungefähr 6 Mikrometer dick. Die Kappenschicht244 kann durch Elektroplattieren oder stromloses Plattieren gebildet werden. - Wie in der
8 veranschaulicht wird eine Lötmittelschicht242 auf der Kappenschicht244 in der Öffnung245 gebildet. Die Lötmittelschicht242 weist ein Zinn- oder Zinnlegierungslötmittel auf, das in der Lage ist, die Oxidation der Kappenschicht244 während anschließender Bearbeitungsschritte vor dem Einbringen in das Gehäuse zu vermeiden. Bei einer Ausführungsform ist die Lötmittelschicht242 ungefähr 2 Mikrometer dick. Die Lötmittelschicht242 kann durch Elektroplattieren oder stromloses Plattieren gebildet werden. - Die Schicht
240 wird dann entfernt, wie es in der9 gezeigt ist, so dass der abgedeckte Kontaktierhügel250 freiliegt. Die Schicht240 wird durch irgendeine geeignete Technik beseitigt, so wie einen Nassätzprozess, einen Trockenätzprozess oder einen Resist-Abstreifprozess. Als nächstes, wie es in der10 veranschaulicht ist, wird der Teil der Keimschicht235 , der freiliegt (d. h. nicht von dem abgeschrägten Kontaktierhügel abgedeckt ist) durch irgendeine geeignete Technik beseitigt. Zum Beispiel kann der Teil der Keimschicht235 durch einen Nassätz-Bearbeitungsschritt beseitigt werden. Ein Nassätz-Bearbeitungsschritt kann auch einen kleinen Bereich des Kontaktierhügels248 beseitigen, wenn der Kontaktierhügel und die Keimschicht aus demselben Material bestehen oder wenn es nur geringe oder keine Ätzselektivität zwischen den beiden Materialien gibt. Da nur ein kleiner Teil des Kontaktierhügels beseitigt wird, wird dies nur wenig oder keine nachteilige Wirkung auf die Form des Kontaktierhügels haben. Um den Hauptanteil der Keimschicht und nur eine kleine Menge des Kontaktierhügels zu beseitigen, kann ein zeitlich abgestimmter Nassätzschritt verwendet werden. - Wie es in den
11 –12 veranschaulicht ist, kann der mikroelektronische Chip200 , einschließlich der abgedeckten Kontaktierhügel250 , mittels Flip-Chip-Technik an einem Substrat260 befestigt werden, das Lötmittelperlen265 umfasst. In den11 –12 sind verschiedene Elemente, die in den4 –10 veranschaulicht sind, aus Gründen der Klarheit nicht dargestellt. Bei einigen Beispielen werden abgedeckte Kontaktierhügel250 am Ende der Waferbearbeitung bei einer Anzahl mikroelektronischer Würfel gebildet, und die Befestigung des Chips200 an dem Substrat260 wird vorgenommen, nachdem das Substrat205 in Würfel geteilt ist, um die mehreren integrierten Schaltungen in einzelne Chips zu trennen. - Das Substrat
260 umfasst irgendein geeignetes Gehäusesubstrat, so wie eine gedruckte Leiterkarte (PCB – Printed Circuit Board), einen Interposer, eine Hauptplatine, eine Karte oder dergleichen. Die Lötperlen265 bestehen aus irgendeinem geeigneten Lötmaterial, einschließlich auf Blei basierenden Lötmitteln oder bleifreien Lötmitteln. Beispielhafte bleifreie Lötmittel umfassen Legierungen aus Zinn und Silber oder Legierungen aus Zinn und Indium. Bleifreie Lötmittel können aufgrund von Umwelt- und Gesundheitsanliegen, die sich auf den Einsatz von Blei in Endverbraucherprodukten beziehen, vorteilhaft sein. - Wie es in der
11 gezeigt ist, sind der mikroelektronische Chip200 und das Substrat260 derart angeordnet, dass die abgedeckten Kontaktierhügel250 und entsprechende Lötmittelhügel265 im Wesentlichen ausgerichtet sind, und der Chip und das Substrat werden bei einer erhöhten Temperatur zusammengebracht, so dass das Lötmittel wieder aufgeschmolzen wird und nach dem Abkühlen Verbindungen mit den abgedeckten Kontaktierhügeln250 bildet, um den Chip200 und das Substrat260 elektrisch zu koppeln, wie es in der12 gezeigt ist. Außerdem ist wie es in der12 veranschaulicht ist, ein unterfüllendes Material280 zwi schen dem Chip200 und dem Substrat260 gebildet. Bei einem Beispiel wird das unterfüllende Material280 durch einen Kapillar-Unterfüllprozess zur Verfügung gestellt. Das Chipgehäuse290 kann dann in eine Verarbeitungseinheit eingebaut werden, so wie einen Desktop, Laptop, Server, PDA, ein Mobiltelefon usw., die eine Speichereinheit und einen Netzwerkcontroller umfassen können. - Der Bezug in dieser Beschreibung auf „eine Ausführungsform” bedeutet, dass ein bestimmtes Merkmal, eine Struktur, ein Material oder eine Eigenschaft, die in Verbindung mit der Ausführungsform beschrieben ist, bei wenigstens einer Ausführungsform der Erfindung enthalten ist. Somit bezieht sich das Auftreten des Ausdruckes „bei einer Ausführungsform” an verschiedenen Stellen in dieser Beschreibung nicht notwendigerweise auf dieselbe Ausführungsform der Erfindung. Weiterhin können die bestimmten Merkmale, Strukturen, Materialien oder Eigenschaften bei einer oder mehreren Ausführungsformen in irgendeiner geeigneten Weise kombiniert werden.
- Es soll verstanden werden, dass die obige Beschreibung als veranschaulichend und nicht als beschränkend gedacht ist. Viele weitere Ausführungsformen werden den Durchschnittsfachleuten auf dem Gebiet beim Durchdenken der obigen Beschreibung deutlich werden. Der Umfang der Erfindung sollte daher mit Bezug auf die angehängten Ansprüche, zusammen mit dem vollen Umfang an Äquivalenten, zu denen die Ansprüche berechtigt sind, festgelegt werden.
- ZUSAMMENFASSUNG
- Ausführungsformen der Erfindung umfassen Vorrichtungen und Verfahren, die sich auf Chip-Kontaktierhügel aus Kupfer mit Elektromigrationskappe und Lötmittelüberzug beziehen. Bei einer Ausführungsform weist eine Vorrichtung einen Chip mit integrierter Schaltung, eine Vielzahl von Kontaktierhügeln aus Kupfer auf einer Oberfläche des Chips, Elektromigration (EM)-Kappen, die im Wesentlichen eine entsprechende Fläche der Kontaktierhügel aus Kupfer abdecken, wobei sie in der Lage sind, eine intermetallische Ausbildung zwischen den Kontaktierhügeln aus Kupfer und einem Lötmittel zu steuern, und einem Lötmittelüberzug auf den EM-Kappen, der in der Lage ist, die EM-Kappen vor dem Einbringen in ein Gehäuse vor der Oxidation zu schützen, auf.
Claims (19)
- Vorrichtung, die aufweist: einen Chip mit einer integrierten Schaltung; eine Vielzahl von Kontaktierhügeln aus Kupfer auf einer Oberfläche des Chip; Elektromigrations (EM)-Kappen, die im Wesentlichen eine entsprechende Oberfläche der Kontaktierhügel aus Kupfer abdecken, wobei sie in der Lage sind, die intermetallische Ausbildung zwischen den Kontaktierhügeln aus Kupfer und einem Lötmittel zu steuern; und einen Lötmittelüberzug auf den EM-Kappen, die in der Lage ist, die EM-Kappen vor dem Einbringen in ein Gehäuse vor Oxidation zu schützen.
- Vorrichtung nach Anspruch 1, bei der die EM-Kappen Eisen aufweisen.
- Vorrichtung nach Anspruch 1, bei der die EM-Kappen Kobalt aufweisen.
- Vorrichtung nach Anspruch 1, bei der die EM-Kappen ein Metall, das aus der Gruppe bestehend aus Zinn, Nickel, Palladium und Platin ausgewählt ist, aufweisen.
- Vorrichtung nach Anspruch 1, bei der der Lötmittelüberzug auf Zinn basierendes Lötmittel aufweist.
- Vorrichtung nach Anspruch 1, bei der die EM-Kappen eine Dicke von ungefähr 6 Mikrometern haben.
- Vorrichtung nach Anspruch 1, bei der der Lötmittelüberzug eine Dicke von ungefähr 2 Mikrometern hat.
- Vorrichtung nach Anspruch 1, weiter mit einem Gehäuse für integrierte Schaltungen, das an den Chip gelötet ist.
- Vorrichtung nach Anspruch 8, die weiter aufweist: einen Speicher; und einen Netzwerk-Controller.
- Verfahren, das aufweist: Bilden von Kontaktierhügeln aus Kupfer auf einer Oberfläche eines Wafers für integrierte Schaltungen; Bilden einer Kappenschicht auf einer Oberfläche der Kontaktierhügel aus Kupfer; und Bilden einer Lötmittelschicht auf einer Oberfläche der Kappenschicht.
- Verfahren nach Anspruch 10, das weiter das Entfernen eines Fotolackmaterials aufweist.
- Verfahren nach Anspruch 11, bei dem das Bilden der Kappenschicht das Elektroplattieren von Eisen umfasst.
- Verfahren nach Anspruch 11, bei dem das Bilden der Lötmittelschicht das Elektroplattieren eines Zinnlegierungslötmittels umfasst.
- Verfahren nach Anspruch 11, bei dem das Bilden der Kappenschicht das Plattieren eines Metalls, das aus der Gruppe bestehend aus Eisen, Kobalt, Nickel, Platin und Palladium ausgewählt ist, umfasst.
- Verfahren nach Anspruch 11, bei dem das Bilden der Lötmittelschicht das stromlose Plattieren eines Zinnlegierungslötmittels umfasst.
- Verfahren nach Anspruch 11, das weiter das Beseitigen eines Basismetallschicht umfasst.
- Verfahren nach Anspruch 11, das weiter das Auftrennen des Wafers in Würfel umfasst.
- Verfahren nach Anspruch 17, das weiter das Löten eines Chips aus dem Wafer an ein Gehäuse umfasst.
- Verfahren nach Anspruch 18, das weiter das Einsetzen des Chipgehäuses in eine Verarbeitungseinheit umfasst.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/728,082 | 2007-03-23 | ||
US11/728,082 US7919859B2 (en) | 2007-03-23 | 2007-03-23 | Copper die bumps with electromigration cap and plated solder |
PCT/US2008/057802 WO2008118774A1 (en) | 2007-03-23 | 2008-03-21 | Copper die bumps with electromigration cap and plated solder |
Publications (1)
Publication Number | Publication Date |
---|---|
DE112008000592T5 true DE112008000592T5 (de) | 2010-05-06 |
Family
ID=39773856
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112008000592T Ceased DE112008000592T5 (de) | 2007-03-23 | 2008-03-21 | Chip-Kontaktierhügel aus Kupfer mit Elektromigrationskappe und Lötmittelüberzug |
Country Status (5)
Country | Link |
---|---|
US (1) | US7919859B2 (de) |
KR (1) | KR101158174B1 (de) |
CN (1) | CN101617396B (de) |
DE (1) | DE112008000592T5 (de) |
WO (1) | WO2008118774A1 (de) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007125789A1 (ja) * | 2006-04-27 | 2007-11-08 | Panasonic Corporation | 接続構造体及びその製造方法 |
US8013444B2 (en) | 2008-12-24 | 2011-09-06 | Intel Corporation | Solder joints with enhanced electromigration resistance |
US8592995B2 (en) * | 2009-07-02 | 2013-11-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and structure for adhesion of intermetallic compound (IMC) on Cu pillar bump |
CN102201389A (zh) * | 2010-03-23 | 2011-09-28 | 卡西欧计算机株式会社 | 设有锡扩散抑制层的半导体装置及其制造方法 |
CN102222653A (zh) * | 2010-04-15 | 2011-10-19 | 财团法人工业技术研究院 | 微凸块结构 |
US8492891B2 (en) | 2010-04-22 | 2013-07-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with electrolytic metal sidewall protection |
US8259464B2 (en) * | 2010-06-24 | 2012-09-04 | Maxim Integrated Products, Inc. | Wafer level package (WLP) device having bump assemblies including a barrier metal |
US8232193B2 (en) | 2010-07-08 | 2012-07-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming Cu pillar capped by barrier layer |
CN102456630B (zh) * | 2010-10-27 | 2014-01-01 | 中国科学院微电子研究所 | 制备微电子器件凸点多组分钎料层的方法 |
US9905524B2 (en) | 2011-07-29 | 2018-02-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structures in semiconductor device and packaging assembly |
US20130249066A1 (en) | 2012-03-23 | 2013-09-26 | International Business Machines Corporation | Electromigration-resistant lead-free solder interconnect structures |
US9105628B1 (en) | 2012-03-29 | 2015-08-11 | Valery Dubin | Through substrate via (TSuV) structures and method of making the same |
US8803333B2 (en) | 2012-05-18 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional chip stack and method of forming the same |
US9230934B2 (en) * | 2013-03-15 | 2016-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Surface treatment in electroless process for adhesion enhancement |
US8877630B1 (en) * | 2013-11-12 | 2014-11-04 | Chipmos Technologies Inc. | Semiconductor structure having a silver alloy bump body and manufacturing method thereof |
US9368340B2 (en) | 2014-06-02 | 2016-06-14 | Lam Research Corporation | Metallization of the wafer edge for optimized electroplating performance on resistive substrates |
JPWO2020144959A1 (ja) * | 2019-01-10 | 2021-11-18 | パナソニックIpマネジメント株式会社 | メッキ用パターン版及び配線基板の製造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4707418A (en) * | 1985-06-26 | 1987-11-17 | National Semiconductor Corporation | Nickel plated copper tape |
US4922322A (en) | 1989-02-09 | 1990-05-01 | National Semiconductor Corporation | Bump structure for reflow bonding of IC devices |
US5208186A (en) | 1989-02-09 | 1993-05-04 | National Semiconductor Corporation | Process for reflow bonding of bumps in IC devices |
JP3829325B2 (ja) * | 2002-02-07 | 2006-10-04 | 日本電気株式会社 | 半導体素子およびその製造方法並びに半導体装置の製造方法 |
US20040007779A1 (en) * | 2002-07-15 | 2004-01-15 | Diane Arbuthnot | Wafer-level method for fine-pitch, high aspect ratio chip interconnect |
US7087104B2 (en) | 2003-06-26 | 2006-08-08 | Intel Corporation | Preparation of electroless deposition solutions |
US7242097B2 (en) * | 2003-06-30 | 2007-07-10 | Intel Corporation | Electromigration barrier layers for solder joints |
TWI230450B (en) * | 2003-06-30 | 2005-04-01 | Advanced Semiconductor Eng | Under bump metallurgy structure |
US7276801B2 (en) * | 2003-09-22 | 2007-10-02 | Intel Corporation | Designs and methods for conductive bumps |
US7223695B2 (en) | 2004-09-30 | 2007-05-29 | Intel Corporation | Methods to deposit metal alloy barrier layers |
US7416980B2 (en) | 2005-03-11 | 2008-08-26 | Intel Corporation | Forming a barrier layer in interconnect joints and structures formed thereby |
US7391112B2 (en) | 2005-06-01 | 2008-06-24 | Intel Corporation | Capping copper bumps |
US20070045833A1 (en) | 2005-08-25 | 2007-03-01 | Ting Zhong | Copper bump barrier cap to reduce electrical resistance |
US20080045013A1 (en) | 2006-08-18 | 2008-02-21 | Lavoie Adrien R | Iridium encased metal interconnects for integrated circuit applications |
US7485564B2 (en) * | 2007-02-12 | 2009-02-03 | International Business Machines Corporation | Undercut-free BLM process for Pb-free and Pb-reduced C4 |
-
2007
- 2007-03-23 US US11/728,082 patent/US7919859B2/en not_active Expired - Fee Related
-
2008
- 2008-03-21 WO PCT/US2008/057802 patent/WO2008118774A1/en active Application Filing
- 2008-03-21 KR KR1020097019904A patent/KR101158174B1/ko active IP Right Grant
- 2008-03-21 CN CN2008800057483A patent/CN101617396B/zh not_active Expired - Fee Related
- 2008-03-21 DE DE112008000592T patent/DE112008000592T5/de not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
KR20090125132A (ko) | 2009-12-03 |
CN101617396A (zh) | 2009-12-30 |
KR101158174B1 (ko) | 2012-06-19 |
US20080230896A1 (en) | 2008-09-25 |
WO2008118774A1 (en) | 2008-10-02 |
US7919859B2 (en) | 2011-04-05 |
CN101617396B (zh) | 2011-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112008000592T5 (de) | Chip-Kontaktierhügel aus Kupfer mit Elektromigrationskappe und Lötmittelüberzug | |
DE102016015805B3 (de) | Multi-stack-package-on-package-strukturen | |
DE102017117815B4 (de) | Struktur eines Halbleitergehäuses und Herstellungsverfahren | |
DE102016101770B4 (de) | Chippaket und Bildungsverfahren für Chippaket | |
DE102014019379B4 (de) | Verpackungsverfahren für eine Halbleitervorrichtung, verpackte Halbleitervorrichtungen, und Designverfahren solcher | |
DE102015105855B4 (de) | Halbleitergehäuse und Verfahren zu ihrer Ausbildung | |
DE69735318T2 (de) | Flip-Chip-Halbleiter mit Teststruktur und seine Herstellung | |
DE102013101192B4 (de) | Halbleitergehäuse | |
DE102012107760B4 (de) | Bauelement und Verfahren für Lötverbindungen | |
DE102019117006A1 (de) | Halbleitervorrichtung und verfahren zur herstellung | |
DE102015110635A1 (de) | Integrierte Schaltung-Paktet-Kontaktstelle und Bildungsverfahren | |
DE102014114633A1 (de) | Gehäusestrukturen und Verfahren zu ihrer Ausbildung | |
DE102011016361A1 (de) | Wafer-Level-Chip-Scale-Package-Vorrichtung mit Kontakthöcker-Einheiten, die so konfiguriert sind, dass sie durch mechanische Spannung bedingte Ausfälle vermindern | |
DE102013104721A1 (de) | System und Verfahren für einen verbesserten Anschluss mit geringem Mittenabstand | |
DE112006001431T5 (de) | Integrierter Schaltungsträger mit Metall und Partikeln gefüllten Durchkontaktierungen | |
DE102011056315A1 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE102013100645A1 (de) | Halbleiterbauteile, Verfahren zur Herstellung dieser sowie gepackte Halbleiterbauteile | |
DE102013104455A1 (de) | PoP-Gerät | |
DE10311368A1 (de) | Verfahren zum Vermeiden einer Back-End-Umverdrahtung in Ball-Grid-Array-Gehäusen und daraus hergestellte Anordnung | |
DE102016100523B4 (de) | Multi-Stack-Package-on-Package-Strukturen | |
DE102008063401A1 (de) | Halbleiterbauelement mit einem kosteneffizienten Chipgehäuse, das auf der Grundlage von Metallsäuren angeschlossen ist | |
DE102009010885B4 (de) | Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür | |
DE102019128619A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE102018124153A1 (de) | Gebondete halbleiterbauelemente und verfahren zum ausbilden dieser bauelemente | |
DE10239318A1 (de) | Umverdrahten von Kontaktstellen für integrierte Schaltungschips |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R002 | Refusal decision in examination/registration proceedings | ||
R003 | Refusal decision now final |