DE102013100645A1 - Halbleiterbauteile, Verfahren zur Herstellung dieser sowie gepackte Halbleiterbauteile - Google Patents
Halbleiterbauteile, Verfahren zur Herstellung dieser sowie gepackte Halbleiterbauteile Download PDFInfo
- Publication number
- DE102013100645A1 DE102013100645A1 DE102013100645.0A DE102013100645A DE102013100645A1 DE 102013100645 A1 DE102013100645 A1 DE 102013100645A1 DE 102013100645 A DE102013100645 A DE 102013100645A DE 102013100645 A1 DE102013100645 A1 DE 102013100645A1
- Authority
- DE
- Germany
- Prior art keywords
- contact pads
- semiconductor device
- insulator material
- substrate
- over
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/0346—Plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/0346—Plating
- H01L2224/03462—Electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/036—Manufacturing methods by patterning a pre-deposited material
- H01L2224/0361—Physical or chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/036—Manufacturing methods by patterning a pre-deposited material
- H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
- H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0501—Shape
- H01L2224/05011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0501—Shape
- H01L2224/05016—Shape in side view
- H01L2224/05017—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05575—Plural external layers
- H01L2224/0558—Plural external layers being stacked
- H01L2224/05582—Two-layer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05575—Plural external layers
- H01L2224/0558—Plural external layers being stacked
- H01L2224/05583—Three-layer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05666—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05681—Tantalum [Ta] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/116—Manufacturing methods by patterning a pre-deposited material
- H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
- H01L2224/11622—Photolithography
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13023—Disposition the whole bump connector protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13116—Lead [Pb] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/1356—Disposition
- H01L2224/13562—On the entire exposed surface of the core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13611—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/13686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2224/13687—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Es werden Halbleiterbauteile, Verfahren für die Herstellung dieser sowie verpackte Halbleiterbauteile offenbart. Bei einer Ausführungsform umfasst ein Verfahren für die Herstellung eines Halbleiterbauteils das Ausbilden einer Mehrzahl Kontaktpads über einem Substrat und das Ausbilden eines Isolatormaterials über der Mehrzahl Kontaktpads und dem Substrat. Das Isolatormaterial wird strukturiert, um eine Öffnung über jedem der Mehrzahl Kontaktpads auszubilden, und die Mehrzahl der Kontaktpads wird gereinigt. Das Verfahren umfasst das Ausbilden einer Underball-Metallisierungsstruktur (UBM) über der Mehrzahl Kontaktpads und Bereichen des Isolatormaterials. Das Reinigen der Mehrzahl Kontaktpads vertieft eine Oberseite jedes der Mehrzahl Kontaktpads.
Description
- Hintergrund
- Halbleiterbauteile werden bei einer Vielfalt elektronischer Anwendungen, beispielsweise in Personalcomputern, Mobiltelefonen, Digitalkameras sowie bei anderen elektronischen Geräten verwendet. Halbleiterbauteile werden typischerweise durch aufeinanderfolgendes Abscheiden nicht leitender oder dielektrischer Schichten, leitfähiger Schichten sowie Halbleitermaterialschichten über einem Halbleitersubstrat und durch Strukturieren der verschiedenen Materialschichten unter Verwendung von Lithografie, um Schaltkreiskomponenten und -elemente auf diesem auszubilden, hergestellt.
- Die Halbleiterindustrie verbessert weiterhin die Integrationsdichte der verschiedenen elektronischen Bauteile (z. B. Transistoren, Dioden, Widerstände, Kondensatoren, usw.) durch kontinuierliche Verringerung der minimalen Bauteilgröße. Was es ermöglicht, dass mehr Komponenten in einen gegebenen Bereich integriert werden. Diese kleineren elektronischen Komponenten benötigen ebenso kleinere Gehäuse, welche bei manchen Anwendungen eine kleinere Fläche einnehmen als Gehäuse aus der Vergangenheit.
- Eine Art kleinerer Verpackung für Halbleiterbauteile, welche entwickelt worden ist, sind die Wafer-Level-Packages (WLPs), bei welchen integrierte Schaltkreischips in Gehäusen verpackt sind, welche typischerweise eine Umverdrahtungsschicht (RDL) umfassen, welche dazu verwendet wird, die Verdrahtung für Kontaktpads des integrierten Schaltkreischips aufzufähchern, so dass der elektrische Kontakt bei größerem Abstand als dem der Kontaktpads des Chips hergestellt werden kann. Flip-Chip-Gehäuse sind eine Art WLP, welche häufig dazu verwendet werden, integrierte Schaltkreischips zu verpacken.
- Kurze Beschreibung der Zeichnungen
- Für ein umfassenderes Verständnis der vorliegenden Offenbarung und deren Vorteile wird nunmehr Bezug auf die nachfolgende Beschreibung in Verbindung mit den begleitenden Zeichnungen genommen, wobei:
-
1 –10 sind Querschnittsansichten, welche ein Verfahren für die Herstellung eines Halbleiterbauteils bei verschiedenen Schritten gemäß einigen Ausführungsformen der vorliegenden Offenbarung veranschaulichen; -
11 ist eine Querschnittsansicht, die einen leitfähigen Höcker zeigt, der mit einer Underball-Metallisierungsstruktur (UBM) des in10 gezeigten Halbleiterbauteils verbunden ist, gemäß manchen Ausführungsformen; -
12 ist eine Querschnittsansicht eines verpackten Halbleiterbauteils, welches ein in -
10 gezeigtes Halbleiterbauteil umfasst, gemäß manchen Ausführungsformen; -
13 –19 sind Querschnittsansichten, welche ein Verfahren für die Herstellung eines Halbleiterbauteils gemäß manchen Ausführungsformen veranschaulicht; und -
20 ist ein Flussdiagramm eines Verfahrens für die Herstellung eines Halbleiterbauteils gemäß manchen Ausführungsformen. - Übereinstimmende Bezugszeichen und -symbole in den unterschiedlichen Figuren beziehen sich grundsätzlich auf entsprechende Teile, sofern nichts anderes angegeben ist. Die Figuren sind dazu gezeichnet, um die relevanten Aspekte der Ausführungsformen deutlich zu veranschaulichen, sie sind jedoch nicht notwendigerweise maßstabsgetreu gezeichnet.
- Genaue Beschreibung der veranschaulichenden Ausführungsformen
- Die Herstellung und die Verwendung mancher Ausführungsformen der vorliegenden Offenbarung werden nachstehend im Detail beschrieben. Es sollte jedoch verstanden werden, dass die vorliegende Offenbarung viele anwendbare, erfindungsgemäße Konzepte bereitstellt, die in einer breiten Vielfalt spezifischer Zusammenhänge umgesetzt werden können. Diese diskutierten, spezifischen Ausführungsformen sind lediglich veranschaulichend für spezifische Weisen, um von der Offenbarung Nutzen zu machen, sie beschränken jedoch nicht den Umfang der Offenbarung.
- Manche Ausführungsformen der vorliegenden Offenbarung beziehen sieh auf das Verpacken von Bauteilen und Verfahren für Halbleiterbauteile. Andere Ausführungsformen beziehen sich auf Halbleiterbauteile und Verfahren für die Herstellung dieser. Neuartige Halbleiterbauteile, Verfahren für die Herstellung dieser und verpackte Halbleiterbauteile werden hierin beschrieben.
- Die
1 bis10 sind Querschnittsansichten, welche ein Verfahren für die Herstellung eines Halbleiterbauteils140 (nicht in1 gezeigt: ein fertiges Halbleiterbauteil140 ist in10 gezeigt) gemäß manchen Ausführungsformen der vorliegenden Offenbarung veranschaulichen. Zunächst wird mit Bezug auf1 eine Querschnittsansicht eines Substrates100 gezeigt. Das Substrat100 weist bei manchen Ausführungsformen ein Silizium-Interposer-Substrat auf. Das Substrat100 weist bei anderen Ausführungsformen einen integrierten Schaltkreis mit einer aktiven Schaltung auf. Die aktive Schaltung kann eine Mehrzahl Bauteile, wie Transistoren, Dioden, Widerstände, Kondensatoren, Spulen und andere Elemente, aufweisen, die verteilt über die Oberseite dieses ausgebildet sind. Alternativ kann das Substrat100 andere Materialien und Substratarten aufweisen. Das Substrat100 kann eine Mehrzahl von durch das Substrat hindurchtretenden Durchkontaktierungen (TSVs) aufweisen, welche ein darin ausgebildetes, leitfähiges Material aufweisen, das, was nicht gezeigt ist, vertikale, elektrische Verbindungen für das Halbleiterbauteil140 bereitstellt. Bei manchen Ausführungsformen weist das Substrat100 keine TSVs auf. Bei manchen Ausführungsformen weist das Substrat100 einen Halbleiter-Wafer oder einen Teil eines Halbleiter-Wafers auf. Eine Mehrzahl Halbleiterbauteile140 wird über die Oberseite des Substrates verteilt ausgebildet, und das Substrat100 wird später vereinzelt, entweder vor oder nachdem die Halbleiterbauteile140 verpackt oder als Verpackungsbauteile verwendet worden sind. Bei manchen der in den1 bis12 gezeigten Ausführungsformen weist das Halbleiterbauteil140 ein Verpackungsbauteil auf, welches ein Substrat100 umfasst, das ein Verpackungssubstrat aufweist. - Das Substrat
100 umfasst eine leitfähige Materialschicht102 , welche nahe einer Oberseite dieses angeordnet ist. Die leitfähige Materialschicht102 umfasst eine Mehrzahl leitfähiger Elemente104 , die innerhalb eines Isolatormaterials (nicht dargestellt) ausgebildet sind. Lediglich ein leitfähiges Element104 ist in den1 bis10 gezeigt; gemäß manchen Ausführungsformen ist jedoch eine Mehrzahl leitfähiger Elemente104 verteilt über die Oberseite des Substrates100 innerhalb der leitfähigen Materialschicht102 ausgebildet. Beispielsweise weisen die leitfähigen Elemente104 Cu, eine Cu-Legierung oder leifähige Materialien oder Kombinationen und/oder mehrere Schichten dieser auf. Bei manchen Ausführungsformen weisen die leitfähigen Elemente104 zumindest einen Teil einer Umverdrahtungsschicht (RDL) für das Halbleiterbauteil140 auf. Die RDL kann beispielsweise horizontale Verbindungen für das Halbleiterbauteil140 aufweisen. Alternativ kann das Substrat100 bei manchen Ausführungsformen keine RDL aufweisen. Die leitfähige Materialschicht102 weist beispielsweise bei manchen Ausführungsformen obere Metallisierungsschichten des Substrates100 auf. - In
1 ist ebenso gezeigt, dass ein Kontaktpadmaterial106 über dem Substrat100 ausgebildet ist. Das Kontaktpadmaterial106 weist bei manchen Ausführungsformen Aluminium oder eine Aluminiumlegierung auf. Alternativ kann das Kontaktpadmaterial106 andere Materialien aufweisen. Bei manchen Ausführungsformen weist das Kontaktpadmaterial106 eine Dicke von ungefähr 10.000 Å bis ungefähr 30.000 Å auf. Alternativ kann das Kontaktpadmaterial106 andere Abmessungen aufweisen. - Das Kontaktpadmaterial
106 wird unter Verwendung von Lithografie strukturiert, um die Kontaktpads106 , wie sie in den1 ,2 und3 gezeigt sind, auszubilden. Ein Beispiel für einen Lithografieprozess, der für die Strukturierung des Kontaktpadmaterials106 verwendet werden kann, wird veranschaulicht. Ein Fotolack108 wird über dem Kontaktpadmaterial106 ausgebildet oder abgeschieden, wie es in1 gezeigt ist. Der Fotolack108 wird unter Verwendung von Lithografie strukturiert, indem Anteile des Fotolacks108 belichtet oder Energie ausgesetzt werden, die von einer Lithografiemaske, welche das benötigte Muster aufweist, reflektiert oder durch diese hindurch transmittiert wird. Belichtete oder unbelichtete Abschnitte (abhängig davon, ob der Fotolack108 positiv oder negativ ist) werden entwickelt und daraufhin geätzt oder verascht, so dass der in2 gezeigte strukturierte Fotolack108 zurückbleibt. Der strukturierte Fotolack108 wird dann als Ätzmaske verwendet, während Anteile des Kontaktpadmaterials106 unter Verwendung eines Ätzprozesses weggeätzt werden, wodurch Kontaktpads106 , die, wie in3 gezeigt ist, über dem Substrat100 ausgebildet sind, zurückbleiben. Seitenwände der Kontaktpads106 können bei manchen Ausführungsformen am Boden nach außen angeschrägt sein, wie es in3 gezeigt ist, aufgrund der Eigenschaften der Ätzprozesschemie und/oder des Materials der Kontaktpads106 . Alternativ können sich die Seitenwände der Kontaktpads106 im Wesentlichen vertikal erstrecken oder unterätzt sein, was nicht gezeigt ist. - Der Fotolack
108 wird entfernt, wie es in4 gezeigt ist. Die Kontaktpads106 werden bei manchen Ausführungsformen direkt über oder zumindest teilweise über leitfähigen Elementen104 in der leitfähigen Materialschicht102 des Substrates100 ausgebildet. Ein Isolatormaterial114 wird daraufhin über den Kontaktpads106 ausgebildet und Anteile des Substrates werden, wie es in4 gezeigt ist, freigelegt. Bei manchen Ausführungsformen weist das Isolatormaterial114 ein erstes Isolatormaterial110 und ein zweites Isolatormaterial112 auf, das über dem ersten Isolatormaterial110 angeordnet ist. Das erste Isolatormaterial110 weist eine Passivierungsschicht auf, welche bei manchen Ausführungsformen eine Dicke zwischen ungefähr 5.000 Å und ungefähr 15.000 Å aufweist. Alternativ kann das erste Isolatormaterial110 auch andere Abmessungen aufweisen. Beispielsweise kann das erste Isolatormaterial110 SiN, SiO, andere Isolatoren, oder Kombinationen oder mehrere Schichten dieser aufweisen. Alternativ kann das erste Isolatormaterial110 andere Materialien aufweisen. - Das zweite Isolatormaterial
112 weist bei manchen Ausführungsformen ein Polymer auf. Das zweite Isolatormaterial112 weist beispielsweise Polyimid, andere Polymere, dielektrisehe Materialien, andere Isolatoren, oder Kombinationen oder mehrere Schichten dieser auf. Alternativ kann das zweite Isolatormaterial112 andere Materialien aufweisen. Das zweite Isolatormaterial112 weist bei manchen Ausführungsformen eine Dicke von ungefähr 3 μm bis ungefähr 10 μm auf. Das zweite Isolatormaterial112 weist bei anderen Ausführungsformen eine Dicke von ungefähr 4 μm bis ungefähr 8 μm auf. Alternativ kann das zweite Isolatormaterial112 andere Abmessungen aufweisen. Bei manchen Ausführungsformen weist das Isolatormaterial114 als weiteres Beispiel eine einzige Materialschicht auf, die aus einem Material oder aus Materialien besteht, die mit Bezug auf das erste und/oder zweite Isolatormaterial110 und112 beschrieben worden sind. - Das Isolatormaterial
114 wird daraufhin unter Verwendung von Lithografie strukturiert, indem ein Fotolack116 über dem Isolatormaterial114 ausgebildet wird, wie es in4 gezeigt ist, indem der Fotolack116 , wie es in5 gezeigt ist, strukturiert wird, und indem der Fotolack116 als eine Ätzmaske während eines anschließenden Ätzprozesses für das Isolatormaterial114 verwendet wird, indem Anteile des Isolatormaterials114 entfernt werden, um eine Öffnung118 über jedem Kontaktpad116 auszubilden, wie es in6 gezeigt ist. Der Fotolack116 wird daraufhin entfernt, wie es in7 gezeigt ist. Bei manchen Ausführungsformen wird ein direktes Strukturierungsverfahren verwendet, um das Isolatormaterial114 zu strukturieren, anstelle eines Fotolacks116 , beispielsweise bei Ausführungsformen, bei denen das Isolatormaterial114 ein lichtempfindliches Material aufweist. Das Isolatormaterial114 wird belichtet und entwickelt, um das Isolatormaterial114 bei diesen Ausführungsformen zu strukturieren. - Bei manchen Ausführungsformen wird das Isolatormaterial
114 bei einer Temperatur von ungefähr 300 bis 400°C für ungefähr 1 bis 2 Stunden gehärtet, nachdem das Isolatormaterial114 strukturiert worden ist. Bei manchen Ausführungsformen, bei denen das Isolatormaterial114 ein zweites Isolatormaterial112 aufweist, das ein Polymer aufweist, heilt und härtet der Härtprozess beispielsweise das zweite Isolatormaterial112 . Bei anderen Ausführungsformen umfasst der Herstellungsprozess für das Halbleiterbauteil140 keinen Härtprozess. - Der Strukturierungsprozess für das Isolatormaterial
114 entfernt das Isolatormaterial114 oberhalb eines Anteils der Oberseite des Kontaktpads106 , wodurch die Oberseite des Kontaktpads106 freigelegt wird, wie es in7 gezeigt ist. Bei manchen Ausführungsformen wird eine Öffnung118 in dem Isolatormaterial114 oberhalb der Oberseite jedes Kontaktpads106 , das über der Oberseite des Substrates100 ausgebildet ist, ausgebildet. Bei manchen Ausführungsformen weist jede Öffnung118 in einer Draufsicht des Halbleiterbauteils140 in dem Isolatormaterial114 über den Kontaktpads106 eine Breite von ungefähr 100 μm oder weniger auf. Bei manchen Ausführungsformen weisen die Öffnungen118 beispielsweise jeweils eine Breite in einer Draufsicht von ungefähr 50 μm oder weniger auf. Jede der Öffnungen118 weist in einer Draufsicht auf das Halbleiterbauteil140 bei manchen Ausführungsformen beispielsweise eine runde, eine ovale oder eine polygone Form auf. Alternativ weisen die Öffnungen118 in dem Isolatormaterial114 andere Größen oder Formen auf. - Bei manchen Ausführungsformen wird, nachdem das erste Isolatormaterial
110 abgeschieden worden ist, das erste Isolatormaterial110 strukturiert, um das erste Isolatormaterial110 oberhalb von Anteilen der Oberseite der Kontaktpads106 zu entfernen. Daraufhin wird das zweite Isolatormaterial112 über dem strukturierten ersten Isolatormaterial110 und über freigelegten Anteilen der Kontaktpads106 abgeschieden. Das zweite Isolatormaterial112 wird daraufhin strukturiert. Die Öffnungen in dem ersten Isolatormaterial110 können größer als die Öffnungen118 in dem zweiten Isolatormaterial112 sein, wie es in den7 ,9 ,10 und11 veranschaulicht ist, so dass die Öffnungen118 lediglich in dem zweiten Isolatormaterial112 ausgebildet sind. Alternativ können bei anderen Ausführungsformen die Öffnungen118 sowohl in dem ersten als auch in dem zweiten Isolatormaterial110 und112 ausgebildet sein, wie es in6 und in der noch genaueren Ansicht gemäß8 gezeigt ist. - Nochmals mit Bezug auf
7 wird gemäß manchen Ausführungsformen der vorliegenden Offenbarung als nächstes das Halbleiterbauteil140 einem Reinigungsprozess120 ausgesetzt. Der Reinigungsprozess120 reinigt die freigelegten Oberseiten der Kontaktpads106 zur Vorbereitung auf die Ausbildung einer Underball-Metallisierungsstruktur (UBM), welche anschließend über den Kontaktpads106 und dem Isolatormaterial114 ausgebildet wird. Der Reinigungsprozess120 hat keine oder lediglich eine geringe Auswirkung auf das Isolatormaterial114 , bildet jedoch bei manchen Ausführungsformen Furchen124 (siehe8 ) in der Oberseite der Kontaktpads106 . - Der Reinigungsprozess
120 für die Kontaktpads106 weist bei manchen Ausführungsformen einen nass-chemischen Reinigungsprozess auf. Der Reinigungsprozess120 weist bei anderen Ausführungsformen eine saure Lösung auf. Die saure Lösung des Reinigungsprozesses120 weist Fluorwasserstoff oder Phosphorsäure auf, obwohl auch andere saure Lösungen verwendet werden können. Die saure Lösung des Reinigungsprozesses120 kann bei manchen Ausführungsformen beispielsweise verdünnten Fluorwasserstoff aufweisen, der eine Konzentration von ungefähr 0,1% bis ungefähr 10% aufweist, in Verbindung mit Wasser, oder verdünnte Phosphorsäure, die eine Konzentration zwischen ungefähr 1% und ungefähr 50% aufweist, in Verbindung mit Wasser. Andere Konzentrationen dieser oder anderer Säuren können bei anderen Ausführungsformen alternativ für den Reinigungsprozess120 verwendet werden. - Die
8 ist eine genauere Querschnittsansicht des Bereiches122 der7 , welche eine Furche124 veranschaulicht, die einem Oberseitenabschnitt126 des Kontaktpads106 als Resultat des Reinigungsprozesses120 ausgebildet ist. In8 ist die Oberseite126' des Kontaktpads106 in einen mittleren Bereich des Kontaktpads106 ausgehend von einem Kantenbereich des Kontaktpads106 , welcher die ursprüngliche Höhe der Oberseite126 des Kontaktpads106 nach dem Reinigungsprozess120 beibehält, vertieft. Die Oberseite126' des mittleren Bereichs des Kontaktpads106 umfasst eine Furche124 , welche ausgehend von der Oberseite126 der Kantenabschnitte des Kontaktpads106 um die Abmessung d1 vertieft ist. Die Abmessung d1 weist bei manchen Ausführungsformen beispielsweise ungefähr 400 Å, oder mehr auf. Bei manchen Ausführungsformen weist die Abmessung d1 als weiteres Beispiel ungefähr 600 Å auf. Alternativ kann die Abmessung d1 andere Werte aufweisen. - In den Zeichnungen sind die Öffnungen
118 oberhalb eines Mittenabschnitts der Oberseite der Kontaktpads106 ausgebildet. Was jedoch in den Zeichnungen nicht gezeigt ist, ist, dass aufgrund von Fehlanpassungen der unterschiedlichen Lithografieprozesse, die für die Strukturierung der verschiedenen Materialschichten verwendet werden, die Öffnungen118 auf einer Seite oder in einem Kantenbereich einer Oberseite der Kontaktpads106 ausgebildet sein können. Bei manchen Ausführungsformen können die Öffnungen118 eine obere Kante einer Oberseite der Kontaktpads106 überlappen, was ebenfalls nicht in den Zeichnungen gezeigt ist. Jedoch können die Öffnungen gemäß manchen Ausführungsformen der vorliegenden Offenbarung über zumindest einem Anteil der Oberseite der Kontaktpads106 ausgebildet sein, so dass ein elektrischer Kontakt mit den Kontaktpads106 über die UBM-Struktur128 (siehe10 ) hergestellt wird. Gemäß manchen Ausführungsformen sind beispielsweise die freigelegten Abschnitte der Oberseiten der Kontaktpads106 um eine Abmessung d1 aufgrund des Reinigungsprozesses120 vertieft. Die Kontaktpads106 haben somit nach dem Reinigungsprozess120 eine Oberseite126' und126 , welche vertiefte Abschnitte (z. B. welche eine Oberseite126' aufweisen) und nicht vertiefte Abschnitte (welche eine Oberseite126 aufweisen) aufweisen. - Als nächstes wird, wie in
9 gezeigt ist, ein UBM-Material128 über dem strukturierten Isolatormaterial114 und den Oberseiten126' der Kontaktpads106 , welche die Furche124 aufweist, ausgebildet (die Furche124 ist nicht in9 gezeigt; siehe8 ). Das UBM-Material128 weist bei manchen Ausführungsformen ein Metall auf, das unter Verwendung eines Sputter-Prozesses ausgebildet ist. Das UBM-Material128 weist eine einzige Materialschicht oder eine Mehrzahl Materialschichten auf. Bei manchen Ausführungsformen weist das UBM-Material128 eine Mehrzahl Schichten auf, welche einen Materialstapel von zwei oder mehreren Materialschichten aufweisen. Das UBM-Material128 weist bei manchen Ausführungsformen eine Dicke von ungefähr 100 bis 10.000 Å auf, obwohl das UBM-Material128 alternativ auch andere Abmessungen aufweisen kann. - Das UBM-Material
128 kann beispielsweise Ti/Cu, TiN/Cu, TaN/Cu, TiW/Cu, Ti/NiV/Cu, Ti/NiSi/Cu, Al/NiV/Cu, Al/NiSi/Cu, oder mehrere Schichten oder Kombinationen dieser aufweisen. Jeder Materialstapel in der Beispielliste für Materialien ist in der Reihenfolge des Abscheideprozesses angegeben. Gemäß einem Beispiel weist ein UBM-Material128 Ti/Cu auf, das eine erste Schicht Ti aufweist, die über dem Isolatormaterial114 und dem Kontaktpad106 ausgebildet ist, sowie eine zweite Schicht Cu, die über der ersten Schicht Ti ausgebildet ist. Gemäß einem anderen Beispiel weist ein UBM-Material128 , das Ti/NiV/Cu aufweist, eine erste Schicht Ti auf, die über dem Isolatormaterial114 und dem Kontaktpad106 ausgebildet ist, eine zweite Schicht NiV, die über der ersten Schicht Ti ausgebildet ist, sowie eine dritte Schicht Cu, die über der zweiten Schicht NiV ausgebildet ist. Bei manchen Ausführungsformen weist beispielsweise die obere Schicht des UBM-Materials128 Cu auf, welches ein exzellenter Leiter mit niedrigem Widerstand ist. Alternativ kann die obere Schicht des UBM-Materials128 andere Materialien aufweisen, und es können ebenso andere Materialsysteme, -kombinationen und mehrere Schichten für das UBM-Material128 verwendet werden. - Das UBM-Material
128 wird unter Verwendung von Lithografie oder eines alternativen Strukturierungsprozesses strukturiert, um eine UBM-Struktur128 , wie sie in10 gezeigt ist, auszubilden. Die UBM-Struktur128 umfasst Bereiche130 für die Ausbildung leitfähiger Höcker sowie Bereiche132 , die Spuren der leitfähigen Verdrahtung aufweisen. Bei manchen Ausführungsformen und/oder in manchen Bereichen des Halbleiterbauteils140 umfasst die UBM-Struktur128 als ein weiteres Beispiel die leitfähigen Höckerausbildungsbereiche130 auf, jedoch nicht die Spurbereiche128 . - Das Halbleiterbauteil
140 , welches in10 gezeigt ist, umfasst das Substrat100 , eine Mehrzahl der Kontaktpads106 , das Isolatormaterial114 und die UBM-Struktur128 , welche über und in elektrischer Verbindung mit den Kontaktpads106 ausgebildet ist, welche die Furche124 aufweisen (siehe8 ), die in einem Abschnitt der Oberseite126 ausgebildet ist. - Bei manchen Ausführungsformen wird ein leitfähiger Höcker
124 mit der UBM-Struktur128 über jeden Kontaktpad106 verbunden, wie es in11 gezeigt ist. Ein leitfähiger Höcker134 wird auf jedem Ausbildungsbereich130 für einen leitfähigen Höcker der UBM-Struktur128 ausgebildet. Beispielsweise können die leitfähigen Höcker134 Kupfer, Nickel, Zinn oder eine Zinnlegierung und/oder Kombinationen dieser aufweisen, obwohl die leitfähigen Höcker134 alternativ auch andere Materialien aufweisen können. Bei manchen Ausführungsformen können die leitfähigen Höcker134 eine Metalloxidschicht136 aufweisen, die auf einer Oberseite dieser angeordnet ist. Die Metalloxidschicht136 kann beispielsweise Kupferoxid, Nickeloxid oder Zinnoxid aufweisen, z. B. bei Ausführungsformen, bei denen der leitfähige Höcker134 Kupfer, Nickel, Zinn oder eine Zinnlegierung aufweist. Die Metalloxidschicht136 kann beispielsweise eine Dicke von ungefähr 5 Å bis ungefähr 1.000 Å aufweisen. Alternativ kann die Metalloxidschicht136 andere Materialien und Abmessungen aufweisen und es kann auch sein, dass die Metalloxidschicht136 nicht mit umfasst ist. - Jeder leitfähige Höcker
134 kann beispielsweise einen Kupferhöcker, einen Kupferhöcker mit einer darauf angeordneten Abdeckschicht138 (nicht in11 gezeigt; siehe17 ), einen Löthöcker oder andere Arten von Höckern aufweisen. Der leitfähige Höcker134 kann Kupferhöcker aufweisen, welche beispielsweise Kupfer oder eine Kupferlegierung aufweisen. Die Kupferhöcker weisen bei manchen Ausführungsformen beispielsweise Kupfersäulen auf. Die Kupferhöcker134 können bei manchen Ausführungsformen Kupferhöcker mit einer darauf angeordneten Abdeckschicht138 aufweisen, wobei die Abdeckschicht138 ein Material wie Sn, Ni, Sn/Ag, Sn/Cu, Sn/Ag/Cu, Sn/Pb, Au, Ag, Pd, Kombinationen oder mehrere Schichten dieser aufweist. Die Abdeckschicht138 kann bei manchen Ausführungsformen beispielsweise eine Lotabdeckschicht aufweisen. Die leitfähigen Höcker134 können Lothöcker aufweisen, die ein Material wie Sn, Sn/Ag, Sn/Cu, Sn/Ag/Cu, Sn/Pb, Au, Ag, Pd oder Kombinationen oder mehrere Schichten dieser aufweisen. Alternativ können die leitfähigen Höcker134 und die Abdeckschicht138 andere Materialien aufweisen. - Die leitfähigen Höcker
134 können beispielsweise einen Durchmesser von ungefähr 5 μm bis ungefähr 150 μm aufweisen. Alternativ können die Breite oder der Durchmesser der leitfähigen Höcker134 andere Abmessungen aufweisen. Bei manchen Ausführungsformen ist jeder der leitfähigen Höcker134 von einem angrenzenden leitfähigen Höcker134 um ungefähr 150 μm oder weniger beabstandet. Die Mehrzahl leitfähiger Höcker134 kann beispielsweise unter einem Abstand von 150 μm oder weniger zueinander angeordnet sein. Die leitfähigen Höcker134 können in einem Array angeordnet sein, beispielsweise in einer oder in mehreren Reihen, oder gemäß zufälligen Mustern, auf der Oberseite des Halbleiterbauteils140 , welches ein Verpackungsbauteil und/oder einen integrierten Schaltkreischip150 aufweist. Alternativ können die leitfähigen Höcker134 des Halbleiterbauteils140 um andere Abmessungen beabstandet voneinander angeordnet sein, und sie können ebenso auch andere Konfigurationen aufweisen. - Die leitfähigen Höcker
134 können auf der UBM-Struktur128 beispielsweise unter Verwendung eines Ball-Drop-Prozesses oder eines anderen Bumping-Prozesses ausgebildet sein. Die leitfähigen Höcker134 können alternativ unter Verwendung eines Platierungsprozesses ausgebildet werden, welcher hier mit Bezug auf die13 bis19 weiter beschrieben wird. - Das Halbleiterbauteil
140 weist gemäß manchen Ausführungsformen ein Verpackungsbauteil auf. Das Verpackungsbauteil kann dazu verwendet werden, einen integrierten Schaltkreischip durch Verbinden des integrierten Schaltkreischips mit den leitfähigen Höckern134 des Halbleiterbauteils140 zu verpacken. Bei anderen Ausführungsformen weist das Halbleiterbauteil140 einen integrierten Schaltkreischip auf Der integrierte Schaltkreischip kann unter Verwendung eines Verpackungsbauteils durch „Umdrehen” oder Invertieren des integrierten Schaltkreischips und durch Verbinden der leitfähigen Höcker134 des Halbleiterbauteils140 mit der Oberseite des Verpackungsbauteils verpackt werden. - Beispielsweise zeigt
12 eine Querschnittsansicht eines verpackten Halbleiterbauteils160 , welches ein Halbleiterbauteil140 , das in10 gezeigt ist, aufweist, wobei letzteres ein Verpackungsbauteil gemäß manchen Ausführungsformen aufweist. Die Einzelheiten des Halbleiterbauteils140 , welches das Verpackungsbauteil aufweist, sind in12 nicht gezeigt; siehe wiederum8 und11 für die genauen Elemente des Halbleiterbauteils140 . - Ein integrierter Schaltkreischip
150 wird bereitgestellt und mit dem Halbleiterbauteil140 , welches ein Verpackungsbauteil aufweist, verbunden, unter Verwendung eines Chipumdrehprozesses und einer Konfiguration gemäß manchen Ausführungsformen, wie es in12 gezeigt ist. Alternativ können auch andere WLP-Prozesse und andere Konfigurationen verwendet werden. Der integrierte Schaltkreischip150 weist eine Halbleiterschaltung auf, die über einem Halbleitersubstrat, welches Silizium oder andere Halbleitermaterialien aufweist, ausgebildet werden. Der integrierte Schaltkreischip150 kann aktive Komponenten oder Schaltkreise, welche nicht dargestellt sind, aufweisen, die Transistoren, Dioden, Kondensatoren, Widerstände, Spulen und/oder andere Bauteile aufweisen können. Der integrierte Schaltkreischip150 kann beispielsweise ein Speicherbauteil, ein logisches Bauteil oder andere Arten von Schaltkreisen aufweisen. - Der integrierte Schaltkreischip
150 wird mit dem Halbleiterbauteil140 , welches ein Verpackungsbauteil aufweist, über eine Mehrzahl leitfähiger Höcker134 , die auf dem Halbleiterbauteil140 , welches ein Verpackungsbauteil aufweist, angeordnet sind, verbunden. Ein eutektisches Material der leitfähigen Höcker134 wird bis über die Schmelztemperatur des eutektischen Materials erhitzt, um das Material der leitfähigen Höcker134 rückfließen zu lassen. Das eutektische Material der leitfähigen Höcker134 wird gekühlt, bis die Höcker134 ein massives leitfähiges Material aufweisen, das ein mechanisches und elektrisches Anlageelement des integrierten Schaltkreischips150 an dem Halbleiterbauteil140 , welches ein Verpackungsbauteil aufweist, bereitstellt. - Ein Unterfüllmaterial
152 kann unterhalb des integrierten Schaltkreischips150 verteilt sein und eine Vergußmasse154 kann über dem integrierten Schaltkreischip150 , dem Unterfüllmaterial152 sowie freigelegten Abschnitten des Halbleiterbauteils140 , welches ein Verpackungsbauteil aufweist, ausgebildet sein. Das Unterfüllmaterial152 weist bei manchen Ausführungsformen beispielsweise einen Isolator, wie ein Polyimid, auf, und das Vergußmaterial154 weist einen Isolator, wie Polyimid, Epoxidharz, Acrylat oder Silica, auf. Alternativ können bei manchen Ausführungsformen das Unterfüllmaterial152 und die Vergußmasse154 andere Materialien aufweisen, und das Unterfüllmaterial152 und/oder die Vergußmasse154 können auch nicht von dem verpackten Halbleiterbauteil160 umfasst sein. Bei manchen Ausführungsformen können ein chemisch-mechanischer Polierprozess (CMP), ein Ätzprozess oder eine Kombination dieser dazu verwendet werden, um Anteile der Vergußmasse154 von oberhalb der Oberseite des integrierten Schaltkreischips150 zu entfernen. - Bei manchen Ausführungsformen sind eine Mehrzahl leitfähiger Kugeln
156 , welche ein Lötmetall oder ein anderes eutektisches Material aufweisen, mit Kontaktpads (nicht dargestellt) auf einer Bodenseite des Halbleiterbauteils140 , welches ein Verpackungsbauteil aufweist, verbunden. Das verpackte Halbleiterbauteil160 kann beispielsweise mit einem anderen verpackten Halbleiterbauteil, mit einer Leiterplatine (PCB) oder einem anderen Bauteil in einer Endanwendung unter Verwendung der leitfähigen Kugeln156 verbunden sein. Alternativ können die leitfähigen Kugeln156 nicht vorgesehen sein, wobei das verpackte Halbleiterbauteil160 mit einem anderen Bauteil unter Anwendung anderer Verfahren verbunden sein kann. - Die
13 bis19 sind Querschnittsansichten, welche ein Verfahren für die Herstellung eines Halbleiterbauteils140 gemäß anderen Ausführungsformen veranschaulichen, wobei die leitfähigen Höcker134 unter Verwendung eines Platierungsprozesses ausgebildet sind. Weiterhin mit Bezug auf13 wird ein Substrat100 bereitgestellt, wobei das Substrat100 einen integrierten Schaltkreischip umfasst. Der integrierte Schaltkreischip des Substrates100 weist einen Halbleiterschaltkreis auf, welcher über einem Halbleitersubstrat, das Silizium oder ein anderes Halbleitermaterial umfasst, ausgebildet sein kann. Der integrierte Schaltkreischip kann aktive Komponenten oder Schaltungen, welche nicht dargestellt sind, umfassen, die Transistoren, Dioden, Kondensatoren, Widerstände, Spulen und/oder andere Bauteile aufweisen können. Der integrierte Schaltkreischip kann beispielsweise ein Speicherbauteil, ein logisches Bauteil oder andere Arten von Schaltkreisen aufweisen. - Der integrierte Schaltkreischip des Substrates
100 umfasst leitfähige Elemente104 , die in einer oder mehreren Isolatormaterialschichten101a und101b ausgebildet sind. Die leitfähigen Elemente104 können beispielsweise leitfähige Leitungen, die in einer oberen Metallisierungsschicht des Substrates100 ausgebildet sind, aufweisen. Beispielsweise können die Isolatormaterialschichten101a und101b Siliziumdioxid, Siliziumnitrid, andere Isolatoren und/oder Kombinationen oder mehrere Schichten dieser aufweisen. Die Kontaktpads106 werden in einem ersten Isolatormaterial110 , welches über der Isolatormaterialschicht101b angeordnet ist, und ebenso in dem Isolatormaterial101b ausgebildet. Das Kontaktpad106 ist oberhalb des leitfähigen Elements104 angeordnet. Bei den in den13 bis18 gezeigten Ausführungsformen weist das Kontaktpad106 eine Topografie auf, welche dem Muster in der Isolatormaterialschicht101b über dem leitfähigen Element104 entspricht, wobei Anteile des ersten Isolatormaterials110 eine Topografie aufweisen, welche der Topografie des Kontaktpads106 entspricht. - Weiter mit Bezug auf
14 wird ein zweites Isolatormaterial112 über dem Kontaktpad106 und dem ersten Isolatormaterial110 ausgebildet, und das zweite Isolatormaterial112 wird strukturiert und ausgehärtet. Die Oberseite126 des Kontaktpads106 wird unter Verwendung eines Reinigungsprozesses120 gereinigt, was zu einer vertieften Oberseite126 des Kontaktpads106 führt. Ein UBM-Material128 wird über dem strukturierten zweiten Isolatormaterial112 und der vertieften Oberseite126' des Kontaktpads106 ausgebildet, wie es in15 gezeigt ist. Eine Schickt eines Fotolacks142 wird über dem UBM-Material128 ausgebildet, wie es ebenso in15 gezeigt ist. Die Schicht des Fotolacks142 wird durch Belichtung und Entwicklung unter Verwendung eines Fotolithografieprozesses strukturiert. - Leitfähige Höcker
134 werden über dem freigelegten UBM-Material128 unter Verwendung eines Platierungsprozesses ausgebildet, wie es in16 gezeigt ist. Bei manchen Ausführungsformen weist der Platierungsprozess einen elektrochemischen Platierungsprozess auf, obwohl alternativ auch andere Arten von Platierungsprozessen verwendet werden können. In manchen der gezeigten Ausführungsformen umfassen die leitfähigen Höcker134 eine Abdeckschicht138 , welche aufplatiert oder abgeschieden sein kann. Wie zuvor bereits beschrieben wurde, kann die Abdeckschicht138 Lötmittel oder andere Materialien aufweisen. Wie in17 gezeigt ist, kann die Fotolackschicht142 daraufhin entfernt werden, und freigelegte Bereiche des UBM-Materials128 werden unter Verwendung eines Ätzprozesses weggeätzt, wie es ebenso in17 gezeigt ist. Das Halbleiterbauteil140 kann daraufhin beispielsweise erhitzt werden, um ein Material der Abdeckschicht138 zurückfließen zu lassen. - Das Halbleiterbauteil
140 wird bei manchen Ausführungsformen „umgedreht” oder invertiert und an ein Verpackungsbauteil170 angesetzt, wie es in18 gezeigt ist. Das Verpackungsbauteil170 umfasst ein Substrat162 , welches ein Interposer-Substrat oder andere Arten von Substraten aufweisen kann, mit einer Mehrzahl leitfähiger Spuren oder Elemente166 , welche innerhalb eines Isolatormaterials164 nahe einer Oberseite dieses angeordnet sind. Lötkugeln168 können bei manchen Ausführungsformen unter Verwendung eines vorangestellten Lötprozesses auf Oberseiten der leitfähigen Spuren oder der Elemente166 des Verpackungsbauteils170 ausgebildet werden. Bei anderen Ausführungsformen sind keine Lötkugeln168 vorgesehen. Leitfähige Höcker134 werden mit den Lötkugeln168 verbunden (oder mit den leitfähigen Spuren oder Elementen166 des Verpackungsbauteils170 , falls keine Lötkugeln168 vorgesehen sind), und das Verpackungsbauteil160 wird erhitzt, um ein eutektisches Material der Lötkugeln168 und/oder der Abdeckschicht138 der leitfähigen Höcker134 zurückzufließen, wodurch das Halbleiterbauteil140 , welches den integrierten Schaltkreischip aufweist, mit dem Verpackungsbauteil170 unter Ausbildung eines verpackten Halbleiterbauteils160 verbunden wird. - Die
19 veranschaulicht eine Querschnittsansicht eines verpackten Halbleiterbauteils160 nach der Weiterverarbeitung. Ähnlich zu der Ausführungsform, welche in12 gezeigt ist, wird ein Unterfüllmaterial152 unterhalb des Halbleiterbauteils140 verteilt, wobei eine Vergußmasse154 über dem Halbleiterbauteil140 und dem Verpackungsbauteil160 ausgebildet werden kann, wie es durch die Strichlinie angedeutet ist, und wobei leitfähige Kugeln156 auf einer Bodenseite des Verpackungsbauteils160 ausgebildet sein können. - Der in den
15 bis17 veranschaulichte Prozessablauf für die Ausbildung der leitfähigen Höcker134 unter Verwendung eines Platierungsprozesses kann ebenso dazu verwendet werden, ein Halbleiterbauteil140 , welches ein Verpackungsbauteil aufweist, herzustellen. Auf ähnliche Weise kann auch der in den4 bis11 gezeigte Prozessablauf für die Ausbildung einer UBM-Struktur128 sowie der leitfähigen Höcker134 dazu verwendet werden, ein Halbleiterbauteil140 , welches einen integrierten Schaltkreischip aufweist, herzustellen. Zwei der hierin beschriebenen Halbleiterbauteile140 können gemäß manchen Ausführungsformen zusammen verpackt sein, wobei beispielsweise eines der Halbleiterbauteile140 einen integrierten Schaltkreischip und das andere Halbleiterbauteil140 ein Verpackungsbauteil aufweist. - Die
20 zeigt ein Flussdiagramm180 eines Verfahrens für die Herstellung eines Halbleiterbauteils140 gemäß manchen Ausführungsformen. Im Schritt182 werden Kontakte106 über einem Substrat100 ausgebildet. In dem Schritt184 wird Isolatormaterial114 über den Kontaktpads106 und dem Substrat100 ausgebildet. In dem Schritt186 wird das Isolatormaterial114 strukturiert, um eine Öffnung118 über jedem Kontaktpad106 auszubilden. In dem Schritt188 werden die Kontaktpads106 unter Verwendung des Reinigungsprozesses120 , welche mit Bezug auf die7 bis14 beschrieben worden ist, gereinigt, welcher eine Furche124 in einem Abschnitt der Oberseite des Kontaktpads106 ausbilden. In dem Schritt190 wird eine UBM-Struktur128 über jedem der Kontaktpads106 und den Abschnitten des Isolatormaterials114 ausgebildet. - Manche Ausführungsformen der vorliegenden Offenbarung umfassen Verfahren für die Herstellung von Halbleiterbauteilen
140 , und ebenso von Halbleiterbauteilen140 , welche unter Verwendung der hierin beschriebenen Verfahren hergestellt worden sind. Manche Ausführungsformen der vorliegenden Offenbarung umfassen ebenfalls verpackte Halbleiterbauteile160 , welche mit den hierin beschriebenen neuartigen Halbleiterbauteilen140 verpackt worden sind oder diese umfassen. - Die Vorteile der vorliegenden Ausführungsformen der Offenbarung umfassen das Bereitstellen neuartiger Halbleiterbauteile
140 , bei denen leitfähige Höcker134 mit den Kontaktpads106 verbunden sind und bei denen die UBM-Strukturen128 einen niedrigen Widerstand aufweisen, sowie das Verbessern der Leistungsfähigkeit der Halbleiterbauteile140 , Der Reinigungsprozess120 weist eine neuartige Behandlung des Substrates100 auf, welche die Oberseite der Kontaktpads106 reinigt und zu einem gut steuerbaren Widerstand der leitfähigen Höcker134 führt, sogar für hoch entwickelte Halbleiterbauteile140 , welche kleinere Öffnungen118 in den Isolatormaterialien114 aufweisen, und welche beispielsweise Öffnungen118 aufweisen können, die lediglich 15 bis 30 μm groß sind. - Widerstandwerte (Re) von ungefähr 10 Milliohm (mOhms) oder weniger für die leitfähigen Höcker
134 sind in vorteilhafter Weise mit Hilfe der Ausführungsformen der vorliegenden Offenbarung erreichbar. Experimentelle Ergebnisse von Halbleiterbauteilen140 , welche mit ovalförmigen Öffnungen118 hergestellt worden sind, mit Abmessungen von ungefähr 15 × 30 μm, führten zu einer Re-Verteilung mit einem mittleren Höckerwiderstand (Re) von 2,56 mOhm und mit einem Sigma von 0,62 für eine Mehrzahl der Halbleiterbauteile140 , welche verkeilt über die Oberseite des Substrates ausgebildet sind. Durch die Verwendung der Ausführungsformen der vorliegenden Offenbarung ist somit eine verbesserte Höckerleistungsfähigkeit erreichbar. - Mit Hilfe des hierin beschriebenen neuartigen Reinigungsprozesses
120 für die Kontaktpads106 kann ein Backprozess für die Vorbereitung der Kontaktpads106 für die Ausbildung der UBM-Strukturen128 in vorteilhafter Weise ausgeschlossen oder vermieden werden. Der neuartige Reinigungsprozess120 weist für die Halbleiterbauteilstruktur sowie die Herstellungsverfahren einen einzigen Nassreinigungsprozess auf. Der Reinigungsprozess120 für die Kontaktpads106 führt zu einer verbesserten Rc-Leistungsfähigkeit für die leitfähigen Höcker134 und kann auf einfache Weise in die Verpackung sowie den Herstellungsprozessablauf implementiert werden. - Gemäß manchen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren für die Herstellung eines Halbleiterbauteils das Ausbilden einer Mehrzahl Kontaktpads über einem Substrat, und das Ausbilden eines Isolatormaterials über der Mehrzahl Kontaktpads und dem Substrat. Das Isolatormaterial wird strukturiert, um eine Öffnung über jeder der Mehrzahl Kontaktpads auszubilden, und die Mehrzahl Kontaktpads wird gereinigt. Das Verfahren umfasst das Ausbilden einer UBM-Struktur über der Mehrzahl Kontaktpads und Anteilen des Isolatormaterials. Das Reinigen der Mehrzahl Kontaktpads vertieft eine Oberseite jedes der Mehrzahl Kontaktpads.
- Gemäß anderen Ausführungsformen umfasst ein Halbleiterbauteil ein Substrat und eine Mehrzahl Kontaktpads, die über das Substrat verteilt sind. Jedes der Mehrzahl Kontaktpads weist eine Oberseite auf. Die Oberseite jedes der Mehrzahl Kontaktpads umfasst einen vertieften Abschnitt und einen nicht vertieften Abschnitt. Ein Isolatormaterial wird über dem Substrat und den nicht vertieften Abschnitten der Oberseite jedes der Mehrzahl Kontaktpads angeordnet. Eine UBM-Struktur wird über dem vertieften Abschnitt und der Oberseite jedes der Mehrzahl Kontaktpads und über Bereichen des Isolatormaterials angeordnet.
- Gemäß anderen Ausführungsformen umfasst ein Halbleiterbauteil ein Substrat und eine Mehrzahl Kontaktpads, die nahe einer Oberseite des Substrates angeordnet sind. Jedes der Mehrzahl Kontaktpads umfasst eine Oberseite, die einen vertieften Abschnitt aufweist. Ein Isolatormaterial ist über dem Substrat und über einem nicht vertieften Bereich jedes der Mehrzahl Kontaktpads angeordnet. Eine UBM-Struktur ist über dem vertieften Abschnitt jedes der Mehrzahl Kontaktpads und den Bereichen des Isolatormaterials angeordnet. Ein leitfähiger Höcker wird mit der UBM-Struktur über jedem der Mehrzahl Kontaktpads verbunden.
- Obwohl manche Ausführungsformen der vorliegenden Offenbarung und deren Vorteile hierin im Detail beschrieben worden sind, sollte verstanden werden, dass verschiedene Änderungen, Ersetzungen und Abwandlungen durchgeführt werden können, ohne dass damit aus dem Umfang der Offenbarung, wie er durch die anhängenden Ansprüche festgelegt ist, herausgetreten wird. Beispielsweise wird der Fachmann ohne weiteres verstehen, dass viele der Merkmale, Funktionen, Prozesse und Materialien, die hierin beschrieben worden sind, innerhalb des Umfangs der vorliegenden Offenbarung variiert werden können. Es wird darüber hinaus nicht beabsichtigt, dass die vorliegende Anmeldung auf bestimmte Ausführungsformen des Prozesses, der Maschine, der Herstellung, der Zusammensetzung der Materie, der Mittel, der Verfahren und auf Schritte, die in der Beschreibung beschrieben worden sind, beschränkt wird. Wie der Fachmann ohne weiteres der vorliegenden Offenbarung entnehmen wird, sollen Prozesse, Maschinen, Herstellungsverfahren, Zusammensetzungen der Materie, Mittel, Verfahren oder Schritte, welche vorliegend bereits existieren oder später erst entwickelt werden, welche jedoch im Wesentlichen dieselbe Funktion ausführen oder im Wesentlichen dasselbe Ergebnis erreichen wie die vorliegenden Ausführungsformen, welche hierin beschrieben worden sind, ebenso gemäß der vorliegenden Offenbarung verwendet werden können. Dementsprechend sind die anhängenden Ansprüche dazu vorgesehen, in ihrem Umfang derartige Prozesse, Maschinen, Herstellungsverfahren, Zusammensetzungen der Materie, Mittel, Verfahren oder Schritte mit zu umfassen.
Claims (15)
- Verfahren für die Herstellung eines Halbleiterbauteils, wobei das Verfahren auf weist: Ausbilden einer Mehrzahl Kontaktpads über einem Substrat; Ausbilden eines Isolatormaterials über der Mehrzahl Kontaktpads und dem Substrat; Strukturieren des Isolatormaterials, um eine Öffnung über jedem der Mehrzahl Kontaktpads auszubilden; Reinigen der Mehrzahl Kontaktpads; und Ausbilden einer Underball-Metallisierungsstruktur (UBM) über der Mehrzahl Kontaktpads und Anteilen des Isolatormaterials, wobei das Reinigen der Mehrzahl Kontaktpads eine Oberseite jedes der Mehrzahl Kontaktpads vertieft.
- Verfahren nach Anspruch 1, bei dem das Ausbilden des Isolatormaterials das Ausbilden eines Isolatormaterials, das eine Dicke von ungefähr 3 μm bis ungefähr 10 μm aufweist, umfasst.
- Verfahren nach Anspruch 1 oder 2, bei dem das Reinigen der Mehrzahl Kontaktpads das Reinigen der Mehrzahl Kontaktpads mit einer sauren Lösung, insbesondere mit Fluorwasserstoff oder Phosphorsäure, umfasst.
- Verfahren nach Anspruch 3, bei dem das Reinigen der Mehrzahl Kontaktpads mit dem Fluorwasserstoff die Verwendung verdünnten Fluorwasserstoffes, welcher eine Konzentration von ungefähr 0,1% bis ungefähr 10% aufweist, umfasst, oder bei dem das Reinigen der Mehrzahl Kontaktpads mit der Phosphorsäure das Verwenden verdünnter Phosphorsäure, welche eine Konzentration von ungefähr 1% bis ungefähr 50% aufweist, umfasst.
- Verfahren nach einem der vorangegangenen Ansprüche, bei dem das Reinigen der Mehrzahl Kontaktpads die Oberseite jedes der Mehrzahl Kontaktpads um ungefähr 400 Å oder mehr vertieft.
- Verfahren nach einem der vorangegangenen Ansprüche, bei dem das Ausbilden des Isolatormaterials das Ausbilden eines Polymers aufweist, und bei dem das Verfahren weiterhin das Aushärten des Polymers bei einer Temperatur von ungefähr 300 bis 400°C für ungefähr 1 bis 2 Stunden umfasst, nach dem Strukturieren des Isolatormaterials.
- Halbleiterbauteil, das aufweist: ein Substrat; eine Mehrzahl Kontaktpads, die über dem Substrat angeordnet sind, wobei jedes der Mehrzahl Kontaktpads eine Oberseite aufweist, wobei die Oberseite jedes der Mehrzahl Kontaktpads einen vertieften Abschnitt und einen nicht vertieften Abschnitt aufweist; ein Isolatormaterial, das über dem Substrat und dem nicht vertieften Abschnitt der Oberseite jedes der Mehrzahl Kontaktpads angeordnet ist; und eine Underball-Metallisierungsstruktur (UBM), die über dem vertieften Abschnitt der Oberseite jedes der Mehrzahl Kontaktpads und über Abschnitten des Isolatormaterials angeordnet ist.
- Halbleiterbauteil nach Anspruch 7, bei dem das Isolatormaterial eine Öffnung über dem vertieften Abschnitt der Oberseite jedes der Mehrzahl Kontaktpads aufweist.
- Halbleiterbauteil nach Anspruch 8, bei dem jede der Öffnungen eine Breite von ungefähr 100 μm oder weniger in einer Draufsicht des Halbleiterbauteils aufweist, und/oder bei dem jede der Öffnungen eine runde, ovale oder polygone Form in einer Draufsicht des Halbleiterbauteils aufweist.
- Halbleiterbauteil nach einem der Ansprüche 7 bis 9, bei dem das Isolatormaterial eine Dicke von ungefähr 3 bis 10 μm aufweist.
- Halbleiterbauteil gemäß einem der Ansprüche 7 bis 10, bei dem die UBM-Struktur eine Mehrzahl Schichten aufweist, wobei die Mehrzahl Schichten einen Materialstapel aufweist, der aus der Gruppe im Wesentlichen bestehend aus Ti/Cu, TiN/Cu, TaN/Cu, TiW/Cu, Ti/NiV/Cu, Ti/NiSi/Cu, Al/NiV/Cu, Al/NiSi/Cus sowie Kombinationen dieser ausgewählt ist, und/oder bei dem die UBM-Struktur eine Dicke von ungefähr 100 bis 10.000 Å aufweist.
- Halbleiterbauteil nach einem der Ansprüche 7 bis 11, bei dem die Mehrzahl Kontaktpads nahe einer Oberseite des Substrates angeordnet ist, wobei das Halbleiterbauteil weiterhin aufweist: einen leitfähigen Höcker, der mit der UBM-Struktur über jeden der Mehrzahl Kontaktpads verbunden ist.
- Halbleiterbauteil nach Anspruch 12, bei dem die leitfähigen Höcker Kupferhöcker aufweisen; bei dem die leitfähigen Höcker Kupferhöcker aufweisen, mit einer darauf angeordneten Abdeckschicht, wobei die Abdeckschicht ein Material aufweist, das aus der Gruppe im Wesentlichen bestehend aus Sn, Ni, Sn/Ag, Sn/Cu, Sn/Ag/Cu, Sn/Pb, Au, Ag, Pd und Kombinationen dieser ausgewählt ist; oder bei dem die leitfähigen Höcker Löthöcker aufweisen, wobei die Löthöcker ein Material aufweisen, das aus der Gruppe im Wesentlichen bestehend aus Sn, Sn/Ag, Sn/Cu, Sn/Ag/Cu, Sn/Pb, Au, Ag, Pd und Kombinationen dieser ausgewählt ist.
- Halbleiterbauteil nach Anspruch 12 oder 13, bei dem jeder der leitfähigen Höcker eine Metalloxidschicht aufweist, die auf einer Oberseite dieser angeordnet ist.
- Halbleiterbauteil nach Anspruch 12 oder 13, bei dem jeder der leitfähigen Höcker von einem angrenzenden leitfähigen Höcker um ungefähr 150 μm oder weniger beabstandet ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/660,867 US10269747B2 (en) | 2012-10-25 | 2012-10-25 | Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices |
US13/660,867 | 2012-10-25 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102013100645A1 true DE102013100645A1 (de) | 2014-04-30 |
Family
ID=50479809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102013100645.0A Ceased DE102013100645A1 (de) | 2012-10-25 | 2013-01-23 | Halbleiterbauteile, Verfahren zur Herstellung dieser sowie gepackte Halbleiterbauteile |
Country Status (4)
Country | Link |
---|---|
US (2) | US10269747B2 (de) |
CN (1) | CN103779243A (de) |
DE (1) | DE102013100645A1 (de) |
TW (1) | TWI524485B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016117826A1 (de) | 2016-09-21 | 2018-03-22 | Infineon Technologies Ag | Elektronische vorrichtung, elektronikmodul und herstellungsverfahren dafür |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9224674B2 (en) * | 2011-12-15 | 2015-12-29 | Intel Corporation | Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (BBUL) packages |
US9425136B2 (en) | 2012-04-17 | 2016-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conical-shaped or tier-shaped pillar connections |
US9299674B2 (en) | 2012-04-18 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump-on-trace interconnect |
US9111817B2 (en) | 2012-09-18 | 2015-08-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structure and method of forming same |
CN103035604B (zh) * | 2012-12-17 | 2014-07-16 | 矽力杰半导体技术(杭州)有限公司 | 一种倒装芯片封装结构及其制作工艺 |
JP5885351B2 (ja) * | 2013-10-09 | 2016-03-15 | 有限会社 ナプラ | 接合部及び電気配線 |
US10283492B2 (en) * | 2015-06-23 | 2019-05-07 | Invensas Corporation | Laminated interposers and packages with embedded trace interconnects |
US9779940B2 (en) * | 2015-07-01 | 2017-10-03 | Zhuahai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Chip package |
US9589920B2 (en) * | 2015-07-01 | 2017-03-07 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Chip package |
US9865516B2 (en) | 2016-01-10 | 2018-01-09 | Micron Technology, Inc. | Wafers having a die region and a scribe-line region adjacent to the die region |
US20170365567A1 (en) * | 2016-06-20 | 2017-12-21 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
JP7134617B2 (ja) * | 2017-10-30 | 2022-09-12 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
JP7100980B2 (ja) * | 2018-01-22 | 2022-07-14 | ローム株式会社 | Ledパッケージ |
US10790251B2 (en) * | 2018-06-20 | 2020-09-29 | Micron Technology, Inc. | Methods for enhancing adhesion of three-dimensional structures to substrates |
CN111508919A (zh) * | 2019-01-31 | 2020-08-07 | 联华电子股份有限公司 | 半导体装置及半导体装置的制作方法 |
US11600590B2 (en) * | 2019-03-22 | 2023-03-07 | Advanced Semiconductor Engineering, Inc. | Semiconductor device and semiconductor package |
US10867944B2 (en) * | 2019-03-27 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
US10957664B2 (en) * | 2019-05-29 | 2021-03-23 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
KR20210068891A (ko) * | 2019-12-02 | 2021-06-10 | 삼성전자주식회사 | 인터포저, 및 이를 가지는 반도체 패키지 |
US20210210449A1 (en) * | 2020-01-03 | 2021-07-08 | Qualcomm Incorporated | Thermal compression flip chip bump |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6992001B1 (en) * | 2003-05-08 | 2006-01-31 | Kulicke And Soffa Industries, Inc. | Screen print under-bump metalization (UBM) to produce low cost flip chip substrate |
US20060292711A1 (en) * | 2005-06-28 | 2006-12-28 | Peng Su | Mechanical integrity evaluation of low-k devices with bump shear |
US7262078B2 (en) * | 2005-02-17 | 2007-08-28 | Touch Micro-System Technology Inc. | Method of forming a wear-resistant dielectric layer |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4360142A (en) * | 1979-06-29 | 1982-11-23 | International Business Machines Corporation | Method of forming a solder interconnection capable of sustained high power levels between a semiconductor device and a supporting substrate |
US5766982A (en) * | 1996-03-07 | 1998-06-16 | Micron Technology, Inc. | Method and apparatus for underfill of bumped or raised die |
US6674017B1 (en) * | 1998-12-24 | 2004-01-06 | Ngk Spark Plug Co., Ltd. | Multilayer-wiring substrate and method for fabricating same |
KR20010004529A (ko) | 1999-06-29 | 2001-01-15 | 김영환 | 웨이퍼 레벨 패키지 및 그의 제조 방법 |
US6586323B1 (en) * | 2000-09-18 | 2003-07-01 | Taiwan Semiconductor Manufacturing Company | Method for dual-layer polyimide processing on bumping technology |
US6444561B1 (en) * | 2000-10-02 | 2002-09-03 | Industrial Technology Research Institute | Method for forming solder bumps for flip-chip bonding by using perpendicularly laid masking strips |
US6977224B2 (en) * | 2000-12-28 | 2005-12-20 | Intel Corporation | Method of electroless introduction of interconnect structures |
US6815324B2 (en) * | 2001-02-15 | 2004-11-09 | Megic Corporation | Reliable metal bumps on top of I/O pads after removal of test probe marks |
US20030124831A1 (en) * | 2001-12-27 | 2003-07-03 | Chung-Liang Hsiao | Method of forming a bump |
JP3949505B2 (ja) * | 2002-04-26 | 2007-07-25 | シャープ株式会社 | 接続端子及びその製造方法並びに半導体装置及びその製造方法 |
US7170181B2 (en) * | 2003-11-19 | 2007-01-30 | International Business Machines Corporation | Optimum padset for wire bonding RF technologies with high-Q inductors |
KR100618901B1 (ko) | 2004-08-14 | 2006-09-01 | 삼성전자주식회사 | 비선형적 충격 특성을 갖는 반도체 패키지 및 그 제조방법 |
US20060087039A1 (en) * | 2004-10-22 | 2006-04-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ubm structure for improving reliability and performance |
JP2006272745A (ja) * | 2005-03-29 | 2006-10-12 | Fuji Photo Film Co Ltd | 平版印刷版用支持体および平版印刷版原版 |
CN2845167Y (zh) * | 2005-06-14 | 2006-12-06 | 威盛电子股份有限公司 | 倒装片封装结构 |
DE102006001254B4 (de) * | 2005-11-30 | 2015-03-19 | Globalfoundries Inc. | Verfahren zur Herstellung von Lotkugeln mit einer stabilen Oxidschicht durch Steuern der Aufschmelzumgebung |
JP2007220959A (ja) * | 2006-02-17 | 2007-08-30 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US8022543B2 (en) * | 2008-03-25 | 2011-09-20 | International Business Machines Corporation | Underbump metallurgy for enhanced electromigration resistance |
JP5401817B2 (ja) * | 2008-03-25 | 2014-01-29 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法及び半導体装置 |
CN101859733B (zh) | 2009-04-13 | 2012-08-08 | 日月光半导体制造股份有限公司 | 半导体封装构造、半导体封装构造用载板及其制造方法 |
US8659155B2 (en) | 2009-11-05 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming copper pillar bumps |
US8354750B2 (en) * | 2010-02-01 | 2013-01-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stress buffer structures in a mounting structure of a semiconductor device |
US9048135B2 (en) * | 2010-07-26 | 2015-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Copper pillar bump with cobalt-containing sidewall protection |
JP2012028708A (ja) * | 2010-07-27 | 2012-02-09 | Renesas Electronics Corp | 半導体装置 |
-
2012
- 2012-10-25 US US13/660,867 patent/US10269747B2/en active Active
-
2013
- 2013-01-23 DE DE102013100645.0A patent/DE102013100645A1/de not_active Ceased
- 2013-01-29 CN CN201310035403.5A patent/CN103779243A/zh active Pending
- 2013-09-18 TW TW102133798A patent/TWI524485B/zh active
-
2018
- 2018-07-31 US US16/050,678 patent/US10790252B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6992001B1 (en) * | 2003-05-08 | 2006-01-31 | Kulicke And Soffa Industries, Inc. | Screen print under-bump metalization (UBM) to produce low cost flip chip substrate |
US7262078B2 (en) * | 2005-02-17 | 2007-08-28 | Touch Micro-System Technology Inc. | Method of forming a wear-resistant dielectric layer |
US20060292711A1 (en) * | 2005-06-28 | 2006-12-28 | Peng Su | Mechanical integrity evaluation of low-k devices with bump shear |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016117826A1 (de) | 2016-09-21 | 2018-03-22 | Infineon Technologies Ag | Elektronische vorrichtung, elektronikmodul und herstellungsverfahren dafür |
DE102016117826B4 (de) | 2016-09-21 | 2023-10-19 | Infineon Technologies Ag | Elektronikmodul und herstellungsverfahren dafür |
Also Published As
Publication number | Publication date |
---|---|
US20140117533A1 (en) | 2014-05-01 |
US20180337155A1 (en) | 2018-11-22 |
US10790252B2 (en) | 2020-09-29 |
CN103779243A (zh) | 2014-05-07 |
TW201417230A (zh) | 2014-05-01 |
US10269747B2 (en) | 2019-04-23 |
TWI524485B (zh) | 2016-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102013100645A1 (de) | Halbleiterbauteile, Verfahren zur Herstellung dieser sowie gepackte Halbleiterbauteile | |
DE102019115275B4 (de) | Halbleiter-Interconnect-Struktur und Verfahren | |
DE102015105950B4 (de) | Pufferschicht(en) auf einer gestapelten Struktur mit einer Durchkontaktierung und Verfahren | |
DE102016100279B4 (de) | Öffnung im pad zum bonden einer integrierten passiven vorrichtung in ein info-package | |
DE102013101192B4 (de) | Halbleitergehäuse | |
DE102010037941B4 (de) | Verfahren und Verwendung eines rekonstituierten Wafer zur Halbleiterbauelementfabrikation | |
DE102016101287B4 (de) | Halbleitervorrichtungsstruktur und verfahren zu deren bildung | |
DE102013104970A1 (de) | Gekapselte Halbleitervorrichtungen und Kapselungsvorrichtungen und -verfahren | |
DE102014114633A1 (de) | Gehäusestrukturen und Verfahren zu ihrer Ausbildung | |
DE102013104397A1 (de) | Halbleiterpackage und Verfahren zur Herstellung desselben | |
DE102015105855A1 (de) | Halbleitergehäuse und Verfahren zu ihrer Ausbildung | |
DE102015106585A1 (de) | Gehäuse mit UBM und Verfahren zum Bilden | |
DE102021100011B4 (de) | Organischer interposer mit einer zweischichtigen induktorstruktur und verfahren zu dessen herstellung | |
DE112008000592T5 (de) | Chip-Kontaktierhügel aus Kupfer mit Elektromigrationskappe und Lötmittelüberzug | |
DE102019123272A1 (de) | Verbindungsstruktur und Verfahren zum Bilden derselben | |
DE102009010885B4 (de) | Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür | |
DE102008054054A1 (de) | Halbleiterbauelement mit einem Aufbau für reduzierte Verspannung von Metallsäulen | |
DE102019117917B4 (de) | Bondingstrukturen in halbleiter-packages und verfahren zu ihrer herstellung | |
DE102014101030B4 (de) | Barrierestrukturen zwischen externen elektrischen Anschlussteilen und entprechendes Verfahren | |
DE102022108359A1 (de) | Halbleiterbauelemente und deren herstellungsverfahren | |
DE102008046761B4 (de) | Halbleiterbauelement mit leitfähiger Verbindungsanordnung und Verfahren zur Bildung eines Halbleiterbauelements | |
DE102020126928A1 (de) | Halbleiter-packages und verfahren zu deren herstellung | |
DE102016117031A1 (de) | Halbleiterstruktur und Herstellungsverfahren davon | |
DE102021115254B4 (de) | Halbleitervorrichtung und Verfahren | |
DE102019123296B4 (de) | Metall-isolator-metall-kondensatoren mit einer hohen durchschlagsspannung und verfahren zu deren herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R002 | Refusal decision in examination/registration proceedings | ||
R003 | Refusal decision now final |
Effective date: 20140508 |