DE102013100645A1 - Halbleiterbauteile, Verfahren zur Herstellung dieser sowie gepackte Halbleiterbauteile - Google Patents

Halbleiterbauteile, Verfahren zur Herstellung dieser sowie gepackte Halbleiterbauteile Download PDF

Info

Publication number
DE102013100645A1
DE102013100645A1 DE102013100645.0A DE102013100645A DE102013100645A1 DE 102013100645 A1 DE102013100645 A1 DE 102013100645A1 DE 102013100645 A DE102013100645 A DE 102013100645A DE 102013100645 A1 DE102013100645 A1 DE 102013100645A1
Authority
DE
Germany
Prior art keywords
contact pads
semiconductor device
insulator material
substrate
over
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102013100645.0A
Other languages
English (en)
Inventor
Yi-Yang Lei
Szu-Yu Yeh
Yu-Ren Chen
Hung-Jui Kuo
Chung-Shi Liu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102013100645A1 publication Critical patent/DE102013100645A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346Plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346Plating
    • H01L2224/03462Electroplating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/036Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361Physical or chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/036Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03622Manufacturing methods by patterning a pre-deposited material using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/039Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05005Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0501Shape
    • H01L2224/05011Shape comprising apertures or cavities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0501Shape
    • H01L2224/05016Shape in side view
    • H01L2224/05017Shape in side view comprising protrusions or indentations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05575Plural external layers
    • H01L2224/0558Plural external layers being stacked
    • H01L2224/05582Two-layer coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05575Plural external layers
    • H01L2224/0558Plural external layers being stacked
    • H01L2224/05583Three-layer coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05681Tantalum [Ta] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/116Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1162Manufacturing methods by patterning a pre-deposited material using masks
    • H01L2224/11622Photolithography
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13005Structure
    • H01L2224/13007Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13023Disposition the whole bump connector protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • H01L2224/13082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116Lead [Pb] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/1356Disposition
    • H01L2224/13562On the entire exposed surface of the core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13599Material
    • H01L2224/136Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13599Material
    • H01L2224/136Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13599Material
    • H01L2224/136Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13599Material
    • H01L2224/13686Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/13687Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81805Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Es werden Halbleiterbauteile, Verfahren für die Herstellung dieser sowie verpackte Halbleiterbauteile offenbart. Bei einer Ausführungsform umfasst ein Verfahren für die Herstellung eines Halbleiterbauteils das Ausbilden einer Mehrzahl Kontaktpads über einem Substrat und das Ausbilden eines Isolatormaterials über der Mehrzahl Kontaktpads und dem Substrat. Das Isolatormaterial wird strukturiert, um eine Öffnung über jedem der Mehrzahl Kontaktpads auszubilden, und die Mehrzahl der Kontaktpads wird gereinigt. Das Verfahren umfasst das Ausbilden einer Underball-Metallisierungsstruktur (UBM) über der Mehrzahl Kontaktpads und Bereichen des Isolatormaterials. Das Reinigen der Mehrzahl Kontaktpads vertieft eine Oberseite jedes der Mehrzahl Kontaktpads.

Description

  • Hintergrund
  • Halbleiterbauteile werden bei einer Vielfalt elektronischer Anwendungen, beispielsweise in Personalcomputern, Mobiltelefonen, Digitalkameras sowie bei anderen elektronischen Geräten verwendet. Halbleiterbauteile werden typischerweise durch aufeinanderfolgendes Abscheiden nicht leitender oder dielektrischer Schichten, leitfähiger Schichten sowie Halbleitermaterialschichten über einem Halbleitersubstrat und durch Strukturieren der verschiedenen Materialschichten unter Verwendung von Lithografie, um Schaltkreiskomponenten und -elemente auf diesem auszubilden, hergestellt.
  • Die Halbleiterindustrie verbessert weiterhin die Integrationsdichte der verschiedenen elektronischen Bauteile (z. B. Transistoren, Dioden, Widerstände, Kondensatoren, usw.) durch kontinuierliche Verringerung der minimalen Bauteilgröße. Was es ermöglicht, dass mehr Komponenten in einen gegebenen Bereich integriert werden. Diese kleineren elektronischen Komponenten benötigen ebenso kleinere Gehäuse, welche bei manchen Anwendungen eine kleinere Fläche einnehmen als Gehäuse aus der Vergangenheit.
  • Eine Art kleinerer Verpackung für Halbleiterbauteile, welche entwickelt worden ist, sind die Wafer-Level-Packages (WLPs), bei welchen integrierte Schaltkreischips in Gehäusen verpackt sind, welche typischerweise eine Umverdrahtungsschicht (RDL) umfassen, welche dazu verwendet wird, die Verdrahtung für Kontaktpads des integrierten Schaltkreischips aufzufähchern, so dass der elektrische Kontakt bei größerem Abstand als dem der Kontaktpads des Chips hergestellt werden kann. Flip-Chip-Gehäuse sind eine Art WLP, welche häufig dazu verwendet werden, integrierte Schaltkreischips zu verpacken.
  • Kurze Beschreibung der Zeichnungen
  • Für ein umfassenderes Verständnis der vorliegenden Offenbarung und deren Vorteile wird nunmehr Bezug auf die nachfolgende Beschreibung in Verbindung mit den begleitenden Zeichnungen genommen, wobei:
  • 110 sind Querschnittsansichten, welche ein Verfahren für die Herstellung eines Halbleiterbauteils bei verschiedenen Schritten gemäß einigen Ausführungsformen der vorliegenden Offenbarung veranschaulichen;
  • 11 ist eine Querschnittsansicht, die einen leitfähigen Höcker zeigt, der mit einer Underball-Metallisierungsstruktur (UBM) des in 10 gezeigten Halbleiterbauteils verbunden ist, gemäß manchen Ausführungsformen;
  • 12 ist eine Querschnittsansicht eines verpackten Halbleiterbauteils, welches ein in
  • 10 gezeigtes Halbleiterbauteil umfasst, gemäß manchen Ausführungsformen;
  • 1319 sind Querschnittsansichten, welche ein Verfahren für die Herstellung eines Halbleiterbauteils gemäß manchen Ausführungsformen veranschaulicht; und
  • 20 ist ein Flussdiagramm eines Verfahrens für die Herstellung eines Halbleiterbauteils gemäß manchen Ausführungsformen.
  • Übereinstimmende Bezugszeichen und -symbole in den unterschiedlichen Figuren beziehen sich grundsätzlich auf entsprechende Teile, sofern nichts anderes angegeben ist. Die Figuren sind dazu gezeichnet, um die relevanten Aspekte der Ausführungsformen deutlich zu veranschaulichen, sie sind jedoch nicht notwendigerweise maßstabsgetreu gezeichnet.
  • Genaue Beschreibung der veranschaulichenden Ausführungsformen
  • Die Herstellung und die Verwendung mancher Ausführungsformen der vorliegenden Offenbarung werden nachstehend im Detail beschrieben. Es sollte jedoch verstanden werden, dass die vorliegende Offenbarung viele anwendbare, erfindungsgemäße Konzepte bereitstellt, die in einer breiten Vielfalt spezifischer Zusammenhänge umgesetzt werden können. Diese diskutierten, spezifischen Ausführungsformen sind lediglich veranschaulichend für spezifische Weisen, um von der Offenbarung Nutzen zu machen, sie beschränken jedoch nicht den Umfang der Offenbarung.
  • Manche Ausführungsformen der vorliegenden Offenbarung beziehen sieh auf das Verpacken von Bauteilen und Verfahren für Halbleiterbauteile. Andere Ausführungsformen beziehen sich auf Halbleiterbauteile und Verfahren für die Herstellung dieser. Neuartige Halbleiterbauteile, Verfahren für die Herstellung dieser und verpackte Halbleiterbauteile werden hierin beschrieben.
  • Die 1 bis 10 sind Querschnittsansichten, welche ein Verfahren für die Herstellung eines Halbleiterbauteils 140 (nicht in 1 gezeigt: ein fertiges Halbleiterbauteil 140 ist in 10 gezeigt) gemäß manchen Ausführungsformen der vorliegenden Offenbarung veranschaulichen. Zunächst wird mit Bezug auf 1 eine Querschnittsansicht eines Substrates 100 gezeigt. Das Substrat 100 weist bei manchen Ausführungsformen ein Silizium-Interposer-Substrat auf. Das Substrat 100 weist bei anderen Ausführungsformen einen integrierten Schaltkreis mit einer aktiven Schaltung auf. Die aktive Schaltung kann eine Mehrzahl Bauteile, wie Transistoren, Dioden, Widerstände, Kondensatoren, Spulen und andere Elemente, aufweisen, die verteilt über die Oberseite dieses ausgebildet sind. Alternativ kann das Substrat 100 andere Materialien und Substratarten aufweisen. Das Substrat 100 kann eine Mehrzahl von durch das Substrat hindurchtretenden Durchkontaktierungen (TSVs) aufweisen, welche ein darin ausgebildetes, leitfähiges Material aufweisen, das, was nicht gezeigt ist, vertikale, elektrische Verbindungen für das Halbleiterbauteil 140 bereitstellt. Bei manchen Ausführungsformen weist das Substrat 100 keine TSVs auf. Bei manchen Ausführungsformen weist das Substrat 100 einen Halbleiter-Wafer oder einen Teil eines Halbleiter-Wafers auf. Eine Mehrzahl Halbleiterbauteile 140 wird über die Oberseite des Substrates verteilt ausgebildet, und das Substrat 100 wird später vereinzelt, entweder vor oder nachdem die Halbleiterbauteile 140 verpackt oder als Verpackungsbauteile verwendet worden sind. Bei manchen der in den 1 bis 12 gezeigten Ausführungsformen weist das Halbleiterbauteil 140 ein Verpackungsbauteil auf, welches ein Substrat 100 umfasst, das ein Verpackungssubstrat aufweist.
  • Das Substrat 100 umfasst eine leitfähige Materialschicht 102, welche nahe einer Oberseite dieses angeordnet ist. Die leitfähige Materialschicht 102 umfasst eine Mehrzahl leitfähiger Elemente 104, die innerhalb eines Isolatormaterials (nicht dargestellt) ausgebildet sind. Lediglich ein leitfähiges Element 104 ist in den 1 bis 10 gezeigt; gemäß manchen Ausführungsformen ist jedoch eine Mehrzahl leitfähiger Elemente 104 verteilt über die Oberseite des Substrates 100 innerhalb der leitfähigen Materialschicht 102 ausgebildet. Beispielsweise weisen die leitfähigen Elemente 104 Cu, eine Cu-Legierung oder leifähige Materialien oder Kombinationen und/oder mehrere Schichten dieser auf. Bei manchen Ausführungsformen weisen die leitfähigen Elemente 104 zumindest einen Teil einer Umverdrahtungsschicht (RDL) für das Halbleiterbauteil 140 auf. Die RDL kann beispielsweise horizontale Verbindungen für das Halbleiterbauteil 140 aufweisen. Alternativ kann das Substrat 100 bei manchen Ausführungsformen keine RDL aufweisen. Die leitfähige Materialschicht 102 weist beispielsweise bei manchen Ausführungsformen obere Metallisierungsschichten des Substrates 100 auf.
  • In 1 ist ebenso gezeigt, dass ein Kontaktpadmaterial 106 über dem Substrat 100 ausgebildet ist. Das Kontaktpadmaterial 106 weist bei manchen Ausführungsformen Aluminium oder eine Aluminiumlegierung auf. Alternativ kann das Kontaktpadmaterial 106 andere Materialien aufweisen. Bei manchen Ausführungsformen weist das Kontaktpadmaterial 106 eine Dicke von ungefähr 10.000 Å bis ungefähr 30.000 Å auf. Alternativ kann das Kontaktpadmaterial 106 andere Abmessungen aufweisen.
  • Das Kontaktpadmaterial 106 wird unter Verwendung von Lithografie strukturiert, um die Kontaktpads 106, wie sie in den 1, 2 und 3 gezeigt sind, auszubilden. Ein Beispiel für einen Lithografieprozess, der für die Strukturierung des Kontaktpadmaterials 106 verwendet werden kann, wird veranschaulicht. Ein Fotolack 108 wird über dem Kontaktpadmaterial 106 ausgebildet oder abgeschieden, wie es in 1 gezeigt ist. Der Fotolack 108 wird unter Verwendung von Lithografie strukturiert, indem Anteile des Fotolacks 108 belichtet oder Energie ausgesetzt werden, die von einer Lithografiemaske, welche das benötigte Muster aufweist, reflektiert oder durch diese hindurch transmittiert wird. Belichtete oder unbelichtete Abschnitte (abhängig davon, ob der Fotolack 108 positiv oder negativ ist) werden entwickelt und daraufhin geätzt oder verascht, so dass der in 2 gezeigte strukturierte Fotolack 108 zurückbleibt. Der strukturierte Fotolack 108 wird dann als Ätzmaske verwendet, während Anteile des Kontaktpadmaterials 106 unter Verwendung eines Ätzprozesses weggeätzt werden, wodurch Kontaktpads 106, die, wie in 3 gezeigt ist, über dem Substrat 100 ausgebildet sind, zurückbleiben. Seitenwände der Kontaktpads 106 können bei manchen Ausführungsformen am Boden nach außen angeschrägt sein, wie es in 3 gezeigt ist, aufgrund der Eigenschaften der Ätzprozesschemie und/oder des Materials der Kontaktpads 106. Alternativ können sich die Seitenwände der Kontaktpads 106 im Wesentlichen vertikal erstrecken oder unterätzt sein, was nicht gezeigt ist.
  • Der Fotolack 108 wird entfernt, wie es in 4 gezeigt ist. Die Kontaktpads 106 werden bei manchen Ausführungsformen direkt über oder zumindest teilweise über leitfähigen Elementen 104 in der leitfähigen Materialschicht 102 des Substrates 100 ausgebildet. Ein Isolatormaterial 114 wird daraufhin über den Kontaktpads 106 ausgebildet und Anteile des Substrates werden, wie es in 4 gezeigt ist, freigelegt. Bei manchen Ausführungsformen weist das Isolatormaterial 114 ein erstes Isolatormaterial 110 und ein zweites Isolatormaterial 112 auf, das über dem ersten Isolatormaterial 110 angeordnet ist. Das erste Isolatormaterial 110 weist eine Passivierungsschicht auf, welche bei manchen Ausführungsformen eine Dicke zwischen ungefähr 5.000 Å und ungefähr 15.000 Å aufweist. Alternativ kann das erste Isolatormaterial 110 auch andere Abmessungen aufweisen. Beispielsweise kann das erste Isolatormaterial 110 SiN, SiO, andere Isolatoren, oder Kombinationen oder mehrere Schichten dieser aufweisen. Alternativ kann das erste Isolatormaterial 110 andere Materialien aufweisen.
  • Das zweite Isolatormaterial 112 weist bei manchen Ausführungsformen ein Polymer auf. Das zweite Isolatormaterial 112 weist beispielsweise Polyimid, andere Polymere, dielektrisehe Materialien, andere Isolatoren, oder Kombinationen oder mehrere Schichten dieser auf. Alternativ kann das zweite Isolatormaterial 112 andere Materialien aufweisen. Das zweite Isolatormaterial 112 weist bei manchen Ausführungsformen eine Dicke von ungefähr 3 μm bis ungefähr 10 μm auf. Das zweite Isolatormaterial 112 weist bei anderen Ausführungsformen eine Dicke von ungefähr 4 μm bis ungefähr 8 μm auf. Alternativ kann das zweite Isolatormaterial 112 andere Abmessungen aufweisen. Bei manchen Ausführungsformen weist das Isolatormaterial 114 als weiteres Beispiel eine einzige Materialschicht auf, die aus einem Material oder aus Materialien besteht, die mit Bezug auf das erste und/oder zweite Isolatormaterial 110 und 112 beschrieben worden sind.
  • Das Isolatormaterial 114 wird daraufhin unter Verwendung von Lithografie strukturiert, indem ein Fotolack 116 über dem Isolatormaterial 114 ausgebildet wird, wie es in 4 gezeigt ist, indem der Fotolack 116, wie es in 5 gezeigt ist, strukturiert wird, und indem der Fotolack 116 als eine Ätzmaske während eines anschließenden Ätzprozesses für das Isolatormaterial 114 verwendet wird, indem Anteile des Isolatormaterials 114 entfernt werden, um eine Öffnung 118 über jedem Kontaktpad 116 auszubilden, wie es in 6 gezeigt ist. Der Fotolack 116 wird daraufhin entfernt, wie es in 7 gezeigt ist. Bei manchen Ausführungsformen wird ein direktes Strukturierungsverfahren verwendet, um das Isolatormaterial 114 zu strukturieren, anstelle eines Fotolacks 116, beispielsweise bei Ausführungsformen, bei denen das Isolatormaterial 114 ein lichtempfindliches Material aufweist. Das Isolatormaterial 114 wird belichtet und entwickelt, um das Isolatormaterial 114 bei diesen Ausführungsformen zu strukturieren.
  • Bei manchen Ausführungsformen wird das Isolatormaterial 114 bei einer Temperatur von ungefähr 300 bis 400°C für ungefähr 1 bis 2 Stunden gehärtet, nachdem das Isolatormaterial 114 strukturiert worden ist. Bei manchen Ausführungsformen, bei denen das Isolatormaterial 114 ein zweites Isolatormaterial 112 aufweist, das ein Polymer aufweist, heilt und härtet der Härtprozess beispielsweise das zweite Isolatormaterial 112. Bei anderen Ausführungsformen umfasst der Herstellungsprozess für das Halbleiterbauteil 140 keinen Härtprozess.
  • Der Strukturierungsprozess für das Isolatormaterial 114 entfernt das Isolatormaterial 114 oberhalb eines Anteils der Oberseite des Kontaktpads 106, wodurch die Oberseite des Kontaktpads 106 freigelegt wird, wie es in 7 gezeigt ist. Bei manchen Ausführungsformen wird eine Öffnung 118 in dem Isolatormaterial 114 oberhalb der Oberseite jedes Kontaktpads 106, das über der Oberseite des Substrates 100 ausgebildet ist, ausgebildet. Bei manchen Ausführungsformen weist jede Öffnung 118 in einer Draufsicht des Halbleiterbauteils 140 in dem Isolatormaterial 114 über den Kontaktpads 106 eine Breite von ungefähr 100 μm oder weniger auf. Bei manchen Ausführungsformen weisen die Öffnungen 118 beispielsweise jeweils eine Breite in einer Draufsicht von ungefähr 50 μm oder weniger auf. Jede der Öffnungen 118 weist in einer Draufsicht auf das Halbleiterbauteil 140 bei manchen Ausführungsformen beispielsweise eine runde, eine ovale oder eine polygone Form auf. Alternativ weisen die Öffnungen 118 in dem Isolatormaterial 114 andere Größen oder Formen auf.
  • Bei manchen Ausführungsformen wird, nachdem das erste Isolatormaterial 110 abgeschieden worden ist, das erste Isolatormaterial 110 strukturiert, um das erste Isolatormaterial 110 oberhalb von Anteilen der Oberseite der Kontaktpads 106 zu entfernen. Daraufhin wird das zweite Isolatormaterial 112 über dem strukturierten ersten Isolatormaterial 110 und über freigelegten Anteilen der Kontaktpads 106 abgeschieden. Das zweite Isolatormaterial 112 wird daraufhin strukturiert. Die Öffnungen in dem ersten Isolatormaterial 110 können größer als die Öffnungen 118 in dem zweiten Isolatormaterial 112 sein, wie es in den 7, 9, 10 und 11 veranschaulicht ist, so dass die Öffnungen 118 lediglich in dem zweiten Isolatormaterial 112 ausgebildet sind. Alternativ können bei anderen Ausführungsformen die Öffnungen 118 sowohl in dem ersten als auch in dem zweiten Isolatormaterial 110 und 112 ausgebildet sein, wie es in 6 und in der noch genaueren Ansicht gemäß 8 gezeigt ist.
  • Nochmals mit Bezug auf 7 wird gemäß manchen Ausführungsformen der vorliegenden Offenbarung als nächstes das Halbleiterbauteil 140 einem Reinigungsprozess 120 ausgesetzt. Der Reinigungsprozess 120 reinigt die freigelegten Oberseiten der Kontaktpads 106 zur Vorbereitung auf die Ausbildung einer Underball-Metallisierungsstruktur (UBM), welche anschließend über den Kontaktpads 106 und dem Isolatormaterial 114 ausgebildet wird. Der Reinigungsprozess 120 hat keine oder lediglich eine geringe Auswirkung auf das Isolatormaterial 114, bildet jedoch bei manchen Ausführungsformen Furchen 124 (siehe 8) in der Oberseite der Kontaktpads 106.
  • Der Reinigungsprozess 120 für die Kontaktpads 106 weist bei manchen Ausführungsformen einen nass-chemischen Reinigungsprozess auf. Der Reinigungsprozess 120 weist bei anderen Ausführungsformen eine saure Lösung auf. Die saure Lösung des Reinigungsprozesses 120 weist Fluorwasserstoff oder Phosphorsäure auf, obwohl auch andere saure Lösungen verwendet werden können. Die saure Lösung des Reinigungsprozesses 120 kann bei manchen Ausführungsformen beispielsweise verdünnten Fluorwasserstoff aufweisen, der eine Konzentration von ungefähr 0,1% bis ungefähr 10% aufweist, in Verbindung mit Wasser, oder verdünnte Phosphorsäure, die eine Konzentration zwischen ungefähr 1% und ungefähr 50% aufweist, in Verbindung mit Wasser. Andere Konzentrationen dieser oder anderer Säuren können bei anderen Ausführungsformen alternativ für den Reinigungsprozess 120 verwendet werden.
  • Die 8 ist eine genauere Querschnittsansicht des Bereiches 122 der 7, welche eine Furche 124 veranschaulicht, die einem Oberseitenabschnitt 126 des Kontaktpads 106 als Resultat des Reinigungsprozesses 120 ausgebildet ist. In 8 ist die Oberseite 126' des Kontaktpads 106 in einen mittleren Bereich des Kontaktpads 106 ausgehend von einem Kantenbereich des Kontaktpads 106, welcher die ursprüngliche Höhe der Oberseite 126 des Kontaktpads 106 nach dem Reinigungsprozess 120 beibehält, vertieft. Die Oberseite 126' des mittleren Bereichs des Kontaktpads 106 umfasst eine Furche 124, welche ausgehend von der Oberseite 126 der Kantenabschnitte des Kontaktpads 106 um die Abmessung d1 vertieft ist. Die Abmessung d1 weist bei manchen Ausführungsformen beispielsweise ungefähr 400 Å, oder mehr auf. Bei manchen Ausführungsformen weist die Abmessung d1 als weiteres Beispiel ungefähr 600 Å auf. Alternativ kann die Abmessung d1 andere Werte aufweisen.
  • In den Zeichnungen sind die Öffnungen 118 oberhalb eines Mittenabschnitts der Oberseite der Kontaktpads 106 ausgebildet. Was jedoch in den Zeichnungen nicht gezeigt ist, ist, dass aufgrund von Fehlanpassungen der unterschiedlichen Lithografieprozesse, die für die Strukturierung der verschiedenen Materialschichten verwendet werden, die Öffnungen 118 auf einer Seite oder in einem Kantenbereich einer Oberseite der Kontaktpads 106 ausgebildet sein können. Bei manchen Ausführungsformen können die Öffnungen 118 eine obere Kante einer Oberseite der Kontaktpads 106 überlappen, was ebenfalls nicht in den Zeichnungen gezeigt ist. Jedoch können die Öffnungen gemäß manchen Ausführungsformen der vorliegenden Offenbarung über zumindest einem Anteil der Oberseite der Kontaktpads 106 ausgebildet sein, so dass ein elektrischer Kontakt mit den Kontaktpads 106 über die UBM-Struktur 128 (siehe 10) hergestellt wird. Gemäß manchen Ausführungsformen sind beispielsweise die freigelegten Abschnitte der Oberseiten der Kontaktpads 106 um eine Abmessung d1 aufgrund des Reinigungsprozesses 120 vertieft. Die Kontaktpads 106 haben somit nach dem Reinigungsprozess 120 eine Oberseite 126' und 126, welche vertiefte Abschnitte (z. B. welche eine Oberseite 126' aufweisen) und nicht vertiefte Abschnitte (welche eine Oberseite 126 aufweisen) aufweisen.
  • Als nächstes wird, wie in 9 gezeigt ist, ein UBM-Material 128 über dem strukturierten Isolatormaterial 114 und den Oberseiten 126' der Kontaktpads 106, welche die Furche 124 aufweist, ausgebildet (die Furche 124 ist nicht in 9 gezeigt; siehe 8). Das UBM-Material 128 weist bei manchen Ausführungsformen ein Metall auf, das unter Verwendung eines Sputter-Prozesses ausgebildet ist. Das UBM-Material 128 weist eine einzige Materialschicht oder eine Mehrzahl Materialschichten auf. Bei manchen Ausführungsformen weist das UBM-Material 128 eine Mehrzahl Schichten auf, welche einen Materialstapel von zwei oder mehreren Materialschichten aufweisen. Das UBM-Material 128 weist bei manchen Ausführungsformen eine Dicke von ungefähr 100 bis 10.000 Å auf, obwohl das UBM-Material 128 alternativ auch andere Abmessungen aufweisen kann.
  • Das UBM-Material 128 kann beispielsweise Ti/Cu, TiN/Cu, TaN/Cu, TiW/Cu, Ti/NiV/Cu, Ti/NiSi/Cu, Al/NiV/Cu, Al/NiSi/Cu, oder mehrere Schichten oder Kombinationen dieser aufweisen. Jeder Materialstapel in der Beispielliste für Materialien ist in der Reihenfolge des Abscheideprozesses angegeben. Gemäß einem Beispiel weist ein UBM-Material 128 Ti/Cu auf, das eine erste Schicht Ti aufweist, die über dem Isolatormaterial 114 und dem Kontaktpad 106 ausgebildet ist, sowie eine zweite Schicht Cu, die über der ersten Schicht Ti ausgebildet ist. Gemäß einem anderen Beispiel weist ein UBM-Material 128, das Ti/NiV/Cu aufweist, eine erste Schicht Ti auf, die über dem Isolatormaterial 114 und dem Kontaktpad 106 ausgebildet ist, eine zweite Schicht NiV, die über der ersten Schicht Ti ausgebildet ist, sowie eine dritte Schicht Cu, die über der zweiten Schicht NiV ausgebildet ist. Bei manchen Ausführungsformen weist beispielsweise die obere Schicht des UBM-Materials 128 Cu auf, welches ein exzellenter Leiter mit niedrigem Widerstand ist. Alternativ kann die obere Schicht des UBM-Materials 128 andere Materialien aufweisen, und es können ebenso andere Materialsysteme, -kombinationen und mehrere Schichten für das UBM-Material 128 verwendet werden.
  • Das UBM-Material 128 wird unter Verwendung von Lithografie oder eines alternativen Strukturierungsprozesses strukturiert, um eine UBM-Struktur 128, wie sie in 10 gezeigt ist, auszubilden. Die UBM-Struktur 128 umfasst Bereiche 130 für die Ausbildung leitfähiger Höcker sowie Bereiche 132, die Spuren der leitfähigen Verdrahtung aufweisen. Bei manchen Ausführungsformen und/oder in manchen Bereichen des Halbleiterbauteils 140 umfasst die UBM-Struktur 128 als ein weiteres Beispiel die leitfähigen Höckerausbildungsbereiche 130 auf, jedoch nicht die Spurbereiche 128.
  • Das Halbleiterbauteil 140, welches in 10 gezeigt ist, umfasst das Substrat 100, eine Mehrzahl der Kontaktpads 106, das Isolatormaterial 114 und die UBM-Struktur 128, welche über und in elektrischer Verbindung mit den Kontaktpads 106 ausgebildet ist, welche die Furche 124 aufweisen (siehe 8), die in einem Abschnitt der Oberseite 126 ausgebildet ist.
  • Bei manchen Ausführungsformen wird ein leitfähiger Höcker 124 mit der UBM-Struktur 128 über jeden Kontaktpad 106 verbunden, wie es in 11 gezeigt ist. Ein leitfähiger Höcker 134 wird auf jedem Ausbildungsbereich 130 für einen leitfähigen Höcker der UBM-Struktur 128 ausgebildet. Beispielsweise können die leitfähigen Höcker 134 Kupfer, Nickel, Zinn oder eine Zinnlegierung und/oder Kombinationen dieser aufweisen, obwohl die leitfähigen Höcker 134 alternativ auch andere Materialien aufweisen können. Bei manchen Ausführungsformen können die leitfähigen Höcker 134 eine Metalloxidschicht 136 aufweisen, die auf einer Oberseite dieser angeordnet ist. Die Metalloxidschicht 136 kann beispielsweise Kupferoxid, Nickeloxid oder Zinnoxid aufweisen, z. B. bei Ausführungsformen, bei denen der leitfähige Höcker 134 Kupfer, Nickel, Zinn oder eine Zinnlegierung aufweist. Die Metalloxidschicht 136 kann beispielsweise eine Dicke von ungefähr 5 Å bis ungefähr 1.000 Å aufweisen. Alternativ kann die Metalloxidschicht 136 andere Materialien und Abmessungen aufweisen und es kann auch sein, dass die Metalloxidschicht 136 nicht mit umfasst ist.
  • Jeder leitfähige Höcker 134 kann beispielsweise einen Kupferhöcker, einen Kupferhöcker mit einer darauf angeordneten Abdeckschicht 138 (nicht in 11 gezeigt; siehe 17), einen Löthöcker oder andere Arten von Höckern aufweisen. Der leitfähige Höcker 134 kann Kupferhöcker aufweisen, welche beispielsweise Kupfer oder eine Kupferlegierung aufweisen. Die Kupferhöcker weisen bei manchen Ausführungsformen beispielsweise Kupfersäulen auf. Die Kupferhöcker 134 können bei manchen Ausführungsformen Kupferhöcker mit einer darauf angeordneten Abdeckschicht 138 aufweisen, wobei die Abdeckschicht 138 ein Material wie Sn, Ni, Sn/Ag, Sn/Cu, Sn/Ag/Cu, Sn/Pb, Au, Ag, Pd, Kombinationen oder mehrere Schichten dieser aufweist. Die Abdeckschicht 138 kann bei manchen Ausführungsformen beispielsweise eine Lotabdeckschicht aufweisen. Die leitfähigen Höcker 134 können Lothöcker aufweisen, die ein Material wie Sn, Sn/Ag, Sn/Cu, Sn/Ag/Cu, Sn/Pb, Au, Ag, Pd oder Kombinationen oder mehrere Schichten dieser aufweisen. Alternativ können die leitfähigen Höcker 134 und die Abdeckschicht 138 andere Materialien aufweisen.
  • Die leitfähigen Höcker 134 können beispielsweise einen Durchmesser von ungefähr 5 μm bis ungefähr 150 μm aufweisen. Alternativ können die Breite oder der Durchmesser der leitfähigen Höcker 134 andere Abmessungen aufweisen. Bei manchen Ausführungsformen ist jeder der leitfähigen Höcker 134 von einem angrenzenden leitfähigen Höcker 134 um ungefähr 150 μm oder weniger beabstandet. Die Mehrzahl leitfähiger Höcker 134 kann beispielsweise unter einem Abstand von 150 μm oder weniger zueinander angeordnet sein. Die leitfähigen Höcker 134 können in einem Array angeordnet sein, beispielsweise in einer oder in mehreren Reihen, oder gemäß zufälligen Mustern, auf der Oberseite des Halbleiterbauteils 140, welches ein Verpackungsbauteil und/oder einen integrierten Schaltkreischip 150 aufweist. Alternativ können die leitfähigen Höcker 134 des Halbleiterbauteils 140 um andere Abmessungen beabstandet voneinander angeordnet sein, und sie können ebenso auch andere Konfigurationen aufweisen.
  • Die leitfähigen Höcker 134 können auf der UBM-Struktur 128 beispielsweise unter Verwendung eines Ball-Drop-Prozesses oder eines anderen Bumping-Prozesses ausgebildet sein. Die leitfähigen Höcker 134 können alternativ unter Verwendung eines Platierungsprozesses ausgebildet werden, welcher hier mit Bezug auf die 13 bis 19 weiter beschrieben wird.
  • Das Halbleiterbauteil 140 weist gemäß manchen Ausführungsformen ein Verpackungsbauteil auf. Das Verpackungsbauteil kann dazu verwendet werden, einen integrierten Schaltkreischip durch Verbinden des integrierten Schaltkreischips mit den leitfähigen Höckern 134 des Halbleiterbauteils 140 zu verpacken. Bei anderen Ausführungsformen weist das Halbleiterbauteil 140 einen integrierten Schaltkreischip auf Der integrierte Schaltkreischip kann unter Verwendung eines Verpackungsbauteils durch „Umdrehen” oder Invertieren des integrierten Schaltkreischips und durch Verbinden der leitfähigen Höcker 134 des Halbleiterbauteils 140 mit der Oberseite des Verpackungsbauteils verpackt werden.
  • Beispielsweise zeigt 12 eine Querschnittsansicht eines verpackten Halbleiterbauteils 160, welches ein Halbleiterbauteil 140, das in 10 gezeigt ist, aufweist, wobei letzteres ein Verpackungsbauteil gemäß manchen Ausführungsformen aufweist. Die Einzelheiten des Halbleiterbauteils 140, welches das Verpackungsbauteil aufweist, sind in 12 nicht gezeigt; siehe wiederum 8 und 11 für die genauen Elemente des Halbleiterbauteils 140.
  • Ein integrierter Schaltkreischip 150 wird bereitgestellt und mit dem Halbleiterbauteil 140, welches ein Verpackungsbauteil aufweist, verbunden, unter Verwendung eines Chipumdrehprozesses und einer Konfiguration gemäß manchen Ausführungsformen, wie es in 12 gezeigt ist. Alternativ können auch andere WLP-Prozesse und andere Konfigurationen verwendet werden. Der integrierte Schaltkreischip 150 weist eine Halbleiterschaltung auf, die über einem Halbleitersubstrat, welches Silizium oder andere Halbleitermaterialien aufweist, ausgebildet werden. Der integrierte Schaltkreischip 150 kann aktive Komponenten oder Schaltkreise, welche nicht dargestellt sind, aufweisen, die Transistoren, Dioden, Kondensatoren, Widerstände, Spulen und/oder andere Bauteile aufweisen können. Der integrierte Schaltkreischip 150 kann beispielsweise ein Speicherbauteil, ein logisches Bauteil oder andere Arten von Schaltkreisen aufweisen.
  • Der integrierte Schaltkreischip 150 wird mit dem Halbleiterbauteil 140, welches ein Verpackungsbauteil aufweist, über eine Mehrzahl leitfähiger Höcker 134, die auf dem Halbleiterbauteil 140, welches ein Verpackungsbauteil aufweist, angeordnet sind, verbunden. Ein eutektisches Material der leitfähigen Höcker 134 wird bis über die Schmelztemperatur des eutektischen Materials erhitzt, um das Material der leitfähigen Höcker 134 rückfließen zu lassen. Das eutektische Material der leitfähigen Höcker 134 wird gekühlt, bis die Höcker 134 ein massives leitfähiges Material aufweisen, das ein mechanisches und elektrisches Anlageelement des integrierten Schaltkreischips 150 an dem Halbleiterbauteil 140, welches ein Verpackungsbauteil aufweist, bereitstellt.
  • Ein Unterfüllmaterial 152 kann unterhalb des integrierten Schaltkreischips 150 verteilt sein und eine Vergußmasse 154 kann über dem integrierten Schaltkreischip 150, dem Unterfüllmaterial 152 sowie freigelegten Abschnitten des Halbleiterbauteils 140, welches ein Verpackungsbauteil aufweist, ausgebildet sein. Das Unterfüllmaterial 152 weist bei manchen Ausführungsformen beispielsweise einen Isolator, wie ein Polyimid, auf, und das Vergußmaterial 154 weist einen Isolator, wie Polyimid, Epoxidharz, Acrylat oder Silica, auf. Alternativ können bei manchen Ausführungsformen das Unterfüllmaterial 152 und die Vergußmasse 154 andere Materialien aufweisen, und das Unterfüllmaterial 152 und/oder die Vergußmasse 154 können auch nicht von dem verpackten Halbleiterbauteil 160 umfasst sein. Bei manchen Ausführungsformen können ein chemisch-mechanischer Polierprozess (CMP), ein Ätzprozess oder eine Kombination dieser dazu verwendet werden, um Anteile der Vergußmasse 154 von oberhalb der Oberseite des integrierten Schaltkreischips 150 zu entfernen.
  • Bei manchen Ausführungsformen sind eine Mehrzahl leitfähiger Kugeln 156, welche ein Lötmetall oder ein anderes eutektisches Material aufweisen, mit Kontaktpads (nicht dargestellt) auf einer Bodenseite des Halbleiterbauteils 140, welches ein Verpackungsbauteil aufweist, verbunden. Das verpackte Halbleiterbauteil 160 kann beispielsweise mit einem anderen verpackten Halbleiterbauteil, mit einer Leiterplatine (PCB) oder einem anderen Bauteil in einer Endanwendung unter Verwendung der leitfähigen Kugeln 156 verbunden sein. Alternativ können die leitfähigen Kugeln 156 nicht vorgesehen sein, wobei das verpackte Halbleiterbauteil 160 mit einem anderen Bauteil unter Anwendung anderer Verfahren verbunden sein kann.
  • Die 13 bis 19 sind Querschnittsansichten, welche ein Verfahren für die Herstellung eines Halbleiterbauteils 140 gemäß anderen Ausführungsformen veranschaulichen, wobei die leitfähigen Höcker 134 unter Verwendung eines Platierungsprozesses ausgebildet sind. Weiterhin mit Bezug auf 13 wird ein Substrat 100 bereitgestellt, wobei das Substrat 100 einen integrierten Schaltkreischip umfasst. Der integrierte Schaltkreischip des Substrates 100 weist einen Halbleiterschaltkreis auf, welcher über einem Halbleitersubstrat, das Silizium oder ein anderes Halbleitermaterial umfasst, ausgebildet sein kann. Der integrierte Schaltkreischip kann aktive Komponenten oder Schaltungen, welche nicht dargestellt sind, umfassen, die Transistoren, Dioden, Kondensatoren, Widerstände, Spulen und/oder andere Bauteile aufweisen können. Der integrierte Schaltkreischip kann beispielsweise ein Speicherbauteil, ein logisches Bauteil oder andere Arten von Schaltkreisen aufweisen.
  • Der integrierte Schaltkreischip des Substrates 100 umfasst leitfähige Elemente 104, die in einer oder mehreren Isolatormaterialschichten 101a und 101b ausgebildet sind. Die leitfähigen Elemente 104 können beispielsweise leitfähige Leitungen, die in einer oberen Metallisierungsschicht des Substrates 100 ausgebildet sind, aufweisen. Beispielsweise können die Isolatormaterialschichten 101a und 101b Siliziumdioxid, Siliziumnitrid, andere Isolatoren und/oder Kombinationen oder mehrere Schichten dieser aufweisen. Die Kontaktpads 106 werden in einem ersten Isolatormaterial 110, welches über der Isolatormaterialschicht 101b angeordnet ist, und ebenso in dem Isolatormaterial 101b ausgebildet. Das Kontaktpad 106 ist oberhalb des leitfähigen Elements 104 angeordnet. Bei den in den 13 bis 18 gezeigten Ausführungsformen weist das Kontaktpad 106 eine Topografie auf, welche dem Muster in der Isolatormaterialschicht 101b über dem leitfähigen Element 104 entspricht, wobei Anteile des ersten Isolatormaterials 110 eine Topografie aufweisen, welche der Topografie des Kontaktpads 106 entspricht.
  • Weiter mit Bezug auf 14 wird ein zweites Isolatormaterial 112 über dem Kontaktpad 106 und dem ersten Isolatormaterial 110 ausgebildet, und das zweite Isolatormaterial 112 wird strukturiert und ausgehärtet. Die Oberseite 126 des Kontaktpads 106 wird unter Verwendung eines Reinigungsprozesses 120 gereinigt, was zu einer vertieften Oberseite 126 des Kontaktpads 106 führt. Ein UBM-Material 128 wird über dem strukturierten zweiten Isolatormaterial 112 und der vertieften Oberseite 126' des Kontaktpads 106 ausgebildet, wie es in 15 gezeigt ist. Eine Schickt eines Fotolacks 142 wird über dem UBM-Material 128 ausgebildet, wie es ebenso in 15 gezeigt ist. Die Schicht des Fotolacks 142 wird durch Belichtung und Entwicklung unter Verwendung eines Fotolithografieprozesses strukturiert.
  • Leitfähige Höcker 134 werden über dem freigelegten UBM-Material 128 unter Verwendung eines Platierungsprozesses ausgebildet, wie es in 16 gezeigt ist. Bei manchen Ausführungsformen weist der Platierungsprozess einen elektrochemischen Platierungsprozess auf, obwohl alternativ auch andere Arten von Platierungsprozessen verwendet werden können. In manchen der gezeigten Ausführungsformen umfassen die leitfähigen Höcker 134 eine Abdeckschicht 138, welche aufplatiert oder abgeschieden sein kann. Wie zuvor bereits beschrieben wurde, kann die Abdeckschicht 138 Lötmittel oder andere Materialien aufweisen. Wie in 17 gezeigt ist, kann die Fotolackschicht 142 daraufhin entfernt werden, und freigelegte Bereiche des UBM-Materials 128 werden unter Verwendung eines Ätzprozesses weggeätzt, wie es ebenso in 17 gezeigt ist. Das Halbleiterbauteil 140 kann daraufhin beispielsweise erhitzt werden, um ein Material der Abdeckschicht 138 zurückfließen zu lassen.
  • Das Halbleiterbauteil 140 wird bei manchen Ausführungsformen „umgedreht” oder invertiert und an ein Verpackungsbauteil 170 angesetzt, wie es in 18 gezeigt ist. Das Verpackungsbauteil 170 umfasst ein Substrat 162, welches ein Interposer-Substrat oder andere Arten von Substraten aufweisen kann, mit einer Mehrzahl leitfähiger Spuren oder Elemente 166, welche innerhalb eines Isolatormaterials 164 nahe einer Oberseite dieses angeordnet sind. Lötkugeln 168 können bei manchen Ausführungsformen unter Verwendung eines vorangestellten Lötprozesses auf Oberseiten der leitfähigen Spuren oder der Elemente 166 des Verpackungsbauteils 170 ausgebildet werden. Bei anderen Ausführungsformen sind keine Lötkugeln 168 vorgesehen. Leitfähige Höcker 134 werden mit den Lötkugeln 168 verbunden (oder mit den leitfähigen Spuren oder Elementen 166 des Verpackungsbauteils 170, falls keine Lötkugeln 168 vorgesehen sind), und das Verpackungsbauteil 160 wird erhitzt, um ein eutektisches Material der Lötkugeln 168 und/oder der Abdeckschicht 138 der leitfähigen Höcker 134 zurückzufließen, wodurch das Halbleiterbauteil 140, welches den integrierten Schaltkreischip aufweist, mit dem Verpackungsbauteil 170 unter Ausbildung eines verpackten Halbleiterbauteils 160 verbunden wird.
  • Die 19 veranschaulicht eine Querschnittsansicht eines verpackten Halbleiterbauteils 160 nach der Weiterverarbeitung. Ähnlich zu der Ausführungsform, welche in 12 gezeigt ist, wird ein Unterfüllmaterial 152 unterhalb des Halbleiterbauteils 140 verteilt, wobei eine Vergußmasse 154 über dem Halbleiterbauteil 140 und dem Verpackungsbauteil 160 ausgebildet werden kann, wie es durch die Strichlinie angedeutet ist, und wobei leitfähige Kugeln 156 auf einer Bodenseite des Verpackungsbauteils 160 ausgebildet sein können.
  • Der in den 15 bis 17 veranschaulichte Prozessablauf für die Ausbildung der leitfähigen Höcker 134 unter Verwendung eines Platierungsprozesses kann ebenso dazu verwendet werden, ein Halbleiterbauteil 140, welches ein Verpackungsbauteil aufweist, herzustellen. Auf ähnliche Weise kann auch der in den 4 bis 11 gezeigte Prozessablauf für die Ausbildung einer UBM-Struktur 128 sowie der leitfähigen Höcker 134 dazu verwendet werden, ein Halbleiterbauteil 140, welches einen integrierten Schaltkreischip aufweist, herzustellen. Zwei der hierin beschriebenen Halbleiterbauteile 140 können gemäß manchen Ausführungsformen zusammen verpackt sein, wobei beispielsweise eines der Halbleiterbauteile 140 einen integrierten Schaltkreischip und das andere Halbleiterbauteil 140 ein Verpackungsbauteil aufweist.
  • Die 20 zeigt ein Flussdiagramm 180 eines Verfahrens für die Herstellung eines Halbleiterbauteils 140 gemäß manchen Ausführungsformen. Im Schritt 182 werden Kontakte 106 über einem Substrat 100 ausgebildet. In dem Schritt 184 wird Isolatormaterial 114 über den Kontaktpads 106 und dem Substrat 100 ausgebildet. In dem Schritt 186 wird das Isolatormaterial 114 strukturiert, um eine Öffnung 118 über jedem Kontaktpad 106 auszubilden. In dem Schritt 188 werden die Kontaktpads 106 unter Verwendung des Reinigungsprozesses 120, welche mit Bezug auf die 7 bis 14 beschrieben worden ist, gereinigt, welcher eine Furche 124 in einem Abschnitt der Oberseite des Kontaktpads 106 ausbilden. In dem Schritt 190 wird eine UBM-Struktur 128 über jedem der Kontaktpads 106 und den Abschnitten des Isolatormaterials 114 ausgebildet.
  • Manche Ausführungsformen der vorliegenden Offenbarung umfassen Verfahren für die Herstellung von Halbleiterbauteilen 140, und ebenso von Halbleiterbauteilen 140, welche unter Verwendung der hierin beschriebenen Verfahren hergestellt worden sind. Manche Ausführungsformen der vorliegenden Offenbarung umfassen ebenfalls verpackte Halbleiterbauteile 160, welche mit den hierin beschriebenen neuartigen Halbleiterbauteilen 140 verpackt worden sind oder diese umfassen.
  • Die Vorteile der vorliegenden Ausführungsformen der Offenbarung umfassen das Bereitstellen neuartiger Halbleiterbauteile 140, bei denen leitfähige Höcker 134 mit den Kontaktpads 106 verbunden sind und bei denen die UBM-Strukturen 128 einen niedrigen Widerstand aufweisen, sowie das Verbessern der Leistungsfähigkeit der Halbleiterbauteile 140, Der Reinigungsprozess 120 weist eine neuartige Behandlung des Substrates 100 auf, welche die Oberseite der Kontaktpads 106 reinigt und zu einem gut steuerbaren Widerstand der leitfähigen Höcker 134 führt, sogar für hoch entwickelte Halbleiterbauteile 140, welche kleinere Öffnungen 118 in den Isolatormaterialien 114 aufweisen, und welche beispielsweise Öffnungen 118 aufweisen können, die lediglich 15 bis 30 μm groß sind.
  • Widerstandwerte (Re) von ungefähr 10 Milliohm (mOhms) oder weniger für die leitfähigen Höcker 134 sind in vorteilhafter Weise mit Hilfe der Ausführungsformen der vorliegenden Offenbarung erreichbar. Experimentelle Ergebnisse von Halbleiterbauteilen 140, welche mit ovalförmigen Öffnungen 118 hergestellt worden sind, mit Abmessungen von ungefähr 15 × 30 μm, führten zu einer Re-Verteilung mit einem mittleren Höckerwiderstand (Re) von 2,56 mOhm und mit einem Sigma von 0,62 für eine Mehrzahl der Halbleiterbauteile 140, welche verkeilt über die Oberseite des Substrates ausgebildet sind. Durch die Verwendung der Ausführungsformen der vorliegenden Offenbarung ist somit eine verbesserte Höckerleistungsfähigkeit erreichbar.
  • Mit Hilfe des hierin beschriebenen neuartigen Reinigungsprozesses 120 für die Kontaktpads 106 kann ein Backprozess für die Vorbereitung der Kontaktpads 106 für die Ausbildung der UBM-Strukturen 128 in vorteilhafter Weise ausgeschlossen oder vermieden werden. Der neuartige Reinigungsprozess 120 weist für die Halbleiterbauteilstruktur sowie die Herstellungsverfahren einen einzigen Nassreinigungsprozess auf. Der Reinigungsprozess 120 für die Kontaktpads 106 führt zu einer verbesserten Rc-Leistungsfähigkeit für die leitfähigen Höcker 134 und kann auf einfache Weise in die Verpackung sowie den Herstellungsprozessablauf implementiert werden.
  • Gemäß manchen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren für die Herstellung eines Halbleiterbauteils das Ausbilden einer Mehrzahl Kontaktpads über einem Substrat, und das Ausbilden eines Isolatormaterials über der Mehrzahl Kontaktpads und dem Substrat. Das Isolatormaterial wird strukturiert, um eine Öffnung über jeder der Mehrzahl Kontaktpads auszubilden, und die Mehrzahl Kontaktpads wird gereinigt. Das Verfahren umfasst das Ausbilden einer UBM-Struktur über der Mehrzahl Kontaktpads und Anteilen des Isolatormaterials. Das Reinigen der Mehrzahl Kontaktpads vertieft eine Oberseite jedes der Mehrzahl Kontaktpads.
  • Gemäß anderen Ausführungsformen umfasst ein Halbleiterbauteil ein Substrat und eine Mehrzahl Kontaktpads, die über das Substrat verteilt sind. Jedes der Mehrzahl Kontaktpads weist eine Oberseite auf. Die Oberseite jedes der Mehrzahl Kontaktpads umfasst einen vertieften Abschnitt und einen nicht vertieften Abschnitt. Ein Isolatormaterial wird über dem Substrat und den nicht vertieften Abschnitten der Oberseite jedes der Mehrzahl Kontaktpads angeordnet. Eine UBM-Struktur wird über dem vertieften Abschnitt und der Oberseite jedes der Mehrzahl Kontaktpads und über Bereichen des Isolatormaterials angeordnet.
  • Gemäß anderen Ausführungsformen umfasst ein Halbleiterbauteil ein Substrat und eine Mehrzahl Kontaktpads, die nahe einer Oberseite des Substrates angeordnet sind. Jedes der Mehrzahl Kontaktpads umfasst eine Oberseite, die einen vertieften Abschnitt aufweist. Ein Isolatormaterial ist über dem Substrat und über einem nicht vertieften Bereich jedes der Mehrzahl Kontaktpads angeordnet. Eine UBM-Struktur ist über dem vertieften Abschnitt jedes der Mehrzahl Kontaktpads und den Bereichen des Isolatormaterials angeordnet. Ein leitfähiger Höcker wird mit der UBM-Struktur über jedem der Mehrzahl Kontaktpads verbunden.
  • Obwohl manche Ausführungsformen der vorliegenden Offenbarung und deren Vorteile hierin im Detail beschrieben worden sind, sollte verstanden werden, dass verschiedene Änderungen, Ersetzungen und Abwandlungen durchgeführt werden können, ohne dass damit aus dem Umfang der Offenbarung, wie er durch die anhängenden Ansprüche festgelegt ist, herausgetreten wird. Beispielsweise wird der Fachmann ohne weiteres verstehen, dass viele der Merkmale, Funktionen, Prozesse und Materialien, die hierin beschrieben worden sind, innerhalb des Umfangs der vorliegenden Offenbarung variiert werden können. Es wird darüber hinaus nicht beabsichtigt, dass die vorliegende Anmeldung auf bestimmte Ausführungsformen des Prozesses, der Maschine, der Herstellung, der Zusammensetzung der Materie, der Mittel, der Verfahren und auf Schritte, die in der Beschreibung beschrieben worden sind, beschränkt wird. Wie der Fachmann ohne weiteres der vorliegenden Offenbarung entnehmen wird, sollen Prozesse, Maschinen, Herstellungsverfahren, Zusammensetzungen der Materie, Mittel, Verfahren oder Schritte, welche vorliegend bereits existieren oder später erst entwickelt werden, welche jedoch im Wesentlichen dieselbe Funktion ausführen oder im Wesentlichen dasselbe Ergebnis erreichen wie die vorliegenden Ausführungsformen, welche hierin beschrieben worden sind, ebenso gemäß der vorliegenden Offenbarung verwendet werden können. Dementsprechend sind die anhängenden Ansprüche dazu vorgesehen, in ihrem Umfang derartige Prozesse, Maschinen, Herstellungsverfahren, Zusammensetzungen der Materie, Mittel, Verfahren oder Schritte mit zu umfassen.

Claims (15)

  1. Verfahren für die Herstellung eines Halbleiterbauteils, wobei das Verfahren auf weist: Ausbilden einer Mehrzahl Kontaktpads über einem Substrat; Ausbilden eines Isolatormaterials über der Mehrzahl Kontaktpads und dem Substrat; Strukturieren des Isolatormaterials, um eine Öffnung über jedem der Mehrzahl Kontaktpads auszubilden; Reinigen der Mehrzahl Kontaktpads; und Ausbilden einer Underball-Metallisierungsstruktur (UBM) über der Mehrzahl Kontaktpads und Anteilen des Isolatormaterials, wobei das Reinigen der Mehrzahl Kontaktpads eine Oberseite jedes der Mehrzahl Kontaktpads vertieft.
  2. Verfahren nach Anspruch 1, bei dem das Ausbilden des Isolatormaterials das Ausbilden eines Isolatormaterials, das eine Dicke von ungefähr 3 μm bis ungefähr 10 μm aufweist, umfasst.
  3. Verfahren nach Anspruch 1 oder 2, bei dem das Reinigen der Mehrzahl Kontaktpads das Reinigen der Mehrzahl Kontaktpads mit einer sauren Lösung, insbesondere mit Fluorwasserstoff oder Phosphorsäure, umfasst.
  4. Verfahren nach Anspruch 3, bei dem das Reinigen der Mehrzahl Kontaktpads mit dem Fluorwasserstoff die Verwendung verdünnten Fluorwasserstoffes, welcher eine Konzentration von ungefähr 0,1% bis ungefähr 10% aufweist, umfasst, oder bei dem das Reinigen der Mehrzahl Kontaktpads mit der Phosphorsäure das Verwenden verdünnter Phosphorsäure, welche eine Konzentration von ungefähr 1% bis ungefähr 50% aufweist, umfasst.
  5. Verfahren nach einem der vorangegangenen Ansprüche, bei dem das Reinigen der Mehrzahl Kontaktpads die Oberseite jedes der Mehrzahl Kontaktpads um ungefähr 400 Å oder mehr vertieft.
  6. Verfahren nach einem der vorangegangenen Ansprüche, bei dem das Ausbilden des Isolatormaterials das Ausbilden eines Polymers aufweist, und bei dem das Verfahren weiterhin das Aushärten des Polymers bei einer Temperatur von ungefähr 300 bis 400°C für ungefähr 1 bis 2 Stunden umfasst, nach dem Strukturieren des Isolatormaterials.
  7. Halbleiterbauteil, das aufweist: ein Substrat; eine Mehrzahl Kontaktpads, die über dem Substrat angeordnet sind, wobei jedes der Mehrzahl Kontaktpads eine Oberseite aufweist, wobei die Oberseite jedes der Mehrzahl Kontaktpads einen vertieften Abschnitt und einen nicht vertieften Abschnitt aufweist; ein Isolatormaterial, das über dem Substrat und dem nicht vertieften Abschnitt der Oberseite jedes der Mehrzahl Kontaktpads angeordnet ist; und eine Underball-Metallisierungsstruktur (UBM), die über dem vertieften Abschnitt der Oberseite jedes der Mehrzahl Kontaktpads und über Abschnitten des Isolatormaterials angeordnet ist.
  8. Halbleiterbauteil nach Anspruch 7, bei dem das Isolatormaterial eine Öffnung über dem vertieften Abschnitt der Oberseite jedes der Mehrzahl Kontaktpads aufweist.
  9. Halbleiterbauteil nach Anspruch 8, bei dem jede der Öffnungen eine Breite von ungefähr 100 μm oder weniger in einer Draufsicht des Halbleiterbauteils aufweist, und/oder bei dem jede der Öffnungen eine runde, ovale oder polygone Form in einer Draufsicht des Halbleiterbauteils aufweist.
  10. Halbleiterbauteil nach einem der Ansprüche 7 bis 9, bei dem das Isolatormaterial eine Dicke von ungefähr 3 bis 10 μm aufweist.
  11. Halbleiterbauteil gemäß einem der Ansprüche 7 bis 10, bei dem die UBM-Struktur eine Mehrzahl Schichten aufweist, wobei die Mehrzahl Schichten einen Materialstapel aufweist, der aus der Gruppe im Wesentlichen bestehend aus Ti/Cu, TiN/Cu, TaN/Cu, TiW/Cu, Ti/NiV/Cu, Ti/NiSi/Cu, Al/NiV/Cu, Al/NiSi/Cus sowie Kombinationen dieser ausgewählt ist, und/oder bei dem die UBM-Struktur eine Dicke von ungefähr 100 bis 10.000 Å aufweist.
  12. Halbleiterbauteil nach einem der Ansprüche 7 bis 11, bei dem die Mehrzahl Kontaktpads nahe einer Oberseite des Substrates angeordnet ist, wobei das Halbleiterbauteil weiterhin aufweist: einen leitfähigen Höcker, der mit der UBM-Struktur über jeden der Mehrzahl Kontaktpads verbunden ist.
  13. Halbleiterbauteil nach Anspruch 12, bei dem die leitfähigen Höcker Kupferhöcker aufweisen; bei dem die leitfähigen Höcker Kupferhöcker aufweisen, mit einer darauf angeordneten Abdeckschicht, wobei die Abdeckschicht ein Material aufweist, das aus der Gruppe im Wesentlichen bestehend aus Sn, Ni, Sn/Ag, Sn/Cu, Sn/Ag/Cu, Sn/Pb, Au, Ag, Pd und Kombinationen dieser ausgewählt ist; oder bei dem die leitfähigen Höcker Löthöcker aufweisen, wobei die Löthöcker ein Material aufweisen, das aus der Gruppe im Wesentlichen bestehend aus Sn, Sn/Ag, Sn/Cu, Sn/Ag/Cu, Sn/Pb, Au, Ag, Pd und Kombinationen dieser ausgewählt ist.
  14. Halbleiterbauteil nach Anspruch 12 oder 13, bei dem jeder der leitfähigen Höcker eine Metalloxidschicht aufweist, die auf einer Oberseite dieser angeordnet ist.
  15. Halbleiterbauteil nach Anspruch 12 oder 13, bei dem jeder der leitfähigen Höcker von einem angrenzenden leitfähigen Höcker um ungefähr 150 μm oder weniger beabstandet ist.
DE102013100645.0A 2012-10-25 2013-01-23 Halbleiterbauteile, Verfahren zur Herstellung dieser sowie gepackte Halbleiterbauteile Ceased DE102013100645A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/660,867 US10269747B2 (en) 2012-10-25 2012-10-25 Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US13/660,867 2012-10-25

Publications (1)

Publication Number Publication Date
DE102013100645A1 true DE102013100645A1 (de) 2014-04-30

Family

ID=50479809

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013100645.0A Ceased DE102013100645A1 (de) 2012-10-25 2013-01-23 Halbleiterbauteile, Verfahren zur Herstellung dieser sowie gepackte Halbleiterbauteile

Country Status (4)

Country Link
US (2) US10269747B2 (de)
CN (1) CN103779243A (de)
DE (1) DE102013100645A1 (de)
TW (1) TWI524485B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016117826A1 (de) 2016-09-21 2018-03-22 Infineon Technologies Ag Elektronische vorrichtung, elektronikmodul und herstellungsverfahren dafür

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9224674B2 (en) * 2011-12-15 2015-12-29 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (BBUL) packages
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
CN103035604B (zh) * 2012-12-17 2014-07-16 矽力杰半导体技术(杭州)有限公司 一种倒装芯片封装结构及其制作工艺
JP5885351B2 (ja) * 2013-10-09 2016-03-15 有限会社 ナプラ 接合部及び電気配線
US10283492B2 (en) * 2015-06-23 2019-05-07 Invensas Corporation Laminated interposers and packages with embedded trace interconnects
US9779940B2 (en) * 2015-07-01 2017-10-03 Zhuahai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Chip package
US9589920B2 (en) * 2015-07-01 2017-03-07 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Chip package
US9865516B2 (en) 2016-01-10 2018-01-09 Micron Technology, Inc. Wafers having a die region and a scribe-line region adjacent to the die region
US20170365567A1 (en) * 2016-06-20 2017-12-21 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
JP7134617B2 (ja) * 2017-10-30 2022-09-12 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
JP7100980B2 (ja) * 2018-01-22 2022-07-14 ローム株式会社 Ledパッケージ
US10790251B2 (en) * 2018-06-20 2020-09-29 Micron Technology, Inc. Methods for enhancing adhesion of three-dimensional structures to substrates
CN111508919A (zh) * 2019-01-31 2020-08-07 联华电子股份有限公司 半导体装置及半导体装置的制作方法
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
US10867944B2 (en) * 2019-03-27 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10957664B2 (en) * 2019-05-29 2021-03-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
KR20210068891A (ko) * 2019-12-02 2021-06-10 삼성전자주식회사 인터포저, 및 이를 가지는 반도체 패키지
US20210210449A1 (en) * 2020-01-03 2021-07-08 Qualcomm Incorporated Thermal compression flip chip bump

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6992001B1 (en) * 2003-05-08 2006-01-31 Kulicke And Soffa Industries, Inc. Screen print under-bump metalization (UBM) to produce low cost flip chip substrate
US20060292711A1 (en) * 2005-06-28 2006-12-28 Peng Su Mechanical integrity evaluation of low-k devices with bump shear
US7262078B2 (en) * 2005-02-17 2007-08-28 Touch Micro-System Technology Inc. Method of forming a wear-resistant dielectric layer

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4360142A (en) * 1979-06-29 1982-11-23 International Business Machines Corporation Method of forming a solder interconnection capable of sustained high power levels between a semiconductor device and a supporting substrate
US5766982A (en) * 1996-03-07 1998-06-16 Micron Technology, Inc. Method and apparatus for underfill of bumped or raised die
US6674017B1 (en) * 1998-12-24 2004-01-06 Ngk Spark Plug Co., Ltd. Multilayer-wiring substrate and method for fabricating same
KR20010004529A (ko) 1999-06-29 2001-01-15 김영환 웨이퍼 레벨 패키지 및 그의 제조 방법
US6586323B1 (en) * 2000-09-18 2003-07-01 Taiwan Semiconductor Manufacturing Company Method for dual-layer polyimide processing on bumping technology
US6444561B1 (en) * 2000-10-02 2002-09-03 Industrial Technology Research Institute Method for forming solder bumps for flip-chip bonding by using perpendicularly laid masking strips
US6977224B2 (en) * 2000-12-28 2005-12-20 Intel Corporation Method of electroless introduction of interconnect structures
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
US20030124831A1 (en) * 2001-12-27 2003-07-03 Chung-Liang Hsiao Method of forming a bump
JP3949505B2 (ja) * 2002-04-26 2007-07-25 シャープ株式会社 接続端子及びその製造方法並びに半導体装置及びその製造方法
US7170181B2 (en) * 2003-11-19 2007-01-30 International Business Machines Corporation Optimum padset for wire bonding RF technologies with high-Q inductors
KR100618901B1 (ko) 2004-08-14 2006-09-01 삼성전자주식회사 비선형적 충격 특성을 갖는 반도체 패키지 및 그 제조방법
US20060087039A1 (en) * 2004-10-22 2006-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Ubm structure for improving reliability and performance
JP2006272745A (ja) * 2005-03-29 2006-10-12 Fuji Photo Film Co Ltd 平版印刷版用支持体および平版印刷版原版
CN2845167Y (zh) * 2005-06-14 2006-12-06 威盛电子股份有限公司 倒装片封装结构
DE102006001254B4 (de) * 2005-11-30 2015-03-19 Globalfoundries Inc. Verfahren zur Herstellung von Lotkugeln mit einer stabilen Oxidschicht durch Steuern der Aufschmelzumgebung
JP2007220959A (ja) * 2006-02-17 2007-08-30 Fujitsu Ltd 半導体装置及びその製造方法
US8022543B2 (en) * 2008-03-25 2011-09-20 International Business Machines Corporation Underbump metallurgy for enhanced electromigration resistance
JP5401817B2 (ja) * 2008-03-25 2014-01-29 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
CN101859733B (zh) 2009-04-13 2012-08-08 日月光半导体制造股份有限公司 半导体封装构造、半导体封装构造用载板及其制造方法
US8659155B2 (en) 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
US8354750B2 (en) * 2010-02-01 2013-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stress buffer structures in a mounting structure of a semiconductor device
US9048135B2 (en) * 2010-07-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Copper pillar bump with cobalt-containing sidewall protection
JP2012028708A (ja) * 2010-07-27 2012-02-09 Renesas Electronics Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6992001B1 (en) * 2003-05-08 2006-01-31 Kulicke And Soffa Industries, Inc. Screen print under-bump metalization (UBM) to produce low cost flip chip substrate
US7262078B2 (en) * 2005-02-17 2007-08-28 Touch Micro-System Technology Inc. Method of forming a wear-resistant dielectric layer
US20060292711A1 (en) * 2005-06-28 2006-12-28 Peng Su Mechanical integrity evaluation of low-k devices with bump shear

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016117826A1 (de) 2016-09-21 2018-03-22 Infineon Technologies Ag Elektronische vorrichtung, elektronikmodul und herstellungsverfahren dafür
DE102016117826B4 (de) 2016-09-21 2023-10-19 Infineon Technologies Ag Elektronikmodul und herstellungsverfahren dafür

Also Published As

Publication number Publication date
US20140117533A1 (en) 2014-05-01
US20180337155A1 (en) 2018-11-22
US10790252B2 (en) 2020-09-29
CN103779243A (zh) 2014-05-07
TW201417230A (zh) 2014-05-01
US10269747B2 (en) 2019-04-23
TWI524485B (zh) 2016-03-01

Similar Documents

Publication Publication Date Title
DE102013100645A1 (de) Halbleiterbauteile, Verfahren zur Herstellung dieser sowie gepackte Halbleiterbauteile
DE102019115275B4 (de) Halbleiter-Interconnect-Struktur und Verfahren
DE102015105950B4 (de) Pufferschicht(en) auf einer gestapelten Struktur mit einer Durchkontaktierung und Verfahren
DE102016100279B4 (de) Öffnung im pad zum bonden einer integrierten passiven vorrichtung in ein info-package
DE102013101192B4 (de) Halbleitergehäuse
DE102010037941B4 (de) Verfahren und Verwendung eines rekonstituierten Wafer zur Halbleiterbauelementfabrikation
DE102016101287B4 (de) Halbleitervorrichtungsstruktur und verfahren zu deren bildung
DE102013104970A1 (de) Gekapselte Halbleitervorrichtungen und Kapselungsvorrichtungen und -verfahren
DE102014114633A1 (de) Gehäusestrukturen und Verfahren zu ihrer Ausbildung
DE102013104397A1 (de) Halbleiterpackage und Verfahren zur Herstellung desselben
DE102015105855A1 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
DE102015106585A1 (de) Gehäuse mit UBM und Verfahren zum Bilden
DE102021100011B4 (de) Organischer interposer mit einer zweischichtigen induktorstruktur und verfahren zu dessen herstellung
DE112008000592T5 (de) Chip-Kontaktierhügel aus Kupfer mit Elektromigrationskappe und Lötmittelüberzug
DE102019123272A1 (de) Verbindungsstruktur und Verfahren zum Bilden derselben
DE102009010885B4 (de) Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür
DE102008054054A1 (de) Halbleiterbauelement mit einem Aufbau für reduzierte Verspannung von Metallsäulen
DE102019117917B4 (de) Bondingstrukturen in halbleiter-packages und verfahren zu ihrer herstellung
DE102014101030B4 (de) Barrierestrukturen zwischen externen elektrischen Anschlussteilen und entprechendes Verfahren
DE102022108359A1 (de) Halbleiterbauelemente und deren herstellungsverfahren
DE102008046761B4 (de) Halbleiterbauelement mit leitfähiger Verbindungsanordnung und Verfahren zur Bildung eines Halbleiterbauelements
DE102020126928A1 (de) Halbleiter-packages und verfahren zu deren herstellung
DE102016117031A1 (de) Halbleiterstruktur und Herstellungsverfahren davon
DE102021115254B4 (de) Halbleitervorrichtung und Verfahren
DE102019123296B4 (de) Metall-isolator-metall-kondensatoren mit einer hohen durchschlagsspannung und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20140508