DE102021100011B4 - Organischer interposer mit einer zweischichtigen induktorstruktur und verfahren zu dessen herstellung - Google Patents

Organischer interposer mit einer zweischichtigen induktorstruktur und verfahren zu dessen herstellung Download PDF

Info

Publication number
DE102021100011B4
DE102021100011B4 DE102021100011.4A DE102021100011A DE102021100011B4 DE 102021100011 B4 DE102021100011 B4 DE 102021100011B4 DE 102021100011 A DE102021100011 A DE 102021100011A DE 102021100011 B4 DE102021100011 B4 DE 102021100011B4
Authority
DE
Germany
Prior art keywords
layer
bump
conductive coil
dielectric layer
bond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102021100011.4A
Other languages
English (en)
Other versions
DE102021100011A1 (de
Inventor
Wei-Han Chiang
Ming-Da Cheng
Ching-Ho Cheng
Wei Sen CHANG
Hong-Seng Shue
Ching-Wen Hsiao
Chun-Hung Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102021100011A1 publication Critical patent/DE102021100011A1/de
Application granted granted Critical
Publication of DE102021100011B4 publication Critical patent/DE102021100011B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive

Abstract

Organischer Interposer (400) mit:dielektrischen Interconnect-Ebene-Materialschichten (20), die Umverteilungs-Interconnect-Strukturen (40) einbetten;mindestens einer dielektrischen Verkappungsschicht (30) über einer obersten dielektrischen Interconnect-Ebene-Materialschicht (28), die aus den dielektrischen Interconnect-Ebene-Materialschichten (20) gewählt ist;einer dielektrischen Bondebene-Schicht (60) über der mindestens einen dielektrischen Verkappungsschicht (30); undeiner zweischichtigen Induktorstruktur (70), die Folgendes aufweist:eine untere leitfähige Spule (72), die in die oberste dielektrische Interconnect-Ebene-Materialschicht (28) eingebettet ist,eine leitfähige Durchkontaktierungsstruktur (73), die sich vertikal durch die mindestens eine dielektrische Verkappungsschicht (30) und die untere leitfähige Spule (72) erstreckt, undeine obere leitfähige Spule (75), die in die dielektrische Bondebene-Schicht (60) eingebettet ist und Kupfer aufweist.

Description

  • Hintergrund
  • Ein Waferebene-Fan-out-Package (FOWLP) kann einen Interposer zwischen Halbleiter-Dies und ein Package-Substrat aufweisen. Ein geeigneter Interposer hat eine ausreichende mechanische Festigkeit, um Bondprozessen standzuhalten, die zum Befestigen der Halbleiter-Dies und des Package-Substrats verwendet werden. US 2018/0310408 A1 offenbart eine gedruckte Leiterplatte, die eine Spule innerhalb eines Kernbasismaterials aufweist, wobei das Kernbasismaterial ein magnetisches Material enthält.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Vielmehr können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1A ist eine vertikale Schnittansicht einer beispielhaften Struktur nach einer Herstellung einer unteren leitfähigen Spule in jedem prozessinternen organischen Interposer gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 1B ist eine Top-Down-Ansicht eines Bereichs B von 1A.
    • 1C ist eine vertikale Schnittansicht entlang einer Ebene C - C` von 1B.
    • 2A ist eine Top-Down-Ansicht des Bereichs B von 1A nach einer Herstellung mindestens einer dielektrischen Verkappungsschicht gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 2B ist eine vertikale Schnittansicht entlang einer Ebene B - B' von 2A.
    • 3A ist eine Top-Down-Ansicht des Bereichs B von 1A nach einer Erzeugung einer Durchkontaktierungsvertiefung durch die mindestens eine dielektrische Verkappungsschicht gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 3B ist eine vertikale Schnittansicht entlang einer Ebene B - B' von 3A.
    • 4A ist eine Top-Down-Ansicht des Bereichs B von 1A nach einer Herstellung einer metallischen Seedschicht gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 4B ist eine vertikale Schnittansicht entlang einer Ebene B - B' von 4A.
    • 5A ist eine Top-Down-Ansicht des Bereichs B von 1A nach einer Herstellung einer strukturierten Fotoresistschicht gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 5B ist eine vertikale Schnittansicht entlang einer Ebene B - B' von 5A.
    • 6A ist eine Top-Down-Ansicht des Bereichs B von 1A nach einer Herstellung einer zusammenhängenden leitfähigen Struktur mit einer leitfähigen Durchkontaktierungsstruktur und einer oberen leitfähigen Spule gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 6B ist eine vertikale Schnittansicht entlang einer Ebene B - B' von 6A.
    • 7A ist eine Top-Down-Ansicht des Bereichs B von 1A nach einer Entfernung der strukturierten Fotoresistschicht gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 7B ist eine vertikale Schnittansicht entlang einer Ebene B - B' von 7A.
    • 8A ist eine Top-Down-Ansicht des Bereichs B von 1A nach einer Entfernung von unmaskierten Teilen der metallischen Seedschicht gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 8B ist eine vertikale Schnittansicht entlang einer Ebene B - B' von 8A.
    • 9A ist eine Top-Down-Ansicht des Bereichs B von 1A nach einer Herstellung einer dielektrischen Passivierungsschicht gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 9B ist eine vertikale Schnittansicht entlang einer Ebene B - B' von 9A.
    • 10A ist eine Top-Down-Ansicht des Bereichs B von 1A nach einer Herstellung einer Bondebene-Polymerschicht und nach einer Erzeugung von Bondebene-Durchkontaktierungsvertiefungen gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 10B ist eine vertikale Schnittansicht entlang einer Ebene B - B' von 10A.
    • 11A ist eine vertikale Schnittansicht der beispielhaften Struktur nach einer Befestigung von Lotkugeln an Kontakthügelstrukturen gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 11B ist eine Draufsicht des Bereichs B der beispielhaften Struktur von 11A.
    • 11C ist eine vertikale Schnittansicht entlang der vertikalen Ebene C - C' des Teils der beispielhaften Struktur von 11B.
    • 12 ist eine vertikale Schnittansicht der beispielhaften Struktur nach einer Befestigung von Halbleiter-Dies an organischen Interposern gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 13 ist eine vertikale Schnittansicht der beispielhaften Struktur nach einer Herstellung von Waferebene-Fan-out-Packages gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 14 ist eine vertikale Schnittansicht der beispielhaften Struktur nach einer Zertrennung der Waferebene-Fan-out-Packages gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 15 ist eine vertikale Schnittansicht der beispielhaften Struktur nach einer Befestigung eines Package-Substrats an dem Waferebene-Fan-out-Package gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 16 ist eine vertikale Schnittansicht der beispielhaften Struktur nach einer Befestigung des Package-Substrats an einer gedruckten Leiterplatte (PCB) gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 17 ist ein Ablaufdiagramm, das Schritte zum Herstellen eines organischen Interposers gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element hergestellt werden können, sodass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können entsprechend interpretiert werden. Wenn nicht ausdrücklich anders angegeben, wird unterstellt, dass alle Elemente, die die gleiche Bezugszahl haben, die gleiche Materialzusammensetzung und eine Dicke in dem gleichen Dickenbereich haben.
  • Die vorliegende Erfindung ist auf Halbleitervorrichtungen und insbesondere auf eine Chip-Package-Struktur, die einen organischen Interposer mit einer Induktorstruktur enthält, und auf ein Verfahren zu deren Herstellung gerichtet. Die verschiedenen Aspekte werden nachstehend näher beschrieben.
  • Im Allgemeinen können die Verfahren und Strukturen der vorliegenden Erfindung zum Bereitstellen eines organischen Interposers mit einer Induktorstruktur verwendet werden, der direkt an einen Halbleiter-Die gebondet werden kann. Insbesondere kann die Induktorstruktur eine untere leitfähige Spule, eine obere leitfähige Spule, die Kupfer aufweist, und eine leitfähige Durchkontaktierungsstruktur aufweisen, die die obere leitfähige Spule mit der unteren leitfähigen Spule verbindet. Direkt auf der oberen leitfähigen Spule können kupferbasierte Kontakthügelstrukturen vorgesehen werden. Die Induktorstruktur kann kupferbasiert sein und kann kein Aluminium enthalten. Nachstehend werden die verschiedenen Aspekte der Verfahren und Strukturen von Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
  • 1A ist eine vertikale Schnittansicht einer beispielhaften Struktur nach einer Herstellung einer unteren leitfähigen Spule in jedem prozessinternen organischen Interposer gemäß einer Ausführungsform der vorliegenden Erfindung. 1B ist eine Top-Down-Ansicht eines Induktorbereichs B von 1A. 1C ist eine vertikale Schnittansicht entlang einer Ebene C - C` von 1B.
  • Die in den 1A bis 1C gezeigte beispielhafte Struktur weist organische Interposer 400 auf, die über einem Trägersubstrat 300 hergestellt sind. Jeder organische Interposer 400 kann in einem jeweiligen Einheitsinterposerbereich UIA hergestellt werden. Auf dem Trägersubstrat 300 kann eine zweidimensionale Matrix von organischen Interposern 400 hergestellt werden. Ein organischer Interposer ist ein Interposer, der mindestens ein organisches Isoliermaterial, wie etwa ein organisches Polymermatrixmaterial, aufweist. Jeder organische Interposer 400 kann in einem jeweiligen Einheitsinterposerbereich UIA hergestellt werden. Das Trägersubstrat 300 kann ein kreisförmiger oder ein rechteckiger Wafer sein. Querabmessungen (wie etwa ein Durchmesser eines kreisförmigen Wafers oder eine Seite eines rechteckigen Wafers) des Trägersubstrats 300 können 100 mm bis 500 mm, z. B. 200 mm bis 400 mm, betragen, aber es können auch kleinere und größere Querabmessungen verwendet werden. Das Trägersubstrat 300 kann ein Halbleitersubstrat, ein Isolationssubstrat oder ein leitfähiges Substrat sein. Das Trägersubstrat 300 kann transparent oder opak sein. Das Trägersubstrat 300 kann eine so große Dicke haben, dass es eine Matrix von organischen Interposern 400, die später auf dem Substrat hergestellt werden soll, mechanisch abstützen kann. Die Dicke des Trägersubstrats 300 kann zum Beispiel 60 µm bis 1 mm betragen, aber es können auch kleinere und größere Dicken verwendet werden.
  • Auf eine Oberseite des Trägersubstrats 300 kann eine Haftschicht 301 aufgebracht werden. Bei einer Ausführungsform kann das Trägersubstrat 300 ein optisch durchlässiges Material wie Glas oder Saphir aufweisen. Bei dieser Ausführungsform kann die Haftschicht 301 eine LTHC-Schicht (LTHC: Licht-Wärme-Umwandlung) sein. Die LTHC-Schicht ist ein Lösungsmittel-basierter Belag, der durch Schleuderbeschichtung aufgebracht wird. Die LTHC-Schicht kann eine Schicht sein, die UV-Licht in Wärme umwandelt, sodass die LTHC-Schicht ihr Haftvermögen verliert. Alternativ kann die Haftschicht 301 ein thermisch zersetzbares Haftmaterial aufweisen. Zum Beispiel kann die Haftschicht 301 einen druckempfindlichen Acryl-Klebstoff aufweisen, der sich bei einer erhöhten Temperatur zersetzt. Die Ablösungstemperatur des thermisch zersetzbaren Haftmaterials kann 150 °C bis 400 °C betragen. Andere geeignete thermisch zersetzbare Haftmaterialien, die sich bei anderen Temperaturen zersetzen, liegen ebenfalls innerhalb des beabsichtigten Schutzumfangs der Erfindung.
  • Anschließend können Kontakthügelstrukturen über der Haftschicht 301 hergestellt werden. Die Kontakthügelstrukturen können später zum Bonden an ein Package-Substrat verwendet werden, und sie werden daher hier als Package-seitige Kontakthügelstrukturen 18 bezeichnet. Die Package-seitigen Kontakthügelstrukturen 18 können ein metallisches Material aufweisen, das an ein Lotmaterial gebondet werden kann. Zum Beispiel kann ein UBM-Schichtstapel (UBM: Metallisierung unter dem Kontakthügel) über der Haftschicht 301 abgeschieden werden. Eine Reihenfolge von Materialschichten in dem UBM-Schichtstapel wird so gewählt, dass Lotmaterialteile später an Teile einer Unterseite des UBM-Schichtstapels gebondet werden können. Schichtstapel, die für die UBM-Schichtstapel verwendet werden können, sind unter anderem Stapel aus Cr/Cr-Cu/Cu/Au, Cr/Cr-Cu/Cu, TiW/Cr/Cu, Ti/Ni/Au und Cr/Cu/Au. Andere geeignete Materialien liegen ebenfalls innerhalb des beabsichtigten Schutzumfangs der Erfindung. Eine Dicke des UBM-Schichtstapels kann 5 µm bis 60 µm, z. B. 10 µm bis 30 µm, betragen, aber es können auch kleinere und größere Dicken verwendet werden.
  • Über dem UBM-Schichtstapel kann eine Fotoresistschicht aufgebracht werden, die dann lithografisch strukturiert werden kann, um eine Matrix von diskreten strukturierten Fotoresist-Materialteilen herzustellen. Zum Entfernen von unmaskierten Teilen des UBM-Schichtstapels kann ein Ätzprozess durchgeführt werden. Der Ätzprozess kann ein isotroper oder ein anisotroper Ätzprozess sein. Verbliebene Teile des UBM-Schichtstapels sind die Package-seitigen Kontakthügelstrukturen 18. Bei einer Ausführungsform können die Package-seitigen Kontakthügelstrukturen 18 als eine zweidimensionale Matrix angeordnet werden, die eine zweidimensionale periodische Matrix, wie etwa eine rechteckige periodische Matrix, sein kann. Bei einer Ausführungsform können die Package-seitigen Kontakthügelstrukturen 18 als C4-Kontakthügelstrukturen (C4: Chipverbindung mit kontrolliertem Kollaps) hergestellt werden.
  • Über der Package-seitigen Kontakthügelstruktur 18 kann eine dielektrische Materialschicht, die hier als eine Package-seitige dielektrische Materialschicht 12 bezeichnet wird, abgeschieden werden. Die Package-seitige dielektrische Materialschicht 12 kann ein dielektrisches Polymermaterial aufweisen, wie etwa Polyimid (PI), Benzocyclobuten (BCB) oder Polybenzoxazol (PBO). Andere geeignete Materialien liegen ebenfalls innerhalb des beabsichtigten Schutzumfangs der Erfindung. Eine Dicke der Package-seitigen dielektrischen Materialschicht 12 kann 4 µm bis 60 µm betragen, aber es können auch kleinere und größere Dicken verwendet werden.
  • Anschließend können Umverteilungs-Interconnect-Strukturen 40 (d. h., 42, 44 und 46) und weitere dielektrische Materialschichten über den Package-seitigen Kontakthügelstrukturen 18 und der Package-seitigen dielektrischen Materialschicht 12 hergestellt werden. Die weiteren dielektrischen Materialschichten (d. h., 22, 24, 26, 28) werden hier kollektiv als dielektrische Interconnect-Ebene-Materialschichten 20 bezeichnet. Die dielektrischen Interconnect-Ebene-Materialschichten 20 können eine Mehrzahl von dielektrischen Materialschichten (22, 24, 26, 28) umfassen, wie etwa eine erste dielektrische Materialschicht 22, eine zweite dielektrische Materialschicht 24, eine dritte dielektrische Materialschicht 26 und eine vierte dielektrische Materialschicht 28. Die vorliegende Erfindung wird zwar anhand einer Ausführungsform beschrieben, bei der vier dielektrische Materialschichten (22, 24, 26, 28) die Umverteilungs-Interconnect-Strukturen 40 einbetten, aber es werden hier ausdrücklich Ausführungsformen in Betracht gezogen, bei denen die dielektrischen Interconnect-Ebene-Materialschichten 20 zwei, drei oder fünf oder mehr dielektrische Materialschichten umfassen.
  • Im Allgemeinen kann mindestens eine der dielektrischen Interconnect-Ebene-Materialschichten (22, 24, 26, 28) eine organische Polymermatrixschicht sein, d. h., eine zusammenhängende Materialschicht, die im Wesentlichen ein organisches Polymer aufweist und/oder daraus besteht. Bei einer Ausführungsform kann jede der dielektrischen Interconnect-Ebene-Materialschichten (22, 24, 26, 28) eine organische Polymermatrixschicht sein.
  • Die Umverteilungs-Interconnect-Strukturen 40 weisen mehrere Ebenen von Umverteilungs-Interconnect-Strukturen 40 auf, die durch eine jeweilige der dielektrischen Materialschichten (22, 24, 26, 28) hergestellt werden können. Die Umverteilungs-Interconnect-Strukturen 40 können metallische Durchkontaktierungsstrukturen, metallische Leitungsstrukturen und/oder integrierte Leitungs- und Durchkontaktierungsstrukturen sein. Jede integrierte Leitungs- und Durchkontaktierungsstruktur ist eine Einheitsstruktur, die eine metallische Leitungsstruktur und mindestens eine metallische Durchkontaktierungsstruktur enthält. Eine Einheitsstruktur ist eine einzige zusammenhängende Struktur, bei der jeder Punkt in der Struktur mittels einer durchgehenden Leitung (die gerade sein kann oder auch nicht), die sich nur in der Struktur erstreckt, verbunden sein kann.
  • In einem erläuternden Beispiel können die Umverteilungs-Interconnect-Strukturen 40 Folgendes aufweisen: erste Umverteilungs-Interconnect-Strukturen 42, die durch eine und/oder auf einer Oberseite der ersten dielektrischen Materialschicht 22 hergestellt sind; zweite Umverteilungs-Interconnect-Strukturen 44, die durch eine und/oder auf einer Oberseite der zweiten Materialschicht 24 hergestellt sind; und dritte Umverteilungs-Interconnect-Strukturen 46, die durch eine und/oder auf einer Oberseite der dritten dielektrischen Materialschicht 26 hergestellt sind. Die vorliegende Erfindung wird zwar anhand einer Ausführungsform beschrieben, bei der die Umverteilungs-Interconnect-Strukturen 40 in vier dielektrische Materialschichten (22, 24, 26, 28) eingebettet sind, aber es werden hier ausdrücklich auch Ausführungsformen in Betracht gezogen, bei denen die Umverteilungs-Interconnect-Strukturen 40 in eine, zwei, drei oder fünf oder mehr dielektrische Materialschichten eingebettet werden.
  • Die dielektrischen Interconnect-Ebene-Materialschichten 20 können jeweils ein dielektrisches Polymermaterial aufweisen, wie etwa Polyimid (PI), Benzocyclobuten (BCB) oder Polybenzoxazol (PBO). Andere geeignete Materialien liegen ebenfalls innerhalb des beabsichtigten Schutzumfangs der Erfindung. Eine Dicke jeder der dielektrischen Interconnect-Ebene-Materialschichten 20 kann 4 µm bis 20 µm betragen, aber es können auch kleinere und größere Dicken verwendet werden. Die Umverteilungs-Interconnect-Strukturen 40 weisen jeweils mindestens ein metallisches Material wie Cu, Mo, Co, Ru, W, TiN, TaN oder WN oder eine Kombination davon oder einen Stapel davon auf. Andere geeignete Materialien liegen ebenfalls innerhalb des beabsichtigten Schutzumfangs der Erfindung. Zum Beispiel können die Umverteilungs-Interconnect-Strukturen 40 jeweils einen Schichtstapel aus einer TiN-Schicht und einer Cu-Schicht aufweisen. Bei Ausführungsformen, bei denen die Umverteilungs-Interconnect-Struktur 40 eine metallische Leitungsstruktur aufweist, kann eine Dicke der metallischen Leitungsstruktur 2 µm bis 20 µm betragen, aber es können auch kleinere und größere Dicken verwendet werden.
  • Bei einer Ausführungsform der vorliegenden Erfindung kann eine untere leitfähige Spule 72 in der obersten Leitungsebene der Umverteilungs-Interconnect-Strukturen 40 hergestellt werden. Die untere leitfähige Spule 72 kann in eine oberste Schicht eingebettet werden, die aus den dielektrischen Interconnect-Ebene-Materialschichten (22, 24, 26, 28) gewählt wird. In einem erläuternden Beispiel kann die untere leitfähige Spule 72 in der vierten dielektrischen Materialschicht 28 hergestellt werden, wenn die dielektrischen Interconnect-Ebene-Materialschichten (22, 24, 26, 28) vier dielektrische Interconnect-Ebene-Materialschichten aufweisen.
  • Zum Beispiel kann die dritte dielektrische Materialschicht 26 über der zweiten dielektrischen Materialschicht 24 und den zweiten Umverteilungs-Interconnect-Strukturen 44 abgeschieden werden, sodass eine Oberseite der dritten dielektrischen Materialschicht 26 vertikal von Oberseiten der zweiten Umverteilungs-Interconnect-Strukturen 44 beabstandet ist und über diesen angeordnet ist. Durch die dritte dielektrische Materialschicht 26 können Durchkontaktierungsvertiefungen erzeugt werden, sodass eine Oberseite einer zweiten Umverteilungs-Interconnect-Struktur 44 an einer Unterseite jeder Durchkontaktierungsöffnung physisch freigelegt wird. In den Durchkontaktierungsvertiefungen und über der dritten dielektrischen Materialschicht 26 kann mindestens ein metallisches Material abgeschieden werden, um die dritten Umverteilungs-Interconnect-Strukturen 46 herzustellen. Dann kann ein dielektrisches Material abgeschieden und planarisiert werden, um die vierte dielektrische Materialschicht 28 herzustellen. Bei einer Ausführungsform kann die vierte dielektrische Materialschicht 28 eine organische Polymermatrixschicht sein. Bei einer anderen Ausführungsform kann die vierte dielektrische Materialschicht 28 eine Siliziumoxidschicht sein. Das Material für die vierte dielektrische Materialschicht 28 kann nach der Herstellung der dritten Umverteilungs-Interconnect-Strukturen 46 abgeschieden und planarisiert werden. Alternativ kann das dielektrische Material für die vierte dielektrische Materialschicht 28 nach der Abscheidung des dielektrischen Materials für die dritte dielektrische Materialschicht 26 abgeschieden werden, in der vierten dielektrischen Materialschicht 28 können Leitungsgräben erzeugt werden, und durch die dritte dielektrische Materialschicht 26 können Durchkontaktierungsvertiefungen so erzeugt werden, dass sie eine Flächenüberdeckung mit einem Leitungsgraben haben, sodass eine Oberseite einer zweiten Umverteilungs-Interconnect-Struktur 44 an einer Unterseite jeder Durchkontaktierungsöffnung physisch freigelegt wird. Die Durchkontaktierungsvertiefungen und die Leitungsvertiefungen können gleichzeitig mit mindestens einem metallischen Material gefüllt werden, und überschüssige Teile des mindestens einen metallischen Materials können über der horizontalen Ebene, die die Oberseite der vierten dielektrischen Materialschicht 28 enthält, entfernt werden, um die dritten Umverteilungs-Interconnect-Strukturen 46 herzustellen.
  • Im Allgemeinen kann die untere leitfähige Spule 72 gleichzeitig mit den dritten Umverteilungs-Interconnect-Strukturen 46 hergestellt werden. Bei einer Ausführungsform können zweite Umverteilungs-Interconnect-Strukturen 44 hergestellt werden, die Leitungsteile haben, die sich über einer zweiten dielektrischen Materialschicht 24 befinden. Anschließend kann eine dritte dielektrische Materialschicht 26 abgeschieden werden und kann so strukturiert werden, dass Durchkontaktierungsvertiefungen durch diese hindurch entstehen. Jeder Einheitsinterposerbereich UIA kann einen Induktorbereich B aufweisen, in dem keine Durchkontaktierungsvertiefungen durch die dritte dielektrische Materialschicht 26 erzeugt werden. In den Durchkontaktierungsvertiefungen und über der dritten dielektrischen Materialschicht 26 kann mindestens ein metallisches Material zum Beispiel durch physikalische Aufdampfung (PVD) und/oder Elektroplattierung abgeschieden werden. Bei einer Ausführungsform kann das mindestens eine metallische Material im Wesentlichen aus Kupfer bestehen. Bei einer Ausführungsform kann das mindestens eine metallische Material eine Dicke von 3 µm bis 10 µm haben.
  • Bei einer Ausführungsform der vorliegenden Erfindung kann das mindestens eine metallische Material strukturiert werden, um die dritten Umverteilungs-Interconnect-Strukturen 46 und die untere leitfähige Spule 72 herzustellen. Insbesondere weisen strukturierte Teile des mindestens einen metallischen Materials, die außerhalb des Induktorbereichs B hergestellt sind, die dritten Umverteilungs-Interconnect-Strukturen 46 auf, und ein strukturierter Teil des mindestens einen metallischen Materials, der innerhalb des Induktorbereichs B hergestellt ist, weist die untere leitfähige Spule 72 auf, die eine Komponente einer später herzustellenden Induktorstruktur ist. Die untere leitfähige Spule 72 kann eine Spiralform haben, d. h., eine Form, bei der eine sich seitlich erstreckende durchgehende Leitungsstruktur in einem durchgehenden und allmählich breiter werdenden Bogen um einen Mittelpunkt gewunden ist, der proximal zu einem inneren Ende der sich seitlich erstreckenden zusammenhängenden Leitungsstruktur ist.
  • Anschließend kann die vierte dielektrische Materialschicht 28 durch Abscheiden eines dielektrischen Materials um die dritten Umverteilungs-Interconnect-Strukturen 46 und die untere leitfähige Spule 72 hergestellt werden. Das dielektrische Material kann ein organisches Polymermaterial sein, oder es kann ein anorganisches dielektrisches Material sein, wie etwa undotiertes oder dotiertes Silicatglas. Überschüssige Teile des dielektrischen Materials können über der horizontalen Ebene entfernt werden, die die Oberseiten der dritten Umverteilungs-Interconnect-Strukturen 46 und der unteren leitfähigen Spule 72 enthält.
  • Bei einer alternativen Ausführungsform können zweite Umverteilungs-Interconnect-Strukturen 44 hergestellt werden, die Leitungsteile aufweisen, die sich über einer zweiten dielektrischen Materialschicht 24 befinden. Über der zweiten dielektrischen Materialschicht 24 kann eine dritte dielektrische Materialschicht 26 abgeschieden werden, und über der dritten dielektrischen Materialschicht 26 kann eine vierte dielektrische Materialschicht 28 abgeschieden werden. Die vierte dielektrische Materialschicht 28 kann das gleiche dielektrische Material wie oder ein anderes dielektrisches Material als die dritte dielektrische Materialschicht 26 aufweisen. Bei Ausführungsformen, bei denen die vierte dielektrische Materialschicht 28 das gleiche Material wie die dielektrische Materialschicht 26 aufweist, kann nur eine dielektrische Materialschicht statt eines Stapels aus der dritten dielektrischen Materialschicht 26 und der vierten dielektrischen Materialschicht 28 verwendet werden.
  • Durch die vierte dielektrische Materialschicht 28 können Leitungsvertiefungen zum Beispiel durch Aufbringen und Strukturieren einer ersten Fotoresistschicht über der vierten dielektrischen Materialschicht 28 zum Erzeugen von Leitungsstrukturen sowie durch Übertragen der Leitungsstruktur in der ersten Fotoresistschicht durch die vierte dielektrische Materialschicht 28 erzeugt werden. Die erste Fotoresistschicht kann zum Beispiel durch Ablösen entfernt werden. Durch die dritte dielektrische Materialschicht 26 können Durchkontaktierungsvertiefungen zum Beispiel durch Aufbringen und Strukturieren einer zweiten Fotoresistschicht über der vierten dielektrischen Materialschicht 28 und in den Leitungsgräben zum Erzeugen einer Durchkontaktierungsstruktur sowie durch Übertragen der Durchkontaktierungsstruktur durch die dritte dielektrische Materialschicht 26 erzeugt werden. Anschließend kann die zweite Fotoresistschicht zum Beispiel durch Ablösen entfernt werden. Jeder Einheitsinterposerbereich UIA kann einen Induktorbereich B in einem spiralförmigen Leitungsgraben aufweisen, der durch die vierte dielektrische Materialschicht 28 erzeugt ist. Integrierte Leitungs- und Durchkontaktierungsvertiefungen können außerhalb des Induktorbereichs B erzeugt werden. In den integrierten Leitungs- und Durchkontaktierungsvertiefungen außerhalb des Induktorbereichs B und in dem spiralförmigen Leitungsgraben in dem Induktorbereich B kann mindestens ein metallisches Material zum Beispiel durch PVD und/oder Elektroplattierung abgeschieden werden. Bei einer Ausführungsform kann das mindestens eine metallische Material im Wesentlichen aus Kupfer bestehen. Bei einer Ausführungsform kann das mindestens eine metallische Material eine Dicke von 3 µm bis 10 µm haben.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung kann ein Planarisierungsprozess, wie etwa ein CMP-Prozess (CMP: chemisch-mechanische Planarisierung) durchgeführt werden, um die dritten Umverteilungs-Interconnect-Strukturen 46 und die untere leitfähige Spule 72 freizulegen. Insbesondere können überschüssige Teile des mindestens einen metallischen Materials über der horizontalen Ebene, die die Oberseite der vierten dielektrischen Materialschicht 28 enthält, mit dem Planarisierungsprozess entfernt werden. Strukturierte Teile des mindestens einen metallischen Materials, die außerhalb des Induktorbereichs B hergestellt sind, weisen die dritten Umverteilungs-Interconnect-Strukturen 46 auf, und ein strukturierter Teil des mindestens einen metallischen Materials, der innerhalb des Induktorbereichs B hergestellt ist, weist die untere leitfähige Spule 72 auf, die eine Komponente einer später herzustellenden Induktorstruktur ist. Die untere leitfähige Spule 72 kann eine Spiralform haben, d. h., eine Form, bei der eine sich seitlich erstreckende durchgehende Leitungsstruktur in einem durchgehenden und allmählich breiter werdenden Bogen um einen Mittelpunkt gewunden ist, der proximal zu einem inneren Ende der sich seitlich erstreckenden zusammenhängenden Leitungsstruktur ist.
  • Bei einer Ausführungsform kann die untere leitfähige Spule 72 eine einheitliche Breite in allen Teilen oder nur in einem überwiegenden Teil (d. h., einem Teil, der mehr als 50 % des Gesamtvolumens der unteren leitfähigen Spule 72 ausmacht) haben. Eine Breite eines Segments der unteren leitfähigen Spule 72, die zwischen zwei vertikalen Seitenwänden gemessen wird, kann 5 nm bis 50 nm, z. B. 10 nm bis 30 nm, betragen, aber es können auch kleinere und größere Breiten verwendet werden. Ein Abstand zwischen benachbarten Segmenten der unteren leitfähigen Spule 72 kann 3 nm bis 60 nm betragen, aber es können auch kleinere und größere Abstände verwendet werden. Eine Anzahl von Windungen in der unteren leitfähigen Spule 72 kann 1,5 bis 20, z. B. 2 bis 10, betragen aber es können auch kleinere und größere Anzahlen verwendet werden. Bei einer Ausführungsform können sich Anfangsteile der unteren leitfähigen Spule 72 ungefähr in der Mitte von zwei benachbarten Windungen der unteren leitfähigen Spule 72 befinden. Außerdem können sich Endteile der unteren leitfähigen Spule 72 ungefähr in der Mitte von zwei benachbarten Windungen der unteren leitfähigen Spule 72 befinden. In der Regel kann die Struktur der unteren leitfähigen Spule 72 eine Struktur sein, die einen Magnetfluss ändern kann, der durch eine Änderung des elektrischen Stroms zwischen den zwei Enden der unteren leitfähigen Spule 72 entsteht. Die Breite und der Abstand der unteren leitfähigen Spule 72 können auf Grund eines Strukturfaktors bestimmt werden, d. h., eines Prozentsatzes eines lokalen Bereichs, der von dem mindestens einen leitfähigen Material der unteren leitfähigen Spule 72 bedeckt werden soll. Ein Sollbereich für den Strukturfaktor kann zum Beispiel 10 % bis 50 %, z. B. 15 % bis 30 %, betragen. Im Allgemeinen kann die untere leitfähige Spule 72 in die oberste dielektrische Interconnect-Ebene-Materialschicht (wie etwa die vierte dielektrische Materialschicht 28) eingebettet werden, die die Umverteilungs-Interconnect-Strukturen 40 einbettet. Die Oberseite der unteren leitfähigen Spule 72 kann sich in der gleichen horizontalen Ebene wie die Oberseite der obersten dielektrischen Interconnect-Ebene-Materialschicht befinden.
  • In den 2A und 2B kann mindestens eine dielektrische Verkappungsschicht 30 über der obersten dielektrischen Interconnect-Ebene-Materialschicht (wie etwa der vierten dielektrischen Materialschicht 28) hergestellt werden, die aus den dielektrischen Interconnect-Ebene-Materialschichten 20 gewählt wird. Die mindestens eine dielektrische Verkappungsschicht 30 kann ein anorganisches dielektrisches Material wie Siliziumnitrid, Siliziumoxid, Siliziumoxidnitrid, Siliziumoxidcarbid, ein dielektrisches Metalloxid oder eine Kombination davon aufweisen. In einem nicht-beschränkenden erläuternden Beispiel kann die mindestens eine dielektrische Verkappungsschicht 30 einen Schichtstapel aufweisen, der von unten nach oben eine Siliziumnitridschicht 304, eine erste Siliziumoxidschicht 306 mit einem ersten Silicatglas-Material, wie etwa undotiertem Silicatglas, und eine zweite Siliziumoxidschicht 308 mit einem zweiten Silicatglas-Material, wie etwa dotiertem Silicatglas, aufweist. Eine Gesamtdicke der mindestens einen dielektrischen Verkappungsschicht 30 kann 200 nm bis 4 µm, z. B. 400 nm bis 2 µm, betragen, aber es können auch kleinere und größere Dicken verwendet werden. In einem nicht-beschränkenden erläuternden Beispiel kann die Siliziumnitridschicht 304 eine Dicke von 10 nm bis 200 nm haben, die erste Siliziumoxidschicht 306 kann eine Dicke von 80 nm bis 2 µm haben, und die zweite Siliziumoxidschicht 308 kann eine Dicke von 80 nm bis 2 µm haben, aber es können auch kleinere und größere Dicken für jede Schicht verwendet werden.
  • In den 3A und 3B können Durchkontaktierungsvertiefungen durch die mindestens eine dielektrische Verkappungsschicht 30 erzeugt werden. Zum Beispiel kann über der mindestens einen dielektrischen Verkappungsschicht 30 eine Fotoresistschicht (nicht dargestellt) aufgebracht werden, die dann lithografisch strukturiert werden kann, um verschiedene Öffnungen in der Fotoresistschicht zu erzeugen. Die Struktur der Öffnungen in der Fotoresistschicht kann durch die mindestens eine dielektrische Verkappungsschicht 30 durch Durchführen eines oder mehrerer anisotroper Ätzprozesse übertragen werden. Die Durchkontaktierungsvertiefungen, die sich vertikal durch die mindestens eine dielektrische Verkappungsschicht 30 erstrecken, umfassen eine spiralförmige Durchkontaktierungsöffnung 69, die in dem Bereich der Oberseite der unteren leitfähigen Spule 72 erzeugt werden kann. Die Siliziumnitridschicht 304 kann als eine Ätzstoppschicht in dem Ätzprozess verwendet werden und kann durchgeätzt werden, um die darunter befindliche untere leitfähige Spule 72 freizulegen. In 3A ist die untere leitfähige Spule 72 weggelassen, um die spiralförmige Durchkontaktierungsöffnung 69 deutlich zu zeigen.
  • In den 4A und 4B kann eine zusammenhängende metallisches Seedschicht 74L in den verschiedenen Durchkontaktierungsvertiefungen in der mindestens einen dielektrischen Verkappungsschicht 30 und über der mindestens einen dielektrischen Verkappungsschicht 30 abgeschieden werden. Die zusammenhängende metallische Seedschicht 74L weist ein metallisches Material, wie etwa ein leitfähiges metallisches Nitridmaterial (z. B. TiN, TaN und/oder WN) und/oder Kupfer, auf und kann durch PVD abgeschieden werden. Die zusammenhängende metallische Seedschicht 74L kann eine Dicke von 5 nm bis 100 nm haben, aber es können auch kleinere und größere Dicken verwendet werden.
  • In den 5A und 5B kann über der zusammenhängenden metallischen Seedschicht 74L eine Fotoresistschicht 71 aufgebracht werden, die dann lithografisch strukturiert werden kann, um verschiedene Öffnungen über Bereichen der Durchkontaktierungsvertiefungen durch die mindestens eine dielektrische Verkappungsschicht 30 zu erzeugen. Die verschiedenen Öffnungen in der Fotoresistschicht 71 umfassen eine spiralförmige Öffnung, die die gesamte Fläche der spiralförmigen Durchkontaktierungsvertiefung 69 einnimmt. Außerdem können weitere Öffnungen (nicht dargestellt) in der Fotoresistschicht 71 außerhalb der Fläche des Induktorbereichs B über einer jeweiligen der Durchkontaktierungsvertiefungen durch die mindestens eine dielektrische Verkappungsschicht 30 erzeugt werden.
  • In den 6A und 6B kann ein Elektroplattierungsprozess durchgeführt werden, um Kupfer auf den physisch freigelegten Oberflächen der zusammenhängenden metallischen Seedschicht 74L zu elektroplattieren. Ein spiralförmiger Kupferteil 74C kann auf der physisch freigelegten Oberfläche der zusammenhängenden metallischen Seedschicht 74L, die sich über der spiralförmigen Durchkontaktierungsvertiefung 69 befindet, hergestellt werden. Eine Dicke des elektroplattierten Kupfers kann so gewählt werden, dass der spiralförmige Kupferteil 74C eine planare Oberseite hat. Eine Dicke des spiralförmigen Kupferteils 74C, die an einer die Fotoresistschicht 71 kontaktierenden Seitenwand gemessen wird, kann 2 µm bis 20 µm, z. B. 4 µm bis 10 µm, betragen, aber es können auch kleinere und größere Dicken verwendet werden.
  • In den 7A und 7B kann die Fotoresistschicht 71 zum Beispiel durch Ablösen oder durch Auflösen in einem Lösungsmittel entfernt werden.
  • In den 8A und 8B kann ein Ätzprozess durchgeführt werden, um Teile der zusammenhängenden metallischen Seedschicht 74L zu entfernen, die nicht von dem spiralförmigen Kupferteil 74C in dem Induktorbereich B oder von einem anderen Teil des elektroplattierten Kupfers maskiert sind, der sich über einer jeweiligen Durchkontaktierungsvertiefung in der mindestens einen dielektrischen Verkappungsschicht 30 befindet. Zum Entfernen der Teile der zusammenhängenden metallischen Seedschicht 74L, die nicht von dem spiralförmigen Kupferteil 74C oder von einem anderen Teil des elektroplattierten Kupfers maskiert sind, kann ein anisotroper Ätzprozess, wie etwa ein reaktiver Ionenätzprozess, oder ein isotroper Ätzprozess, wie etwa ein Nassätzprozess, verwendet werden. Jeder strukturierte Teil der zusammenhängenden metallischen Seedschicht 74L weist eine jeweilige metallische Seedschicht 74L auf.
  • Eine Kombination aus dem spiralförmigen Kupferteil 74C und einer metallischen Seedschicht 74A, die sich unter dem spiralförmigen Kupferteil 74C befindet, bildet eine zusammenhängende leitfähige Struktur 74, die Kupfer aufweist und sich in die spiralförmige Durchkontaktierungsvertiefung 69 hinein und über der mindestens einen dielektrischen Verkappungsschicht 30 erstreckt. Die zusammenhängende leitfähige Struktur 74 weist eine leitfähige Durchkontaktierungsstruktur 73, die sich vertikal durch die mindestens eine dielektrische Verkappungsschicht 30 erstreckt und die untere leitfähige Spule 72 kontaktiert; und eine obere leitfähige Spule 75 auf, die sich über der mindestens einen dielektrischen Verkappungsschicht 30 befindet. Die Kombination aus der unteren leitfähigen Spule 72, der leitfähigen Durchkontaktierungsstruktur 73 und der oberen leitfähigen Spule 75 umfasst eine zweischichtige Induktorstruktur 70, die Folgendes aufweist: einen Untere-Schicht-Teil, der die untere leitfähige Spule 72 aufweist; einen Obere-Schicht-Teil, der die obere leitfähige Spule 75 aufweist; und einen Verbindungsteil, der die leitfähige Durchkontaktierungsstruktur mit einer spiralförmigen horizontalen Querschnittsform aufweist.
  • Bei einer Ausführungsform besteht die metallische Seedschicht 74A im Wesentlichen aus Kupfer, und die gesamte zweischichtige Induktorstruktur 70 kann im Wesentlichen aus Kupfer bestehen. Bei einer anderen Ausführungsform kann die metallische Seedschicht 74A im Wesentlichen aus einem leitfähigen metallischen Nitridmaterial (wie etwa TiN, TaN und/oder WN) bestehen, und die zweischichtige Induktorstruktur 70 kann im Wesentlichen aus Kupfer und dem leitfähigen metallischen Nitridmaterial bestehen. Bei einer Ausführungsform kann die zusammenhängende leitfähige Struktur 74 im Wesentlichen aus Kupfer bestehen, oder sie kann im Wesentlichen aus Kupfer und dem leitfähigen metallischen Nitridmaterial bestehen. Bei einer Ausführungsform kann die zusammenhängende leitfähige Struktur 74 Kupfer mit einem Atomanteil von mehr als 90 % (z. B. von 97 % bis 100 %), aber kein Aluminium enthalten. Bei einer Ausführungsform kann die zweischichtige Induktorstruktur 70 Kupfer mit einem Atomanteil von mehr als 90 % (z. B. von 97 % bis 100 %), aber kein Aluminium enthalten.
  • Im Allgemeinen kann die leitfähige Durchkontaktierungsstruktur 73 der zweischichtigen Induktorstruktur 70 einen unteren Teil eines spiralförmigen Kupferteils 74C aufweisen, der sich unter einer horizontalen Ebene befindet, die eine Oberseite der mindestens einen dielektrischen Verkappungsschicht 30 enthält, und die obere leitfähige Spule 75 weist einen oberen Teil des spiralförmigen Kupferteils 74C auf, der sich über der horizontalen Ebene befindet, die die Oberseite der mindestens einen dielektrischen Verkappungsschicht 30 enthält.
  • In den 9A und 9B kann eine dielektrische Passivierungsschicht 62 über der zweischichtigen Induktorstruktur 70 und anderen metallischen Strukturelementen (nicht dargestellt) abgeschieden werden, die durch die und über der mindestens einen dielektrischen Verkappungsschicht 30 hergestellt werden, wie etwa Metallpad- und Durchkontaktierungsstrukturen (nicht dargestellt), die eine Oberseite einer jeweiligen dritten Umverteilungs-Interconnect-Struktur 46 kontaktieren. Bei einer Ausführungsform kann die dielektrische Passivierungsschicht 62 ein anorganisches Material wie Siliziumnitrid aufweisen. Bei einer Ausführungsform kann die dielektrische Passivierungsschicht 62 eine Siliziumnitridschicht mit einer Dicke von 300 nm bis 1,5 µm sein, aber es können auch kleinere und größere Dicken verwendet werden.
  • In den 10A und 10B kann eine Bondebene-Polymerschicht 64 über der dielektrischen Passivierungsschicht 62 aufgebracht werden. Die Bondebene-Polymerschicht 64 kann ein lichtempfindliches Polymermaterial wie Polyimid aufweisen. Die Kombination aus der dielektrischen Passivierungsschicht 62 und der Bondebene-Polymerschicht 64 wird hier als eine dielektrische Bondebene-Schicht 60 bezeichnet. Die Bondebene-Polymerschicht 64 kann strukturiert werden, um ein Paar Öffnungen 79 über Endteilen der zweischichtigen Induktorstruktur 70 zu erzeugen und weitere Öffnungen (nicht dargestellt) in Bereichen zu erzeugen, die sich über den Metallpad- und Durchkontaktierungsstrukturen (nicht dargestellt) befinden. Ein Ätzprozess kann durchgeführt werden, um die Struktur der Öffnungen in der Bondebene-Polymerschicht 64 durch darunter befindliche Teile der dielektrischen Passivierungsschicht 62 zu übertragen. Endteile der Oberseite der zweischichtigen Induktorstruktur 70 (d. h., eine zusammenhängende leitfähige Struktur 74) können physisch freigelegt werden. Außerdem können Oberseiten der Metallpad- und Durchkontaktierungsstrukturen, die in die mindestens eine dielektrische Verkappungsschicht 30 eingebettet sind, physisch freigelegt werden.
  • 11A ist eine vertikale Schnittansicht der beispielhaften Struktur nach einer Befestigung von Lotkugeln an Kontakthügelstrukturen gemäß einer Ausführungsform der vorliegenden Erfindung. 11B ist eine Draufsicht eines Bereichs B der beispielhaften Struktur von 11A. 11C ist eine vertikale Schnittansicht entlang der vertikalen Ebene C - C' des Teils der beispielhaften Struktur von 11B.
  • In den 11A bis 11C kann Kupfer auf den physisch freigelegten Oberflächen der zweischichtigen Induktorstruktur 70 und auf den physisch freigelegten Oberflächen der Metallpad- und Durchkontaktierungsstrukturen (nicht dargestellt), die sich außerhalb des Induktorbereichs B befinden, abgeschieden werden. Zum Beispiel kann eine Kupfer-Seedschicht oder eine metallische Nitrid-Seedschicht (die ein metallisches Nitridmaterial wie TiN, TaN oder WN aufweist) durch PVD abgeschieden werden, und über der Kupfer-Seedschicht kann eine Fotoresistschicht (nicht dargestellt) abgeschieden werden. Ein Elektroplattierungsprozess kann durchgeführt werden, um Kupfer auf unmaskierten Teilen der Kupfer-Seedschicht oder der metallischen Nitrid-Seedschicht zu elektroplattieren, um Kupfer-Kontakthügelstrukturen herzustellen, die hier als Die-seitige Kontakthügelstrukturen 80 bezeichnet werden. Die Dieseitigen Kontakthügelstrukturen 80 können eine Höhe (die zwischen einer Unterseite, die eine Oberseite der dielektrischen Bondebene-Schicht 60 kontaktiert, und der Oberseite der Dieseitigen Kontakthügelstruktur 80 gemessen wird) von 40 µm bis 150 µm, z. B. 60 µm bis 100 µm, haben, aber es können auch kleinere und größere Dicken verwendet werden. Anschließend kann die Fotoresistschicht zum Beispiel durch Ablösung oder durch Auflösung in einem Lösungsmittel entfernt werden.
  • Im Allgemeinen ist die dielektrische Bondebene-Schicht 60 über der zweischichtigen Induktorstruktur 70 angeordnet. Durch die dielektrische Bondebene-Schicht 60 über den Endteilen der zweischichtigen Induktorstruktur 70 können Bondebene-Durchkontaktierungsvertiefungen erzeugt werden. In den Bondebene-Durchkontaktierungsvertiefungen und über der dielektrischen Bondebene-Schicht 60 kann ein Paar Kontakthügelstrukturen 80 hergestellt werden. Bei einer Ausführungsform umfasst das Paar Kontakthügelstrukturen 80 eine erste Kontakthügelstruktur 80A, die über der dielektrischen Bondebene-Schicht 60 angeordnet ist und eine Oberseite eines ersten Endteil der zweischichtigen Induktorstruktur 70 kontaktiert, und eine zweite Kontakthügelstruktur 80B, die über der dielektrischen Bondebene-Schicht 60 angeordnet ist und eine Oberseite eines zweiten Endteils der zweischichtigen Induktorstruktur 70 kontaktiert. Die erste Kontakthügelstruktur 80A weist einen ersten Kontakthügel-Durchkontaktierungsteil 80V1 auf, der sich durch die dielektrische Bondebene-Schicht 60 erstreckt und einen ersten Endteil der Oberseite der zweischichtigen Induktorstruktur 70 kontaktiert. Die zweite Kontakthügelstruktur 80B weist einen zweiten Kontakthügel-Durchkontaktierungsteil 80V2 auf, der sich durch die dielektrische Bondebene-Schicht 60 erstreckt und einen zweiten Endteil der Oberseite der zweischichtigen Induktorstruktur 70 kontaktiert.
  • Im Allgemeinen können Metallpad- und Durchkontaktierungsstrukturen 48 durch die vierte dielektrische Materialschicht 28 und durch die und über der dritten dielektrischen Materialschicht 26 gleichzeitig mit der leitfähigen Durchkontaktierungsstruktur 73 und der oberen leitfähigen Spule 75 hergestellt werden. Weitere Kontakthügelstrukturen 80 können durch die und über der dielektrischen Bondebene-Schicht 60 gleichzeitig mit der ersten Kontakthügelstruktur 80A und der zweiten Kontakthügelstruktur 80B hergestellt werden. Die erste Kontakthügelstruktur 80A, die zweite Kontakthügelstruktur 80B und die weiteren Kontakthügelstrukturen 80 können auch als Die-seitige Kontakthügelstrukturen 80 bezeichnet werden.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung kann ein organischer Interposer 400 bereitgestellt werden, der Folgendes aufweist: dielektrische Interconnect-Ebene-Materialschichten 20, die Umverteilungs-Interconnect-Strukturen 40 einbetten; mindestens eine dielektrische Verkappungsschicht 30 über einer obersten dielektrischen Interconnect-Ebene-Materialschicht (wie etwa der vierten dielektrischen Materialschicht 28), die aus den dielektrischen Interconnect-Ebene-Materialschichten 20 gewählt wird; eine dielektrische Bondebene-Schicht 60 über der mindestens einen dielektrischen Verkappungsschicht 30; und eine zweischichtige Induktorstruktur 70. Die zweischichtige Induktorstruktur 70 weist Folgendes auf: eine untere leitfähige Spule 72, die in die oberste dielektrische Interconnect-Ebene-Materialschicht eingebettet ist; eine leitfähige Durchkontaktierungsstruktur 73, die sich durch die mindestens eine dielektrische Verkappungsschicht 30 erstreckt und horizontale Flächen der unteren leitfähigen Spule 72 kontaktiert; und eine obere leitfähige Spule 75, die in die dielektrische Bondebene-Schicht 60 eingebettet ist und Kupfer aufweist. Bei einer Ausführungsform kann die zweischichtige Induktorstruktur 70 im Wesentlichen aus Kupfer bestehen, oder sie kann Kupfer mit einem mittleren Atomanteil von 90 % bis 100 %, z. B. 95 % bis 100 %, enthalten.
  • Bei einer Ausführungsform erstreckt sich die leitfähige Durchkontaktierungsstruktur 73 zusammenhängend seitlich von einem Bereich, der sich in einer Draufsicht mit dem ersten Kontakthügel-Durchkontaktierungsteil 80V1 überdeckt, bis zu einem Bereich, der sich in der Draufsicht mit dem zweiten Kontakthügel-Durchkontaktierungsteil 80V2 überdeckt. Eine Draufsicht ist eine Darstellung entlang einer Richtung, die senkrecht zu einer horizontalen Richtung ist, d. h., eine Darstellung entlang einer Richtung, die senkrecht zu der Oberseite der zweischichtigen Induktorstruktur 70 ist, wie etwa die Darstellung von 11B. Bei einer Ausführungsform ist der erste Kontakthügel-Durchkontaktierungsteil 80V1 seitlich von einer vertikalen Achse VA1 versetzt, die durch einen geometrischen Mittelpunkt eines ersten Kontakthügel-Säulenteils 80P1 verläuft, und der zweite Kontakthügel-Durchkontaktierungsteil 80V2 ist seitlich von einer vertikalen Achse VA2 versetzt, die durch einen geometrischen Mittelpunkt eines zweiten Kontakthügel-Säulenteils 80P2 verläuft. Ein geometrischer Mittelpunkt eines Elements ist der Punkt, der Cartesische Koordinaten hat, die der Mittelwert der Cartesischen Koordinaten aller Punkte in dem Element sind.
  • Bei einer Ausführungsform hat die obere leitfähige Spule 75 eine spiralförmige Konfiguration, bei der äußere Leitungssegmente innere Leitungssegmente umschließen und die erste Kontakthügelstruktur 80A einen Bereich hat, der sich mit mehreren Leitungssegmenten der oberen leitfähigen Spule 75 überdeckt, wie in 11B gezeigt ist.
  • Bei einer Ausführungsform weist der organische Interposer 400 Folgendes auf: Metallpad- und Durchkontaktierungsstrukturen 48 (die in 11A gezeigt sind), die eine jeweilige der Umverteilungs-Interconnect-Strukturen 40 kontaktieren und einen jeweiligen Padteil, der in die dielektrische Bondebene-Schicht 60 eingebettet sein kann, und einen jeweiligen Durchkontaktierungsteil aufweisen, der in die mindestens eine dielektrische Verkappungsschicht 30 eingebettet sein kann; und weitere Kontakthügelstrukturen (wie etwa die weiteren Die-seitigen Kontakthügelstrukturen 80), die eine jeweilige der Metallpad- und Durchkontaktierungsstrukturen 48 kontaktieren. Bei einer Ausführungsform können die Padteile der Metallpad- und Durchkontaktierungsstrukturen 48 (die in 11A gezeigt sind) während der Herstellung der oberen leitfähigen Spule 75 hergestellt werden, und sie können somit die gleiche Dicke und die gleiche Materialzusammensetzung wie die obere leitfähige Spule 75 haben. Die weiteren Kontakthügelstrukturen 80 werden während der Herstellung der ersten Kontakthügelstruktur 80A und der zweiten Kontakthügelstruktur 80B hergestellt, und sie können somit die gleiche Höhe und die gleiche Materialzusammensetzung wie die erste Kontakthügelstruktur 80A und die zweite Kontakthügelstruktur 80B haben.
  • Bei einer Ausführungsform haben in einer Draufsicht mindestens 90 % einer Gesamtfläche der unteren leitfähigen Spule 72 eine Flächenüberdeckung mit der oberen leitfähigen Spule 75, und mindestens 90 % einer Gesamtfläche der oberen leitfähigen Spule 75 haben in der Draufsicht eine Flächenüberdeckung mit der unteren leitfähigen Spule 72. Bei einer Ausführungsform haben in der Draufsicht mindestens 95 % der Gesamtfläche der unteren leitfähigen Spule 72 eine Flächenüberdeckung mit der oberen leitfähigen Spule 75, und mindestens 95 % der Gesamtfläche der oberen leitfähigen Spule 75 haben in der Draufsicht eine Flächenüberdeckung mit der unteren leitfähigen Spule 72. Bei einer Ausführungsform haben in der Draufsicht mindestens 98 % der Gesamtfläche der unteren leitfähigen Spule 72 eine Flächenüberdeckung mit der oberen leitfähigen Spule 75, und mindestens 98 % der Gesamtfläche der oberen leitfähigen Spule 75 haben in der Draufsicht eine Flächenüberdeckung mit der unteren leitfähigen Spule 72.
  • Bei einer Ausführungsform weisen die untere leitfähige Spule 72, die leitfähige Durchkontaktierungsstruktur 73 und die obere leitfähige Spule 75 jeweils Kupfer auf, und/oder sie können jeweils im Wesentlichen aus Kupfer oder aus einer Kombination von Kupfer und mindestens einem leitfähigen metallischen Nitridmaterial (wie etwa TiN, TaN und/oder WN) bestehen.
  • Bei einer Ausführungsform ist die oberste dielektrische Interconnect-Ebene-Materialschicht eine Polymermaterialschicht, die mindestens eine dielektrische Verkappungsschicht 30 umfasst mindestens eine Siliziumoxidschicht, und die dielektrische Bondebene-Schicht 60 umfasst einen Schichtstapel mit einer Siliziumnitridschicht und einer Polyimidschicht.
  • 12 ist eine vertikale Schnittansicht der beispielhaften Struktur nach einer Befestigung von Halbleiter-Dies an den organischen Interposern gemäß einer Ausführungsform der vorliegenden Erfindung. An jedem organischen Interposer 400 kann mindestens ein Halbleiter-Die (701, 702) befestigt werden. Jeder Halbleiter-Die (701, 702) kann über Lotmaterialteile 788 an eine jeweilige Teilmenge der Die-seitigen Kontakthügelstrukturen 80 in einem jeweiligen Einheitsinterposerbereich UIA gebondet werden. Jeder Halbleiter-Die (701, 702) kann Die-Kontakthügelstrukturen 708 aufweisen. Bei einer Ausführungsform können die Die-Kontakthügelstrukturen 708 eine zweidimensionale Matrix von Mikrobump-Strukturen umfassen, und jeder Halbleiter-Die (701, 702) kann durch C2-Bondung, d. h., Lotbondung zwischen einem Paar Mikrobumps, an der Die-seitigen Kontakthügelstruktur 80 befestigt werden. Ein C2-Bondprozess, bei dem die Lotmaterialteile 788 aufgeschmolzen werden, kann durchgeführt werden, nachdem die Die-Kontakthügelstrukturen 708 der Halbleiter-Dies (701, 702) über der Matrix von Lotmaterialteilen 788 hergestellt worden sind.
  • Der mindestens eine Halbleiter-Die (701, 702) kann ein Halbleiter-Die sein, der auf dem Fachgebiet bekannt ist. Bei einer Ausführungsform kann der mindestens eine Halbleiter-Die (701, 702) ein System-on-Chip-Die (SoC-Die), wie etwa ein Anwendungsprozessor-Die, sein. Bei einer Ausführungsform kann der mindestens eine Halbleiter-Die (701, 702) eine Mehrzahl von Halbleiter-Dies (701, 702) umfassen. Bei einer Ausführungsform kann die Mehrzahl von Halbleiter-Dies (701, 702) einen ersten Halbleiter-Die 701 und mindestens einen zweiten Halbleiter-Die 702 umfassen. Bei einer Ausführungsform kann der erste Halbleiter-Die 701 ein Hauptprozessor-Die sein, und der mindestens eine zweite Halbleiter-Die 702 kann ein Grafikprozessor-Die sein. Bei einer weiteren Ausführungsform kann der erste Halbleiter-Die 701 ein SoC-Die sein, und der mindestens eine zweite Halbleiter-Die 702 kann ein oder mehrere HBM-Dies (HBM: Speicher mit hoher Bandbreite) umfassen, die jeweils einen vertikalen Stapel von SRAM-Dies (SRAM: statischer Direktzugriffsspeicher) umfassen und eine hohe Bandbreite bereitstellen, wie sie in JEDEC-Standards definiert sind, d. h., Standards, die von der JEDEC Solid State Technology Association festgelegt werden. Die Oberseiten der Halbleiter-Dies (701, 702), die an demselben organischen Interposer 400 befestigt werden, können in derselben horizontalen Ebene positioniert werden. Im Allgemeinen kann mindestens ein Halbleiter-Die (701, 702) durch mindestens eine Matrix von Lotmaterialteilen 788 an den Die-seitigen Kontakthügelstrukturen 80 befestigt werden.
  • 13 ist eine vertikale Schnittansicht der beispielhaften Struktur nach einer Herstellung von Waferebene-Fan-out-Packages gemäß einer Ausführungsform der vorliegenden Erfindung. Um jede gebondete Matrix von Lotmaterialteilen 788 kann mindestens ein Unterfüllungsmaterialteil 780 hergestellt werden. Jeder Unterfüllungsmaterialteil 780 kann durch Injizieren eines Unterfüllungsmaterials um die Matrix von Lotmaterialteilen 788 hergestellt werden, nachdem die Lotmaterialteile 788 aufgeschmolzen worden sind. Es kann jedes bekannte Verfahren zum Aufbringen von Unterfüllungsmaterial verwendet werden, zum Beispiel ein kapillares Unterfüllungsverfahren, ein Formunterfüllungsverfahren oder ein Druckunterfüllungsverfahren. Bei einer Ausführungsform kann eine Mehrzahl von Halbleiter-Dies (701, 702) an einem organischen Interposer 400 in jedem Einheitsinterposerbereich UIA befestigt werden, und ein einziger Unterfüllungsmaterialteil 780 kann sich zusammenhängend unter der Mehrzahl von Halbleiter-Dies (701, 702) erstrecken.
  • In Spalten, die zwischen den organischen Interposern 400 und den Halbleiter-Dies (701, 702) entstehen, wird eine Epoxid-Formmasse (EMC) aufgebracht. Die EMC ist eine epoxidhaltige Verbindung, die gehärtet werden kann, um einen dielektrischen Materialteil herzustellen, der eine ausreichende Steifigkeit und mechanische Festigkeit hat. Die EMC kann ein Epoxidharz, einen Härter, Siliziumdioxid (als ein Füllmetall) und andere Zusätze enthalten. Die EMC kann in Abhängigkeit von der Viskosität und dem Fließvermögen in einer flüssigen Form hergestellt werden. Eine flüssige EMC ermöglicht eine bessere Handhabung und bietet ein gutes Fließvermögen, weniger Hohlräume, eine bessere Füllung und weniger Schlieren. Eine feste EMC bietet eine geringere Härtungsschrumpfung, einen größeren Abstand und eine geringere Die-Drift. Ein hoher Füllstoff-Anteil (z. B. 85 Masse-%) in einer EMC kann die Formzeit verkürzen, die Formschrumpfung verringern und den Formverzug reduzieren. Eine gleichmäßige Füllstoff-Größenverteilung in der EMC kann Schlieren reduzieren und das Fließvermögen verbessern. Eine Härtungstemperatur der EMC kann niedriger als eine Ablösungstemperatur der Haftschicht 301 sein. Die Härtungstemperatur der EMC kann 125 °C bis 150 °C betragen.
  • Die EMC kann mit einer solchen Härtungstemperatur gehärtet werden, dass eine EMC-Matrix entsteht, die jede der Halbleiter-Dies (701, 702) seitlich umschließt. Die EMC-Matrix weist eine Mehrzahl von EMC-Die-Frames 790 auf, die seitlich aneinandergrenzen. Jeder EMC-Die-Frame 790 ist in einem jeweiligen Einheitsinterposerbereich UIA angeordnet und umschließt eine jeweilige Gruppe von mindestens einem Halbleiter-Die (701, 702) seitlich und bettet sie seitlich ein, wobei die Gruppe eine Mehrzahl von Halbleiter-Dies (701, 702) sein kann. Überschüssige Teile der EMC können über der horizontalen Ebene, die die Oberseiten der Halbleiter-Dies (701, 702) enthält, mit einem Planarisierungsprozess entfernt werden, für den eine chemisch-mechanische Planarisierung verwendet werden kann.
  • 14 ist eine vertikale Schnittansicht der beispielhaften Struktur nach einer Zertrennung der Waferebene-Fan-out-Packages gemäß einer Ausführungsform der vorliegenden Erfindung. Das Trägersubstrat 300 kann von der Anordnung aus den organischen Interposern 400, den Halbleiter-Dies (701, 702) und den EMC-Die-Frames 790 abgelöst werden. Die Haftschicht 301 kann zum Beispiel durch thermisches Tempern bei einer erhöhten Temperatur deaktiviert werden. Bei Ausführungsformen kann eine Haftschicht 301 verwendet werden, die ein thermisch deaktiviertes Haftmaterial aufweist. Bei anderen Ausführungsformen, bei denen das Trägersubstrat 300 transparent ist, kann die Haftschicht 301 ein UV-deaktiviertes Haftmaterial aufweisen.
  • Die Anordnung aus den organischen Interposern 400, den Halbleiter-Dies (701, 702) und den EMC-Die-Frames 790 kann entlang Vereinzelungskanälen zertrennt werden, die entlang den Grenzen der Einheitsinterposerbereiche UIA angeordnet sind. Jeder zertrennte Teil der organischen Interposer 400, der Halbleiter-Dies (701, 702) und der EMC-Die-Frames 790 weist ein Waferebene-Fan-out-Package (FOWLP) auf, das mindestens einen Halbleiter-Die (701, 702) (der eine Mehrzahl von Halbleiter-Dies umfassen kann), einen organischen Interposer 400, einen Unterfüllungsmaterialteil 780 und einen EMC-Die-Frame 790 aufweist. Der EMC-Die-Frame 790 und der organische Interposer 400 können vertikal zusammentreffende Seitenwände haben, d. h., Seitenwände, die in derselben vertikalen Ebene angeordnet sind. Bei Ausführungsformen, bei denen das FOWLP eine Mehrzahl von Halbleiter-Dies (701, 702) aufweist, kann der Unterfüllungsmaterialteil 780 die Seitenwände der Mehrzahl von Halbleiter-Dies (701, 702) kontaktieren. Der EMC-Die-Frame 790 erstreckt sich zusammenhängend um den mindestens einen Halbleiter-Die (701, 702) in dem FOWLP und umschließt diesen seitlich.
  • In den 1A bis 14 und gemäß einer Ausführungsform der vorliegenden Erfindung wird eine Halbleiterstruktur mit einem organischen Interposer 400 bereitgestellt. Der organische Interposer 400 weist Folgendes auf: dielektrische Interconnect-Ebene-Materialschichten 20, die Umverteilungs-Interconnect-Strukturen 40 einbetten; mindestens eine dielektrische Verkappungsschicht 30 über einer obersten dielektrischen Interconnect-Ebene-Materialschicht (wie etwa der vierten dielektrischen Materialschicht 28), die aus den dielektrischen Interconnect-Ebene-Materialschichten 20 gewählt ist; eine dielektrische Bondebene-Schicht 60 über der mindestens einen dielektrischen Verkappungsschicht 30; und eine Induktorstruktur 70, die sich vertikal von der obersten dielektrischen Interconnect-Ebene-Materialschicht durch die mindestens eine dielektrische Verkappungsschicht 30 und durch die dielektrische Bondebene-Schicht 60 erstreckt und Kupfer, aber kein Aluminium enthält. Bei einer Ausführungsform kann die Induktorstruktur 70 im Wesentlichen aus Kupfer oder aus einer Kombination von Kupfer und mindestens einem leitfähigen metallischen Nitridmaterial bestehen.
  • Bei einer Ausführungsform weist die Induktorstruktur 70 Folgendes auf: eine untere leitfähige Spule 72, die in die oberste dielektrische Interconnect-Ebene-Materialschicht eingebettet ist; eine leitfähige Durchkontaktierungsstruktur 73, die sich vertikal durch die mindestens eine dielektrische Verkappungsschicht 30 erstreckt und horizontale Flächen der unteren leitfähigen Spule 72 kontaktiert; und eine obere leitfähige Spule 75, die in die dielektrische Bondebene-Schicht 60 eingebettet ist, wie in den 11B und 11C gezeigt ist.
  • Bei einer Ausführungsform weist die Halbleiterstruktur einen Halbleiter-Die (wie etwa einen ersten Halbleiter-Die 701) auf, der an den organischen Interposer 400 über Lotmaterialteile 788 gebondet ist, die an Kontakthügelstrukturen 80 gebondet sind, die auf dem organischen Interposer 400 angeordnet sind. Eine der Kontakthügelstrukturen 80 kontaktiert eine Oberseite eines ersten Endteils der Induktorstruktur 70, und eine andere der Kontakthügelstrukturen 80 kontaktiert eine Oberseite eines zweiten Endteils der Induktorstruktur 70.
  • 15 ist eine vertikale Schnittansicht der beispielhaften Struktur nach einer Befestigung eines Package-Substrats an dem Waferebene-Fan-out-Package gemäß einer Ausführungsform der vorliegenden Erfindung. Ein Package-Substrat 200 kann bereitgestellt werden. Das Package-Substrat 200 kann ein Package-Substrat mit Kern, wie etwa ein Kernsubstrat 210, oder ein kernloses Package-Substrat sein, das keinen Package-Kern aufweist. Alternativ kann das Package-Substrat 200 ein System-integriertes Package-Substrat (SoIS) sein, das Umverteilungsschichten und/oder dielektrische Zwischenschichten und mindestens einen eingebetteten Interposer (wie etwa einen Silizium-Interposer) aufweist. Ein solches System-integriertes Package-Substrat kann Schicht-Schicht-Verbindungen aufweisen, für die Lotmaterialteile, Mikrobumps, Unterfüllungsmaterialteile (wie etwa Formunterfüllungs-Materialteile) und/oder eine Haftschicht verwendet werden können. Die vorliegende Erfindung wird zwar unter Verwendung eines beispielhaften Package-Substrats beschrieben, aber es versteht sich, dass der Schutzumfang der vorliegenden Erfindung nicht von einer bestimmten Art von Package-Substrat beschränkt wird und ein SoIS sein kann.
  • Das Kernsubstrat 210 kann eine Glasepoxidplatte sein, die eine Matrix von Plattendurchkontaktlöchern aufweist. In den Plattendurchkontaktlöchern kann eine Matrix von Kerndurchkontaktierungsstrukturen 214, die ein metallisches Material aufweisen, vorgesehen werden. Jede Kerndurchkontaktierungsstruktur 214 kann ein zylindrisches Loch aufweisen oder auch nicht. Optional können dielektrische Beläge 212 zum elektrischen Isolieren der Kerndurchkontaktierungsstrukturen 214 gegen das Kernsubstrat 210 verwendet werden.
  • Das Package-Substrat 200 kann eine leiterplattenseitige laminare Oberflächenschaltung (SLC) 240 und eine chipseitige SLC 260 aufweisen. Die leiterplattenseitige SLC 240 kann leiterplattenseitige Isolierschichten 242 aufweisen, die leiterplattenseitige Verdrahtungs-Interconnects 244 einbetten. Die chipseitige SLC 260 kann chipseitige Isolierschichten 262 aufweisen, die chipseitige Verdrahtungs-Interconnects 264 einbetten. Die leiterplattenseitigen Isolierschichten 242 und die chipseitigen Isolierschichten 262 können ein lichtempfindliches Epoxidmaterial aufweisen, das lithografisch strukturiert werden kann und anschließend gehärtet werden kann. Die leiterplattenseitigen Verdrahtungs-Interconnects 244 und die chipseitigen Verdrahtungs-Interconnects 264 können Kupfer aufweisen, das durch Elektroplattierung in Strukturen in den leiterplattenseitigen Isolierschichten 242 oder den chipseitigen Isolierschichten 262 abgeschieden werden kann. Eine Matrix von leiterplattenseitigen Bondpads 248 kann mit den leiterplattenseitigen Verdrahtungs-Interconnects 244 elektrisch verbunden werden und kann so konfiguriert sein, dass sie durch Lotkugeln gebondet werden kann. Eine Matrix von chipseitigen Bondpads 268 kann mit den chipseitigen Verdrahtungs-Interconnects 264 elektrisch verbunden werden und kann so konfiguriert sein, dass sie durch C4-Lotkugeln gebondet werden kann.
  • Lotmaterialteile 450, die an den Package-seitigen Kontakthügelstrukturen 18 einer Anordnung aus dem organischen Interposer 400, mindestens einem Halbleiter-Die (701, 702) und dem EMC-Die-Frame 790 befestigt werden, können auf der Matrix von chipseitigen Bondpads 268 des Package-Substrats 200 angeordnet werden. Ein Aufschmelzprozess kann durchgeführt werden, um die Lotmaterialteile 450 aufzuschmelzen, wodurch eine Verbindung zwischen dem organischen Interposer 400 und dem Package-Substrat 200 entsteht. Bei einer Ausführungsform können die Lotmaterialteile 450 C4-Lotkugeln sein, und die Anordnung aus dem organischen Interposer 400, dem mindestens einem Halbleiter-Die (701, 702) und dem EMC-Die-Frame 790 kann unter Verwendung einer Matrix von C4-Lotkugeln an dem Package-Substrat 200 befestigt werden. Um die Lotmaterialteile 450 kann ein Unterfüllungsmaterialteil 292 durch Aufbringen und Formen eines Unterfüllungsmaterials hergestellt werden. Optional kann eine Stabilisierungsstruktur 294, wie etwa eine Verkappungsstruktur oder eine Ringstruktur, an der Anordnung aus dem organischen Interposer 400, dem mindestens einem Halbleiter-Die (701, 702), dem EMC-Die-Frame 790 und dem Package-Substrat 200 befestigt werden, um eine Verformung der Anordnung während späterer Bearbeitungsschritte und/oder während der Nutzung der Anordnung zu reduzieren.
  • 16 ist eine vertikale Schnittansicht der beispielhaften Struktur nach einer Befestigung des Package-Substrats an einer gedruckten Leiterplatte (PCB) gemäß einer Ausführungsform der vorliegenden Erfindung. In 7 kann eine PCB 100 bereitgestellt werden, die ein PCB-Substrat 110 und PCB-Bondpads 180 aufweist. Das PCB-Substrat 110 weist eine gedruckte Schaltung (nicht dargestellt) auf mindestens einer Seite des PCB-Substrats 110 auf. Eine Matrix von Lötverbindungen 190 kann hergestellt werden, um die Matrix von leiterplattenseitigen Bondpads 248 an die Matrix von PCB-Bondpads 180 zu bonden. Die Lötverbindungen 190 können durch Anordnen einer Matrix von Lotkugeln zwischen der Matrix von leiterplattenseitigen Bondpads 248 und der Matrix von PCB-Bondpads 180 und anschließendes Aufschmelzen der Matrix von Lotkugeln hergestellt werden. Um die Lötverbindungen 190 kann ein Unterfüllungsmaterialteil 192 durch Aufbringen und Formen eines Unterfüllungsmaterials hergestellt werden. Dann wird das Package-Substrat 200 über die Matrix von Lötverbindungen 190 an dem PCB-Substrat 110 befestigt.
  • In 17 ist ein Ablaufdiagramm dargestellt, das Schritte zum Herstellen eines organischen Interposers 400 gemäß Ausführungsformen der vorliegenden Erfindung zeigt. In einem Schritt 1710 und in den 1A bis 1C werden dielektrische Interconnect-Ebene-Materialschichten 20, die Umverteilungs-Interconnect-Strukturen 40 einbetten, und eine untere leitfähige Spule 72 über einem Trägersubstrat 300 hergestellt. In einem Schritt 1720 und in den 2A und 2B kann mindestens eine dielektrische Verkappungsschicht 30 über der unteren leitfähigen Spule 72 hergestellt werden. In einem Schritt 1730 und in den 3A und 3B kann eine Durchkontaktierungsvertiefung, wie etwa eine spiralförmige Durchkontaktierungsvertiefung 69, über der unteren leitfähigen Spule 72 durch die mindestens eine dielektrische Verkappungsschicht 30 erzeugt werden. In einem Schritt 1740 und in den 4A bis 8B kann eine zusammenhängende leitfähige Struktur 74, die Kupfer aufweist, in der Durchkontaktierungsvertiefung 69 und über der mindestens einen dielektrischen Verkappungsschicht 30 hergestellt werden. Die zusammenhängende leitfähige Struktur 74 weist eine leitfähige Durchkontaktierungsstruktur 73, die sich vertikal durch die mindestens eine dielektrische Verkappungsschicht 30 erstreckt und die untere leitfähige Spule 72 kontaktiert, und eine obere leitfähige Spule 75 über der mindestens einen dielektrischen Verkappungsschicht 30 auf. Eine Kombination aus der unteren leitfähigen Spule 72, der leitfähigen Durchkontaktierungsstruktur 73 und der oberen leitfähigen Spule 75 bildet eine zweischichtige Induktorstruktur 70. In einem Schritt 1750 und in den 9A bis 11C kann ein Paar Kontakthügelstrukturen 80 hergestellt werden, die Endteile der zweischichtigen Induktorstruktur 70 kontaktieren. Anschließend können bei Bedarf die Bearbeitungsschritte der 12A bis 18 durchgeführt werden.
  • Die verschiedenen Strukturen und Verfahren der vorliegenden Erfindung können zum Bereitstellen einer kupferbasierten Induktorstruktur verwendet werden, für die kein Aluminium verwendet werden muss. Somit kann die kupferbasierte Induktorstruktur der vorliegenden Erfindung frei von Aluminium sein und kann im Wesentlichen aus Kupfer oder einer Kombination aus Kupfer und mindestens einem metallischen Nitridmaterial bestehen. Der Stapel aus der unteren leitfähigen Spule 72 und der oberen leitfähigen Spule 75 verleiht der Induktorstruktur 70 eine so hohe Leitfähigkeit, dass sie mit einem niedrigen Widerstand und einer hohen Induktivität effektiv funktionieren kann. Die leitfähige Durchkontaktierungsstruktur 73 stellt eine elektrische Verbindung zwischen der unteren leitfähigen Spule 72 und der oberen leitfähigen Spule 75 mit einem niedrigen Widerstand dadurch her, dass sie eine ununterbrochene, durchgehende elektrische Verbindung zwischen zwei Endteilen der Induktorstruktur 70 hergestellt. Ein Vergleich von Probekörpern der kupferbasierten Induktorstruktur, Probekörpern der Induktorstruktur mit nur einer Aluminiumschicht und Probekörpern der Induktorstruktur mit zwei Aluminiumschichten, die von den Erfindern hergestellt wurden, zeigte eine Induktivitätsverbesserung um etwa 28 % bei den Probekörpern der kupferbasierten Induktorstruktur gegenüber den Probekörpern der Induktorstruktur mit nur einer Aluminiumschicht und eine Induktivitätsverbesserung um etwa 13 % bei den Probekörpern der kupferbasierten Induktorstruktur gegenüber den Probekörpern der Induktorstruktur mit zwei Aluminiumschichten in einem Frequenzbereich von 10 GHz bis 60 GHz. Außerdem zeigten Probekörper der Induktorstruktur mit zwei Aluminiumschichten, die von den Erfindern hergestellt wurden, eine Verbesserung des Q-Faktors um etwa 30 % bei den Probekörpern der kupferbasierten Induktorstruktur gegenüber den Probekörpern der Induktorstruktur mit nur einer Aluminiumschicht sowie eine Verbesserung des Q-Faktors um etwa 9 % bei den Probekörpern der kupferbasierten Induktorstruktur gegenüber den Probekörpern der Induktorstruktur mit zwei Aluminiumschichten in dem Frequenzbereich von 10 GHz bis 60 GHz.

Claims (19)

  1. Organischer Interposer (400) mit: dielektrischen Interconnect-Ebene-Materialschichten (20), die Umverteilungs-Interconnect-Strukturen (40) einbetten; mindestens einer dielektrischen Verkappungsschicht (30) über einer obersten dielektrischen Interconnect-Ebene-Materialschicht (28), die aus den dielektrischen Interconnect-Ebene-Materialschichten (20) gewählt ist; einer dielektrischen Bondebene-Schicht (60) über der mindestens einen dielektrischen Verkappungsschicht (30); und einer zweischichtigen Induktorstruktur (70), die Folgendes aufweist: eine untere leitfähige Spule (72), die in die oberste dielektrische Interconnect-Ebene-Materialschicht (28) eingebettet ist, eine leitfähige Durchkontaktierungsstruktur (73), die sich vertikal durch die mindestens eine dielektrische Verkappungsschicht (30) und die untere leitfähige Spule (72) erstreckt, und eine obere leitfähige Spule (75), die in die dielektrische Bondebene-Schicht (60) eingebettet ist und Kupfer aufweist.
  2. Organischer Interposer (400) nach Anspruch 1, der weiterhin Folgendes aufweist: eine erste Kontakthügelstruktur (80A), die über der dielektrischen Bondebene-Schicht (60) angeordnet ist und eine Oberseite eines ersten Endteils der zweischichtigen Induktorstruktur (70) kontaktiert; und eine zweite Kontakthügelstruktur (80B), die über der dielektrischen Bondebene-Schicht (60) angeordnet ist und eine Oberseite eines zweiten Endteils der zweischichtigen Induktorstruktur (70) kontaktiert.
  3. Organischer Interposer (400) nach Anspruch 2, wobei die erste Kontakthügelstruktur (80A) einen ersten Kontakthügel-Säulenteil (80P1), der über der dielektrischen Bondebene-Schicht (60) angeordnet ist, und einen ersten Kontakthügel-Durchkontaktierungsteil (80V1) aufweist, der sich durch die dielektrische Bondebene-Schicht (60) erstreckt, und die zweite Kontakthügelstruktur (80B) einen zweiten Kontakthügel-Säulenteil (80P2), der über der dielektrischen Bondebene-Schicht (60) angeordnet ist, und einen zweiten Kontakthügel-Durchkontaktierungsteil (80V2) aufweist, der sich durch die dielektrische Bondebene-Schicht (60) erstreckt.
  4. Organischer Interposer (400) nach Anspruch 3, wobei sich die leitfähige Durchkontaktierungsstruktur (73) zusammenhängend seitlich von einem Bereich, der sich in einer Draufsicht mit dem ersten Kontakthügel-Durchkontaktierungsteil (80V1) überdeckt, bis zu einem Bereich erstreckt, der sich in der Draufsicht mit dem zweiten Kontakthügel-Durchkontaktierungsteil (80V2) überdeckt.
  5. Organischer Interposer (400) nach Anspruch 3 oder 4, wobei der erste Kontakthügel-Durchkontaktierungsteil (80V1) seitlich von einer vertikalen Achse (VA1) versetzt ist, die durch einen geometrischen Mittelpunkt des ersten Kontakthügel-Säulenteils (80P1) verläuft, und der zweite Kontakthügel-Durchkontaktierungsteil (80V2) seitlich von einer vertikalen Achse (VA2) versetzt ist, die durch einen geometrischen Mittelpunkt des zweiten Kontakthügel-Säulenteils (80P2) verläuft.
  6. Organischer Interposer (400) nach einem der Ansprüche 2 bis 5, wobei die obere leitfähige Spule (75) eine spiralförmige Konfiguration hat, bei der äußere Leitungssegmente innere Leitungssegmente umschließen, und die erste Kontakthügelstruktur (80A) eine Flächenüberdeckung mit mehreren Leitungssegmenten der oberen leitfähigen Spule (75) hat.
  7. Organischer Interposer (400) nach einem der Ansprüche 2 bis 6, der weiterhin Folgendes aufweist: Metallpad- und Durchkontaktierungsstrukturen (48), die jeweils eine der Umverteilungs-Interconnect-Strukturen (40) kontaktieren und jeweils einen Padteil, der in die dielektrische Bondebene-Schicht (60) eingebettet ist, und einen Durchkontaktierungsteil aufweisen, der in die mindestens eine dielektrische Verkappungsschicht (30) eingebettet ist; und weitere Kontakthügelstrukturen (80), die jeweils eine der Metallpad- und Durchkontaktierungsstrukturen (48) kontaktieren.
  8. Organischer Interposer (400) nach Anspruch 7, wobei die Padteile der Metallpad- und Durchkontaktierungsstruktur (48) die gleiche Dicke und die gleiche Materialzusammensetzung wie die obere leitfähige Spule (75) haben, und die weiteren Kontakthügelstrukturen (80) die gleiche Höhe und die gleiche Materialzusammensetzung wie die erste Kontakthügelstruktur (80A) und die zweite Kontakthügelstruktur (80B) haben.
  9. Organischer Interposer (400) nach einem der vorhergehenden Ansprüche, wobei die leitfähige Durchkontaktierungsstruktur (73) einen unteren Teil eines spiralförmigen Kupferteils (74C) aufweist, der unter einer horizontalen Ebene angeordnet ist, die eine Oberseite der mindestens einen dielektrischen Verkappungsschicht (30) enthält, und die obere leitfähige Spule (75) einen oberen Teil des spiralförmigen Kupferteils (74C) aufweist, der über der horizontalen Ebene angeordnet ist, die die Oberseite der mindestens einen dielektrischen Verkappungsschicht (30) enthält.
  10. Organischer Interposer (400) nach einem der vorhergehenden Ansprüche, wobei in einer Draufsicht mindestens 90 % einer Gesamtfläche der unteren leitfähigen Spule (72) eine Flächenüberdeckung mit der oberen leitfähigen Spule (75) haben, und in der Draufsicht mindestens 90 % einer Gesamtfläche der oberen leitfähigen Spule (75) eine Flächenüberdeckung mit der unteren leitfähigen Spule (72) haben.
  11. Organischer Interposer (400) nach einem der vorhergehenden Ansprüche, wobei die untere leitfähige Spule (72), die leitfähige Durchkontaktierungsstruktur (73) und die obere leitfähige Spule (75) jeweils Kupfer aufweisen.
  12. Organischer Interposer (400) nach einem der vorhergehenden Ansprüche, wobei die oberste dielektrische Interconnect-Ebene-Materialschicht (28) eine Polymermaterialschicht aufweist, die mindestens eine dielektrische Verkappungsschicht (30) mindestens eine Siliziumoxidschicht aufweist, und die dielektrische Bondebene-Schicht (60) einen Schichtstapel mit einer Siliziumnitridschicht und einer Bondebene-Polymerschicht aufweist.
  13. Halbleiterstruktur mit einem organischen Interposer (400), wobei der organische Interposer (400) Folgendes aufweist: dielektrische Interconnect-Ebene-Materialschichten (20), die Umverteilungs-Interconnect-Strukturen (40) einbetten; mindestens eine dielektrische Verkappungsschicht (30) über den dielektrischen Interconnect-Ebene-Materialschichten (20); eine dielektrische Bondebene-Schicht (60) über der mindestens einen dielektrischen Verkappungsschicht (30); und eine Induktorstruktur (70), die sich vertikal von der obersten dielektrischen Interconnect-Ebene-Materialschicht (28) durch die mindestens eine dielektrische Verkappungsschicht (30) und durch die dielektrische Bondebene-Schicht (60) erstreckt und Kupfer aufweist, wobei die Induktorstruktur (70) Folgendes aufweist: eine untere leitfähige Spule (72), die in die oberste dielektrische Interconnect-Ebene-Materialschicht (28) eingebettet ist; eine leitfähige Durchkontaktierungsstruktur (73), die sich vertikal durch die mindestens eine dielektrische Verkappungsschicht (30) erstreckt und horizontale Flächen der unteren leitfähigen Spule (72) kontaktiert; und eine obere leitfähige Spule (75), die in die dielektrische Bondebene-Schicht (60) eingebettet ist.
  14. Halbleiterstruktur nach Anspruch 13, die weiterhin einen Halbleiter-Die (701,702) aufweist, der an den organischen Interposer (400) über Lotmaterialteile (788) gebondet ist, die an Kontakthügelstrukturen (80) gebondet sind, die auf dem organischen Interposer (400) angeordnet sind, wobei eine der Kontakthügelstrukturen (80A) eine Oberseite eines ersten Endteils der Induktorstruktur (70) kontaktiert, und eine andere der Kontakthügelstrukturen (80B) eine Oberseite eines zweiten Endteils der Induktorstruktur (70) kontaktiert.
  15. Verfahren zum Herstellen eines organischen Interposers (400) mit den folgenden Schritten: Herstellen von dielektrischen Interconnect-Ebene-Materialschichten (20), die Umverteilungs-Interconnect-Strukturen (40) einbetten, und einer unteren leitfähigen Spule (72) über einem Trägersubstrat (300); Herstellen mindestens einer dielektrischen Verkappungsschicht (30) über der unteren leitfähigen Spule (72); Erzeugen einer Durchkontaktierungsvertiefung (69) über der unteren leitfähigen Spule (72) durch die mindestens eine dielektrische Verkappungsschicht (30); Herstellen einer zusammenhängenden leitfähigen Struktur (74), die Kupfer aufweist, in der Durchkontaktierungsvertiefung (69) und über der mindestens einen dielektrischen Verkappungsschicht (30), wobei die zusammenhängende leitfähige Struktur (74) eine leitfähige Durchkontaktierungsstruktur (73), die sich vertikal durch die mindestens eine dielektrische Verkappungsschicht (30) erstreckt und die untere leitfähige Spule (72) kontaktiert, und eine obere leitfähige Spule (75) über der mindestens einen dielektrischen Verkappungsschicht (30) aufweist, wobei eine Kombination aus der unteren leitfähigen Spule (72), der leitfähigen Durchkontaktierungsstruktur (73) und der oberen leitfähigen Spule (75) eine zweischichtige Induktorstruktur (70) aufweist; und Herstellen eines Paars Kontakthügelstrukturen (80A, 80B), die Endteile der zweischichtigen Induktorstruktur (70) kontaktieren.
  16. Verfahren nach Anspruch 15, das weiterhin Folgendes umfasst: Herstellen einer dielektrischen Bondebene-Schicht (60) über der zweischichtigen Induktorstruktur (70); und Erzeugen von Bondebene-Durchkontaktierungsvertiefungen (79) durch die dielektrische Bondebene-Schicht (60) über den Endteilen der zweischichtigen Induktorstruktur (70), wobei das Paar Kontakthügelstrukturen (80A, 80B) Folgendes aufweist: eine erste Kontakthügelstruktur (80A), die einen ersten Kontakthügel-Säulenteil (80P1), der über der dielektrischen Bondebene-Schicht (60) angeordnet ist, und einen ersten Kontakthügel-Durchkontaktierungsteil (80V1) aufweist, der sich durch die dielektrische Bondebene-Schicht (60) erstreckt, und eine zweite Kontakthügelstruktur (80B), die einen zweiten Kontakthügel-Säulenteil (80P2), der über der dielektrischen Bondebene-Schicht (60) angeordnet ist, und einen zweiten Kontakthügel-Durchkontaktierungsteil (80V2) aufweist, der sich durch die dielektrische Bondebene-Schicht (60) erstreckt.
  17. Verfahren nach Anspruch 16, wobei sich die leitfähige Durchkontaktierungsstruktur (73) seitlich zusammenhängend von einem Bereich, der sich in einer Draufsicht mit dem ersten Kontakthügel-Durchkontaktierungsteil (80V1) überdeckt, bis zu einem Bereich erstreckt, der sich in der Draufsicht mit dem zweiten Kontakthügel-Durchkontaktierungsteil (80V2) überdeckt.
  18. Verfahren nach Anspruch 16 oder 17, wobei der erste Kontakthügel-Durchkontaktierungsteil (80V1) seitlich von einer vertikalen Achse (VA1) versetzt wird, die durch einen geometrischen Mittelpunkt des ersten Kontakthügel-Säulenteils (80P1) verläuft, der zweite Kontakthügel-Durchkontaktierungsteil (80V2) seitlich von einer vertikalen Achse (VA2) versetzt wird, die durch einen geometrischen Mittelpunkt des zweiten Kontakthügel-Säulenteils (80P2) verläuft, die obere leitfähige Spule (75) eine spiralförmige Konfiguration hat, bei der äußere Leitungssegmente innere Leitungssegmente umschließen, und die erste Kontakthügelstruktur (80A) eine Flächenüberdeckung mit mehreren Leitungssegmenten der oberen leitfähigen Spule (75) hat.
  19. Verfahren nach einem der Ansprüche 16 bis 18, wobei die mindestens eine dielektrische Verkappungsschicht (30) eine Siliziumoxidschicht und/oder eine Siliziumnitridschicht aufweist, die dielektrische Bondebene-Schicht (60) einen Schichtstapel aus einer dielektrischen Passivierungsschicht (62) und einer Bondebene-Polymerschicht (64) aufweist, und die zusammenhängende leitfähige Struktur (74) Kupfer mit einem Atomanteil von mehr als 90 %, und kein Aluminium aufweist.
DE102021100011.4A 2020-11-13 2021-01-04 Organischer interposer mit einer zweischichtigen induktorstruktur und verfahren zu dessen herstellung Active DE102021100011B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/097,165 2020-11-13
US17/097,165 US11348884B1 (en) 2020-11-13 2020-11-13 Organic interposer including a dual-layer inductor structure and methods of forming the same

Publications (2)

Publication Number Publication Date
DE102021100011A1 DE102021100011A1 (de) 2022-05-19
DE102021100011B4 true DE102021100011B4 (de) 2022-10-27

Family

ID=80695724

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021100011.4A Active DE102021100011B4 (de) 2020-11-13 2021-01-04 Organischer interposer mit einer zweischichtigen induktorstruktur und verfahren zu dessen herstellung

Country Status (5)

Country Link
US (3) US11348884B1 (de)
KR (1) KR102503509B1 (de)
CN (1) CN114220786A (de)
DE (1) DE102021100011B4 (de)
TW (1) TWI786823B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11348884B1 (en) * 2020-11-13 2022-05-31 Taiwan Semiconductor Manufacturing Company Limited Organic interposer including a dual-layer inductor structure and methods of forming the same
US11574891B2 (en) * 2021-01-26 2023-02-07 Nanya Technology Corporation Semiconductor device with heat dissipation unit and method for fabricating the same
CN115411005A (zh) * 2021-05-26 2022-11-29 长鑫存储技术有限公司 半导体结构和半导体结构的制备方法
WO2024092074A1 (en) * 2022-10-26 2024-05-02 Samtec, Inc. Interconnect module for high-speed data transmission
CN117995534A (zh) * 2022-10-28 2024-05-07 无锡华润上华科技有限公司 隔离变压器及半导体器件
TWI829484B (zh) * 2022-12-23 2024-01-11 恆勁科技股份有限公司 整合有磁性元件結構之封裝載板及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180310408A1 (en) 2017-04-20 2018-10-25 Murata Manufacturing Co., Ltd. Printed wiring board and switching regulator

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3063422B2 (ja) * 1992-10-05 2000-07-12 富士電機株式会社 磁気誘導素子用コイル
JP3792635B2 (ja) 2001-12-14 2006-07-05 富士通株式会社 電子装置
JP4328761B2 (ja) * 2001-12-14 2009-09-09 富士通株式会社 電子装置
US7531407B2 (en) * 2006-07-18 2009-05-12 International Business Machines Corporation Semiconductor integrated circuit devices having high-Q wafer backside inductors and methods of fabricating same
US7663196B2 (en) * 2007-02-09 2010-02-16 Freescale Semiconductor, Inc. Integrated passive device and method of fabrication
WO2009130737A1 (ja) * 2008-04-21 2009-10-29 富士通株式会社 検査用基板、検査用基板の製造方法、及びその検査用基板を用いた検査方法
US8237269B2 (en) * 2008-08-01 2012-08-07 Qualcomm Incorporated High Q transformer disposed at least partly in a non-semiconductor substrate
US8638114B2 (en) * 2009-12-08 2014-01-28 Qualcomm Incorporated Transformer within wafer test probe
US8921976B2 (en) * 2011-01-25 2014-12-30 Stmicroelectronics, Inc. Using backside passive elements for multilevel 3D wafers alignment applications
US8716859B2 (en) * 2012-01-10 2014-05-06 Intel Mobile Communications GmbH Enhanced flip chip package
US8941212B2 (en) 2013-02-06 2015-01-27 Taiwan Semiconductor Manufacturing Co., Ltd. Helical spiral inductor between stacking die
WO2015047330A1 (en) * 2013-09-27 2015-04-02 Intel Corporation Die package with superposer substrate for passive components
US9754874B2 (en) 2013-10-25 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Inductive capacitive structure and method of making the same
US9209131B2 (en) 2014-01-21 2015-12-08 Qualcomm Incorporated Toroid inductor in redistribution layers (RDL) of an integrated device
JP6235353B2 (ja) * 2014-01-22 2017-11-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9899982B2 (en) 2015-11-23 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip electromagnetic bandgap (EBG) structure for noise suppression
US10249580B2 (en) 2016-06-22 2019-04-02 Qualcomm Incorporated Stacked substrate inductor
JP2019008596A (ja) * 2017-06-26 2019-01-17 京セラ株式会社 配線基板およびｒｆｉｄタグ
WO2019132926A1 (en) * 2017-12-28 2019-07-04 Intel Corporation A front end system having an acoustic wave resonator (awr) on an interposer substrate
US11348884B1 (en) * 2020-11-13 2022-05-31 Taiwan Semiconductor Manufacturing Company Limited Organic interposer including a dual-layer inductor structure and methods of forming the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180310408A1 (en) 2017-04-20 2018-10-25 Murata Manufacturing Co., Ltd. Printed wiring board and switching regulator

Also Published As

Publication number Publication date
TWI786823B (zh) 2022-12-11
TW202220148A (zh) 2022-05-16
CN114220786A (zh) 2022-03-22
US20220285295A1 (en) 2022-09-08
KR20220065637A (ko) 2022-05-20
DE102021100011A1 (de) 2022-05-19
US20230369255A1 (en) 2023-11-16
US11348884B1 (en) 2022-05-31
KR102503509B1 (ko) 2023-02-24
US11769741B2 (en) 2023-09-26
US20220157744A1 (en) 2022-05-19

Similar Documents

Publication Publication Date Title
DE102021100011B4 (de) Organischer interposer mit einer zweischichtigen induktorstruktur und verfahren zu dessen herstellung
DE102016100378B4 (de) Verringerung einer rissbildung durch einstellen einer öffnungsgrösse in pop-packages
DE102016100274B4 (de) Verfahren und packages für struktur eines dreidimensionalen chip-stackings
DE102019117006A1 (de) Halbleitervorrichtung und verfahren zur herstellung
DE102019117763B4 (de) Seitenwandschutz für metallkontakthügel
DE102018100045A1 (de) Zwischenverbindungs-chips
DE102019115275A1 (de) Halbleiter-Interconnect-Struktur und Verfahren
DE102019123272B4 (de) Verbindungsstruktur und Verfahren zum Bilden derselben
DE102018111574A1 (de) Ausrichten von kontaktierhügeln in einem fan-out-häusungsprozes
DE102008039388A1 (de) Gestapelte Halbleiterchips
DE102018130035A1 (de) Integrierter schaltkreis-package und verfahren
DE102018110866A1 (de) Ausrichtungsmarke mit Gitterstrukturen und Verfahren zum Ausbilden von dieser
DE102019117199A1 (de) Fan-out-packages und verfahren zu deren herstellung
DE102016100523B4 (de) Multi-Stack-Package-on-Package-Strukturen
DE102014103050A1 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE102016114814B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102019128619A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102017126181A1 (de) Leitfähige Durchkontaktierungen in Halbleiterpackages und Verfahren zur Herstellung derselben
DE102018108932B4 (de) Package mit Info-Struktur und Verfahren zu dessen Ausbildung
DE102019129840B4 (de) Halbleiter-bauelement und verfahren zu dessen herstellung
DE102023100773A1 (de) Integriertes schaltungs-package und verfahren
DE102018122358A1 (de) Halbleiter-bauelement und verfahren
DE102020126928A1 (de) Halbleiter-packages und verfahren zu deren herstellung
DE102021113393A1 (de) Halbleiterbauelement und -verfahren
DE102018108409B4 (de) Integrierte schaltkreis-packages und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final