DE102019128619A1 - Halbleitervorrichtung und verfahren zu ihrer herstellung - Google Patents

Halbleitervorrichtung und verfahren zu ihrer herstellung Download PDF

Info

Publication number
DE102019128619A1
DE102019128619A1 DE102019128619.0A DE102019128619A DE102019128619A1 DE 102019128619 A1 DE102019128619 A1 DE 102019128619A1 DE 102019128619 A DE102019128619 A DE 102019128619A DE 102019128619 A1 DE102019128619 A1 DE 102019128619A1
Authority
DE
Germany
Prior art keywords
layer
redistribution
layers
metal
vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019128619.0A
Other languages
English (en)
Inventor
Chih-Hsiang TSENG
Yu-feng Chen
Lin Jen
Wen-Hsiung LU
Ming-Da Cheng
Kuo-Ching Hsu
Hong-Seng Shue
Ming-Hong Cha
Chao-Yi Wang
Mirng-Ji Lii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019128619A1 publication Critical patent/DE102019128619A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein Halbleiter-Package umfasst einen ersten Die, der ein erstes Substrat, eine Verbindungsstruktur, die über dem ersten Substrat liegt und mehrere Metallschichten mit Durchkontaktierungen aufweist, welche die mehreren Metallschichten verbinden, eine Dichtungsringstruktur, die über dem ersten Substrat und entlang eines Umfangs des ersten Substrats liegt, wobei die Dichtungsringstruktur mit mehreren Metallschichten mit Durchkontaktierungen aufweist, welche die mehreren Metallschichten verbinden, wobei die Dichtungsringstruktur eine oberste Metallschicht aufweist, wobei die oberste Metallschicht die Metallschicht der Dichtungsringstruktur ist, die am weitesten vom ersten Substrat entfernt ist, wobei die oberste Metallschicht der Dichtungsringstruktur eine innere Metallstruktur und eine äußere Metallstruktur umfasst, und eine Polymerschicht über der Dichtungsringstruktur aufweist, wobei die Polymerschicht eine äußerste Kante hat, die über einer oberen Oberfläche der äußeren Metallstruktur der Dichtungsringstrukturliegt und mit dieser ausgerichtet ist.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht den Vorteil der am 31. Oktober 2018 eingereichten vorläufigen US-Anmeldung Nr. 62/753,340 , die hiermit durch Bezugnahme aufgenommen wird.
  • HINTERGRUND
  • Halbleitervorrichtungen werden in einer Vielzahl von elektronischen Anwendungen verwendet, beispielsweise in PCs, Mobiltelefonen, Digitalkameras und anderen elektronischen Geräten. Halbleitervorrichtungen werden typischerweise hergestellt, indem nacheinander isolierende oder dielektrische Schichten, leitende Schichten und halbleitende Schichten von Materialien über einem Halbleitersubstrat abgeschieden werden und die verschiedenen Materialschichten unter Verwendung von Lithographie strukturiert werden, um Schaltungskomponenten und Elemente darauf auszubilden.
  • Die Halbleiterindustrie verbessert weiterhin die Integrationsdichte verschiedener elektronischer Komponenten (z. B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) durch kontinuierliche Verkleinerung der minimalen Strukturgröße, wodurch mehr Komponenten in einen bestimmten Bereich integriert werden können. Diese kleineren elektronischen Komponenten erfordern in einigen Anwendungen auch kleinere Packages, die weniger Fläche oder kleinere Höhen als herkömmliche Packages benötigen.
  • Daher wurden neue Packaging-Technologien entwickelt. Diese relativ neuen Arten von Packaging-Technologien für Halbleitervorrichtungen stehen vor Herausforderungen im Bereich der Fertigung.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Figuren gelesen wird. Es wird angemerkt, dass gemäß der Standardpraxis in der Industrie verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zur Klarheit der Diskussion willkürlich vergrößert oder verkleinert werden.
    • 1 zeigt eine Draufsicht eines Wafers gemäß einigen Ausführungsformen.
    • 2, 3, 4, 5, 6, 7, 8, 9, 10, 11A, 11B, 12, 13, 14 und 15 veranschaulichen Querschnittsansichten von Zwischenstufen bei der Herstellung von Vorrichtungen gemäß einigen Ausführungsformen.
    • 16 zeigt eine Querschnittsansicht einer Verpackung gemäß einigen Ausführungsformen.
    • 17 und 18 veranschaulichen die Querschnittsansichten von Zwischenstufen bei der Bildung eines Packages und von Verbindungsstrukturen gemäß einigen Ausführungsformen.
    • 19 zeigt eine Querschnittsansicht einer Zwischenstufe der Herstellung einer Vorrichtung gemäß einigen Ausführungsformen.
    • 20 zeigt eine Querschnittsansicht einer Zwischenstufe der Herstellung einer Vorrichtung gemäß einigen Ausführungsformen.
    • 21A und 21B veranschaulichen Querschnittsansichten einer Zwischenstufe der Herstellung einer Vorrichtung gemäß einigen Ausführungsformen.
    • 22 zeigt eine Querschnittsansicht einer Zwischenstufe der Herstellung einer Vorrichtung gemäß einigen Ausführungsformen.
    • 23 zeigt eine Querschnittsansicht einer Zwischenstufe der Herstellung einer Vorrichtung gemäß einigen Ausführungsformen.
    • 24 zeigt eine Querschnittsansicht einer Zwischenstufe der Herstellung einer Vorrichtung gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung bereit. Spezifische Beispiele für Komponenten und Anordnungen werden im Folgenden beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dies sind natürlich nur Beispiele und sollen nicht einschränkend verstanden werden. Beispielsweise kann das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei denen das erste Merkmal und das zweite Merkmal in direktem Kontakt ausgebildet sind, und es kann auch Ausführungsformen umfassen, bei denen zwischen dem ersten Merkmal und dem zweiten Merkmal zusätzliche Merkmale ausgebildet sein können, so dass das erste und zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schreibt an sich keine Beziehung zwischen den verschiedenen diskutierten Ausführungsformen und/oder Konfigurationen vor.
  • Ferner können räumlich relative Ausdrücke wie „unterhalb“, „unten“, „darunter“, „oberhalb“, „oben“ und dergleichen hier zur Erleichterung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder zu (einem) anderen Merkmal(en) zu beschreiben, wie dies in den Figuren dargestellt ist. Die räumlich relativen Ausdrücke sollen zusätzlich zu der in den Figuren dargestellten Ausrichtung verschiedene Ausrichtungen der verwendeten oder betriebenen Vorrichtung umfassen. Die Vorrichtung kann anders orientiert sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hier verwendeten räumlichen relativen Deskriptoren können ebenfalls entsprechend interpretiert werden.
  • Ausführungsformen der vorliegenden Offenbarung umfassen im Allgemeinen eine Dichtungsringstruktur, welche die Stufenbedeckung für eine darüberliegende Keimschicht verbessert und die Aufsetzprozessfähigkeit einer darüberliegenden Isolierschicht verbessert. Diese Dichtungsringstruktur kann in der Verbindungsstruktur oder Umverdrahtungsstruktur eines Halbleiterpackages ausgebildet sein. Die offenbarte Dichtungsringstruktur verbessert die Stufenbedeckung und Gleichförmigkeit für die darüberliegende Keimschicht durch Verringern des Aspektverhältnisses (Höhe/Abstand) für eine Öffnung zwischen Dichtungsringstrukturen. Ferner hat die Umverdrahtungsschicht (RDL) eine große Breite, um die Steuerung des Aufsetzvorgangs der darüberliegenden Isolierschicht zu verbessern. Die Gleichförmigkeit der Keimschicht ist wichtig, um die Koplanarität der Unebenheiten zu bestimmen, die auf der Keimschicht gebildet werden. Ferner kann die Keimschicht durch einen Sputterprozess abgeschieden werden und ein glatter Dichtungsring und eine darüber liegende Isolierschichttopographie ermöglichen es, dass die Keimschicht eine gute Gleichmäßigkeit aufweist.
  • 1 zeigt eine Draufsicht eines Wafers 100 gemäß einigen Ausführungsformen. 1 zeigt eine Draufsicht auf den Wafer 100. In 1 weist der Wafer 100 Einheits-Bereiche 102 auf, die durch Ritzlinien 104 (auch als Trennlinien oder Trennstraßen bezeichnet) getrennt sind. Wie nachstehend ausführlicher beschrieben wird, soll der Wafer 100 entlang der Ritzlinien 104 zerschnitten werden, um eine einzelne Die-Struktur (wie beispielsweise eine in 16 dargestellte Die-Struktur 202) zu bilden. 1 zeigt ferner Dichtungsringe 126 und 128 außerhalb einer Die-Kante 144. Die Die-Kante 144 ist die äußerste Kante, um eine Verbindung und/oder aktive Vorrichtungen auf einem Die-Bereich zu bilden. Die Dichtungsringe 126 und 128 werden nachstehend ausführlicher erörtert.
  • Obwohl 1 einen einzelnen Die-Bereich 106 in dem Einheits-Bereich 102 darstellt, ist in einigen Ausführungsformen jeder Einheits-Bereich 102 eine Mehr-Die-Struktur, die eine Vielzahl von Die-Bereichen umfasst. Jeder der Die-Bereiche kann eine integrierte Schaltungsvorrichtung umfassen, wie beispielsweise Logik-Dies (z. B. Zentraleinheit, Mikrocontroller usw.), Speicher-Dies (z. B. DRAM-Die (Dynamic Random Access Memory), SRAM-Die (Static Random Access Memory) usw.), Power-Management-Dies (z. B. Power-Management-IC-Die (PMIC-Die)), Hochfrequenz-Dies (RF-Dies), Sensor-Dies, Dies für mikroelektromechanische Systeme (MEMS-Dies), Signalverarbeitungs-Dies (z. B. Die für die digitale Signalverarbeitung (DSP), Front-End-Dies (z. B. analoge Front-End (AFE) -Dies), dergleichen oder eine Kombination davon.
  • Die 2 bis 15 veranschaulichen Querschnittsansichten des Wafers 100 in verschiedenen Zwischenstufen der Herstellung entlang einer in 1 gezeigten Linie B-B.
  • In 2 umfasst der Wafer 100 ein Substrat 112, eine oder mehrere aktive und/oder passive Vorrichtungen 114 auf dem Substrat 112 und eine Einkapselung 116 neben dem Substrat 112. In einigen Ausführungsformen kann das Substrat 112 aus Silizium gebildet sein, obwohl es auch aus anderen Elementen der Gruppe III, der Gruppe IV und/oder der Gruppe V wie Germanium; aus einem Verbindungshalbleiter, der Siliciumcarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid aufweist; aus einem Legierungshalbleiter, der SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP aufweist; oder aus Kombinationen davon ausgebildet sein kann. Das Substrat 112 kann auch in Form eines Silizium-auf-Isolators (SOI) vorliegen. Das SOI-Substrat kann eine Schicht eines Halbleitermaterials (z. B. Silizium, Germanium und/oder dergleichen) umfassen, das über einer Isolatorschicht (z. B. vergrabenes Oxid und/oder dergleichen) ausgebildet ist, die auf einem Siliziumsubstrat ausgebildet ist. Darüber hinaus umfassen andere Substrate, die verwendet werden können, mehrschichtige Substrate, Gradientensubstrate, Hybridorientierungssubstrate, beliebige Kombinationen davon und/oder dergleichen.
  • In einigen Ausführungsformen können die eine oder die mehreren aktiven und/oder passiven Vorrichtungen 114 verschiedene n-Metalloxidhalbleiter (NMOS)- und/oder p-Metalloxidhalbleiter (PMOS)- Vorrichtungen wie Transistoren, Kondensatoren, Widerstände, Dioden, Fotodioden, Sicherungen und/oder dergleichen umfassen.
  • In 3 sind dielektrische Schichten 115 über dem Substrat 111 und der einen oder den mehreren aktiven und/oder passiven Vorrichtungen 114 ausgebildet. Die dielektrischen Schichten 115 können eine dielektrische Zwischenschicht (ILD)/dielektrische Zwischenmetallschichten (IMDs) aufweisen. Die ILD/IMDs können zum Beispiel aus einem dielektrischen Material mit niedrigem K wie Phosphorsilikatglas (PSG), Borphosphorsilikatglas (BPSG), FSG, SiOxCy, Spin-On-Glass, Spin-On-Polymeren, Silizium-Kohlenstoffmaterial, Verbindungen davon, Verbundstoffe davon, Kombinationen davon oder dergleichen durch ein beliebiges geeignetes, auf dem Fachgebiet bekanntes Verfahren wie ein Aufschleuderverfahren, chemisches Aufdampfen (CVD), plasmaunterstütztes CVD (PECVD) und dergleichen oder eine Kombination davon ausgebildet sein. Die dielektrischen Schichten 115 können leitende Verbindungsstrukturen 118 enthalten. In einigen Ausführungsformen können die Verbindungsstrukturen 118 Leiterbahnen 120 und leitende Durchkontaktierungen 122 umfassen. In einigen Ausführungsformen können die Verbindungsstrukturen 118 in den dielektrischen Schichten 115 beispielsweise unter Verwendung eines Damascene-Prozesses, eines Dual-Damascene-Prozesses oder dergleichen ausgebildet werden. In einigen Ausführungsformen können die Verbindungsstrukturen 118 Kupfer, eine Kupferlegierung, Silber, Gold, Wolfram, Tantal, Aluminium oder dergleichen oder eine Kombination davon umfassen. Die Verbindungsstrukturen 118 verbinden die eine oder die mehreren aktiven und/oder passiven Vorrichtungen 114 auf dem Substrat 112 elektrisch miteinander, um Funktionsschaltungen innerhalb des Die-Bereichs 106 zu bilden.
  • Die dielektrischen Schichten 115 können ferner Dichtungsringabschnitte 124A und 124B umfassen, die sich durch die dielektrischen Schichten 115 erstrecken. Die Dichtungsringabschnitte 124A können an Randbereichen des Die-Bereichs 106 angeordnet sein und in einer Draufsicht können die Dichtungsringabschnitte 124A Innenabschnitte des Die-Bereichs 106 einkreisen oder umgeben. Die Dichtungsringabschnitte 124B können an Randbereichen der Einheits-Bereiche 102 angeordnet sein und in einer Draufsicht können die Dichtungsringabschnitte 124B Innenabschnitte der Einheits-Bereiche 102 einkreisen oder umgeben. Jeder der Dichtungsringabschnitte 124B kann entsprechende Dichtungsringabschnitte 124A einkreisen oder umgeben. In einigen Ausführungsformen können die Dichtungsringabschnitte 124A und 124B Leiterbahnen 120 und leitende Durchkontaktierungen 122 umfassen und können unter Verwendung ähnlicher Materialien und Prozesse wie bei den Verbindungsstrukturen 118 ausgebildet werden. Beispielsweise können dieselben Prozesse, die zum Ausbilden der Verbindungsstrukturen 118 verwendet werden, gleichzeitig die Dichtungsringabschnitte 124A und 124B ausbilden. In einigen Ausführungsformen können die Dichtungsringabschnitte 124A und 124B Kupfer, eine Kupferlegierung, Silber, Gold, Wolfram, Tantal, Aluminium, Silizium, Silizium/Aluminiumoxid oder dergleichen oder eine Kombination davon umfassen. In einigen Ausführungsformen können die Dichtungsringabschnitte 124A und 124B elektrisch voneinander isoliert sein. In einigen Ausführungsformen können die Dichtungsringabschnitte 124A und 124B von den Verbindungsstrukturen 118 elektrisch isoliert sein.
  • In 4 ist eine Passivierungsschicht 130 über den dielektrischen Schichten 115, den Verbindungsstrukturen 118 und den Dichtungsringabschnitten 124A und 124B ausgebildet. In einigen Ausführungsformen kann die Passivierungsschicht 130 eine oder mehrere Schichten aus nicht fotostrukturierbaren dielektrischen Materialien wie beispielsweise Siliziumnitrid, Siliziumoxid, Phosphosilikatglas (PSG), Borosilikatglas (BSG), mit Bor dotiertem Phosphosilikatglas (BPSG), eine Kombination davon oder dergleichen umfassen und kann unter Verwendung von CVD, physischer Gasphasenabscheidung (PVD), Atomlagenabscheidung (ALD), einem Aufschleuderverfahren, einer Kombination davon oder dergleichen ausgebildet werden. In anderen Ausführungsformen kann die Passivierungsschicht 130 eine oder mehrere Schichten aus fotostrukturierbaren Isoliermaterialien wie Polybenzoxazol (PBO), Polyimid (PI), Benzocyclobuten (BCB) oder dergleichen umfassen und kann unter Verwendung eines Aufschleuder-Beschichtungsverfahrens oder dergleichen ausgebildet werden. Derartige fotostrukturierbare dielektrische Materialien können unter Verwendung ähnlicher Fotolithographieverfahren wie ein Fotoresistmaterial strukturiert werden.
  • In 5 sind Öffnungen 132 durch die Passivierungsschicht 130 ausgebildet, um Abschnitte der Dichtungsringabschnitte 124A und 124B und Verbindungsstrukturen 118 freizulegen. Die Öffnungen 132 können beispielsweise unter Verwendung von Laserbohren, Ätzen oder dergleichen ausgebildet werden. Die Öffnungen 132 können im Folgenden als Umverdrahtungsschicht-Durchkontaktierungs-Öffnungen 132 bezeichnet werden.
  • In den 6, 7 und 8 sind die Umverdrahtungsschichten 138A, 138B und 138C über der Passivierungsschicht 130 ausgebildet. Zum Ausbilden der Umverdrahtungsschichten 138 ist beispielsweise eine Keimschicht (nicht gezeigt) über der Passivierungsschicht 130 ausgebildet. In einigen Ausführungsformen ist die Keimschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, die eine Vielzahl von aus verschiedenen Materialien gebildeten Unterschichten umfasst. In einigen Ausführungsformen umfasst die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht kann beispielsweise unter Verwendung von PVD oder dergleichen ausgebildet werden. In 6 wird dann eine Maske 134, wie beispielsweise ein Fotoresist 134 (nachstehend als Fotoresist 134 bezeichnet), auf der Keimschicht gebildet und strukturiert. Der Fotoresist 134 kann durch Schleuderbeschichtung oder dergleichen ausgebildet werden und kann zum Strukturieren Licht ausgesetzt werden. Die Struktur des Fotoresists 134 entspricht den Umverdrahtungsschichten 138. Die Strukturierung bildet Öffnungen 136 durch den Fotoresist 134, um die Keimschicht freizulegen.
  • In 7 ist ein leitendes Material in den Öffnungen 136 des Fotoresists 134 und auf den freiliegenden Abschnitten der Keimschicht ausgebildet. Das leitende Material kann durch Plattieren, wie z. B. Elektroplattieren oder stromloses Plattieren oder dergleichen, gebildet werden. Das leitende Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium, Gold, Silizium, Silizium/Aluminiumoxid oder dergleichen umfassen.
  • In 8 werden der Fotoresist 134 und Abschnitte der Keimschicht, auf denen das leitende Material nicht gebildet ist, entfernt. Der Fotoresist 134 kann durch einen akzeptablen Veraschungs- oder Abziehprozess entfernt werden, beispielsweise unter Verwendung eines Sauerstoffplasmas oder dergleichen. Sobald der Fotoresist 134 entfernt ist, werden freiliegende Abschnitte der Keimschicht entfernt, beispielsweise unter Verwendung eines akzeptablen Ätzprozesses, beispielsweise durch Nass- oder Trockenätzen. Die verbleibenden Abschnitte der Keimschicht und des leitenden Materials bilden die Umverdrahtungsschichten 138A, 138B und 138C.
  • Die Umverdrahtungsschichten 138A sind physisch mit den jeweiligen Dichtungsringabschnitten 124A verbunden. Die Umverdrahtungsschichten 138B sind physisch mit jeweiligen Dichtungsringabschnitten 124B verbunden. Die Umverdrahtungsschichten 138C sind physisch mit jeweiligen Verbindungsstrukturen 118 verbunden. Jede der Umverdrahtungsschichten 138A kann einen inneren Abschnitt eines jeweiligen der Die-Bereiche 106 einkreisen oder umgeben. Jede der Umverdrahtungsschichten 138B kann einen inneren Abschnitt eines jeweiligen der Einheits-Bereiche 102 einkreisen oder umgeben.
  • Die Dichtungsringabschnitte 124A und die Umverdrahtungsschichten 138A bilden einen Dichtungsring 126, der einen Innenabschnitt eines jeweiligen der Die-Bereiche 106 umgibt. Die Dichtungsringabschnitte 124B und die Umverdrahtungsschichten 138B bilden einen Dichtungsring 128, der einen Innenabschnitt eines jeweiligen der Einheits-Bereiche 102 umgibt. Jeder der Dichtungsringe 128 kreist den jeweiligen der Dichtungsringe 126 ein. In einigen Ausführungsformen können die Dichtungsringe 126 und 128 elektrisch voneinander isoliert sein. In einigen Ausführungsformen können die Dichtungsringe 126 und 128 von den Verbindungsstrukturen 118 elektrisch isoliert sein. In einigen Ausführungsformen können die Dichtungsringe 126 und 128 eine im Wesentlichen ähnliche Struktur aufweisen. In anderen Ausführungsformen können die Dichtungsringe 126 und 128 unterschiedliche Strukturen aufweisen.
  • In 9 ist eine Passivierungsschicht 140 über den Umverdrahtungsschichten 138A, 138B und 138C ausgebildet. Die Passivierungsschicht 140 kann unter Verwendung ähnlicher Materialien und Verfahren wie die Passivierungsschicht 130 ausgebildet werden und eine Beschreibung wird hier nicht wiederholt. In einigen Ausführungsformen umfassen die Passivierungsschicht 140 und die Passivierungsschicht 130 dasselbe Material. In anderen Ausführungsformen umfassen die Passivierungsschicht 140 und die Passivierungsschicht 130 unterschiedliche Materialien. Die Passivierungsschicht 140 kann unter Verwendung von konformen Abscheidungsverfahren wie ALD oder CVD abgeschieden werden, so dass die Dicke der vertikalen Abschnitte und die Dicke der horizontalen Abschnitte der Passivierungsschicht 140 im Wesentlichen zueinander gleich sind.
  • In 10 ist eine Öffnung 141 in der Passivierungsschicht 140 ausgebildet, um einen Abschnitt der Umverdrahtungsschicht 138C freizulegen. In einigen Ausführungsformen, in denen die Passivierungsschicht 140 ein nicht fotostrukturierbares dielektrisches Material umfasst, kann die Passivierungsschicht 140 unter Verwendung geeigneter Fotolithografie- und Ätzverfahren strukturiert werden.
  • In 11A ist eine Pufferschicht 142 über der Passivierungsschicht 140 und in der Öffnung 141 ausgebildet. Die Pufferschicht 142 kann eine oder mehrere Polymerschichten sein. Die Pufferschicht 142 kann eine oder mehrere Schichten von fotostrukturierbaren Isoliermaterialien wie Polybenzoxazol (PBO), Polyimid (PI), Benzocyclobuten (BCB), eine Kombination davon oder dergleichen umfassen und kann unter Verwendung eines Aufschleuder-Beschichtungsverfahrens oder dergleichen gebildet werden. In dieser Ausführungsform bedeckt die Pufferschicht 142 die Passivierungsschicht 140 vollständig über den Umverdrahtungsschichten 138C und dem Dichtungsring 126, während die Pufferschicht 142 die Passivierungsschicht 140 nur teilweise über dem Dichtungsring 128 bedeckt. Die Pufferschicht 142 bedeckt die Umverdrahtungsschicht 138A des Dichtungsrings 126 und bedeckt teilweise die Umverdrahtungsschicht 138B des Dichtungsrings 128. In einigen Ausführungsformen füllt die Pufferschicht 142 den Bereich zwischen den Umverdrahtungsschichten 138A und 138B aus. Während die Pufferschicht 142 so dargestellt ist, dass sie eine ebene obere Oberfläche aufweist, kann die Pufferschicht 142 in einigen Ausführungsformen eine nicht ebene Oberfläche aufweisen, die zu den darunterliegenden Umverdrahtungsschichten 138A, 138B und 138C ungefähr konform ist. 11B zeigt eine detaillierte Ansicht eines Abschnitts von 11A.
  • In 11B liegt die äußerste Seitenwand/Kante der Pufferschicht 142 über der Umverdrahtungsschicht 138B der Dichtungsringstruktur 128, so dass die Pufferschicht 142 die Öffnung zwischen der Umverdrahtungsschicht 138A der Dichtungsringstruktur 126 und der Umverdrahtungsschicht 138B der Dichtungsringstruktur 128 ausfüllt. Die Breite (W1) der Umverdrahtungsschicht 138B ist größer als oder gleich ungefähr 4 µm. Dies ermöglicht eine gute Steuerung der Landungsprozessfähigkeit für die darüberliegende Pufferschicht 142 auf der Grundlage der Genauigkeitsfähigkeit des Belichtungswerkzeugs (Genauigkeit ± 2 µm). In einigen Ausführungsformen hat die Umverdrahtungsschicht 138B eine Höhe H1, gemessen von einer oberen Oberfläche der Passivierungsschicht 130 zu einer oberen Oberfläche der Umverdrahtungsschicht 138C. In einigen Ausführungsformen ist das Aspektverhältnis (H1/S1) der Öffnung zwischen den Umverdrahtungsschichten 138A und 138B kleiner als ungefähr 3. In einigen Ausführungsformen ist das Aspektverhältnis (H1/S1) der Öffnung zwischen den Umverdrahtungsschichten 138A und 138B kleiner als ungefähr 2. In einigen Ausführungsformen ist das Aspektverhältnis (H1/S1) der Öffnung zwischen den Umverdrahtungsschichten 138A und 138B kleiner als ungefähr 1. Das Aspektverhältnis (H1/S1) der Öffnung zwischen den Umverdrahtungsschichten 138A und 138B, das kleiner als ungefähr 1 ist, ermöglicht eine gute Stufenbedeckung für eine darüberliegende Keimschicht, die für die Bumps verwendet wird. Auch in dieser Ausführungsform ist der Abstand (D1) zwischen der Kante der Pufferschicht 142 und der äußersten Kante der Umverdrahtungsschicht 138B kleiner oder gleich der Hälfte der Breite (W1) der Umverdrahtungsschicht 138B. In einigen Ausführungsformen haben die Umverdrahtungsschichten 138B und 138A jeweils die Höhe H1 und die Breite W1.
  • In 12 sind Öffnungen 146 durch die Pufferschicht 142 ausgebildet, um Abschnitte der Umverdrahtungsschichten 138C freizulegen. Die Öffnungen 146 können zum Beispiel unter Verwendung von Laserbohren, Ätzen oder dergleichen ausgebildet werden.
  • In 13 sind leitende Verbinder 156 über den jeweiligen Umverdrahtungsschichten 138C ausgebildet und mit diesen elektrisch gekoppelt. In einigen Ausführungsformen erstreckt sich jeder der leitenden Verbinder 156 durch die Pufferschicht 142 und die Passivierungsschicht 140 und kontaktiert physisch eine jeweilige der Umverdrahtungsschichten 138C. In einigen Ausführungsformen umfasst jeder der Verbinder 156 eine Under-Bump-Metallurgie (UBM-) -Schicht 150, eine leitende Säule 152 über der UBM-Schicht 150 und eine Lotschicht 154 über der leitenden Säule 152. Auf die leitenden Verbinder 156 kann Bezug genommen werden unter den Bezeichnungen als leitende Säulen 156 oder Mikro-Bumps 156.
  • Die UBM-Schicht 150 und die leitende Säule 152 sind durch die Öffnungen 146 durch die Pufferschicht 142 zur Umverdrahtungsschicht 138C ausgebildet. Zum Bilden der UBM-Schicht 150 wird beispielsweise eine Keimschicht (nicht gezeigt) über der Pufferschicht 142 und der Passivierungsschicht 140 gebildet. In einigen Ausführungsformen ist die Keimschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, die eine Vielzahl von aus verschiedenen Materialien gebildeten Unterschichten umfasst. In einigen Ausführungsformen umfasst die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht kann beispielsweise unter Verwendung von PVD oder dergleichen ausgebildet werden. Ein Fotoresist wird dann auf der Keimschicht gebildet und strukturiert. Der Fotoresist kann durch Schleuderbeschichtung oder dergleichen gebildet und zum Strukturieren Licht ausgesetzt werden. Die Struktur des Fotoresists entspricht der UBM-Schicht 150 und der leitenden Säule 152. Die Strukturierung bildet Öffnungen durch den Fotoresist, um die Keimschicht freizulegen. In den Öffnungen des Fotoresists und auf den belichteten Abschnitten der Keimschicht wird ein leitfähiges Material gebildet. Das leitende Material kann durch Plattieren, wie z. B. Elektroplattieren oder stromloses Plattieren oder dergleichen, gebildet werden. Das leitende Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen.
  • Nachdem die UBM-Schicht 150 ausgebildet ist, können die leitenden Säulen 152 und die Lotschicht 154 in der Struktur des Fotoresists ausgebildet werden. Die leitenden Säulen 152 umfassen ein leitendes Material wie Kupfer, Wolfram, Aluminium, Silber, Gold, eine Kombination davon oder dergleichen. Die leitenden Säulen 152 können lotfrei sein und im Wesentlichen vertikale Seitenwände aufweisen. In einigen Ausführungsformen ist eine Metallkappenschicht (nicht gezeigt) auf der Oberseite der Metallsäulenverbinder 152 ausgebildet. Die Metallkappenschicht kann aus Nickel, Zinn, Zinn-Blei, Gold, Silber, Palladium, Indium, Nickel-Palladium-Gold, Nickel-Gold oder dergleichen oder einer Kombination davon sein und kann durch ein Plattierungsverfahren ausgebildet werden. In einigen Ausführungsformen füllt die leitfähige Säule 152 die Öffnung im Fotoresist teilweise aus und ein verbleibender Abschnitt der Öffnung wird mit einem Lotmaterial gefüllt, um die Lotschicht 154 über den leitfähigen Säulen 152 auszubilden.
  • In einigen Ausführungsformen umfasst die Lotschicht 154 geeignete Lotmaterialien. Die Lotmaterialien können bleibasierte Lote sein, wie PbSn-Zusammensetzungen, bleifreie Lote, einschließlich InSb-, Zinn-, Silber- und Kupfer („SAC“) -Zusammensetzungen, und andere eutektische Materialien, die einen gemeinsamen Schmelzpunkt haben und leitende Lotverbindungen in elektrischen Anwendungen ausbilden. Für bleifreies Lot können SAC-Lote mit unterschiedlichen Zusammensetzungen verwendet werden, wie beispielsweise SAC 105 (Sn 98,5%, Ag 1,0%, Cu 0,5%), SAC 305 und SAC 405. Bleifreie Lote umfassen auch SnCu-Verbindungen ohne die Verwendung von Silber (Ag) und SnAg-Verbindungen ohne die Verwendung von Kupfer (Cu). In einigen Ausführungsformen kann das Lotmaterial unter Verwendung von Verdampfung, einem elektrochemischen Plattierungsprozess, einem stromlosen Plattierungsprozess, Aufdrucken, Lotübertragung, einer Kombination davon oder dergleichen ausgebildet werden.
  • Nach der Bildung der leitenden Säule 152 und der Lotmittelschicht 154 werden der Fotoresist und Abschnitte der Keimschicht, auf denen das leitende Material nicht ausgebildet ist, entfernt. Der Fotoresist kann durch ein akzeptables Veraschungs- oder Abziehverfahren entfernt werden, beispielsweise unter Verwendung eines Sauerstoffplasmas oder dergleichen. Sobald der Fotoresist entfernt ist, werden belichtete Abschnitte der Keimschicht entfernt, beispielsweise durch Verwendung eines akzeptablen Ätzprozesses, beispielsweise durch Nass- oder Trockenätzen. Nach dem Entfernen freiliegender Abschnitte der UBM-Schicht 150 wird ein Aufschmelzprozess an der Lotschicht 154 durchgeführt, um das Lotmaterial der Lotschicht 154 in eine gewünschte Form umzuformen. Die verbleibenden Abschnitte der Keimschicht und des leitenden Materials bilden den leitenden Verbinder 156. In der Ausführungsform, in welcher der leitende Verbinder 156 unterschiedlich ausgebildet ist, können mehr Fotoresist- und Strukturierungsschritte eingesetzt werden.
  • Zum Beispiel sind in einer anderen Ausführungsform die leitenden Verbinder 156 Bump-Strukturen, wie zum Beispiel ein Lot-Bump. Die leitenden Verbinder 156 können BGA-Verbinder (Ball Grid Array), Lotkugeln, C4-Bumps (Controlled Collapse Chip Connection), durch stromloses Nickel-stromloses Palladium-Immersionsgold-Verfahren (ENEPIG) gebildete Bumps oder dergleichen sein. In dieser Ausführungsform können die leitfähigen Verbinder 156 ein leitfähiges Material wie Lotmittel, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn oder dergleichen oder eine Kombination davon enthalten. In dieser Ausführungsform werden die leitenden Verbinder 156 durch anfängliches Bilden einer Lotschicht durch solche üblicherweise verwendeten Verfahren wie Aufdampfen, Galvanisieren, Drucken, Lotmittelübertragung, Lotkugelplatzierung oder dergleichen gebildet. Sobald eine Lotschicht auf der Struktur gebildet worden ist, kann ein Aufschmelzen durchgeführt werden, um das Material in die gewünschten Bump-Formen auszuformen.
  • Bezugnehmend auf die 1 und 14 werden nach dem Ausbilden der Verbinder 156 auf dem Wafer 100 die Einheits-Bereiche 102 entlang der Anreißlinien 104 durch den Dichtungsring 128 und benachbart zu dem Dichtungsring 126 vereinzelt, um einzelne Die-Strukturen auszubilden. Ein Vereinzelungsprozess 158 kann einen Sägeprozess, einen Ätzprozess, einen Laserablationsprozess, eine Kombination davon oder dergleichen umfassen. Die verbleibenden Abschnitte des Dichtungsrings 128 und des Dichtungsrings 126 schützen verschiedene Merkmale der Einheits-Bereiche 102 während des Vereinzelns und können die Bildung von Defekten (z. B. Delamination, Rissbildung und dergleichen) verringern oder verhindern.
  • 16 zeigt eine Querschnittsansicht eines Packages 400 gemäß einigen Ausführungsformen. Das Package 400 umfasst die Die-Struktur 202, die unter Verwendung von Verbindungsstrukturen 304 an einem Substrat 302 befestigt ist. Ein Unterfüllungsmaterial 306 ist zwischen der Die-Struktur 202 und dem Substrat 302 und um die Verbindungsstrukturen 304 herum ausgebildet. Das Unterfüllungsmaterial 306 kann zum Beispiel ein flüssiges Epoxid, verformbares Gel, Silikongummi oder dergleichen sein, das zwischen den Strukturen verteilt und dann zum Aushärten gebracht wird. Dieses Unterfüllungsmaterial 306 kann unter anderem verwendet werden, um die Gefahr einer Beschädigung der Verbindungsstrukturen 304 zu verringern und diese zu schützen. Die Verfahrensschritte zum Verbinden der Die-Struktur 202 mit dem Substrat 302 und zum Bilden der Verbindungsstrukturen 304 sind nachstehend unter Bezugnahme auf die 17 und 18 dargestellt und die detaillierte Beschreibung wird zu diesem Zeitpunkt bereitgestellt.
  • In einigen Ausführungsformen kann das Substrat 302 einen Abschnitt eines Halbleiterwafers ähnlich dem oben unter Bezugnahme auf die 2 beschriebenen Substrat 112 umfassen und eine Beschreibung wird hier nicht wiederholt. In einigen Ausführungsformen umfasst das Substrat 302 auch passive Vorrichtungen wie Widerstände, Kondensatoren, Induktoren und dergleichen oder aktive Vorrichtungen wie Transistoren. In einigen Ausführungsformen weist das Substrat 302 zusätzliche integrierte Schaltungen auf. Das Substrat 302 kann ferner Durchkontaktierungen (TSVs) umfassen und kann ein Interposer sein. In einigen Ausführungsformen kann das Substrat 302 ein Package-Substrat, ein packaged Die, eine Die-Struktur oder dergleichen sein. In einigen Ausführungsformen umfasst das Substrat 302 ferner Verbinder 308, die verwendet werden können, um das Package 400 mechanisch und elektrisch mit externen Komponenten wie eine Die-Struktur, eine Leiterplatte, ein anderes Package oder dergleichen zu verbinden. In einigen Ausführungsformen können die Verbinder 308 Lotkugeln, C4-Bumps (Controlled Collapse Chip Connection), BGA-Kugeln (Ball Grid Array), Mikro-Bumps, durch chemisch Nickel-chemisch Palladium-Immersions-Gold-Technik (ENEPIG) gebildete Bumps oder dergleichen sein.
  • 17 und 18 veranschaulichen die Querschnittsansichten von Zwischenstufen bei der Bildung des Packages 400 und der Verbindungsstrukturen 304 (siehe 16) gemäß einigen Ausführungsformen. Die 17 und 18 veranschaulichen eine vergrößerte Ansicht von Abschnitten des Substrats 302 und der Die-Struktur 202, die ein Abschnitt 309 des Packages 400 werden sollen (siehe 16), nachdem der Verbindungsprozess abgeschlossen ist. 17 zeigt eine relative Position der Die-Struktur 202 und des Substrats 302 vor dem Durchführen des Verbindungsprozesses zum Ausbilden des Packages 400. Das Substrat 302 kann leitende Kontaktstellen wie ein leitendes Pad 312 aufweisen, die zwischen den Passivierungsschichten 310 und 316 angeordnet sind. In einigen Ausführungsformen können die Passivierungsschichten 310 und 316 unter Verwendung ähnlicher Materialien und Verfahren wie die oben beschriebene Passivierungsschicht 130 gebildet werden und eine Beschreibung wird hier nicht wiederholt. Das leitende Pad 312 kann unter Verwendung ähnlicher Materialien und Verfahren wie die oben beschriebene Umverdrahtungsschicht 138C gebildet werden und eine Beschreibung wird hier nicht wiederholt. Das leitende Pad 312 ist teilweise von der Passivierungsschicht 316 bedeckt. Über das leitende Pad 312 ist eine Lotschicht 314 ausgebildet, um eine in der Passivierungsschicht 316 ausgebildete Öffnung für das anschließende Verbinden mit der Lotschicht 154 oder der leitenden Säule 152 (wenn die Lotschicht 154 weggelassen ist) des entsprechenden Verbinders 156 der Die-Struktur 202 zu füllen. Die Lotschicht 314 kann unter Verwendung ähnlicher Materialien und Verfahren wie die oben beschriebene Lotschicht 154 gebildet werden und eine Beschreibung wird hier nicht wiederholt.
  • Mit Bezug auf 18 werden die Lotschichten 154 und 314 in physischen Kontakt gebracht und ein Aufschmelzprozess wird durchgeführt, um die Lotschichten 154 und 314 in eine gemeinsame Lotschicht 1101 zu verschmelzen, welche das leitende Pad 312 mit der leitenden Säule 152 verbindet. Die UBM-Schicht 150, die leitende Säule 152 und die Lotschicht 320 bilden eine Verbindungsstruktur 304.
  • 19 zeigt eine Querschnittsansicht einer Zwischenstufe bei der Herstellung von Vorrichtungen gemäß einigen Ausführungsformen. 19 ist eine Zwischenstufe der Verarbeitung und eine Ansicht ähnlich jener, die in 11B beschrieben und dargestellt ist, und eine Beschreibung der Bildung dieser Zwischenstufe der Verarbeitung wird hier nicht wiederholt. Diese Ausführungsform ist der vorherigen Ausführungsform mit der Ausnahme ähnlich, dass die Passivierungsschicht 140 zwischen den Dichtungsringstrukturen 126 und 128 und der Pufferschicht 142 weggelassen ist. Details bezüglich dieser Ausführungsform, die denen für die zuvor beschriebene Ausführungsform ähnlich sind, werden hier nicht wiederholt.
  • In 19 liegt die äußerste Seitenwand/Kante der Pufferschicht 142 über der Umverdrahtungsschicht 138B der Dichtungsringstruktur 128, so dass die Pufferschicht 142 die Öffnung zwischen der Umverdrahtungsschicht 138A der Dichtungsringstruktur 126 und der Umverdrahtungsschicht 138B der Dichtungsstruktur 128 ausfüllt. Die Umverdrahtungsschicht 138B hat eine Breite (W2), die größer oder gleich ungefähr 4 µm ist. Dies ermöglicht eine gute Steuerung der Landungsprozessfähigkeit für die darüberliegende Pufferschicht 142 auf der Grundlage der Genauigkeitsfähigkeit des Belichtungswerkzeugs (Genauigkeit ± 2 µm). In einigen Ausführungsformen hat die Umverdrahtungsschicht 138B eine Höhe H2, gemessen von einer oberen Oberfläche der Passivierungsschicht 130 zu einer oberen Oberfläche der Umverdrahtungsschicht 138C. In einigen Ausführungsformen ist das Aspektverhältnis (H2/S2) der Öffnung zwischen den Umverdrahtungsschichten 138A und 138B kleiner als ungefähr 3. In einigen Ausführungsformen ist das Aspektverhältnis (H2/S2) der Öffnung zwischen den Umverdrahtungsschichten 138A und 138B kleiner als ungefähr 2. In einigen Ausführungsformen ist das Aspektverhältnis (H2/S2) der Öffnung zwischen den Umverdrahtungsschichten 138A und 138B kleiner als ungefähr 1. Das Aspektverhältnis (H2/S2) der Öffnung zwischen den Umverdrahtungsschichten 138A und 138B, das kleiner als ungefähr 1 ist, ermöglicht eine gute Stufenbedeckung für eine darüberliegende Keimschicht, die für die Bumps verwendet wird. Auch in dieser Ausführungsform ist der Abstand (D2) zwischen der Kante der Pufferschicht 142 und der äußersten Kante der Umverdrahtungsschicht 138B kleiner oder gleich der Hälfte der Breite (W2) der Umverdrahtungsschicht 138B. In einigen Ausführungsformen haben die Umverdrahtungsschichten 138B und 138A jeweils die Höhe H2 und die Breite W2.
  • 20 zeigt eine Querschnittsansicht einer Zwischenstufe bei der Herstellung von Vorrichtungen gemäß einigen Ausführungsformen. 20 ist eine Zwischenstufe der Verarbeitung und eine Ansicht ähnlich jener, die in 11B beschrieben und dargestellt ist, und eine Beschreibung der Bildung dieser Zwischenstufe der Verarbeitung wird hier nicht wiederholt. Diese Ausführungsform ist der vorherigen Ausführungsform mit der Ausnahme ähnlich, dass die Pufferschicht 142 weggelassen ist. Details bezüglich dieser Ausführungsform, die denen für die zuvor beschriebene Ausführungsform ähnlich sind, werden hier nicht wiederholt.
  • In 20 weist die Umverdrahtungsschicht 138B eine Breite (W3) auf, die größer oder gleich ungefähr 4 µm ist. Dies ermöglicht eine gute Steuerung der Landungsprozessfähigkeit für die darüberliegende Pufferschicht 142 auf der Grundlage der Genauigkeitsfähigkeit des Belichtungswerkzeugs (Genauigkeit ± 2 µm). In einigen Ausführungsformen hat die Umverdrahtungsschicht 138B eine Höhe H3, gemessen von einer oberen Oberfläche der Passivierungsschicht 130 zu einer oberen Oberfläche der Umverdrahtungsschicht 138C. In einigen Ausführungsformen ist das Aspektverhältnis (H3/S3) der Öffnung zwischen den Umverdrahtungsschichten 138A und 138B kleiner als ungefähr 3. In einigen Ausführungsformen ist das Aspektverhältnis (H2/S2) der Öffnung zwischen den Umverdrahtungsschichten 138A und 138B kleiner als ungefähr 2. In einigen Ausführungsformen ist das Aspektverhältnis (H3/S3) der Öffnung zwischen den Umverdrahtungsschichten 138A und 138B kleiner als ungefähr 1. Das Aspektverhältnis (H3/S3) der Öffnung zwischen den Umverdrahtungsschichten 138A und 138B, das kleiner als ungefähr 1 ist, ermöglicht eine gute Stufenbedeckung für eine darüberliegende Keimschicht, die für die Bumps verwendet wird. Auch in dieser Ausführungsform hat die Umverdrahtungsschicht 138B eine Breite (W3). In einigen Ausführungsformen haben die Umverdrahtungsschichten 138B und 138A jeweils die Höhe H3 und die Breite W3.
  • Die 21A und 21B veranschaulichen Querschnittsansichten einer Zwischenstufe bei der Herstellung von Vorrichtungen gemäß einigen Ausführungsformen. Die 21A und 21B sind eine Zwischenstufe der Verarbeitung, die der oben in 15 beschriebenen und dargestellten ähnlich ist, und eine Beschreibung der Bildung dieser Zwischenstufe der Verarbeitung wird hier nicht wiederholt. Diese Ausführungsform ist der Ausführungsform in den 1 bis 15 ähnlich, mit der Ausnahme, dass es nur eine einzige Umverdrahtungsschichtstruktur für die Dichtungsringe 126 und 128 gibt. 21B zeigt eine detaillierte Ansicht eines Abschnitts von 21A. Details bezüglich dieser Ausführungsform, die denen für die zuvor beschriebene Ausführungsform ähnlich sind, werden hier nicht wiederholt.
  • In 21A kann die Umverdrahtungsschicht 160 durch ähnliche Materialien und durch ähnliche Prozesse wie die oben beschriebenen Umverdrahtungsschichten 138A und 138B gebildet werden und eine Beschreibung wird hier nicht wiederholt. Die Umverdrahtungsschicht 160 ist physisch mit den jeweiligen Dichtungsringabschnitten 124A und 124B verbunden. Die Umverdrahtungsschichten 138C sind physisch mit jeweiligen Verbindungsstrukturen 118 verbunden. Jede der Umverdrahtungsschichten 160 kann einen inneren Abschnitt eines jeweiligen der Die-Bereiche 106 und einen inneren Abschnitt eines jeweiligen der Einheits-Bereiche 102 einkreisen oder umgeben.
  • Die Dichtungsringabschnitte 124A und die Umverdrahtungsschichten 160 bilden Dichtungsringe 126, die einen Innenabschnitt eines jeweiligen der Die-Bereiche 106 umgeben. Die Dichtungsringabschnitte 124B und die Umverdrahtungsschichten 160 bilden einen Dichtungsring 128, der einen Innenabschnitt eines jeweiligen der Einheits-Bereiche 102 umgibt. Jeder der Dichtungsringe 128 umgibt jeweils einen der Dichtungsringe 126. In einigen Ausführungsformen können die Dichtungsringe 126 und 128 von den Verbindungsstrukturen 118 elektrisch isoliert sein. In einigen Ausführungsformen können die Dichtungsringe 126 und 128 einen im Wesentlichen ähnlichen Aufbau haben. In anderen Ausführungsformen können die Dichtungsringe 126 und 128 unterschiedliche Strukturen aufweisen.
  • In 21B liegt die äußerste Seitenwand/Kante der Pufferschicht 142 über der Umverdrahtungsschicht 160, so dass die Pufferschicht 142. In einigen Ausführungsformen hat die Umverdrahtungsschicht 160 eine Höhe H4, gemessen von einer oberen Oberfläche der Passivierungsschicht 130 zu einer oberen Oberfläche der Umverdrahtungsschicht 160. In einigen Ausführungsformen hat die Umverdrahtungsschicht 160 eine Breite W4. In einigen Ausführungsformen ist die Breite W4 größer als ungefähr 5 µm. In einigen Ausführungsformen liegt die Breite W4 in einem Bereich von ungefähr 5 µm bis ungefähr 13 µm. Dies ermöglicht eine gute Steuerung der Landungsprozessfähigkeit für die darüberliegende Pufferschicht 142 und minimiert das Aspektverhältnis (H4/W4) der Umverdrahtungsschicht 160, um eine gute Stufenbedeckung für eine darüberliegende Keimschicht zu ermöglichen, die für die Bumps verwendet wird. Auch in dieser Ausführungsform ist der Abstand (D4) zwischen der Kante der darüberliegenden Pufferschicht 142 und der äußersten Kante der Umverdrahtungsschicht 160 kleiner oder gleich der halben Breite (W4). Ferner ist in dieser Ausführungsform die Umverdrahtungsschicht 160 über einer Vielzahl von Umverdrahtungsschicht-Durchkontaktierungs-Öffnungen 132 und gekoppelt mit dieser ausgebildet.
  • 22 zeigt eine Querschnittsansicht einer Zwischenstufe bei der Herstellung von Vorrichtungen gemäß einigen Ausführungsformen. 22 ist eine Zwischenstufe der Verarbeitung und Ansicht ähnlich jener, die in 21B beschrieben und dargestellt ist, und eine Beschreibung der Bildung dieser Zwischenstufe der Verarbeitung wird hier nicht wiederholt. Diese Ausführungsform ist der vorherigen Ausführungsform mit der Ausnahme ähnlich, dass die Umverdrahtungsschicht 160 über einer einzelnen Umverdrahtungsschicht-Durchkontaktierungs-Öffnung 132 und gekoppelt mit dieser ausgebildet ist. Einzelheiten bezüglich dieser Ausführungsform, die denen für die zuvor beschriebene Ausführungsform ähnlich sind, werden hier nicht wiederholt.
  • In 22 liegt die äußerste Seitenwand/Kante der Pufferschicht 142 über der Umverdrahtungsschicht 160, so dass die Pufferschicht 142. In einigen Ausführungsformen hat die Umverdrahtungsschicht 160 eine Höhe H5, gemessen von einer oberen Oberfläche der Passivierungsschicht 130 zu einer oberen Oberfläche der Umverdrahtungsschicht 160. In einigen Ausführungsformen hat die Umverdrahtungsschicht 160 eine Breite W5. In einigen Ausführungsformen ist die Breite W5 größer als ungefähr 5 µm. In einigen Ausführungsformen liegt die Breite W5 in einem Bereich von ungefähr 5 µm bis ungefähr 13 µm. Dies ermöglicht eine gute Steuerung der Landungsprozessfähigkeit für die darüberliegende Pufferschicht 142 und minimiert das Aspektverhältnis (H5/W5) der Umverdrahtungsschicht 160, um eine gute Stufenbedeckung für eine darüberliegende Keimschicht zu ermöglichen, die für die Bumps verwendet wird. Auch in dieser Ausführungsform ist der Abstand (D5) zwischen der Kante der darüberliegenden Pufferschicht 142 und der äußersten Kante der Umverdrahtungsschicht 160 kleiner oder gleich der halben Breite (W5). Ferner ist in dieser Ausführungsform die Umverdrahtungsschicht 160 über einer Vielzahl von Umverdrahtungsschicht-Durchkontaktierungs-Öffnungen 132 und gekoppelt mit dieser ausgebildet.
  • 23 zeigt eine Querschnittsansicht einer Zwischenstufe bei der Herstellung von Vorrichtungen gemäß einigen Ausführungsformen. 22 ist eine Zwischenstufe der Verarbeitung und eine Ansicht ähnlich jener, die in 21B beschrieben und dargestellt ist, und eine Beschreibung der Bildung dieser Zwischenstufe der Verarbeitung wird hier nicht wiederholt. Diese Ausführungsform ist der vorherigen Ausführungsform mit der Ausnahme ähnlich, dass die Passivierungsschicht 140 weggelassen ist. Details bezüglich dieser Ausführungsform, die denen für die zuvor beschriebene Ausführungsform ähnlich sind, werden hier nicht wiederholt.
  • In 23 liegt die äußerste Seitenwand/Kante der Pufferschicht 142 über der Umverdrahtungsschicht 160, so dass die Pufferschicht 142. In einigen Ausführungsformen hat die Umverdrahtungsschicht 160 eine Höhe H6, gemessen von einer oberen Oberfläche der Passivierungsschicht 130 zu einer oberen Oberfläche der Umverdrahtungsschicht 160. In einigen Ausführungsformen hat die Umverdrahtungsschicht 160 eine Breite W6. In einigen Ausführungsformen ist die Breite W6 größer als ungefähr 5 µm. In einigen Ausführungsformen liegt die Breite W6 in einem Bereich von ungefähr 5 µm bis ungefähr 13 µm. Dies ermöglicht eine gute Steuerung der Landungsprozessfähigkeit für die darüberliegende Pufferschicht 142 und minimiert das Aspektverhältnis (H6/W6) der Umverdrahtungsschicht 160, um eine gute Stufenbedeckung für eine darüberliegende Keimschicht zu ermöglichen, die für die Bumps verwendet wird. Auch in dieser Ausführungsform ist der Abstand (D6) zwischen der Kante der darüberliegenden Pufferschicht 142 und der äußersten Kante der Umverdrahtungsschicht 160 kleiner oder gleich der halben Breite (W6). Ferner ist in einigen Ausführungsformen die Umverdrahtungsschicht 160 über einer Vielzahl von Umverdrahtungsschicht-Durchkontaktierungs-Öffnungen 132 und gekoppelt mit dieser ausgebildet. In einigen Ausführungsformen ist die Umverdrahtungsschicht 160 über einer einzelnen Umverdrahtungsschicht-Durchkontaktierungs-Öffnung 132 und gekoppelt mit dieser ausgebildet.
  • 24 zeigt eine Querschnittsansicht einer Zwischenstufe bei der Herstellung von Vorrichtungen gemäß einigen Ausführungsformen. 22 ist eine Zwischenstufe der Verarbeitung und eine Ansicht ähnlich jener, die in 21B beschrieben und dargestellt ist, und eine Beschreibung der Bildung dieser Zwischenstufe der Verarbeitung wird hier nicht wiederholt. Diese Ausführungsform ist der vorherigen Ausführungsform mit der Ausnahme ähnlich, dass die Pufferschicht 142 weggelassen ist. Details bezüglich dieser Ausführungsform, die denen für die zuvor beschriebene Ausführungsform ähnlich sind, werden hier nicht wiederholt.
  • In 23 hat die Umverdrahtungsschicht 160 eine Höhe H7, gemessen von einer oberen Oberfläche der Passivierungsschicht 130 zu einer oberen Oberfläche der Umverdrahtungsschicht 160. In einigen Ausführungsformen hat die Umverdrahtungsschicht 160 eine Breite W7. In einigen Ausführungsformen ist die Breite W7 größer als ungefähr 5 µm. In einigen Ausführungsformen liegt die Breite W7 in einem Bereich von ungefähr 5 µm bis ungefähr 13 µm. Dies minimiert das Aspektverhältnis (H6/W6) der Umverdrahtungsschicht 160, um eine gute Stufenbedeckung für eine darüberliegende Keimschicht zu ermöglichen, die für die Bumps verwendet wird. Ferner ist in einigen Ausführungsformen die Umverdrahtungsschicht 160 über einer Vielzahl von Umverdrahtungsschicht-Durchkontaktierungs-Öffnungen 132 und gekoppelt mit dieser ausgebildet. In einigen Ausführungsformen ist die Umverdrahtungsschicht 160 über einer einzelnen Umverdrahtungsschicht-Durchkontaktierungs-Öffnung 132 und gekoppelt mit dieser ausgebildet.
  • Andere Funktionen und Prozesse können ebenfalls enthalten sein. Beispielsweise können Teststrukturen enthalten sein, um den Verifikationstest des 3D-Packaging oder der 3DIC-Vorrichtungen zu unterstützen. Die Teststrukturen können zum Beispiel Testfelder umfassen, die in einer Umverdrahtungsschicht oder auf einem Substrat ausgebildet sind, welche das Testen des 3D-Packaging oder der 3DIC, die Verwendung von Sonden und/oder Sondenkarten und dergleichen ermöglicht. Der Verifikationstest kann sowohl an Zwischenstrukturen als auch an der endgültigen Struktur durchgeführt werden. Zusätzlich können die hierin offenbarten Strukturen und Verfahren in Verbindung mit Testmethodiken verwendet werden, die eine Zwischenüberprüfung bekannter guter Dies beinhalten, um die Ausbeute zu erhöhen und die Kosten zu senken.
  • Ausführungsformen können Vorteile erzielen. Ausführungsformen umfassen eine Dichtungsringstruktur, welche die Stufenbedeckung für eine darüberliegende Keimschicht verbessert und die Landungsprozessfähigkeit einer darüberliegenden Isolierschicht verbessert. Diese Dichtungsringstruktur kann in der Verbindungsstruktur oder Umverdrahtungsstruktur eines Halbleiter-Packages ausgebildet sein. Die offenbarte Dichtungsringstruktur verbessert die Stufenbedeckung und Gleichförmigkeit für die darüberliegende Keimschicht durch Verringern des Aspektverhältnisses (Höhe/Abstand) für eine Öffnung zwischen Dichtungsringstrukturen. Ferner hat die Umverdrahtungsschicht (RDL) eine große Breite, um die Steuerung des Aufsetzvorgangs der darüberliegenden Isolierschicht zu verbessern. Die Gleichförmigkeit der Keimschicht ist wichtig, um die Koplanarität der Unebenheiten zu bestimmen, die auf der Keimschicht gebildet werden. Ferner kann die Keimschicht durch einen Sputterprozess abgeschieden werden und ein glatter Dichtungsring und eine darüber liegende Isolierschichttopographie ermöglichen, dass die Keimschicht eine gute Gleichmäßigkeit aufweist.
  • In einer Ausführungsform umfasst ein Halbleiter-Package einen ersten Die, wobei der erste Die ein erstes Halbleitersubstrat, das eine aktive Vorrichtung in einer ersten Oberfläche des ersten Halbleitersubstrats aufweist, eine Vielzahl von dielektrischen Schichten über der ersten Oberfläche des ersten Halbleitersubstrats, eine Vielzahl von Metallschichten und Durchkontaktierungen in der Vielzahl von dielektrischen Schichten, wobei die Vielzahl von Metallschichten und Durchkontaktierungen einen ersten Abschnitt der Vielzahl von Metallschichten und Durchkontaktierungen, die elektrisch mit der aktiven Vorrichtung gekoppelt sind, und einen zweiten Abschnitt der Vielzahl von Metallschichten und Durchkontaktierungen entlang eines Umfangs des ersten Halbleitersubstrats umfasst, wobei der zweite Abschnitt der Vielzahl von Metallschichten und Durchkontaktierungen den ersten Abschnitt der Vielzahl von Metallschichten und Durchkontaktierungen umgibt, eine erste Passivierungsschicht über der Vielzahl von dielektrischen Schichten und der Vielzahl von Metallschichten und Durchkontaktierungen, eine erste Umverdrahtungsschicht über der ersten Passivierungsschicht und sich durch die erste Passivierungsschicht erstreckend, um physisch den ersten Abschnitt der Vielzahl von Metallschichten und Durchkontaktierungen zu kontaktieren, eine zweite Umverdrahtungsschicht über der ersten Passivierungsschicht und sich durch die erste Passivierungsschicht erstreckend, um physisch den zweiten Abschnitt der Vielzahl von Metallschichten und Durchkontaktierungen zu kontaktieren, und eine Polymerschicht über der ersten Umverdrahtungsschicht und der zweiten Umverdrahtungsschicht umfasst, wobei die Polymerschicht eine äußerste Kante aufweist, die über und seitlich innerhalb der Grenzen einer oberen Oberfläche der zweiten Umverdrahtungsschicht liegt.
  • Ausführungsformen können eines oder mehrere der folgenden Merkmale umfassen. Das Halbleiter-Package umfasst ferner eine dritte Umverdrahtungsschicht über der ersten Passivierungsschicht und erstreckt sich durch die erste Passivierungsschicht, um den zweiten Abschnitt der Vielzahl von Metallschichten und Durchkontaktierungen physisch zu kontaktieren. Das Halbleiter-Package kann ein Package sein, bei dem die zweite Umverdrahtungsschicht eine erste Höhe und eine erste Breite aufweist und bei dem die zweite Umverdrahtungsschicht von der dritten Umverdrahtungsschicht um einen ersten Abstand beabstandet ist, wobei die erste Höhe geteilt durch den ersten Abstand kleiner als drei ist. Das Halbleiter-Package kann ein Package sein, bei dem die zweite Umverdrahtungsschicht eine erste Höhe und eine erste Breite aufweist und bei dem ein Abstand von der äußersten Kante der Polymerschicht und einer äußersten Kante der zweiten Umverdrahtungsschicht ein erster Abstand ist, wobei der erste Abstand größer als oder gleich ist der Hälfte der ersten Breite. Das Halbleiter-Package umfasst ferner eine Passivierungsschicht zwischen der zweiten Umverdrahtungsschicht und der Polymerschicht, wobei die Passivierungsschicht eine konforme Schicht ist. Die Ausführungsformen umfassen das Halbleiter-Package, in dem die erste Umverdrahtungsschicht und die zweite Umverdrahtungsschicht aus Kupfer bestehen. Das Halbleiter-Package umfasst ferner einen leitenden Verbinder auf der Polymerschicht, wobei sich der leitende Verbinder durch die Polymerschicht erstreckt, um elektrisch mit der ersten Umverdrahtungsschicht gekoppelt zu sein. Das Halbleiter-Package umfasst ferner ein zweites Substrat, wobei der erste Die durch den leitenden Verbinder elektrisch gekoppelt und mit dem zweiten Substrat verbunden ist.
  • In einer Ausführungsform weist ein Halbleiter-Package einen ersten Die auf, wobei der erste Die ein erstes Halbleitersubstrat, das eine aktive Vorrichtung in einer ersten Oberfläche des ersten Halbleitersubstrats aufweist, eine Vielzahl von dielektrischen Schichten über der ersten Oberfläche des ersten Halbleitersubstrats, eine Vielzahl von Metallschichten und Durchkontaktierungen in der Vielzahl von dielektrischen Schichten, wobei die Vielzahl von Metallschichten und Durchkontaktierungen einen ersten Abschnitt der Vielzahl von Metallschichten und Durchkontaktierungen, die mit der aktiven Vorrichtung elektrisch gekoppelt sind, und einen zweiten Abschnitt der Vielzahl von Metallschichten und Durchkontaktierungen entlang einer Peripherie des ersten Halbleitersubstrats enthalten, wobei der zweite Abschnitt der Vielzahl von Metallschichten und Durchkontaktierungen den ersten Abschnitt der Vielzahl von Metallschichten und Durchkontaktierungen umgibt, eine erste Passivierungsschicht über der Vielzahl von dielektrischen Schichten und der Vielzahl von Metallschichten und Durchkontaktierungen, eine erste Umverdrahtungsschicht über der ersten Passivierungsschicht und sich durch die erste Passivierungsschicht erstreckend, um physisch den ersten Abschnitt der Vielzahl von Metallschichten und Durchkontaktierungen zu kontaktieren, eine zweite Umverdrahtungsschicht über der ersten Passivierungsschicht und sich durch die erste Passivierungsschicht erstreckend, um den zweiten Abschnitt der Vielzahl von Metallschichten und Durchkontaktierung zu kontaktieren, eine Polymerschicht über der ersten Umverdrahtungsschicht und der zweiten Umverdrahtungsschicht umfasst, wobei die Polymerschicht eine äußerste Kante aufweist, die über und seitlich innerhalb der Grenzen einer oberen Oberfläche der zweiten Umverdrahtungsschicht liegt.
  • Ausführungsformen können eines oder mehrere der folgenden Merkmale umfassen. Das Halbleiter-Package umfasst ferner eine dritte Umverdrahtungsschicht über der ersten Passivierungsschicht und sich durch die erste Passivierungsschicht erstreckend, um den zweiten Abschnitt der Vielzahl von Metallschichten und Durchkontaktierungen physisch zu kontaktieren. Das Halbleiter-Package kann ein Package sein, bei dem die zweite Umverdrahtungsschicht eine erste Höhe und eine erste Breite aufweist und bei dem die zweite Umverdrahtungsschicht von der dritten Umverdrahtungsschicht um einen ersten Abstand beabstandet ist, wobei die erste Höhe geteilt durch den ersten Abstand kleiner ist als drei. Das Halbleiter-Package kann ein Package sein, bei dem die zweite Umverdrahtungsschicht eine erste Höhe und eine erste Breite aufweist und bei dem ein Abstand von der äußersten Kante der Polymerschicht und einer äußersten Kante der zweiten Umverdrahtungsschicht ein erster Abstand ist, wobei der erste Abstand größer als oder gleich ist der Hälfte der ersten Breite. Das Halbleiter-Package umfasst ferner eine Passivierungsschicht zwischen der zweiten Umverdrahtungsschicht und der Polymerschicht, wobei die Passivierungsschicht eine konforme Schicht ist. Das Halbleiter-Package kann ein Package sein, in dem die erste Umverdrahtungsschicht und die zweite Umverdrahtungsschicht aus Kupfer bestehen. Das Halbleiter-Package umfasst ferner einen leitenden Verbinder auf der Polymerschicht, wobei sich der leitende Verbinder durch die Polymerschicht erstreckt, um elektrisch mit der ersten Umverdrahtungsschicht gekoppelt zu sein. Das Halbleiter-Package umfasst ferner ein zweites Substrat, wobei der erste Die durch den leitenden Verbinder elektrisch gekoppelt und an das zweite Substrat gebunden ist.
  • In einer Ausführungsform umfasst ein Verfahren das Ausbilden einer Vielzahl von aktiven Vorrichtungen in einem Wafer, wobei der Wafer eine Vielzahl von Die-Bereichen umfasst, wobei jeder der Die-Bereiche wenigstens eine aktive Vorrichtung aufweist, das eine Verbindungsstruktur über dem Wafer ausbildet, wobei die Verbindungsstruktur eine Vielzahl von Metallschichten und Durchkontaktierungen in einer Vielzahl von dielektrischen Schichten umfasst, wobei die Vielzahl von Metallschichten und Durchkontaktierungen in jedem der Vielzahl von Die-Bereichen einen ersten Abschnitt der Vielzahl von Metallschichten und Durchkontaktierungen, der elektrisch mit einer der Vielzahl von aktiven Vorrichtungen verbunden ist, und einen zweiten Abschnitt der Vielzahl von Metallschichten und Durchkontaktierungen entlang eines Umfangs des jeweiligen Die-Bereichs aufweist, das Ausbilden einer ersten Passivierungsschicht über der Verbindungsstruktur, das Ausbilden von Umverdrahtungsschichten über der ersten Passivierungsschicht, wobei jede der Vielzahl von Die-Bereichen eine erste Umverdrahtungsschicht und eine zweite Umverdrahtungsschicht aufweist, wobei sich die erste Umverdrahtungsschicht durch die erste Passivierungsschicht erstreckt, um physisch den jeweiligen ersten Abschnitt der Vielzahl von Metallschichten und Durchkontaktierungen zu kontaktieren, wobei sich die zweite Umverdrahtungsschicht durch die erste Passivierungsschicht erstreckt, um physisch den jeweiligen zweiten Abschnitt der Vielzahl von Metallschichten und Durchkontaktierungen zu kontaktieren, und das Ausbilden einer Polymerschicht über den Umverdrahtungsschichten, wobei die Polymerschicht eine äußerste Kante aufweist, die über und seitlich innerhalb der Grenzen der oberen Oberflächen der zweiten Umverdrahtungsschichten liegt.
  • Ausführungsformen können eines oder mehrere der folgenden Merkmale umfassen. Das Verfahren umfasst ferner das Vereinzeln des Wafers, um mehrere Die-Bereiche zu bilden, wobei das Vereinzeln das Sägen entlang Bereichen des Wafers, die zwischen benachbarten zweiten Umverdrahtungsschichten angeordnet sind, umfasst. Das Verfahren umfasst Ausführungsformen, bei denen jeder der Vielzahl von Die-Bereichen ferner eine dritte Umverdrahtungsschicht aufweist, wobei sich die dritte Umverdrahtungsschicht durch die erste Passivierungsschicht erstreckt, um den jeweiligen zweiten Abschnitt der Vielzahl von Metallschichten und Durchkontaktierungen physisch zu kontaktieren, bei dem eine erste der zweiten Umverdrahtungsschichten eine erste Höhe und eine erste Breite aufweist und bei dem die erste der zweiten Umverdrahtungsschichten von einer ersten der dritten Umverdrahtungsschichten um einen ersten Abstand beabstandet ist, wobei die erste Höhe geteilt durch den ersten Abstand kleiner ist als drei.
  • Das Vorstehende umreißt Merkmale mehrerer Ausführungsformen, so dass Fachleute auf diesem Gebiet der Technik die Aspekte der vorliegenden Offenbarung besser verstehen können. Fachleute auf diesem Gebiet der Technik sollten erkennen, dass sie die vorliegende Offenbarung leicht als Grundlage zum Entwerfen oder Modifizieren anderer Prozesse und Strukturen zum Ausführen derselben Zwecke und/oder zum Erreichen derselben Vorteile der hierin eingeführten Ausführungsformen verwenden können. Fachleute auf diesem Gebiet der Technik sollten auch erkennen, dass solche äquivalenten Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen und dass sie verschiedene Änderungen, Ersetzungen und Abänderungen hierin vornehmen können, ohne vom Geist und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62753340 [0001]

Claims (20)

  1. Halbleiter-Package, umfassend: einen ersten integrierten Schaltkreis-Die, wobei der erste integrierte Schaltkreis-Die umfasst: ein erstes Substrat mit einer aktiven Vorrichtung; eine Verbindungsstruktur, die über dem ersten Substrat liegt und mehrere Metallschichten mit Durchkontaktierungen umfasst, welche die mehreren Metallschichten verbinden, wobei die Verbindungsstruktur elektrisch mit der aktiven Vorrichtung gekoppelt ist; eine Dichtungsringstruktur, die über dem ersten Substrat und entlang eines Umfangs des ersten Substrats liegt, wobei die Dichtungsringstruktur mehrere Metallschichten mit Durchkontaktierungen aufweist, welche die mehreren Metallschichten verbinden, wobei die Dichtungsringstruktur eine oberste Metallschicht aufweist, wobei die oberste Metallschicht jene Metallschicht der Dichtungsringstruktur ist, die am weitesten vom ersten Substrat entfernt ist, wobei die oberste Metallschicht der Dichtungsringstruktur eine innere Metallstruktur und eine äußere Metallstruktur aufweist, wobei die innere Metallstruktur von der äußeren Metallstruktur beabstandet ist; und eine Polymerschicht über der Dichtungsringstruktur, wobei die Polymerschicht eine äußerste Kante aufweist, die über einer oberen Oberfläche der äußeren Metallstruktur der Dichtungsringstruktur liegt, wobei die äußerste Kante der Polymerschicht seitlich zwischen Seitenwänden der äußeren Metallstruktur der Dichtringstruktur liegt.
  2. Halbleiter-Package nach Anspruch 1, wobei die äußere Metallstruktur der Dichtungsringstruktur eine erste Höhe und eine erste Breite aufweist und wobei die äußere Metallstruktur von der inneren Metallstruktur durch einen ersten Abstand beabstandet ist, wobei die erste Höhe geteilt durch den ersten Abstand weniger als drei beträgt.
  3. Halbleiter-Package nach Anspruch 1 oder 2, wobei die äußere Metallstruktur der Dichtungsringstruktur eine erste Höhe und eine erste Breite aufweist und wobei ein Abstand von der äußersten Kante der Polymerschicht und einer äußersten Kante der äußeren Metallstruktur der Dichtungsringstruktur ein erster Abstand ist, wobei der erste Abstand größer oder gleich der Hälfte der ersten Breite ist.
  4. Halbleiter-Package nach einem der vorhergehenden Ansprüche, ferner umfassend: eine Passivierungsschicht zwischen der obersten Metallschicht der Dichtungsringstruktur und der Polymerschicht, wobei die Passivierungsschicht eine konforme Schicht ist.
  5. Halbleiter-Package nach einem der vorhergehenden Ansprüche, wobei die Verbindungsstruktur und die Dichtungsringstruktur in dem ersten integrierten Schaltkreis-Die auf dem gleichen Niveau sind.
  6. Halbleiter-Package nach einem der vorhergehenden Ansprüche, wobei die Verbindungsstruktur ferner eine oberste Metallschicht umfasst, wobei die oberste Metallschicht der Verbindungsstruktur die Metallschicht der Verbindungsstruktur ist, die am weitesten vom ersten Substrat entfernt ist, wobei sich die oberste Metallschicht der Verbindungsstruktur auf der gleichen Höhe befindet wie die oberste Metallschicht der Dichtungsringstruktur.
  7. Halbleiter-Package nach Anspruch 6, ferner umfassend: einen leitenden Verbinder auf der Polymerschicht, wobei sich der leitende Verbinder durch die Polymerschicht erstreckt, um elektrisch mit der obersten Metallschicht der Verbindungsstruktur gekoppelt zu sein.
  8. Halbleiter-Package nach Anspruch 7, ferner umfassend: ein zweites Substrat, wobei der erste integrierte Schaltkreis-Die durch den leitenden Verbinder an das zweite Substrat elektrisch gekoppelt und mit diesem verbunden ist.
  9. Halbleiter-Package nach einem der vorhergehenden Ansprüche 6 bis 8, wobei die obersten Metallschichten der Verbindungsstruktur und der Dichtungsringstruktur aus Kupfer bestehen.
  10. Halbleiter-Package, umfassend: einen ersten Die, wobei der erste Die umfasst: ein erstes Halbleitersubstrat mit einer aktiven Vorrichtung in einer ersten Oberfläche des ersten Halbleitersubstrats; eine Vielzahl von dielektrischen Schichten über der ersten Oberfläche des ersten Halbleitersubstrats; eine Vielzahl von Metallschichten und Durchkontaktierungen in der Vielzahl von dielektrischen Schichten, wobei die Vielzahl von Metallschichten und Durchkontaktierungen umfassen: einen ersten Abschnitt der Vielzahl von Metallschichten und Durchkontaktierungen, die elektrisch mit der aktiven Vorrichtung verbunden sind; und einen zweiten Abschnitt der Vielzahl von Metallschichten und Durchkontaktierungen entlang eines Umfangs des ersten Halbleitersubstrats, wobei der zweite Abschnitt der Vielzahl von Metallschichten und Durchkontaktierungen den ersten Abschnitt der Vielzahl von Metallschichten und Durchkontaktierungen umgibt; eine erste Passivierungsschicht über der Vielzahl von dielektrischen Schichten und der Vielzahl von Metallschichten und Durchkontaktierungen; eine erste Umverdrahtungsschicht über der ersten Passivierungsschicht und sich durch die erste Passivierungsschicht erstreckend, um den ersten Abschnitt der Vielzahl von Metallschichten und Durchkontaktierungen physisch zu kontaktieren; eine zweite Umverdrahtungsschicht über der ersten Passivierungsschicht und sich durch die erste Passivierungsschicht erstreckend, um den zweiten Abschnitt der Vielzahl von Metallschichten und Durchkontaktierungen physisch zu kontaktieren; und eine Polymerschicht über der ersten Umverdrahtungsschicht und der zweiten Umverdrahtungsschicht, wobei die Polymerschicht eine äußerste Kante aufweist, die über und seitlich innerhalb der Grenzen einer oberen Oberfläche der zweiten Umverdrahtungsschicht liegt.
  11. Halbleiter-Package nach Anspruch 10, ferner umfassend: eine dritte Umverdrahtungsschicht über der ersten Passivierungsschicht, die sich durch die erste Passivierungsschicht erstreckt, um den zweiten Abschnitt der Vielzahl von Metallschichten und Durchkontaktierungen physisch zu kontaktieren.
  12. Halbleiter-Package nach Anspruch 11, wobei die zweite Umverdrahtungsschicht eine erste Höhe und eine erste Breite aufweist und wobei die zweite Umverdrahtungsschicht von der dritten Umverdrahtungsschicht durch einen ersten Abstand beabstandet ist, wobei die erste Höhe geteilt durch den ersten Abstand kleiner ist als drei.
  13. Halbleiter-Package nach einem der vorhergehenden Ansprüche 10 bis 12, wobei die zweite Umverdrahtungsschicht eine erste Höhe und eine erste Breite aufweist und wobei ein Abstand von der äußersten Kante der Polymerschicht und einer äußersten Kante der zweiten Umverdrahtungsschicht ein erster Abstand ist, wobei der erste Abstand größer oder gleich ist der Hälfte der ersten Breite.
  14. Halbleiter-Package nach einem der vorhergehenden Ansprüche 10 bis 13, ferner umfassend: eine Passivierungsschicht zwischen der zweiten Umverdrahtungsschicht und der Polymerschicht, wobei die Passivierungsschicht eine konforme Schicht ist.
  15. Halbleiter-Package nach einem der vorhergehenden Ansprüche 10 bis 14, wobei die erste Umverdrahtungsschicht und die zweite Umverdrahtungsschicht aus Kupfer bestehen.
  16. Halbleiter-Package nach einem der vorhergehenden Ansprüche 10 bis 15, ferner umfassend: einen leitenden Verbinder auf der Polymerschicht, wobei sich der leitende Verbinder durch die Polymerschicht erstreckt, um elektrisch mit der ersten Umverdrahtungsschicht gekoppelt zu sein.
  17. Halbleiterpackage nach Anspruch 16, ferner umfassend: ein zweites Substrat, wobei der erste Die durch den leitenden Verbinder elektrisch mit dem zweiten Substrat gekoppelt und verbunden ist.
  18. Verfahren, umfassend: Ausbilden mehrerer aktiver Vorrichtungen in einem Wafer, wobei der Wafer eine Vielzahl von Die-Bereichen umfasst, wobei jeder der Die-Bereiche wenigstens eine aktive Vorrichtung aufweist; Ausbilden einer Verbindungsstruktur über dem Wafer, wobei die Verbindungsstruktur eine Vielzahl von Metallschichten und Durchkontaktierungen in einer Vielzahl von dielektrischen Schichten umfasst, wobei die Vielzahl von Metallschichten und Durchkontaktierungen in jedem der Vielzahl von Die-Bereichen umfasst: einen ersten Abschnitt der Vielzahl von Metallschichten und Durchkontaktierungen, der elektrisch mit einer der Vielzahl von aktiven Vorrichtungen gekoppelt ist; und einen zweiten Abschnitt der Vielzahl von Metallschichten und Durchkontaktierungen entlang eines Umfangs des jeweiligen Die-Bereichs; Ausbilden einer ersten Passivierungsschicht über der Verbindungsstruktur; Ausbilden von Umverdrahtungsschichten über der ersten Passivierungsschicht, wobei jeder der Vielzahl von Die-Bereichen eine erste Umverdrahtungsschicht und eine zweite Umverdrahtungsschicht umfasst, wobei sich die erste Umverdrahtungsschicht durch die erste Passivierungsschicht erstreckt, um den jeweiligen ersten Abschnitt der Vielzahl von Metallschichten und Durchkontaktierungen physisch zu kontaktieren, wobei sich die zweite Umverdrahtungsschicht durch die erste Passivierungsschicht erstreckt, um den jeweiligen zweiten Abschnitt der Vielzahl von Metallschichten und Durchkontaktierungen physisch zu kontaktieren; und Ausbilden einer Polymerschicht über den Umverdrahtungsschichten, wobei die Polymerschicht eine äußerste Kante aufweist, die über und seitlich innerhalb der Grenzen der oberen Oberflächen der zweiten Umverdrahtungsschichten liegt.
  19. Verfahren nach Anspruch 18, ferner umfassend: Vereinzeln des Wafers, um mehrere Die-Bereiche auszubilden, wobei das Vereinzeln das Sägen entlang Bereichen des Wafers umfasst, die zwischen benachbarten zweiten Umverdrahtungsschichten angeordnet sind.
  20. Verfahren nach Anspruch 18 oder 19, wobei jeder der Vielzahl von Die-Bereichen ferner eine dritte Umverdrahtungsschicht umfasst, wobei sich die dritte Umverdrahtungsschicht durch die erste Passivierungsschicht erstreckt, um den jeweiligen zweiten Abschnitt der mehreren Metallschichten und Durchkontaktierungen physisch zu kontaktieren, wobei eine erste der zweiten Umverdrahtungsschichten eine erste Höhe und eine erste Breite aufweist und wobei die erste der zweiten Umverdrahtungsschichten von einer ersten der dritten Umverdrahtungsschichten um einen ersten Abstand beabstandet ist, wobei die erste Höhe geteilt durch den ersten Abstand kleiner ist als drei.
DE102019128619.0A 2018-10-31 2019-10-23 Halbleitervorrichtung und verfahren zu ihrer herstellung Pending DE102019128619A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862753340P 2018-10-31 2018-10-31
US62/753,340 2018-10-31
US16/598,796 US11075173B2 (en) 2018-10-31 2019-10-10 Semiconductor device and method of forming same
US16/598,796 2019-10-10

Publications (1)

Publication Number Publication Date
DE102019128619A1 true DE102019128619A1 (de) 2020-04-30

Family

ID=70327649

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019128619.0A Pending DE102019128619A1 (de) 2018-10-31 2019-10-23 Halbleitervorrichtung und verfahren zu ihrer herstellung

Country Status (5)

Country Link
US (2) US11075173B2 (de)
KR (1) KR102387750B1 (de)
CN (1) CN111128933B (de)
DE (1) DE102019128619A1 (de)
TW (1) TWI735992B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12020998B2 (en) * 2020-04-10 2024-06-25 Mediatek Inc. Semiconductor structure and package structure having multi-dies thereof
US11862588B2 (en) 2021-01-14 2024-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US20230065794A1 (en) * 2021-08-26 2023-03-02 Taiwan Semiconductor Manufacturing Company Limited Interposer including a copper edge seal ring structure and methods of forming the same
US20230066360A1 (en) * 2021-08-27 2023-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Seal Ring Structure with Zigzag Patterns and Method Forming Same
WO2024103381A1 (en) * 2022-11-18 2024-05-23 Boe Technology Group Co., Ltd. Electronic device and method of fabricating electronic device

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3778445B2 (ja) * 2003-03-27 2006-05-24 富士通株式会社 半導体装置
EP1517166B1 (de) * 2003-09-15 2015-10-21 Nuvotronics, LLC Vorrichtungsgehäuse und Verfahren zu derer Prüfung und Herstellung
US7453128B2 (en) * 2003-11-10 2008-11-18 Panasonic Corporation Semiconductor device and method for fabricating the same
US7576426B2 (en) * 2005-04-01 2009-08-18 Skyworks Solutions, Inc. Wafer level package including a device wafer integrated with a passive component
WO2008109351A1 (en) * 2007-03-02 2008-09-12 Miradia Inc. Method and system for flip chip packaging of micro-mirror devices
US7595226B2 (en) * 2007-08-29 2009-09-29 Freescale Semiconductor, Inc. Method of packaging an integrated circuit die
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
KR101952988B1 (ko) * 2012-07-19 2019-02-27 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
US8963317B2 (en) * 2012-09-21 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
US8796072B2 (en) * 2012-11-15 2014-08-05 Amkor Technology, Inc. Method and system for a semiconductor device package with a die-to-die first bond
US9040349B2 (en) * 2012-11-15 2015-05-26 Amkor Technology, Inc. Method and system for a semiconductor device package with a die to interposer wafer first bond
US9136159B2 (en) 2012-11-15 2015-09-15 Amkor Technology, Inc. Method and system for a semiconductor for device package with a die-to-packaging substrate first bond
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9852998B2 (en) * 2014-05-30 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Ring structures in device die
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9847317B2 (en) 2014-07-08 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging semiconductor devices and packaged semiconductor devices
US9589915B2 (en) * 2014-07-17 2017-03-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
CN106298694B (zh) 2015-05-19 2019-09-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
US9601439B1 (en) 2015-08-31 2017-03-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
EP3358603A4 (de) * 2015-10-01 2019-06-12 Renesas Electronics Corporation Halbleiterbauelement und verfahren zur herstellung davon
US9780046B2 (en) * 2015-11-13 2017-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Seal rings structures in semiconductor device interconnect layers and methods of forming the same
US9761522B2 (en) * 2016-01-29 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wireless charging package with chip integrated in coil center
US10147685B2 (en) 2016-03-10 2018-12-04 Apple Inc. System-in-package devices with magnetic shielding
US9818729B1 (en) 2016-06-16 2017-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure and method

Also Published As

Publication number Publication date
US20210351139A1 (en) 2021-11-11
CN111128933B (zh) 2021-10-22
KR102387750B1 (ko) 2022-04-19
US11075173B2 (en) 2021-07-27
TW202036809A (zh) 2020-10-01
KR20200050417A (ko) 2020-05-11
CN111128933A (zh) 2020-05-08
US20200135664A1 (en) 2020-04-30
TWI735992B (zh) 2021-08-11

Similar Documents

Publication Publication Date Title
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102014019414B4 (de) Fan-out-Gehäuse und Verfahren zu seiner Herstellung
DE102020104147B4 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
DE102019128619A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102018116743A1 (de) Halbleiter-Bauelement und Verfahren
DE102019117763B4 (de) Seitenwandschutz für metallkontakthügel
DE102018130035B4 (de) Package und verfahren
DE102020101431A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102015105950A1 (de) Pufferschicht(en) auf einer gestapelten Struktur mit einer Durchkontaktierung
DE102020120137A1 (de) Halbleiterpackage und verfahren
DE102019129834B4 (de) Integriertes schaltungs-package und verfahren
DE102019109592A1 (de) Die-stapel und deren ausbildungsverfahren
DE102020119181A1 (de) Halbleiterpackages und verfahren zu deren herstellung
DE102019114074A1 (de) Integriertes-schaltkreis-package und verfahren
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102016114814A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102017126181A1 (de) Leitfähige Durchkontaktierungen in Halbleiterpackages und Verfahren zur Herstellung derselben
DE102021112540B4 (de) Antennenvorrichtung und -verfahren
DE102019125790A1 (de) Integriertes schaltkreis-package und verfahren
DE102021119243A1 (de) Geformte dies in halbleiterpackages und deren herstellungsverfahren
DE102019117917B4 (de) Bondingstrukturen in halbleiter-packages und verfahren zu ihrer herstellung
DE102020131125A1 (de) Halbleiterpaket und Verfahren zum Herstellen desselben
DE102020115288A1 (de) Halbleitervorrichtungen und herstellungsverfahren
DE102020124131A1 (de) Halbleitervorrichtung und verfahren
DE102023103380A1 (de) Halbleiter-packages mit gemischten bondarten und deren ausbildungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication