CN106298694B - 一种半导体器件及其制作方法和电子装置 - Google Patents

一种半导体器件及其制作方法和电子装置 Download PDF

Info

Publication number
CN106298694B
CN106298694B CN201510255840.7A CN201510255840A CN106298694B CN 106298694 B CN106298694 B CN 106298694B CN 201510255840 A CN201510255840 A CN 201510255840A CN 106298694 B CN106298694 B CN 106298694B
Authority
CN
China
Prior art keywords
layer
hole
semiconductor devices
sealing ring
diffusion barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510255840.7A
Other languages
English (en)
Other versions
CN106298694A (zh
Inventor
凌龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510255840.7A priority Critical patent/CN106298694B/zh
Priority to US15/157,318 priority patent/US9735116B2/en
Publication of CN106298694A publication Critical patent/CN106298694A/zh
Priority to US15/650,687 priority patent/US10249574B2/en
Application granted granted Critical
Publication of CN106298694B publication Critical patent/CN106298694B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体器件及其制作方法和电子装置，涉及半导体技术领域。所述半导体器件包括：半导体衬底；位于所述半导体衬底上的若干芯片；环绕每个所述芯片的密封环，其中所述密封环包括多层绝缘层和形成于每层所述绝缘层内的若干空心的通孔结构。所述空心的通孔结构包括形成于每层所述绝缘层内的通孔，和依次形成于所述通孔的底部和侧壁上并密封所述通孔的开口的扩散阻挡层和种子层。本发明的半导体器件的包括密封环，该密封环包括空心的若干通孔结构，对于由于切割工艺或其他环境等产生的应力有更好的缓冲作用，从而可有效避免应力对芯片的伤害而产生的分层缺陷，更进一步提高了器件的良率和性能。

Description

一种半导体器件及其制作方法和电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法和电子装置。
背景技术
在微电子器件的生产中，集成电路形成在半导体衬底上，所述衬底通常主要由硅构成，也可使用诸如砷化镓或铜、铝金属层等其他材料。随着半导体工艺及集成电路产业的发展，芯片的特征尺寸不断减小，单个半导体衬底所包含的芯片单元越来越多。因此，采用划片处理将衬底切割成可被封装的微电子器件芯片。
然而随着半导体器件尺寸的不断缩小，40nm节点以下半导体工艺中，成品衬底在后期激光切槽和金刚石划片切割工艺过程中极易出现分层现象(delamination defect)。
目前解决分层现象的方法主要有以下两种，一是在切割道区域的最上层的钝化层中打开一个开口；二是减小切割道中测试焊垫和铜金属层的虚拟尺寸来避免被激光切割而受到应力。然而上述方法均不能很好的避免分层现象的产生。
附图1所示是现有技术中具有密封环的半导体器件的结构示意图。在芯片区域的外围具有划片切割区域，在划片切割区域和芯片区域之间，环绕整个芯片区域制作了密封环(seal ring)，以有效改善划片引起的裂纹及剥离现象对芯片区域的伤害。密封环形成于半导体衬底表面的金属与介质层叠层中。密封环可以是通过介电层中的通孔连接起来的金属堆叠结构，也可以是其他可以缓冲机械应力的结构。
分层现象产生的原因是因为当激光切槽过程中遇到铜焊垫(pad)时会产生应力，应力传递到芯片中被释放，于是产生了分层现象。而目前的普通的密封环(seal ring)无法阻挡该应力，低介电常数材料在新一代半导体工艺中的使用，大大降低了半导体衬底材料的断裂韧度和不同介质层间的粘附力，在划片切割过程中各介质层分层和裂纹的影响范围因此而扩大了。切割引起的分层和裂纹通常产生在芯片边缘处，并向中间延伸，严重威胁到芯片上功能器件的完整性和成品率。
因此，有必要提出一种新的半导体器件，以解决现有技术的不足。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明实施例一提供一种半导体器件，包括：
半导体衬底；
位于所述半导体衬底上的若干芯片；
环绕每个所述芯片的密封环，其中所述密封环包括多层绝缘层和形成于每层所述绝缘层内的若干空心的通孔结构。
进一步，所述空心的通孔结构包括形成于每层所述绝缘层内的通孔，和依次形成于所述通孔的底部和侧壁上并密封所述通孔的开口的扩散阻挡层和种子层。
进一步，所述扩散阻挡层和所述种子层的厚度之和小于所述通孔的半径。
进一步，所述扩散阻挡层的材料为钽、氮化钽、钛、氮化钛、氮化锆、氮化钛锆、钨、氮化钨、其合金或其组成物。
进一步，所述种子层为铜种子层。
进一步，所述通孔结构的关键尺寸小于45nm。
进一步，所述绝缘层为低k介电材料。
进一步，在所述密封结构的两侧、所述芯片边缘外侧还形成有层叠的金属互连结构和位于金属互连结构上的测试焊垫。
本发明实施例二提供一种半导体器件的制作方法，包括：
提供半导体衬底，所述半导体衬底上形成有若干芯片；
形成环绕所述芯片的密封环，其中所述密封环包括多层绝缘层和形成于每层所述绝缘层内的若干空心的通孔结构。
进一步，在所述密封环的外侧还设置有切割道，在形成所述密封结构之后还包括沿切割道对所述半导体衬底进行切割的步骤。
进一步，形成所述若干空心的通孔结构的方法包括以下步骤：
分别对所述切割道内沉积的每层所述绝缘层进行刻蚀，以形成若干通孔。
依次在所述通孔的侧壁和底部沉积形成扩散阻挡层和种子层，其中，位于所述通孔的顶部附近的所述扩散阻挡层和所述种子层密封所述通孔的开口，以形成所述空心的通孔结构。
进一步，所述通孔的关键尺寸小于45nm。
进一步，所述扩散阻挡层的材料为钽、氮化钽、钛、氮化钛、氮化锆、氮化钛锆、钨、氮化钨、其合金或其组成物。
进一步，所述种子层为铜种子层。
进一步，所述扩散阻挡层和所述种子层的厚度之和小于所述通孔的半径。
本发明实施例三提供一种电子装置，该电子装置包括实施例一所述的半导体器件。
综上所述，本发明的半导体器件的包括密封环，该密封环包括空心的若干通孔结构，对于由于切割工艺或其他环境等产生的应力有更好的缓冲作用，从而可有效避免应力对芯片的伤害而产生的分层缺陷，更进一步提高了器件的良率和性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了现有技术中具有密封环的半导体器件的剖面示意图。
图2示出了本发明一具体实施例中半导体器件的剖面示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面，将参照图2对本发明的半导体器件的结构进行详细描述。
如图2所示，本发明实施例的半导体器件包括：半导体衬底(未示出)。半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
还包括位于所述半导体衬底上的若干芯片(未示出)。每个芯片均包含完整的集成电路结构，集成电路被设置在半导体衬底的有源区内。在半导体工艺中，需要进行划片过程以将半导体衬底切割成具有完整集成电路结构的芯片，该切割过程可以是激光切槽和金刚石划片切割等工艺，切割过程中的应力可能损害芯片上的集成电路的元件(例如，晶体管、电阻器、电容器以及诸如此类的元件)。该应力主要可能导致集成电路器件的分层。
还包括环绕每个所述芯片的密封环，其中所述密封环包括多层绝缘层和形成于每层所述绝缘层内的若干空心的通孔结构。在一个示例中，所述空心的通孔结构包括形成于每层所述绝缘层内的通孔，和依次形成于所述通孔的底部和侧壁上并密封所述通孔的开口的扩散阻挡层和种子层。进一步，所述扩散阻挡层和所述种子层的厚度之和小于所述通孔的半径，以保证通孔结构为空心的。在密封环对应的区域包含层叠的空心的通孔结构若干，其数量可根据实际情况进行适当的设置，例如可在每层设置一排或多排空心的通孔结构，用来构成完整的密封环结构。该通孔结构具有较小的尺寸，较佳地，所述通孔结构的关键尺寸小于45nm，或可更进一步地所述通孔结构的关键尺寸小于40nm。所述通孔结构的关键尺寸并不局限于上述尺寸，对于其它技术节点本发明也可适用。
所述绝缘层较佳地为低k介电材料，例如氟硅玻璃(FSG)、氧化硅(siliconoxide)、含碳材料(carbon-containing material)、孔洞性材料(porous-likematerial)或相似物。
所述扩散阻挡层的材料为钽、氮化钽、钛、氮化钛、氮化锆、氮化钛锆、钨、氮化钨、其合金或其组成物。此外，阻挡层亦可能包括多个膜层。阻挡层借由如物理气相沉积、原子层沉积、旋转涂布(spin-on)沉积或其它适当方法的制程所形成。所述种子层的材料为金属，通常的，所述种子层为铜种子层。可采用物理气相沉积、原子层沉积等方法形成所述种子层。
密封环围绕着芯片边缘对芯片提供保护，也即围绕集成电路。密封环设置在切割道和芯片之间，将芯片与切割工艺和外部环境相关的应力隔绝。
在一个示例中，在所述密封结构的两侧、所述芯片边缘外侧还形成有层叠的金属互连结构和位于金属互连结构上的测试焊垫。
综上所述，本发明的半导体器件的包括密封环，该密封环包括空心的若干通孔结构，对于由于切割工艺或其他环境等产生的应力有更好的缓冲作用，从而可有效避免应力对芯片的伤害而产生的分层缺陷，更进一步提高了器件的良率和性能。
实施例二
本发明实施例提供一种半导体器件的制作方法，该方法可用于制作上述实施例一所述的半导体器件。
本发明实施例的半导体器件的制作方法包括：
步骤A1：提供半导体衬底，所述半导体衬底上形成有若干芯片。
半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
还包括位于所述半导体衬底上的若干芯片(未示出)。每个芯片均包含完整的集成电路结构，集成电路被设置在半导体衬底的有源区内。
步骤A2：形成环绕所述芯片的密封环，其中所述密封环包括多层绝缘层和形成于每层所述绝缘层内的若干空心的通孔结构。
所述绝缘层较佳地为低k介电材料，例如氟硅玻璃(FSG)、氧化硅(siliconoxide)、含碳材料(carbon-containing material)、孔洞性材料(porous-likematerial)或相似物。
在一个示例中，形成所述若干空心的通孔结构的方法包括以下步骤：分别对所述切割道内沉积的每层所述绝缘层进行刻蚀，以形成若干通孔；依次在所述通孔的侧壁和底部沉积形成扩散阻挡层和种子层，其中，位于所述通孔的顶部附近的所述扩散阻挡层和所述种子层密封所述通孔的开口，以形成所述空心的通孔结构。较佳地，所述通孔的关键尺寸小于45nm，或更进一步地小于40nm。另外，可控制通孔的深宽比大于一定的数值，在此条件下扩散阻挡层和种子层的填充能力下降，而使得所述扩散阻挡层和所述种子层更容易密封所述通孔的开口，在不同技术节点下和相应的沉积机台条件下，该数值可能不同，因此，需根据具体的工艺技术节点和沉积机台条件，选择合适的通孔的深宽比，只要能够实现所述扩散阻挡层和所述种子层密封所述通孔的开口的深宽比数值均可适用于本发明。另外，在合适的通孔的深宽比下，再由于所述通孔的关键尺寸较小，因此在扩散阻挡层和种子层沉积的过程中，位于通孔顶部附近的扩散阻挡层和种子层易向通孔内部聚拢而密封通孔的开口。
所述扩散阻挡层可能为一含硅层、一含碳层、一含氮层、一含氢层或一金属或金属化合物层。金属或金属化合物层的材质例如钽、氮化钽、钛、氮化钛、氮化锆、氮化钛锆、钨、氮化钨、其合金或其组成物。阻挡层借由如物理气相沉积、原子层沉积、旋转涂布(spin-on)沉积或其它适当方法的制程所形成。阻挡层可于介于-40～400℃的温度与约介于0.1～100毫托(mTorr)的压力下形成。此外，扩散阻挡层亦可能包括多个膜层。所述种子层的材料为金属，通常的，所述种子层为铜种子层。可采用物理气相沉积、原子层沉积等方法形成所述种子层。在整个工艺过程中，控制所述扩散阻挡层和所述种子层的厚度之和小于所述通孔的半径，以保证在通孔中形成空心。
在一个示例中，在所述密封环的外侧还设置有切割道，在形成所述密封结构之后还包括沿切割道对所述半导体衬底进行切割的步骤。
在半导体工艺中，需要进行划片过程以将半导体衬底切割成具有完整集成电路结构的芯片，该切割过程可以是激光切槽和金刚石划片切割等工艺，切割过程中，由于本发明的密封环包括空心的若干通孔结构，对于由于切割工艺或其他环境等产生的应力有更好的缓冲作用，从而可有效避免应力对芯片的伤害而产生的分层缺陷。
因此，本发明实施例的制作方法，可有效避免切割过程中产生的应力损伤芯片，进而提高了器件的良率和性能。
实施例三
本发明另外还提供一种电子装置，其包括实施例一所述的半导体器件或实施示例二中的制作方法所获得半导体器件。
由于包括的半导体器件具有更高的性能，该电子装置同样具有上述优点。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (15)

1.一种半导体器件，包括：
半导体衬底；
位于所述半导体衬底上的若干芯片；
环绕每个所述芯片的密封环，其中所述密封环包括多层绝缘层和形成于每层所述绝缘层内的若干空心的通孔结构，所述空心的通孔结构包括形成于每层所述绝缘层内的通孔，和依次形成于所述通孔的底部和侧壁上并密封所述通孔的开口的扩散阻挡层和种子层。
2.根据权利要求1所述的半导体器件，其特征在于，所述扩散阻挡层和所述种子层的厚度之和小于所述通孔的半径。
3.根据权利要求1所述的半导体器件，其特征在于，所述扩散阻挡层的材料为钽、氮化钽、钛、氮化钛、氮化锆、氮化钛锆、钨、氮化钨或其合金。
4.根据权利要求1所述的半导体器件，其特征在于，所述种子层为铜种子层。
5.根据权利要求1所述的半导体器件，其特征在于，所述通孔结构的关键尺寸小于45nm。
6.根据权利要求1所述的半导体器件，其特征在于，所述绝缘层为低k介电材料。
7.根据权利要求1所述的半导体器件，其特征在于，在所述密封结构的两侧、所述芯片边缘外侧还形成有层叠的金属互连结构和位于金属互连结构上的测试焊垫。
8.一种半导体器件的制作方法，包括：
提供半导体衬底，所述半导体衬底上形成有若干芯片；
形成环绕所述芯片的密封环，其中所述密封环包括多层绝缘层和形成于每层所述绝缘层内的若干空心的通孔结构，所述空心的通孔结构包括形成于每层所述绝缘层内的通孔，和依次形成于所述通孔的底部和侧壁上并密封所述通孔的开口的扩散阻挡层和种子层。
9.根据权利要求8所述的制作方法，其特征在于，在所述密封环的外侧还设置有切割道，在形成所述密封结构之后还包括沿切割道对所述半导体衬底进行切割的步骤。
10.根据权利要求8所述的制作方法，其特征在于，形成所述若干空心的通孔结构的方法包括以下步骤：
分别对切割道内沉积的每层所述绝缘层进行刻蚀，以形成若干通孔；
依次在所述通孔的侧壁和底部沉积形成扩散阻挡层和种子层，其中，位于所述通孔的顶部附近的所述扩散阻挡层和所述种子层密封所述通孔的开口，以形成所述空心的通孔结构。
11.根据权利要求10所述的制作方法，其特征在于，所述通孔的关键尺寸小于45nm。
12.根据权利要求10所述的制作方法，其特征在于，所述扩散阻挡层的材料为钽、氮化钽、钛、氮化钛、氮化锆、氮化钛锆、钨、氮化钨或其合金。
13.根据权利要求10所述的制作方法，其特征在于，所述种子层为铜种子层。
14.根据权利要求10所述的制作方法，其特征在于，所述扩散阻挡层和所述种子层的厚度之和小于所述通孔的半径。
15.一种电子装置，其特征在于，该电子装置包括如权利要求1所述的半导体器件。
CN201510255840.7A 2015-05-19 2015-05-19 一种半导体器件及其制作方法和电子装置 Active CN106298694B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510255840.7A CN106298694B (zh) 2015-05-19 2015-05-19 一种半导体器件及其制作方法和电子装置
US15/157,318 US9735116B2 (en) 2015-05-19 2016-05-17 Seal ring structure to avoid delamination defect
US15/650,687 US10249574B2 (en) 2015-05-19 2017-07-14 Method for manufacturing a seal ring structure to avoid delamination defect

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510255840.7A CN106298694B (zh) 2015-05-19 2015-05-19 一种半导体器件及其制作方法和电子装置

Publications (2)

Publication Number Publication Date
CN106298694A CN106298694A (zh) 2017-01-04
CN106298694B true CN106298694B (zh) 2019-09-03

Family

ID=57324877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510255840.7A Active CN106298694B (zh) 2015-05-19 2015-05-19 一种半导体器件及其制作方法和电子装置

Country Status (2)

Country Link
US (2) US9735116B2 (zh)
CN (1) CN106298694B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298694B (zh) 2015-05-19 2019-09-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN108428670B (zh) * 2017-02-14 2020-06-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及电子装置
CN109309019B (zh) * 2017-07-26 2020-08-28 中芯国际集成电路制造（天津）有限公司 测试结构和测试方法
TWI637462B (zh) * 2017-11-15 2018-10-01 奕力科技股份有限公司 晶圓結構
US10340230B1 (en) * 2017-12-19 2019-07-02 United Microelectronics Corp. Semiconductor chip
CN109962039B (zh) * 2017-12-25 2021-01-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件及电子装置
US10896888B2 (en) 2018-03-15 2021-01-19 Microchip Technology Incorporated Integrated circuit (IC) device including a force mitigation system for reducing under-pad damage caused by wire bond
US11075173B2 (en) 2018-10-31 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming same
CN109935552B (zh) * 2019-03-29 2021-02-12 长江存储科技有限责任公司 3d存储器件及其制造方法
CN111480226B (zh) * 2020-03-03 2021-08-27 长江存储科技有限责任公司 在半导体芯片中的保护结构及用于形成其的方法
CN117080169A (zh) * 2020-05-25 2023-11-17 联华电子股份有限公司 集成电路元件及其制作方法
CN113035835B (zh) * 2021-03-01 2022-04-01 长鑫存储技术有限公司 半导体结构及半导体结构制作方法
CN113053828B (zh) * 2021-03-12 2022-05-27 长鑫存储技术有限公司 密封环及其形成方法
CN113594117B (zh) * 2021-07-28 2024-04-09 联合微电子中心有限责任公司 半导体器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6514881B1 (en) * 2000-05-23 2003-02-04 Texas Instruments Incorporated Hybrid porous low-K dielectrics for integrated circuits
US6777263B1 (en) * 2003-08-21 2004-08-17 Agilent Technologies, Inc. Film deposition to enhance sealing yield of microcap wafer-level package with vias

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601443B2 (en) * 2007-02-13 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Test structure for seal ring quality monitor
JP5235378B2 (ja) * 2007-10-24 2013-07-10 パナソニック株式会社 半導体装置
JP5947093B2 (ja) * 2012-04-25 2016-07-06 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
CN106298694B (zh) 2015-05-19 2019-09-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6514881B1 (en) * 2000-05-23 2003-02-04 Texas Instruments Incorporated Hybrid porous low-K dielectrics for integrated circuits
US6777263B1 (en) * 2003-08-21 2004-08-17 Agilent Technologies, Inc. Film deposition to enhance sealing yield of microcap wafer-level package with vias

Also Published As

Publication number Publication date
CN106298694A (zh) 2017-01-04
US10249574B2 (en) 2019-04-02
US20170317037A1 (en) 2017-11-02
US9735116B2 (en) 2017-08-15
US20160343673A1 (en) 2016-11-24

Similar Documents

Publication Publication Date Title
CN106298694B (zh) 一种半导体器件及其制作方法和电子装置
JP5964040B2 (ja) 分離トレンチの形成方法
US10546743B2 (en) Advanced interconnect with air gap
US11011420B2 (en) Conductive interconnect structures incorporating negative thermal expansion materials and associated systems, devices, and methods
EP3063784B1 (en) Devices, systems and methods for manufacturing through-substrate vias and front-side structures
CN102024783B (zh) 用于互连工艺中的半导体器件及其制造方法
US20150206840A1 (en) Semiconductor device structure and method of manufacturing the same
US10727165B2 (en) Capped through-silicon-vias for 3D integrated circuits
CN106158735B (zh) 半导体器件制作方法、半导体器件及电子装置
CN104143527A (zh) 一种导电插塞和tsv的形成方法
CN107293513A (zh) 一种半导体器件及其制造方法和电子装置
CN102148186B (zh) 一种制作半导体器件的方法
US9666545B2 (en) Semiconductor device with advanced pad structure resistant to plasma damage and metnod for forming same
CN105460883B (zh) 一种半导体器件及其制备方法、电子装置
CN105097656B (zh) 一种半导体器件及其制作方法、电子装置
CN107644836A (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
CN105845559A (zh) 一种半导体器件及其制作方法
Kwon et al. New Stacked Die Interconnect Technology for High-Performance and Low-Cost FPGA
JP2010287802A (ja) 貫通電極で貼り合わせた３００ｍｍウエハと半導体装置
US20050277285A1 (en) Method of fabricating an interconnect structure having reduced internal stress
CN105845665A (zh) 一种半导体器件及其制作方法和电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant