JP2010287802A - 貫通電極で貼り合わせた３００ｍｍウエハと半導体装置 - Google Patents

Abstract

【課題】ウエハを貫く貫通電極でウエハ上のデバイスを接続し、ウエハを貼り合わせて高集積で高機能の半導体装置を製造するとき、貫通電極とウエハを絶縁分離する工程とバンプを形成する工程、バンプを接続する工程があった。これらの工程を省きチップを積層した半導体装置の原価を低減することが課題であった。
【解決手段】ウエハを貫くリング状の孔にシリコン酸化膜を埋め込み、これの中の貫通電極を形成することでウエハと貫通電極を絶縁分離した。この方法で工程数が少なくなった。
【選択図】 図３

Description

機能の違うデバイスを集積するシステムＬＳＩがある。機能の違うデバイスにはＣＰＵ、キャシュメモリー、ＦＰＧＡ、不揮発性メモリ（フラッシュメモリー、ＭＲＡＭ、ＦｅＲＡＭ、ＰＲＡＭなど），パワーデバイス、ＲＦアナログデバイス、発光受光デバイス、撮像デバイス、センサーデバイス、ＭＥＭＳデバイスなどのデバイスがある。

これらは、違う電位や電圧領域、違う設計ルール、違う製造装置を用いるので、同じ製造プロセスで作ることはできないので、システムＬＳＩの機能と性能には限りがある。

ウエハの表と裏が電極で接続されて、基板ウエハと電極が絶縁されるなら、チップの積層によりさらに違うルールの機能デバイスを一つの配線デバイスに積層できる。これを発展させると３次元に積層された機能デバイスは人工知能デバイスと同じくらいの機能をもつことができるであろう。ＲＦ通信でつながる人工知能ロボットが近未来に可能になる可能性がある。発明のニーズは設計や製造ルールの異なる機能デバイスを積層することである。

チップに切断してからチップを重ねた製品がある。このとき積層デバイス当たりの工数が積層するチップの数に比例して多くなる。このため安価な製造はできない。そこで、ウエハを厚み方向に貫通する孔を開けて、これに金属を充填してウエハを貫通する電極（貫通電極という）をつくり、この貫通電極同士で２枚あるいはそれ以上のウエハを重ねて電極を接続させるウエハ積層方法が提案され、開発が進められている。表と裏に貫く貫通電極をＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）という。これは３次元実装の一つである。この方法でメモリーデバイスを積層する開発が行われている（例えば、非特許文献１を参照）。

非特許文献１の図２の主要部を書き写して図５に示した。この例では汚染原因となる恐れのある金属を使わず、その代わりにドープしたポリシリコンが用いられた。ＤＲＡＭの積層などには十分な低抵抗が得られたと記述されている。

しかし、導通時の抵抗を小さくさせる必要のあるデバイスを積層するには、ポリシリコンでなく金属を充填した貫通電極を作製する必要がある。

そのためには、金属の拡散をブロックする絶縁膜を貫通電極の孔の内壁に低温で成長させることが試みられている（例えば、特許文献１を参照）。

貫通電極からの汚染拡散はこの絶縁膜で遮断される。このようにして仕上がる貫通電極の一般的な構造の模式図を図１に示す。シリコンウエハ１１にデバイス層１２を貫いて貫通電極孔１３が開けてあり、その内側に絶縁膜１４が成長させてあり、その上にバリアー膜１５が付けられてあり、貫通電極１６の金属は絶縁膜１４とバリアー膜１５でシリコンウエハ１１から遮断されてあり、金属汚染の拡散がない。図には明示していないが、デバイス層１２と貫通電極１６の金属とは再配線工程で電気的に接続する。

特開２００６−２１０７５８貫通電極を形成した半導体装置及びその製造方法

沖テクニカルレビユー（ｐ６６，第２１１号Ｖｏｌ．７４ Ｎｏ．３、２００７年１０月）

図１に示した貫通電極を有するシリコンウエハ１１を貼り合わせるとき貫通電極にバンプをつける。バンプは低融点の金属で形成される。鉛や錫、銀、インジューム、金などが低融点金属として用いられる。

そのバンプ同士で第１のウエハと第２のウエハを貼り合わせた断面構造の模式図を図２に示した。第１のウエハ２１と第２のウエハ２２の間には接着材層もしくはアンダーフィル材２３がある。第１のウエハバンプ２４は第１のウエハデバイス層２５の上にある。ウエハデバイス層２５と貫通電極は再配線工程を用いて電気的に接続している。

第２のウエハバンプ２６は第２のウエハ２２の裏面にある。第２のウエハバンプ２６がウエハ裏面から汚染を拡散させないように第２の絶縁膜２７を付着させてある。

この例では２枚のウエハを接着させるために、Ｃｕ（銅）めっき工程のためのバリアーメタルのスパッタリング工程、その上の電解めっきのシード層のスパッタリング工程、Ｃｕめっき工程、Ｃｕの化学機械研磨（ＣＭＰ）工程、貫通電極とウエハデバイス層を接続する再配線工程、バンプの形成工程、絶縁膜の成長工程がある。第１のウエハデバイス層２５、第２のウエハデバイス層２８を製造した後のウエハの原価は高額であるために、これら貼り合わせのための工程は少なくさせて、不良率を低減させたい。

課題は、デバイス層を形成したあとのウエハ貼り合わせのための工程を減らすことである。

絶縁膜の工程は汚染防止及び、貫通電極と基板シリコンの電気的絶縁のために行う。予め貫通電極を形成する予定の領域に絶縁膜のアイソレイションをウエハ工程の最初に行うことで、絶縁膜の工程とバンプの工程を削除できる。

絶縁膜成長とバンプの工程を削除したウエハとそれを貼り合わせた構造の模式図を図３に示す。

第１のウエハデバイス層２５の上には貫通電極１６が接続される予定の第１ウエハ電極パッド３１がある。その周りにはダミーパターン３２がある。ダミーパターン３２は貫通電極の領域の外に配置してある。

第２のウエハ２２にはウエハ工程の最初の段階で、貫通電極の領域にアイソレイション領域が形成されてある。この場合は貫通電極を囲むように、リング状のアイソレイション３３が形成されてあり、絶縁膜が埋め込まれてある。このアイソレイション３３は裏面研磨されて残るウエハ厚みＤ２の深さにまで形成されてある。

貫通電極１６はこのアイソレイション３３の領域の中に形成される。シリコンを貫いてある場合を示したが、内側の島状シリコン全部を貫いて形成しても良い。第２のウエハのダミーパターン３４は貫通電極１６の領域の外に形成してあり、中には形成しない。もし形成するとゴミ発生の原因になり良品率が低下する。

貫通電極孔１３の形成された第２のウエハ２２が薄い接着材層３５で貼り合わされる。接着材層３５は後退しているので、オ−バーハングまたは横方向くぼみ３６ができる。

貫通電極孔には絶縁膜１４がない。リング状のアイソレイション３３がすでにあるからである。

バリアー膜１５のスパッタ工程は不要である。すでにリング状のアイソレイション３３があるからである。電極孔は塗布式の銅（Ｃｕ）で埋める。従って、めっき工程前のシード層のスパッタ工程が不要である。横方向くぼみ３６も塗布式のＣｕは方向性がないので孔を充填できる。

以上の工程により、第１と第２のウエハを貼り合わせたウエハが形成された。絶縁膜１４の成長工程、バリアー膜１５のスパッタ工程、シード層のスパッタ工程、複数の工程のセットであるバンプ工程が省かれた。

デバイス製造の終了したウエハの後工程が減少したことは、不良による損害を少なくさせる効果がある。

そして、請求項１に係る発明は孤立したダミーパターンのある第１のウエハと第２のウエハを貼り合わせたシリコンウエハであって、当該第２のウエハには絶縁材料が埋め込まれたアイソレイションの孔があって、当該アイソレイションに囲まれた内部にウエハを貫く貫通電極孔が形成されてあって、当該貫通電極孔に埋めこまれた金属により第１のウエハの電極パッドと第２のウエハの電極パッドが接続されてあることを特徴とする貼り合わせシリコンウエハである。

請求項２に係る発明は当該ダミーパターンを貫通電極形成領域の外に配置してあることを特徴とする請求項１記載の貼り合わせシリコンウエハである。

請求項３に係る発明は当該アイソレイションの孔がリング状でありデバイス層作製の工程の中で形成されたことを特徴とする請求項１および２記載の貼り合わせシリコンウエハである。

請求項４に係る発明は当該アイソレイションの孔に埋め込まれた材料がシリコン酸化膜を含むことを特徴とする請求項１〜３記載の貼り合わせシリコンウエハである。

請求項５に係る発明は当該貫通電極孔に埋め込まれる当該金属は塗布式で埋め込まれる金属あることを特徴とする請求項１〜４記載の貼り合わせシリコンウエハである。

請求項６に係る発明は当該貫通電極孔に埋め込まれる当該金属は塗布式で埋め込まれるＣｕであることを特徴とする請求項１〜５記載の貼り合わせシリコンウエハである。

請求項７に係る発明は前記貼り合わせ工程を複数回繰り返したことを特徴とする請求項１〜６記載の貼り合わせシリコンウエハである。

請求項８に係る発明は前記張り合わせシリコンウエハが３００ｍｍウエハであることを特徴とする請求項１〜７記載の貼り合わせシリコンウエハである。

前記貼り合わせシリコンウエハの少なくとも１枚の厚みが１００μｍ以上であることを特徴とする請求項１〜８記載の貼り合わせシリコンウエハである。

請求項１０に係る発明は前記貼り合わせシリコンウエハで製造した半導体装置である。

請求項１〜4によれば、貫通電極が予め形成されたアイソレイション３３の絶縁膜の中に形成できる。その絶縁膜は貫通電極孔に埋める金属のウエハ内拡散を遮断する。このために、絶縁膜１４の成長工程、バリアー膜１５や図示しないシード層のスパッタ工程を省くことができる。

請求項５と６による発明によれば、貫通電極孔１３を塗布式の金属で埋め込む。スパッタリングや、めっきの方法と違い、横方向くぼみ３６も充填できる。

微細配線と違い、貫通電極は縦方向に短いので、塗布式の金属材料でも十分な低抵抗が得られる。

また、横方向くぼみ３６が出来ることを許容するので単純な接着材による接着で２枚のウエハを貼り合わせることが可能である。

請求項７〜１０に係わる発明によれば，この貼り合わせを繰り返すことで多数枚のウエハを貼り合わせることが可能である。特に３００ｍｍのウエハの付加価値は微細化ではなく、機能や性能の組み合わせでしか高められなくなってきた。
多数枚貼り合わせるとき、ウエハを置く台の上にゴミがあるとウエハが割れる。

１００μｍ未満の厚みのウエハで特に割れが顕著になる。最初に貼り合わせるウエハの片方のウエハは少なくとも１００μｍ以上の厚みであることは、ウエハを割らないために必要である。貼り合わせるウエハの少なくとも１枚は１００μｍ以上の厚みになる。

貼り合わせによる半導体装置の多機能化は将来の半導体商品の市場をさらに広げる。

図１は貫通電極の模式図である。 図２はバンプ同士で接着した２枚のウエハの模式図である。 図３アイソレイションの領域に貫通電極を配置して２枚のウエハを貼り合わせたウエハの模式図である。バンプを使わない。貫通電極は第２のウエハのアイソレイション領域に形成されてある。この場合は、リング状のシリコン酸化膜が貫通電極を囲んでいる。貫通電極の金属は塗布式のＣｕを焼成したものである。 図４は２枚同じパターンのウエハを貼り合わせたウエハの模式図である。バンプを使わない。第１、第２のウエハはともに貫通電極がアイソレイション領域に形成されてある。貫通電極の金属は塗布式のＣｕを焼成したものである。 図５は貫通電極の従来技術である。沖テクニカルレビユー（ｐ６６，第２１１号Ｖｏｌ．７４ Ｎｏ．３、２００７年１０月）の図２の主要部の書き写しである。

以下、本発明の実施形態を添付図３に基づいて説明する。なお、これら添付図中、同一または相当部分には同一符号を付している。

実施例を図３で説明する。図３はデバイス形成工程の終了した直径３００ｍｍの第１のウエハ２１と第２のウエハ２２を張り合わせた構造の断面の模式図である。

第１のウエハ２１のデバイスの表面には第１のウエハデバイス層２５がある。その表面には第１ウエハ電極パッド３１が配置されてある。その周りにはダミーパターン３２が配置されてある。ダミーパターン３２は貫通電極の形成領域には無い。

図示してないが、その下層の配線層にもダミーパターンがある。貫通電極領域には、下層の配線層においてもダミーパターンはない。

電極パッド３１は一般には５０μｍ以上の大きさであるので、ＣＭＰで表面はディッシングを起こしている。

第２のウエハ２２の貫通電極形成領域に貫通電極１６とウエハを絶縁するアイソレイション３３の絶縁領域が形成されてある。

ここでは、貫通電極孔１３を囲うリング状のアイソレイション３３の溝が形成されてあって、その中には高密度プラズマシリコン酸化膜が埋めこまれてある。

この絶縁膜は塗布式のシリコン酸化膜であっても、オゾンとＴＥＯＳから成長させたシリコン酸化膜であっても、低圧ＣＶＤを用いたシリコン酸化膜、シリコン窒化膜であってもよい。

貫通電極孔１３はリング状のアイソレイション３３のシリコン酸化膜で囲まれたシリコン島３７の中に形成されてある。孔は当該シリコン島３７全体をエッチングした孔であってもよい。

第２のウエハデバイス層２８と上記シリコン島３７を貫いて貫通電極孔１３が形成されてある。貫通電極孔１３の周りの配線層にはダミーパターン３４が配置されてある。貫通電極の形成領域にはダミーパターンは無い。

上記第２のウエハ２２と上記第１のウエハ２１は接着材層３５で貼り合わされる。ウエハの厚みＤ１はＤ２より厚い。Ｄ１は２００μｍである。Ｄ１が１００μｍより薄いとウエハを支持台の上においたとき、上にあるゴミで容易に割れる。２枚が貼り合わせられた後は、容易には割れない。最初に貼り合わされるウエハの一方の厚みは１００μｍ以上であることが好適である。

接着材層３５は孔１３より後退しているので、横方向くぼみ３６ができる。

貫通電極孔１３に、塗布式のＣｕを埋め込む。１１０℃で溶剤を除去して、３００℃で焼成する。貫通電極は塗布式のＣｕで形成された。塗布と焼成で得たＣｕはＣｕのバルクの２〜３倍の比抵抗であった。表面をＣＭＰで研磨して２枚のウエハが貼り合わせられた１枚のウエハが出来上がった。

第２のウエハデバイス層２８と貫通電極はバリアシードスパッタ工程、再配線レジストパターニング工程、再配線Ｃｕめっき工程、レジスト剥離工程、バリアシード膜除去工程、絶縁膜成膜工程、パッド部開口工程等一般的な工程を用いて作製した再配線３８によって電気的に接続した。

以上の工程を繰り返すことで２枚以上のウエハを貼り合わせたウエハが出来上がる。これをチップに裁断すると、チップが貼り合わせられた半導体装置が出来あがる。

第２の実施例を図４に示す。２枚の同じパターンのウエハ４６とウエハ４７を貼り合わせる。ウエハデバイス層４１がシリコンウエハ１の表面に作製されてある。ローカル配線層４２がある。中間配線層４３が２層ある。グローバル配線層４４が１層ある。それぞれの層のダミーパターン４５は貫通電極の周りに配置されてある。塗布式のＣｕを焼成して作製した貫通電極１６はダミーパターン４５を貫かない。

第１のウエハ４６の貫通電極孔は塗布式のＣｕ電極で埋められている。第２のウエハ４７の貫通電極孔１３はまだＣｕ電極で埋められてない。貫通電極孔１３に、塗布式のＣｕを塗布する。

１１０℃で溶剤を除去して、３００℃で焼成すると貫通電極は塗布式のＣｕで埋められる。表面をＣＭＰで研磨して２枚のウエハが貼り合わせられる。貫通電極とデバイス層は再配線工程で電気的に接続する。これを繰り返すと多数枚のウエハが貼り合わせられる。

本発明はバンプを用いない貫通電極でウエハを貼り合わせたウエハを提供する。バンプを用いないので工程数が少なく安価である。これを裁断したチップは安価であり、さまざまの機能の集積されたチップが安価に提供できる。

１１ シリコンウエハ
１２ デバイス層
１３ 貫通電極孔
１４ 絶縁膜
１５ バリアー膜
１６ 貫通電極
２１ 第１のウエハ
２２ 第２のウエハ
２３ 接着材層もしくはアンダーフィル層
２４ 第１のウエハバンプ
２５ 第１のウエハデバイス層
２６ 第２のウエハバンプ
２７ 第２の絶縁膜
２８ 第２のウエハデバイス層
３１ 第１ウエハ電極パッド
３２ ダミーパターン
３３ アイソレイション
３４ ダミーパターン
３５ 接着材層
３６ 横方向くぼみ
３７ シリコン島
３８ 再配線
４１ デバイス層
４２ ローカル配線層
４３ 中間配線層
４４ グローバル配線層
４５ ダミーパターン
４６ 第１のウエハ
４７ 第２のウエハ

Claims (10)

1. 孤立したダミーパターンのある第１のウエハと第２のウエハを貼り合わせたシリコンウエハであって、当該第２のウエハには絶縁材料が埋め込まれたアイソレイションの孔があって、当該アイソレイションに囲まれた内部にウエハを貫く貫通電極孔が形成されてあって、当該貫通電極孔に埋めこまれた金属により第１のウエハの電極パッドと第２のウエハの電極パッドが接続されてあることを特徴とする貼り合わせシリコンウエハ。
2. 当該ダミーパターンを貫通電極形成領域の外に配置してあることを特徴とする請求項１記載の貼り合わせシリコンウエハ。
3. 当該アイソレイションの孔がリング状でありデバイス層作製の工程の中で形成されたことを特徴とする請求項１および２記載の貼り合わせシリコンウエハ。
4. 当該アイソレイションの孔に埋め込まれた材料がシリコン酸化膜を含むことを特徴とする請求項１〜３記載の貼り合わせシリコンウエハ。
5. 当該貫通電極孔に埋め込まれる当該金属は塗布式で埋め込まれる金属あることを特徴とする請求項１〜４記載の貼り合わせシリコンウエハ。
6. 当該貫通電極孔に埋め込まれる当該金属は塗布式で埋め込まれる銅であることを特徴とする請求項１〜５記載の貼り合わせシリコンウエハ。
7. 前記貼り合わせ工程を複数回繰り返したことを特徴とする請求項１〜６記載の貼り合わせシリコンウエハ。
8. 前記貼り合わせシリコンウエハが３００ｍｍウエハでことを特徴とする請求項１〜７記載の貼り合わせシリコンウエハ。
9. 前記貼り合わせシリコンウエハの少なくとも１枚の厚みが１００μｍ以上であることを特徴とする請求項１〜８記載の貼り合わせシリコンウエハ。
10. 前記貼り合わせシリコンウエハで製造した半導体装置。