JP4979320B2 - 半導体ウェハおよびその製造方法、ならびに半導体装置の製造方法 - Google Patents

半導体ウェハおよびその製造方法、ならびに半導体装置の製造方法 Download PDF

Info

Publication number
JP4979320B2
JP4979320B2 JP2006265873A JP2006265873A JP4979320B2 JP 4979320 B2 JP4979320 B2 JP 4979320B2 JP 2006265873 A JP2006265873 A JP 2006265873A JP 2006265873 A JP2006265873 A JP 2006265873A JP 4979320 B2 JP4979320 B2 JP 4979320B2
Authority
JP
Japan
Prior art keywords
forming
trench
silicon
conductive film
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006265873A
Other languages
English (en)
Other versions
JP2008085226A (ja
Inventor
直敬 田中
賢司 金光
隆文 菊池
隆 赤沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2006265873A priority Critical patent/JP4979320B2/ja
Priority to US11/891,458 priority patent/US20080079152A1/en
Publication of JP2008085226A publication Critical patent/JP2008085226A/ja
Priority to US12/823,913 priority patent/US7897509B2/en
Priority to US13/030,098 priority patent/US20110133336A1/en
Application granted granted Critical
Publication of JP4979320B2 publication Critical patent/JP4979320B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0237Disposition of the redistribution layers
    • H01L2224/02372Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05005Structure
    • H01L2224/05009Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05025Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • H01L2224/05085Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089Disposition of the additional element
    • H01L2224/05093Disposition of the additional element of a plurality of vias
    • H01L2224/05094Disposition of the additional element of a plurality of vias at the center of the internal layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • H01L2224/05085Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089Disposition of the additional element
    • H01L2224/05093Disposition of the additional element of a plurality of vias
    • H01L2224/05095Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • H01L2224/05085Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089Disposition of the additional element
    • H01L2224/05093Disposition of the additional element of a plurality of vias
    • H01L2224/05096Uniform arrangement, i.e. array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05567Disposition the external layer being at least partially embedded in the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134Stud bumping, i.e. using a wire-bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13005Structure
    • H01L2224/13007Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13023Disposition the whole bump connector protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13024Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81136Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141Guiding structures both on and outside the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81192Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00013Fully indexed content
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体ウェハならびに半導体装置の製造技術に関し、特に、三次元的に積層された複数の半導体チップの内部に形成された貫通電極の構造およびその製造方法に適用して有効な技術に関する。
近年、集積回路が搭載された複数の半導体チップを高密度に実装し、高機能なシステムを短期間で実現するシステム・イン・パッケージ技術が注目されており、各社から多様な実装構造が提案されている。特に、複数の半導体チップを三次元的に積層し、大幅な小型化を実現できる積層型パッケージの開発が盛んに進められている。
例えば、特許文献1で開示されているように、三次元に積層された半導体チップと搭載基板間の電気的な接続には主にワイヤボンディングが用いられているため、積層される半導体チップは下段チップより上段チップを小さくする必要があり、同等サイズの半導体チップを積層する場合には、スペーサを間に挟んだ構造にすることによってワイヤボンディングエリアを確保することが必要となる。このようなワイヤボンディングによる電気的な接続は引き回し自由度が高いため、複数の半導体チップの電気的な接続を短TAT(Turn Around Time)かつ低コストで実現するのに非常に有効な方法である。
しかし、ワイヤボンディング接続では、複数のチップ電極からのすべての配線を一旦搭載基板に落としてから一方のチップに再配線することが必要であり、チップ間の配線長が非常に長くなるという問題と、搭載基板の配線密度が非常に高くなってしまうという問題があった。これによって、チップ間のインダクタンスが増加して高速伝送が困難になるという問題に加え、搭載基板の高密度化により歩留りが悪化し、基板コストの上昇を引き起こす場合がある。
これらのワイヤボンディング接続における課題に対して、チップ内部を貫通した電極を形成し、上下チップ間を接続する方法が提案されている。例えば、特許文献2では、支持体に固定した状態で薄層化された半導体ウェハに対し、ウェハ裏面側からメッキ充填型の貫通電極を形成する方法について開示しており、また、特許文献3では、ウェハ裏面側からメッキ充填しない孔状の貫通電極を形成し、その孔内部に金属バンプを機械的に圧接注入してチップ間を接続する構造を開示している。
特開平11−204720号公報 特開2004−342990号公報 特開2005−340389号公報
以上説明してきたように、複数の半導体チップを三次元的に積層してパッケージングする方法としては、ワイヤボンディングを用いた方法が主流であるが、将来的には配線長の長さが高速伝送に対して、また、ボンディングエリアの確保が小型、薄型化に対してボトルネックになることが予想される。
これらの課題に対して、貫通電極を用いた最短長配線によるチップ間の三次元接続方法が提案されているが、シリコンに貫通電極を形成するプロセスは、貫通部を形成するドライエッチングプロセスに代表されるように、これまでの実装プロセスにはない新規のプロセス開発が必要となるため、従来のワイヤボンディングを用いた三次元積層パッケージに比較して製造コストが増大し、さらに新規の設備開発やインフラ構築を伴うことが実用化に向けた大きな足かせになっている。
また、前記特許文献2で示された、チップ内のスルーホール部分にメッキ成長によって充填型の電極を形成する方法は、通常、そのメッキ成長にかなりの時間(数時間以上)を要するという問題と、アスペクト比の高いスルーホール部分を含めて一様に成長させることが技術的に困難であるという問題もある。
また、前記特許文献3で示された方法は、メッキ充填を不要とする観点ではプロセスの簡便化が図られているが、ドライエッチングなどの新規のプロセス開発を必要とする点においては同じ課題を抱えている。
以上挙げてきた課題に鑑み、本発明では、ウェハ裏面側から貫通電極を形成する場合において、上記に挙げた課題を最大限クリアし、大口径ウェハに対しても低コストかつ短TATで貫通電極形成を可能とする半導体ウェハならびに半導体装置の構造とその製造方法を提供することを目的とするものである。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
(1)本発明の半導体ウェハは、シリコンウェハの貫通電極を形成する位置に形成された筒状の溝トレンチと、溝トレンチの内部および上面に埋め込まれた絶縁部材と、絶縁部材の上面に形成された導電性膜と、導電性膜の上面に形成された導電部材と、導電性膜に導電部材を介して電気的に接続されて形成された外部接続電極とを有する。
そして、本発明の半導体ウェハの製造方法は、シリコンウェハの貫通電極を形成する位置に筒状の溝トレンチを形成する工程と、溝トレンチの内部および上面に絶縁部材を埋め込む工程と、絶縁部材の上面に導電性膜を形成する工程と、導電性膜の上面に導電部材を形成する工程と、導電性膜に導電部材を介して電気的に接続された外部接続電極を形成する工程とを有する。
さらに、本発明の半導体装置の製造方法は、前記半導体ウェハを用い、半導体ウェハを裏面から薄型化して、溝トレンチの内部に埋め込まれた絶縁部材を露出させる工程と、溝トレンチの内部および上面の絶縁部材をウェットエッチング処理により溶解させる工程と、溝トレンチの内面側のシリコン片を脱落させて導電性膜に達するシリコン孔部を形成する工程とを有する。
あるいは、本発明の半導体装置の製造方法は、シリコンウェハの貫通電極を形成する位置に筒状の溝トレンチを形成する工程と、溝トレンチの内部および上面に絶縁部材を埋め込む工程と、絶縁部材の上面に導電性膜を形成する工程と、導電性膜の上面に導電部材を形成する工程と、導電性膜に導電部材を介して電気的に接続された外部接続電極を形成する工程と、シリコンウェハを裏面から薄型化して、溝トレンチの内部に埋め込まれた絶縁部材を露出させる工程と、溝トレンチの内部および上面の絶縁部材をウェットエッチング処理により溶解させる工程と、溝トレンチの内面側のシリコン片を脱落させて導電性膜に達するシリコン孔部を形成する工程と、シリコン孔部の内面およびシリコンウェハの裏面の全面に絶縁膜を成膜する工程と、シリコン孔部の底辺部のみ絶縁膜を除去して、導電性膜を露出させる工程と、シリコン孔部の内面およびシリコンウェハの裏面の所定の領域に電解メッキのためのシード層、並びに電解メッキ膜を形成して、外部接続電極と電気的に接続された貫通電極を形成する工程とを有する。
(2)本発明の半導体ウェハは、シリコンウェハの貫通電極を形成する位置に形成された筒状の溝トレンチと、溝トレンチの内部および上面に埋め込まれた絶縁部材と、絶縁部材の上面に形成された導電性膜と、導電性膜の上面に形成された導電部材と、導電性膜に導電部材を介して電気的に接続されて形成されたLSI内部のI/O配線、または電源配線、またはグランド配線とを有する。
そして、本発明の半導体ウェハの製造方法は、シリコンウェハの貫通電極を形成する位置に筒状の溝トレンチを形成する工程と、溝トレンチの内部および上面に絶縁部材を埋め込む工程と、絶縁部材の上面に導電性膜を形成する工程と、導電性膜の上面に導電部材を形成する工程と、導電性膜に導電部材を介して電気的に接続されたLSI内部のI/O配線、または電源配線、またはグランド配線を形成する工程とを有する。
さらに、本発明の半導体装置の製造方法は、前記半導体ウェハを用い、半導体ウェハを裏面から薄型化して、溝トレンチの内部に埋め込まれた絶縁部材を露出させる工程と、溝トレンチの内部および上面の絶縁部材をウェットエッチング処理により溶解させる工程と、溝トレンチの内面側のシリコン片を脱落させて導電性膜に達するシリコン孔部を形成する工程とを有する。
あるいは、本発明の半導体装置の製造方法は、シリコンウェハの貫通電極を形成する位置に筒状の溝トレンチを形成する工程と、溝トレンチの内部および上面に絶縁部材を埋め込む工程と、絶縁部材の上面に導電性膜を形成する工程と、導電性膜の上面に導電部材を形成する工程と、導電性膜に導電部材を介して電気的に接続されたLSI内部のI/O配線、または電源配線、またはグランド配線を形成する工程と、シリコンウェハを裏面から薄型化して、溝トレンチの内部に埋め込まれた絶縁部材を露出させる工程と、溝トレンチの内部および上面の絶縁部材をウェットエッチング処理により溶解させる工程と、溝トレンチの内面側のシリコン片を脱落させて導電性膜に達するシリコン孔部を形成する工程と、シリコン孔部の内面およびシリコンウェハの裏面の全面に絶縁膜を成膜する工程と、シリコン孔部の底辺部のみ絶縁膜を除去して、導電性膜を露出させる工程と、シリコン孔部の内面およびシリコンウェハの裏面の所定の領域に電解メッキのためのシード層、並びに電解メッキ膜を形成して、外部接続電極と電気的に接続された貫通電極を形成する工程とを有する。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
本発明によれば、ウェハ裏面側から貫通電極を形成する場合において、大口径ウェハに対しても低コストかつ短TATで貫通電極形成を可能とする半導体ウェハならびに半導体装置の構造とその製造方法を提供することができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
(本発明の実施の形態の概要)
本発明は、LSIの製造初期段階において、貫通電極を形成する位置に筒状(円筒状等)のトレンチをドライエッチングにより形成する工程と、CVD法により形成したトレンチ部分を絶縁材料(SiO2等)で充填すると同時に、基板(Si基板等)表面を絶縁する工程と、トランジスタのゲート電極部を形成するPoly−Si膜を形成するのと同時に、トレンチ部表面にもPoly−Si膜を形成する工程と、その上部に外部接続電極と電気的に接続するための柱状配線ビアが形成する工程からなる。
さらに、前記の絶縁材料(SiO2等)で充填されたトレンチを有する製品ウェハに対して、支持体に固定されたウェハの裏面側から機械研削(バックグラインド等)することによって薄層化させ、上記トレンチ部を裏面側から露出させる工程と、絶縁材料(SiO2等)のエッチャントにより露出したトレンチ内部の絶縁材料をエッチングする工程と、筒状のトレンチ部に囲まれた内部のシリコン片を脱落させることにより、シリコンのドライエッチング加工無しで貫通孔を形成する工程からなる。
次に、前記貫通孔が形成されたウェハ裏面側全面に、例えばCVD法により絶縁膜(SiO2等)を形成する工程と、前記絶縁膜形成後の孔底部絶縁膜のウェットエッチング処理により、孔底部の絶縁膜のみを除去する工程と、最上層の外部接続電極(Al電極等)と柱状配線ビアを介して電気的に接続されている前記Poly−Si膜の露出部分を含む孔底部、側壁部、裏面を含めた領域を裏面メッキ電極として形成することにより、表裏電極を電気的に接続した貫通電極を形成する工程からなる。
以下において、本発明の実施の形態の概要に基づいた、各実施の形態を具体的に説明する。
(実施の形態1)
図1は、本発明の実施の形態1である半導体ウェハの要部を示す平面図(a)と、そのA−A切断線による断面図(b)である。
本実施の形態の半導体ウェハは、この半導体ウェハを用いて製品としての半導体装置を製造する以外に、半導体ウェハの状態でも製品として流通可能となるものである。
本実施の形態の半導体ウェハは、図1に示すように、シリコン(Si)基板1に筒状の深溝トレンチ2が形成されており、この深溝トレンチ2の内部および上面(フィールド部3)には、絶縁部材である酸化膜等の絶縁材料4が充填されている。ここで深溝トレンチ2はドライエッチングプロセスにより形成され、絶縁材料4は例えばCVD法によって筒状トレンチの内部とフィールド部3に埋め込まれる。その上層には、導電性膜として、ポリシリコン(Poly−Si)膜等のゲート電極膜5、さらにタングステン(W)等の金属膜6が形成され、最上層の例えばアルミ(Al)電極等の外部接続電極9とは、導電部材である多層(多段)の柱状配線ビア7によって電気的に接続された構造になっている。柱状配線ビア7は、Al配線形成プロセス、またはCu配線プロセスと同時に形成されるが、すべてが同一材料で形成される必要はなく、タングステン(W)ビア等の混在でもよい。ここで、深溝トレンチ2を形成するドライエッチングプロセス以外は、柱状配線ビア7の形成に至るまでは、通常のLSI製造工程で同時に形成されたものである。
図2〜図8は、図1に示した半導体ウェハ(要部)の各製造工程を示す図(平面図、断面図)である。
図2((a)は平面図、(b)はそのB−B切断線による断面図)に示すように、Si基板1には、貫通電極を形成する位置に、通常、素子分離領域に形成されるフィールド部(またはアクティブ部)3が同時に形成され、さらに円筒状の深溝トレンチ2が形成される。ここで深溝トレンチ2の外周径は、形成する貫通電極の外周径に相当する。深溝トレンチ2の深さは、50〜70μm程度で、後述するウェハ薄型化の際にトレンチ部が露出するのに必要な深さがあればよい。外形や幅については、形成する貫通電極のサイズに依存するが、現状では、最外形部の直径が20〜30μm程度で、トレンチ部の幅は5〜7μm程度である。
次に、図3に示すように、例えばCVD法によって、深溝トレンチ2の内部とフィールド部3に絶縁材料4が埋め込まれ、CMP加工によって表面が平坦化される。ここで、絶縁材料4は、深溝トレンチ2の内部に完全に充填されている必要はなく、一部に巣やボイドが残存していてもよい。これは埋め込みの絶縁材料4が後述するエッチング処理により、結果的に溶解されてしまうためである。また、その後のLSI製造工程で受ける各種熱処理に対しても、部分的に巣やボイドが残存していたほうが、熱処理によって生じる応力を低減することができるためである。
そのため、深溝トレンチ2の形状については、図2のように筒状に形成する場合に限らず、図4((a)は平面図、(b)はそのB−B切断線による断面図)に示すように筒状の深溝トレンチ2aを二重で形成したり、図5((a)は平面図、(b)はそのB−B切断線による断面図)に示すように十字状の深溝トレンチ2bを併せて形成することで、後述するエッチング処理時の溶解率を向上させることに効果的であり、図4及び図5はその具体的な変形例を示したものである。
次に、図6に示すように、素子分離領域にポリシリコン膜でゲート電極膜5を形成すると同時に、貫通電極を形成するフィールド部3にポリシリコン膜を形成する。さらに、図7に示すように、ゲート電極膜5の上部にはタングステン(W)等の金属膜6を形成する。これら一連のプロセスは、通常のLSI製造工程の中で同時に行われるものである。
次に、図8に示すように、多層配線の形成プロセスの中で、Al電極等の外部接続電極9と、下地の金属膜6が電気的に接続されるように、柱状からなる柱状配線ビア7を多数個形成する。これら一連のプロセスも、LSI製造プロセスの中で同時に行われるものである。
ここで、柱状配線ビア7は、従来、ワイヤボンディング等で接続されるためのAl電極等の外部接続電極9と電気的に接続された実施の形態として示してあるが、これは既存の配線設計がなされているLSIを前提にした場合であり、従来、ワイヤボンディング等で接続される外部接続電極に対して貫通電極を形成して電気的に接続する設計思想に基づいている。ただし、裏面側からの貫通電極接続を前提した専用設計がなされたLSIの場合には、柱状配線ビア7を介して下地の金属膜6が、従来は外部接続電極9と結線されていた多層配線途中のグローバル配線部と電気的に接続されていればよく、各LSIの設計形態によって実施の形態が異なってくるのは言うまでもない。
図9〜図17は、図8に示した半導体ウェハを用いた半導体装置の各製造工程を示す断面図である。すなわち、本実施の形態の半導体ウェハに対して、貫通電極を形成する半導体装置の製造プロセスを示す。
まず、本実施の形態における半導体装置は、図9に示すように、ウェハの裏面側から機械的な研削によって薄型化し、前記深溝トレンチ2を露出させる。その後、ドライポリッシュ等の仕上げ処理を施してもよい。ウェハの最終厚さとしては、30〜50μm程度であるが、製品形態に応じて適宜変更することも可能である。特にウェハを50μm程度以下に薄型化する際には、事前にガラス等の支持体に貼り付けた状態で実施してもよい。この場合、ウェハ単独では自身が持つ内部応力により大きな反りを生じることがあるため、製造工程における搬送や加工時に平坦度を高めておく必要がある。
次に、図10に示すように、深溝トレンチ2に埋め込まれた酸化膜等の絶縁材料4を、例えばウェットエッチング処理により溶解させる。ウェハの薄型化により、埋め込まれた絶縁材料4はウェハの裏面側から露出しているため、このウェハ裏面側から絶縁材料4の溶解が進行し、埋め込まれた絶縁材料4がすべて溶解することにより、最終的には図11に示すように、深溝トレンチ2の内側のシリコン片が浮いた状態になる。
さらに、図12に示すように、ウェットエッチング後の洗浄工程において、浮いた状態にあるシリコン片17を脱落させることで、従来のドライエッチングによりシリコン加工を実施することなくシリコン孔(シリコン孔部)が形成される。このシリコン孔の側壁には、LSIの製造プロセス中の各種熱処理によって熱酸化膜が形成されているが、ウェハ裏面側を含めた電気的な絶縁が必要なため、図13に示すように、例えばCVD法によって、シリコン孔の側壁、底辺部を含めたウェハ裏面側に再度絶縁膜11を形成する。ただし、ガラス等の支持体に接着材等で固定された状態である場合には、ガラスを固定している接着材の耐熱温度以下(例えば200℃以下)の低温で成膜する必要がある。
次に、図14に示すように、シリコン孔の底部(底辺部)の絶縁膜のみ除去して、電気的なコンタクト部を形成するため、孔埋めフォトリソグラフィを行い、ウェハ裏面及びシリコン孔の側壁を図示のようにレジストマスク12でコートする。ウェハ裏面側からフォトリソグラフィプロセスを行うには、裏面側から認識できる位置合わせマークが必要であるが、これについては前述した深溝トレンチを、例えば特定のスクライブエリアに形成しておくことで、薄型化した後に露出したトレンチ横断面形状を認識マークとして利用することができる。これにより、ウェハ回路面側のアライメントマークを認識するような特殊なフォトリソグラフィ設備の必要がなく、従来設備の流用によりウェハ裏面のフォトリソグラフィが可能となる。このレジストマスク12でコートされた状態でウェットエッチング処理を行うことで、図15に示すように、底辺部に成膜された絶縁膜11を溶解し、コンタクト部13を形成する。
この底辺部の絶縁膜11の除去については、上記のウェットエッチング処理以外にも、ドライエッチング処理、またはレーザによる溶解処理を行ってもよい。レーザの場合は、ポリシリコン膜のゲート電極膜5も同時に溶解してしまうが、その上層の金属膜6を、例えばタングステン(W)等の高融点金属で構成することで、レーザ加工深さを制御することができる。エッチング処理においては、シリコン孔底部に成膜された絶縁膜の厚さは、ウェハ裏面平坦部に形成されたそれに比べて十分薄くなるため、エッチングレートを適切に制御することによって、フォトリソグラフィプロセスを用いることなく、底辺部の絶縁膜11のみを溶解させる方法でもよい。側壁に成膜された絶縁膜11も孔底部と同様に薄くなってしまうが、元々LSI製造工程で形成された熱酸化膜の上にCVD法によって再度絶縁膜が上塗りで形成されているため、レジストマスク12を施さなくても、絶縁耐圧を維持することは可能である。
最後に、図16に示すように、電解メッキを施すためのシード層を形成し、その後、電解メッキ処理によって、シード層と電界メッキ層14による貫通電極(裏面電極)18を形成する。ここで、シード層の形成には、スパッタリングまたはメタルCVD法が用いられ、Cr、Ti、TiN等のバリア膜の上層に、金メッキ処理を施す場合はAuシードが形成される。その後の電解メッキでは、孔内部をメッキ充填する必要はなく、3〜5μm程度の薄層メッキを形成するだけでよいため、短いメッキ時間でプロセスは完了できる。
その後、図17に示すように、外部接続電極9(Al電極等)には、バンプとして金のスタッドバンプ15を形成する。このスタッドバンプ15は、従来のプロセスと同様に、各チップサイズに個片化された後に形成してもよいが、初期の製品ウェハの状態で、すなわち、図1に示す半導体ウェハの状態で、先にスタッドバンプ15が形成されていてもよい。
(実施の形態2)
図18,図19は、本発明の実施の形態2である半導体ウェハの要部を示す平面図(a)と、そのA−A切断線による断面図(b)である。
本実施の形態の半導体ウェハは、図18に示すように、外部接続電極(Al電極等)9の直下にI/Oセル配線16を配置した構造を示している。チップサイズのシュリンク化を加速する上で、電極パッドの下の領域にもI/Oセル配線16を入れ込むことは有効な手段である。図1の断面構造では、電極パッドの下にはI/Oセル配線構造はなく、深溝トレンチ2の上面に形成された金属膜6と外部接続電極9との間を電気的に接続するために柱状配線ビア7のみで構成されていたが、ここでは、電極パッドの下に、深溝トレンチ2の上面に形成された金属膜6と外部接続電極9との間を電気的に接続した柱状配線ビア7に加え、LSI内部のI/O配線、電源配線、グランド配線等のI/Oセル配線16の構造が混載した構造となっている。
なお、前述したように、ここでの実施の形態においても、既存のLSI配線設計に基づいて貫通電極を形成する設計思想となっているため、外部接続電極9と電気的に接続された柱状配線ビア7を構成しているが、裏面側からの貫通電極接続を前提とした専用設計がなされたLSIの場合には、柱状配線ビア7を介して下地の金属膜6が、従来は外部接続電極9と結線されていた多層配線途中のグローバル配線部と電気的に接続されていればよく、各LSIの設計形態によってその実施の形態が異なってくるのは言うまでもない。
図19は、外部接続電極9上に、貫通電極を形成するウェハレベルの段階で金のスタッドバンプ15を形成した構造を示す。スタッドバンプ15は、通常、電極パッドの中央に形成されるが、スタッドバンプ15の形成時に機械的な負荷によって応力発生のポテンシャルが大きい柱状配線ビア7の直下領域を避けてボンディングするのが望ましい。
(実施の形態3)
図20〜図26は、本発明の実施の形態3である半導体ウェハを用いた半導体装置の各製造工程を示す図(平面図、断面図)である。
本実施の形態では、例えば表裏1層配線の外部接続電極9を有するインターポーザ用ウェハ等に、前記実施の形態1と同様に貫通電極を形成して、インターポーザチップを製造する場合の製造方法を示す。図20に示すように、深溝トレンチ2および外部接続電極9が形成された状態のシリコンウェハに対して、シリコンウェハの裏面研削(図21)、シリコン片の脱落(図22)、絶縁膜11の形成(図23)、シード層と電解メッキ層14の形成(図24)、スタッドバンプの形成(図25,図26)の一連のプロセスは、前記実施の形態1で示した製品LSIの場合と同等であるが、図24に示すように、金のスタッドバンプ15の形成部が、表層の外部接続電極9と薄層の絶縁膜のみの構成となり、スタッドバンプ形成時のボンディング負荷に対してダメージを生じる可能性がある。
このため、図25に示すように、裏面表層部に対して貫通電極18の孔底部のメッキ成長を加速させる触媒を工夫することにより、孔底部のみでシード層と電解メッキ層14が厚膜となるようなメッキ成長を施すことで電極強度を向上させる。または、図26に示すように、金のスタッドバンプ15を一方にオフセットして形成することで応力低減を図ることが望ましい。この場合のオフセット量は、スタッドバンプ15の中央部が、貫通電極18にかからない程度以上とする。または、ウェハを機械研削により薄型化する前のウェハレベルの段階で、必要な外部接続電極9に事前に金のスタッドバンプ15を形成しておいてもよい。これにより、インターポーザチップの形成において、バンプ形成時の機械的負荷に対するダメージ発生を回避することができる。
(実施の形態1〜3と通常のLSI製造プロセスの比較)
図27は、前記実施の形態1〜3によるLSI製造プロセスと通常のLSI製造プロセスとを比較して示す図である。
前述した実施の形態1〜3によるLSI製造プロセスにおいて、半導体ウェハの製造プロセスは、図27に示すように、フィールド形成、深溝トレンチ形成、酸化膜充填、CMP平坦化、poly−Si膜形成、金属膜形成、柱状配線ビア形成、最上層外部接続電極形成の順に行われる。以降の半導体ウェハを用いた半導体装置の製造プロセス(後工程)は、ウェハ裏面研削(BG、DP)、酸化膜ウェット処理(シリコン片脱落)、絶縁膜形成(CVD)、孔底部絶縁膜除去(エッチングまたはレーザー)、メッキシード膜形成、電界メッキ処理、裏面電極パターン処理の順に行われる。
図27に示すように、深溝トレンチ形成は、素子分離パターン形成プロセスと対応し、その後のプロセスもすべて通常のLSI製造プロセス工程との対応で実現できるものであり、新規のプロセスをほとんど必要としないのが特徴である。LSI製造工程で事前に深溝トレンチを形成しておくことで、後工程となるウェハを薄型化した後に、貫通電極を形成するためのドライエッチングプロセスが不要となり、大口径ウェハに対応した新規設備開発を実施することなく、従来のウェットエッチングプロセスやメッキプロセス技術の範疇で、大口径ウェハに対応した貫通電極形成を安価でかつ簡便な方法で提供することが可能になる。
(実施の形態1〜3によるチップの電気的接続構造)
図28,図29は、前記実施の形態1〜3により形成された、貫通電極並びに金のスタッドバンプを有するLSIチップやインターポーザチップを電気的に接続する方法を示す図である。
図28に示すように、下段側には、貫通電極を形成したLSIチップ(前記実施の形態1で形成)21が配置され、上段側にはインターポーザチップ(前記実施の形態3で形成)22が配置され、上段側のインターポーザチップ22に形成した金のスタッドバンプ15を、下段側のLSIチップ21に形成した貫通電極18の孔部に押し込むことにより、金のスタッドバンプ15が塑性変形を起こして貫通電極18の内部に装填され、機械的にかしめることによって、図29に示すように、積層されたLSIチップ21とインターポーザチップ22間を電気的に接続することができる。
このように、本実施の形態によれば、貫通電極18並びに金のスタッドバンプ15を形成したLSIチップ21やインターポーザチップ22を積層接続する際に、例えば常温で荷重を印加するだけで電気的に接続することが可能となり、従来のバンプ間の金属接合のように、200〜300℃に加熱して積層チップ間を接続する方法に比べても、非常に簡便であり、環境負荷も小さくできる。
(実施の形態1〜3の効果)
以上説明したように、前記実施の形態1〜3によれば、以下のような効果を得ることができる。
(1)貫通電極を形成する位置に、LSI製造工程段階で深溝トレンチ2を形成することで、薄型化したウェハ裏面側からのシリコン、層間絶縁膜等のドライエッチングプロセスが不要となり、従来のプロセスの範疇で、12インチ等の大口径ウェハに対しても貫通電極を形成することを可能とし、製造コストの大幅な低減を図ることができる。
(2)多層、厚膜で形成された層間絶縁膜部の表層の外部接続電極9に達するまでのエッチングプロセスが不要となり、層間絶縁膜部の加工レート差によってその制御が困難な外部接続電極部での寸止めプロセスを回避することができ、プロセス難易度が軽減され、大幅に短TATなプロセスで表裏電極間の電気的導通を達成することができる。
(3)ウェハレベルで先にスタッドバンプ15を形成しておくことで、貫通電極形成後のバンプ形成時に生じる機械的負荷によって貫通電極部が損傷することを回避できると同時に、エッチングやレーザ加工時の加工止め部材に用いることで、プロセス難易度を大幅に低減することができる。
(4)ウェハ裏面側から貫通電極を形成する場合において、大口径ウェハに対しても低コストかつ短TATで貫通電極形成を可能とする半導体ウェハならびに半導体装置の構造とその製造方法を提供することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明による半導体ウェハならびに半導体装置の製造技術は、三次元的に積層された複数の半導体チップの内部に形成された貫通電極の構造およびその製造方法に利用可能である。
本発明の実施の形態1である半導体ウェハの要部を示す平面図(a)と、そのA−A切断線による断面図(b)である。 本発明の実施の形態1である半導体ウェハ(要部)の製造工程を示す平面図(a)と、そのB−B切断線による断面図(b)である。 本発明の実施の形態1である半導体ウェハ(要部)の製造工程(図2に続く)を示す断面図である。 本発明の実施の形態1である半導体ウェハ(変形例、要部)の製造工程を示す平面図(a)と、そのB−B切断線による断面図(b)である。 本発明の実施の形態1である半導体ウェハ(他の変形例、要部)の製造工程を示す平面図(a)と、そのB−B切断線による断面図(b)である。 本発明の実施の形態1である半導体ウェハ(要部)の製造工程(図3に続く)を示す断面図である。 本発明の実施の形態1である半導体ウェハ(要部)の製造工程(図6に続く)を示す断面図である。 本発明の実施の形態1である半導体ウェハ(要部)の製造工程(図7に続く)を示す断面図である。 本発明の実施の形態1である半導体ウェハを用いた半導体装置(要部)の製造工程を示す断面図である。 本発明の実施の形態1である半導体ウェハを用いた半導体装置(要部)の製造工程(図9に続く)を示す断面図である。 本発明の実施の形態1である半導体ウェハを用いた半導体装置(要部)の製造工程(図10に続く)を示す断面図である。 本発明の実施の形態1である半導体ウェハを用いた半導体装置(要部)の製造工程(図11に続く)を示す断面図である。 本発明の実施の形態1である半導体ウェハを用いた半導体装置(要部)の製造工程(図12に続く)を示す断面図である。 本発明の実施の形態1である半導体ウェハを用いた半導体装置(要部)の製造工程(図13に続く)を示す断面図である。 本発明の実施の形態1である半導体ウェハを用いた半導体装置(要部)の製造工程(図14に続く)を示す断面図である。 本発明の実施の形態1である半導体ウェハを用いた半導体装置(要部)の製造工程(図15に続く)を示す断面図である。 本発明の実施の形態1である半導体ウェハを用いた半導体装置(要部)の製造工程(図16に続く)を示す断面図である。 本発明の実施の形態2である半導体ウェハの要部を示す平面図(a)と、そのA−A切断線による断面図(b)である。 本発明の実施の形態2である半導体ウェハ(変形例)の要部を示す平面図(a)と、そのA−A切断線による断面図(b)である。 本発明の実施の形態3である半導体ウェハを用いた半導体装置の製造工程を示す断面図である。 本発明の実施の形態3である半導体ウェハを用いた半導体装置の製造工程(図20に続く)を示す断面図である。 本発明の実施の形態3である半導体ウェハを用いた半導体装置の製造工程(図21に続く)を示す断面図である。 本発明の実施の形態3である半導体ウェハを用いた半導体装置の製造工程(図22に続く)を示す断面図である。 本発明の実施の形態3である半導体ウェハを用いた半導体装置の製造工程(図23に続く)を示す、半導体装置の要部を示す平面図(a)と、そのA−A切断線による断面図(b)である。 本発明の実施の形態3である半導体ウェハを用いた半導体装置の製造工程(図24に続く)を示す断面図である。 本発明の実施の形態3である半導体ウェハを用いた半導体装置の製造工程(図24に続く変形例)を示す断面図である。 本発明の実施の形態1〜3によるLSI製造プロセスと通常のLSI製造プロセスとを比較して示す図である。 本発明の実施の形態1〜3により形成された、貫通電極並びに金のスタッドバンプを有するLSIチップやインターポーザチップを電気的に接続する方法を示す図である。 本発明の実施の形態1〜3により形成された、貫通電極並びに金のスタッドバンプを有するLSIチップやインターポーザチップを電気的に接続する方法(図28に続く)を示す図である。
符号の説明
1…Si基板、2,2a,2b…深溝トレンチ、3…フィールド部、4…絶縁材料、5…ゲート電極膜、6…金属膜、7…柱状配線ビア、8…層間絶縁膜、9…外部接続電極、10…パッシベーション膜、11…絶縁膜、12…レジストマスク、13…コンタクト部、14…シード層と電解メッキ層、15…スタッドバンプ、16…I/Oセル配線、17…シリコン片、18…貫通電極、21…LSIチップ、22…インターポーザチップ。

Claims (19)

  1. シリコンウェハの貫通電極を形成する位置に形成された筒状の溝トレンチと、
    前記溝トレンチの内部および前記溝トレンチで囲まれたシリコンウェハの上面に埋め込まれた絶縁部材と、
    前記絶縁部材の上面に形成された導電性膜と、
    前記導電性膜の上面に形成された導電部材と、
    前記導電性膜に前記導電部材を介して電気的に接続されて形成された外部接続電極とを有することを特徴とする半導体ウェハ。
  2. 請求項1記載の半導体ウェハにおいて、
    前記導電性膜は、半導体製造プロセス中に形成された複数の導電性膜からなり、
    前記導電部材は、前記半導体製造プロセス中の多層配線や層間絶縁膜の成膜過程において形成された多段の柱状配線ビアからなることを特徴とする半導体ウェハ。
  3. シリコンウェハの貫通電極を形成する位置に筒状の溝トレンチを形成する工程と、
    前記溝トレンチの内部および前記溝トレンチで囲まれたシリコンウェハの上面に絶縁部材を埋め込む工程と、
    前記絶縁部材の上面に導電性膜を形成する工程と、
    前記導電性膜の上面に導電部材を形成する工程と、
    前記導電性膜に前記導電部材を介して電気的に接続された外部接続電極を形成する工程とを有することを特徴とする半導体ウェハの製造方法。
  4. 請求項3記載の半導体ウェハの製造方法において、
    前記導電性膜を形成する工程は、半導体製造プロセス中に複数の導電性膜を形成し、
    前記導電部材を形成する工程は、前記半導体製造プロセス中の多層配線や層間絶縁膜の成膜過程において多段の柱状配線ビアを形成することを特徴とする半導体ウェハの製造方法。
  5. 請求項1記載の半導体ウェハを用いた半導体装置の製造方法であって、
    前記半導体ウェハを裏面から薄型化して、前記溝トレンチの内部に埋め込まれた絶縁部材を露出させる工程と、
    前記溝トレンチの内部および上面の絶縁部材をウェットエッチング処理により溶解させる工程と、
    前記溝トレンチの内面側のシリコン片を脱落させて前記導電性膜に達するシリコン孔部を形成する工程とを有することを特徴とする半導体装置の製造方法。
  6. 請求項5記載の半導体装置の製造方法であって、
    前記シリコン孔部の内面および前記半導体ウェハの裏面の全面に絶縁膜を成膜する工程と、
    前記シリコン孔部の底辺部の前記絶縁膜を除去して、前記導電性膜を露出させる工程と、
    前記シリコン孔部の内面および前記半導体ウェハの裏面の所定の領域に電解メッキのためのシード層、並びに電解メッキ膜を形成して、前記外部接続電極と電気的に接続された貫通電極を形成する工程とをさらに有することを特徴とする半導体装置の製造方法。
  7. 請求項5記載の半導体装置の製造方法において、
    前記絶縁部材を露出させる工程から前記シリコン孔部を形成する工程は、前記半導体ウェハを支持体に貼り付けた状態で実施し、製造終了後に前記半導体ウェハは前記支持体から分離されることを特徴とする半導体装置の製造方法。
  8. シリコンウェハの貫通電極を形成する位置に筒状の溝トレンチを形成する工程と、
    前記溝トレンチの内部および前記溝トレンチで囲まれたシリコンウェハの上面に絶縁部材を埋め込む工程と、
    前記絶縁部材の上面に導電性膜を形成する工程と、
    前記導電性膜の上面に導電部材を形成する工程と、
    前記導電性膜に前記導電部材を介して電気的に接続された外部接続電極を形成する工程と、
    前記シリコンウェハを裏面から薄型化して、前記溝トレンチの内部に埋め込まれた絶縁部材を露出させる工程と、
    前記溝トレンチの内部および上面の絶縁部材をウェットエッチング処理により溶解させる工程と、
    前記溝トレンチの内面側のシリコン片を脱落させて前記導電性膜に達するシリコン孔部を形成する工程と、
    前記シリコン孔部の内面および前記シリコンウェハの裏面に絶縁膜を成膜する工程と、
    前記シリコン孔部の底辺部のみ前記絶縁膜を除去して、前記導電性膜を露出させる工程と、
    前記シリコン孔部の内面および前記シリコンウェハの裏面の所定の領域に電解メッキのためのシード層、並びに電解メッキ膜を形成して、前記外部接続電極と電気的に接続された貫通電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
  9. シリコンウェハの貫通電極を形成する位置に形成された筒状の溝トレンチと、
    前記溝トレンチの内部および前記溝トレンチで囲まれたシリコンウェハの上面に埋め込まれた絶縁部材と、
    前記絶縁部材の上面に形成された導電性膜と、
    前記導電性膜の上面に形成された導電部材と、
    前記導電性膜に前記導電部材を介して電気的に接続されて形成されたLSI内部のI/O配線、または電源配線、またはグランド配線とを有することを特徴とする半導体ウェハ。
  10. 請求項9記載の半導体ウェハにおいて、
    前記導電性膜は、半導体製造プロセス中に形成された複数の導電性膜からなり、
    前記導電部材は、前記半導体製造プロセス中の多層配線や層間絶縁膜の成膜過程において形成された多段の柱状配線ビアからなることを特徴とする半導体ウェハ。
  11. シリコンウェハの貫通電極を形成する位置に筒状の溝トレンチを形成する工程と、
    前記溝トレンチの内部および前記溝トレンチで囲まれたシリコンウェハの上面に絶縁部材を埋め込む工程と、
    前記絶縁部材の上面に導電性膜を形成する工程と、
    前記導電性膜の上面に導電部材を形成する工程と、
    前記導電性膜に前記導電部材を介して電気的に接続されたLSI内部のI/O配線、または電源配線、またはグランド配線を形成する工程とを有することを特徴とする半導体ウェハの製造方法。
  12. 請求項11記載の半導体ウェハの製造方法において、
    前記導電性膜を形成する工程は、半導体製造プロセス中に複数の導電性膜を形成し、
    前記導電部材を形成する工程は、前記半導体製造プロセス中の多層配線や層間絶縁膜の成膜過程において多段の柱状配線ビアを形成することを特徴とする半導体ウェハの製造方法。
  13. 請求項9記載の半導体ウェハを用いた半導体装置の製造方法であって、
    前記半導体ウェハを裏面から薄型化して、前記溝トレンチの内部に埋め込まれた絶縁部材を露出させる工程と、
    前記溝トレンチの内部および上面の絶縁部材をウェットエッチング処理により溶解させる工程と、
    前記溝トレンチの内面側のシリコン片を脱落させて前記導電性膜に達するシリコン孔部を形成する工程とを有することを特徴とする半導体装置の製造方法。
  14. 請求項13記載の半導体装置の製造方法であって、
    前記シリコン孔部の内面および前記半導体ウェハの裏面の全面に絶縁膜を成膜する工程と、
    前記シリコン孔部の底辺部のみ前記絶縁膜を除去して、前記導電性膜を露出させる工程と、
    前記シリコン孔部の内面および前記半導体ウェハの裏面の所定の領域に電解メッキのためのシード層、並びに電解メッキ膜を形成して、前記外部接続電極と電気的に接続された貫通電極を形成する工程とをさらに有することを特徴とする半導体装置の製造方法。
  15. 請求項13記載の半導体装置の製造方法において、
    前記絶縁部材を露出させる工程から前記シリコン孔部を形成する工程は、前記半導体ウェハを支持体に貼り付けた状態で実施し、製造終了後に前記半導体ウェハは前記支持体から分離されることを特徴とする半導体装置の製造方法。
  16. シリコンウェハの貫通電極を形成する位置に筒状の溝トレンチを形成する工程と、
    前記溝トレンチの内部および前記溝トレンチで囲まれたシリコンウェハの上面に絶縁部材を埋め込む工程と、
    前記絶縁部材の上面に導電性膜を形成する工程と、
    前記導電性膜の上面に導電部材を形成する工程と、
    前記導電性膜に前記導電部材を介して電気的に接続されたLSI内部のI/O配線、または電源配線、またはグランド配線を形成する工程と、
    前記シリコンウェハを裏面から薄型化して、前記溝トレンチの内部に埋め込まれた絶縁部材を露出させる工程と、
    前記溝トレンチの内部および上面の絶縁部材をウェットエッチング処理により溶解させる工程と、
    前記溝トレンチの内面側のシリコン片を脱落させて前記導電性膜に達するシリコン孔部を形成する工程と、
    前記シリコン孔部の内面および前記シリコンウェハの裏面の全面に絶縁膜を成膜する工程と、
    前記シリコン孔部の底辺部のみ前記絶縁膜を除去して、前記導電性膜を露出させる工程と、
    前記シリコン孔部の内面および前記シリコンウェハの裏面の所定の領域に電解メッキのためのシード層、並びに電解メッキ膜を形成して、前記外部接続電極と電気的に接続された貫通電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
  17. 請求項1記載の半導体ウェハにおいて、
    前記外部接続電極上にウェハレベルで形成された金バンプをさらに有することを特徴する半導体ウェハ。
  18. 請求項1記載の半導体ウェハにおいて、
    前記シリコンウェハのスクライブエリア内に形成された溝トレンチと、
    前記溝トレンチの内部および上面に埋め込まれた絶縁部材とをさらに有することを特徴する半導体ウェハ。
  19. 請求項6記載の半導体装置の製造方法において、
    前記貫通電極が形成された前記半導体ウェハを各チップサイズに個片化する工程と、
    前記個片化した各チップの外部接続電極上に金バンプを形成する工程とを有し、
    前記貫通電極を有する第1のチップ上に、前記金バンプを有する第2のチップを積層する際には、前記第2のチップの金バンプを前記第1のチップの貫通電極の内部に押し込み、機械的にかしめることによって、積層チップ間を電気的に接続することを特徴とする半導体装置の製造方法。
JP2006265873A 2006-09-28 2006-09-28 半導体ウェハおよびその製造方法、ならびに半導体装置の製造方法 Expired - Fee Related JP4979320B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006265873A JP4979320B2 (ja) 2006-09-28 2006-09-28 半導体ウェハおよびその製造方法、ならびに半導体装置の製造方法
US11/891,458 US20080079152A1 (en) 2006-09-28 2007-08-10 Semiconductor wafer and method of manufacturing the same and method of manufacturing semiconductor device
US12/823,913 US7897509B2 (en) 2006-09-28 2010-06-25 Semiconductor wafer and method of manufacturing the same and method of manufacturing semiconductor device
US13/030,098 US20110133336A1 (en) 2006-09-28 2011-02-17 Semiconductor Wafer and Method of Manufacturing the Same and Method of Manufacturing Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006265873A JP4979320B2 (ja) 2006-09-28 2006-09-28 半導体ウェハおよびその製造方法、ならびに半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008085226A JP2008085226A (ja) 2008-04-10
JP4979320B2 true JP4979320B2 (ja) 2012-07-18

Family

ID=39260332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006265873A Expired - Fee Related JP4979320B2 (ja) 2006-09-28 2006-09-28 半導体ウェハおよびその製造方法、ならびに半導体装置の製造方法

Country Status (2)

Country Link
US (3) US20080079152A1 (ja)
JP (1) JP4979320B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2910705B1 (fr) * 2006-12-20 2009-02-27 E2V Semiconductors Soc Par Act Structure de plots de connexion pour capteur d'image sur substrat aminci
US7939942B2 (en) * 2007-12-19 2011-05-10 Infineon Technologies Ag Semiconductor devices and methods of manufacturing thereof
JP2009181981A (ja) 2008-01-29 2009-08-13 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US7821107B2 (en) * 2008-04-22 2010-10-26 Micron Technology, Inc. Die stacking with an annular via having a recessed socket
JP5455538B2 (ja) * 2008-10-21 2014-03-26 キヤノン株式会社 半導体装置及びその製造方法
JP2010103300A (ja) * 2008-10-23 2010-05-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8697569B2 (en) * 2010-07-23 2014-04-15 Tessera, Inc. Non-lithographic formation of three-dimensional conductive elements
US20120193809A1 (en) * 2011-02-01 2012-08-02 Nanya Technology Corp. Integrated circuit device and method for preparing the same
JP5970696B2 (ja) * 2012-03-27 2016-08-17 セイコーエプソン株式会社 電子デバイスの製造方法、電子デバイス
US9064933B2 (en) 2012-12-21 2015-06-23 Invensas Corporation Methods and structure for carrier-less thin wafer handling
KR102473664B1 (ko) 2016-01-19 2022-12-02 삼성전자주식회사 Tsv 구조체를 가진 다중 적층 소자
JP6412179B2 (ja) * 2017-02-03 2018-10-24 ファナック株式会社 加工機に対して移動ロボットが物品の搬入及び搬出を行う加工システム、及び機械制御装置
EP3364454B1 (en) * 2017-02-15 2022-03-30 ams AG Semiconductor device
CN108346639B (zh) * 2017-09-30 2020-04-03 中芯集成电路(宁波)有限公司 一种晶圆级系统封装方法以及封装结构
CN110246801B (zh) * 2018-03-07 2021-07-16 长鑫存储技术有限公司 连接结构及其制造方法、半导体器件
US10861821B2 (en) 2018-05-03 2020-12-08 Ningbo Semiconductor International Corporation Packaging method and package structure of wafer-level system-in-package
US10755956B2 (en) 2019-01-25 2020-08-25 Semiconductor Components Industries, Llc Backside wafer alignment methods
US20200266169A1 (en) 2019-02-19 2020-08-20 Tokyo Electron Limited Replacement buried power rail in backside power delivery

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
EP1351288B1 (en) * 2002-04-05 2015-10-28 STMicroelectronics Srl Process for manufacturing an insulated interconnection through a body of semiconductor material and corresponding semiconductor device
JP4850392B2 (ja) * 2004-02-17 2012-01-11 三洋電機株式会社 半導体装置の製造方法
KR100568452B1 (ko) * 2004-09-23 2006-04-07 삼성전자주식회사 얼라인먼트 키를 갖는 반도체 소자의 제조방법 및 그에의하여 제조된 반도체 소자.
JP2006108244A (ja) * 2004-10-01 2006-04-20 Sharp Corp 半導体装置の製造方法
JP4443379B2 (ja) * 2004-10-26 2010-03-31 三洋電機株式会社 半導体装置の製造方法
TWI303864B (en) * 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same

Also Published As

Publication number Publication date
US7897509B2 (en) 2011-03-01
US20110133336A1 (en) 2011-06-09
US20100258948A1 (en) 2010-10-14
US20080079152A1 (en) 2008-04-03
JP2008085226A (ja) 2008-04-10

Similar Documents

Publication Publication Date Title
JP4979320B2 (ja) 半導体ウェハおよびその製造方法、ならびに半導体装置の製造方法
US20200168584A1 (en) Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
US9059167B2 (en) Structure and method for making crack stop for 3D integrated circuits
US8487422B2 (en) Chip stack with conductive column through electrically insulated semiconductor region
US8970047B2 (en) Method for creating a 3D stacked multichip module
US7671460B2 (en) Buried via technology for three dimensional integrated circuits
JP4439976B2 (ja) 半導体装置およびその製造方法
US8283207B2 (en) Methods for forming through-substrate conductor filled vias, and electronic assemblies formed using such methods
TWI397972B (zh) Semiconductor device manufacturing method
JP5426417B2 (ja) 半導体装置およびその製造方法
TW201209982A (en) A semiconductor device comprising through hole vias having a stress relaxation mechanism
WO2012013162A1 (zh) 一种硅通孔互连结构及其制造方法
TWI757836B (zh) 半導體裝置及其製造方法
TWI807331B (zh) 半導體結構及其製造方法
JPWO2012107971A1 (ja) 半導体装置
US11380638B2 (en) Semiconductor device including bonding pads and method of manufacturing the same
US20130082382A1 (en) Semiconductor device
EP2672511B1 (en) 3d stacked multichip module and method of fabrication
JP2006041512A (ja) マルチチップパッケージ用集積回路チップの製造方法及びその方法により形成されたウエハ及びチップ
JP2020150226A (ja) 半導体装置およびその製造方法
JP2000243785A (ja) 半導体チップの製造方法
CN111937134A (zh) 先进三维半导体结构的制造方法以及由该方法生产的结构
TWI825572B (zh) 晶片封裝結構及其形成方法
US20220359268A1 (en) Through wafer isolation element backside processing
EP4187581A1 (en) An interconnect structure of a semiconductor component and methods for producing said structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090804

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120417

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4979320

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees