CN105845665A - 一种半导体器件及其制作方法和电子装置 - Google Patents

Abstract

本发明提供一种半导体器件及其制作方法和电子装置，包括：提供半导体衬底，在所述半导体衬底上形成有集成电路，以及围绕所述集成电路的保护环结构，其中，所述保护环结构包括层叠的若干金属层和通孔，在相邻金属层之间还形成有层间介电层；在所述保护环结构的上方形成具有开口的第一钝化层，所述开口暴露部分所述保护环结构的顶部金属层；形成填充所述开口并覆盖部分所述第一钝化层表面的保护金属层；在所述保护金属层和所述第一钝化层暴露的表面上形成第二钝化层；在所述第二钝化层内形成若干孔洞；采用有机化合物填充所述孔洞。根据本发明的方法，有效释放金属焊线对第二钝化层的额外应力作用，不会产生金属焊线与保护金属层桥接短路的问题。

Description

一种半导体器件及其制作方法和电子装置

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法和电子装置。

背景技术

半导体器件的保护环主要用来保护芯片切割时不受损坏，阻止切割时因刀片产生的裂痕损坏到芯片。一般是将接触孔/通孔/金属层相叠形成的一个金属屏蔽环，它与核心芯片有一定的间距，与硅片的切割道也有一定的距离，所述的间距和距离按工艺，器件不同会有所不同。所述保护环一般可以接地，例如在使用P型基片的情况下，与P+接在一起，接到芯片的地。保护环除了在切割时起到保护作用外，也能起到其他作用，例如屏蔽芯片外的干扰；可以防止潮气从侧面端口侵入等；而将外部产生的任何电荷的影响就近接地，可以使外部对芯片本体的冲击降到最小。并且，如图1所示，作为保护半导体器件的表面使之免受外界气氛影响，往往还可以在保护环的顶部金属层101上形成具有开口的钝化膜102，以及填充所述开口并覆盖钝化膜102的金属铝层103。

目前，在各种芯片封装制程中，打线接合(wire bonding)是最早亦为目前应用最广的技术，此技术首先将芯片固定于导线架上，再以细金属线将芯片上的电路和导线架上的引脚相连接。由于打线线后所形成的焊线下垂，使得焊线与线路基板上的保护环的金属铝层相接触，而造成桥接短路的问题，如图2所示，这将影响到制程良率和器件的可靠性。

现有的避免焊线与保护环的金属铝层相接触的方法主要是在保护环的金属铝层的上方形成氧化物钝化层，然而由于打线接合工艺施加热和机械应力，故打线后的焊线(wire)与钝化层相接触，在应力的作用下很容易导致钝化层的碎裂，进而焊线与钝化层下方的保护环的金属铝层电连接，造成桥接短路的问题，如图3所示。

因此，有必要提出一种新的制作方法，以解决现有技术的不足。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明实施例一提供一种半导体器件的制作方法，包括：

提供半导体衬底，在所述半导体衬底上形成有集成电路，以及围绕所述集成电路的保护环结构，其中，所述保护环结构包括层叠的若干金属层和通孔，在相邻金属层之间还形成有层间介电层；

在所述保护环结构的上方形成具有开口的第一钝化层，所述开口暴露部分所述保护环结构的顶部金属层；

形成填充所述开口并覆盖部分所述第一钝化层表面的保护金属层；

在所述保护金属层和所述第一钝化层暴露的表面上形成第二钝化层；

在所述第二钝化层内形成若干孔洞；

采用有机化合物填充所述孔洞。

进一步，所述孔洞贯穿所述第二钝化层。

进一步，所述有机化合物为有机光阻。

进一步，所述保护金属层的材料为金属铝。

进一步，所述第一钝化层和所述第二钝化层的材料为氧化物或氮化物。

进一步，所述氧化物为TEOS氧化硅。

进一步，所述氮化物的材料为氮化硅。

进一步，采用有机化合物填充所述孔洞后，还包括进行打线接合的步骤。

本发明实施例二提供一种半导体器件，包括：

半导体衬底；

集成电路；

保护环结构，所述保护环结构围绕所述集成电路，包括层叠的若干金属层和通孔，在相邻金属层之间还形成有层间介电层；

第一钝化层，所述第一钝化层覆盖所述保护环结构的顶部金属层，并且具有暴露部分所述保护环结构的顶部金属层的开口；

保护金属层，所述保护金属层填充所述开口，并覆盖部分所述第一钝化层的表面；

第二钝化层，位于所述保护金属层和所述第一钝化层的上方，其中，在所述第二钝化层内形成有若干孔洞，在所述孔洞中填充有有机化合物。

进一步，所述孔洞贯穿所述第二钝化层。

进一步，所述有机化合物为有机光阻。

本发明实施例三提供一种电子装置，包括前述的半导体器件。

综上所述，根据本发明的制作方法，在保护环结构上的保护金属层上形成第二钝化层，在第二钝化层中插入若干填充有光阻的孔洞结构，可以在打线接合过程中，有效释放金属焊线对第二钝化层的额外应力作用，避免第二钝化层的碎裂，进而不会产生金属焊线与保护金属层桥接短路的问题，从而提高器件的良率和可靠性。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1示出了现有的一种保护环结构的剖面示意图；

图2示出了现有的焊线与保护环的金属层桥接短路的扫描电镜图；

图3示出了现有的一种打线接合后保护环的钝化层碎裂的剖面示意图；

图4A示出了根据本发明的制作方法形成的器件的剖面示意图；

图4B示出了根据本发明的制作方法形成的器件的局部俯视图；

图5示出了根据本发明的制作方法依次实施步骤的工艺流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

实施例一

下面将参照图4A-4B及图5对本发明的半导体器件的制作方法做详细描述。

首先，执行步骤501，提供半导体衬底，在所述半导体衬底上形成有集成电路，以及围绕所述集成电路的保护环结构，其中，所述保护环结构包括层叠的若干金属层和通孔，在相邻金属层之间还形成有层间介电层；

参考图4A，半导体衬底(未示出)可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。

集成电路(未示出)被设置在有源区内。机械应力、电应力和环境应力可能损害集成电路的元件(例如，晶体管、电阻器、电容器以及诸如此类)。例如，将硅晶片切割成具有完整集成电路结构的芯片的切割工艺常常导致集成电路器件的分层、破裂或碎裂。

半导体衬底上还形成有保护环结构。保护环结构围绕着有源区予以提供保护，也即围绕集成电路。保护环结构设置在切割道和有源区域之间，将有源区域与切割工艺和外部环境相关的应力隔绝。保护环结构可以是任意形状。例如，保护环结构可以是正方形、矩形、圆角矩形、椭圆形、圆形或多边形。本实施例中，保护环结构时多边形，如图4B所示。在另一个实施方式中，如图4A所示，半导体器件可以包括两个保护环结构(例如，内保护环40a和外保护环40b)或多个保护环(例如，三个、四个或更多)。

所述保护环结构包括层叠的若干金属层和通孔，在相邻金属层之间还形成有层间介电层。相邻金属层通过一个或多个通孔互连。在本发明实施方式中，保护环结构包括两层或多层金属层(例如5层、7层或更多层)。图4A示出了一个7层金属层结构的保护环结构。所述金属层的材料可以选自铜、铝、钨、钛、钽中的一种或几种。

金属层之间还形成有层间介电层，层间介电层较佳地由低介电常数介电材料所形成，例如氟硅玻璃(FSG)、氧化硅(silicon oxide)、含碳材料(carbon-containing material)、孔洞性材料(porous-likematerial)或相似物。

接着，执行步骤502，在所述保护环结构的上方形成具有开口的第一钝化层，所述开口暴露部分所述保护环结构的顶部金属层。

参考图4A，在所述保护环结构40a的上方形成具有开口的第一钝化层402，所述开口暴露部分所述保护环结构40a的顶部金属层401。所述第一钝化层402的材料为氧化物或氮化物。可选用化学气相沉积、磁控溅射等方法形成所述氧化物层。本实施例中，较佳地，所述氧化物为TEOS氧化硅。可选地，所述氮化物为氮化硅。可采用本领域技术人员熟知的任何沉积方法形成所述氮化物，例如，等离子化学气相沉积法等。可选地，所述第一钝化层402的厚度为300～1500nm。

接着，执行步骤503，形成填充所述开口并覆盖部分所述第一钝化层表面的保护金属层。

参考图4A，形成填充所述开口并覆盖部分所述第一钝化层402表面的保护金属层403。

在一个示例中，保护环结构包括内保护环40a和外保护环40b，其中，内保护环40a靠近集成电路，外保护环40b在内保护环40a的外侧，所述第一钝化层402的开口暴露内保护环40a的部分顶部金属层401，形成的保护层403填充所述开口并覆盖位于内保护环40a上的第一钝化层402的表面即可。

较佳地，所述保护金属层的材料为金属铝，但并不局限于上述材料，还可采用任何适用的其他金属材料，如钨、金等。可通过低压化学气相沉积(LPCVD)、等离子体辅助化学气相沉积(PECVD)、金属有机化学气相沉积(MOCVD)、原子层沉积(ALD)、电化学镀或其它先进的沉积技术形成所述保护金属层。

接着，执行步骤504，在所述保护金属层和所述第一钝化层暴露的表面上形成第二钝化层。

继续参考图4A，在所述保护金属层403和所述第一钝化层402暴露的表面上形成第二钝化层404。

可选地，所述第二钝化层可以采用与第一钝化层相同的材料，也可以为不同的材料。所述第二钝化层404的材料为氧化物或氮化物。本实施例中，较佳地，所述氧化物为TEOS氧化硅。可选地，所述氮化物为氮化硅。可采用本领域技术人员熟知的任何沉积方法形成所述第二钝化层，例如等离子化学气相沉积、磁控溅射、原子层沉积等。

接着，执行步骤505，在所述第二钝化层内形成若干孔洞，采用有机化合物填充所述孔洞。

参考图4A，在所述第二钝化层404上形成若干孔洞。形成所述孔洞的方法包括：在所述第二钝化层404上形成图案化的光刻胶层，所述图案化的光刻胶层定义孔洞的图案，以所述光刻胶层为掩膜对第二钝化层进行刻蚀，所述刻蚀深度可根据实际需要调整，较佳地，刻蚀贯穿整个第二钝化层，直到暴露所述保护金属层403。

所述孔洞405的数量和直径可根据具体实际工艺进行适当的修改和调整，在此不作具体限制。

采用有机化合物填充所述孔洞。较佳地，所述有机化合物为有机光阻。具体地，在所述第二钝化层上形成光阻，去除孔洞外的多余光阻，剩余填充所述孔洞的光阻，最终形成孔洞结构405。

参考图4B，示出了最终形成的孔洞结构405的俯视图，由图可以看出，多个孔洞结构分布于第二钝化层中，尽管图中示出的孔洞结构的横截面为圆形，但是本发明并不仅限于圆形结构，还可以为其它适宜的形状，例如，正方形、矩形、多边形、椭圆形等。

最后，执行步骤506，进行打线接合。可采用本领域技术人员熟知的任何方法进行所述打线接合步骤，由于前述步骤中，第二钝化层中孔洞结构405的形成，可以在打线接合过程中，释放金属焊线对第二钝化层的额外应力作用，避免第二钝化层的碎裂。

综上所述，根据本发明的制作方法，在保护环结构上的保护金属层上形成第二钝化层，在第二钝化层中插入若干填充有光阻的孔洞结构，可以在打线接合过程中，有效释放金属焊线对第二钝化层的额外应力作用，避免第二钝化层的碎裂，进而不会产生金属焊线与保护金属层桥接短路的问题，从而提高器件的良率和可靠性。

实施例二

本发明还提供一种采用实施例一中所述的方法制作的半导体器件，包括：

半导体衬底；半导体衬底(未示出)可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。

集成电路；集成电路(未示出)被设置在有源区内。机械应力、电应力和环境应力可能损害集成电路的元件(例如，晶体管、电阻器、电容器以及诸如此类)。例如，将硅晶片切割成具有完整集成电路结构的芯片的切割工艺常常导致集成电路器件的分层、破裂或碎裂。

保护环结构，所述保护环结构围绕所述集成电路，包括层叠的若干金属层和通孔，在相邻金属层之间还形成有层间介电层。

第一钝化层，所述第一钝化层覆盖所述保护环结构的顶部金属层，并且具有暴露部分所述保护环结构的顶部金属层的开口；

保护金属层，所述保护金属层填充所述开口，并覆盖部分所述第一钝化层的表面；

第二钝化层，位于所述保护金属层和所述第一钝化层的上方，其中，在所述第二钝化层内形成有若干孔洞，在所述孔洞中填充有有机化合物。较佳地，所述有机化合物为有机光阻。进一步，所述孔洞贯穿所述第二钝化层。

进一步，还包括金属焊线位于所述第二钝化层的上方。

综上所述，根据本发明的半导体器件，由于在第二钝化层中插入填充有光阻的孔洞结构，金属焊线与第二钝化层间的应力会得到释放，进而第二钝化层不会产生碎裂，避免金属焊线与钝化层下方保护金属层之间出现桥接问题，因此，器件具有良好的可靠性。

实施例三

本发明另外还提供一种电子装置，其包括前述的半导体器件。

由于包括的半导体器件具有更高的性能，该电子装置同样具有上述优点。

该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (12)

1.一种半导体器件的制作方法，包括：

提供半导体衬底，在所述半导体衬底上形成有集成电路，以及围绕所述集成电路的保护环结构，其中，所述保护环结构包括层叠的若干金属层和通孔，在相邻金属层之间还形成有层间介电层；

在所述保护环结构的上方形成具有开口的第一钝化层，所述开口暴露部分所述保护环结构的顶部金属层；

形成填充所述开口并覆盖部分所述第一钝化层表面的保护金属层；

在所述保护金属层和所述第一钝化层暴露的表面上形成第二钝化层；

在所述第二钝化层内形成若干孔洞；

采用有机化合物填充所述孔洞。

2.根据权利要求1所述的制作方法，其特征在于，所述孔洞贯穿所述第二钝化层。

3.根据权利要求1所述的制作方法，其特征在于，所述有机化合物为有机光阻。

4.根据权利要求1所述的制作方法，其特征在于，所述保护金属层的材料为金属铝。

5.根据权利要求1所述的制作方法，其特征在于，所述第一钝化层和所述第二钝化层的材料为氧化物或氮化物。

6.根据权利要求5所述的制作方法，其特征在于，所述氧化物为TEOS氧化硅。

7.根据权利要求5所述的制作方法，其特征在于，所述氮化物的材料为氮化硅。

8.根据权利要求1所述的制作方法，其特征在于，采用有机化合物填充所述孔洞后，还包括进行打线接合的步骤。

9.一种半导体器件，包括：

半导体衬底；

集成电路；

保护环结构，所述保护环结构围绕所述集成电路，包括层叠的若干金属层和通孔，在相邻金属层之间还形成有层间介电层；

第一钝化层，所述第一钝化层覆盖所述保护环结构的顶部金属层，并且具有暴露部分所述保护环结构的顶部金属层的开口；

保护金属层，所述保护金属层填充所述开口，并覆盖部分所述第一钝化层的表面；

第二钝化层，位于所述保护金属层和所述第一钝化层的上方，其中，在所述第二钝化层内形成有若干孔洞，在所述孔洞中填充有有机化合物。

10.根据权利要求9所述的半导体器件，其特征在于，所述孔洞贯穿所述第二钝化层。

11.根据权利要求9所述的半导体器件，其特征在于，所述有机化合物为有机光阻。

12.一种电子装置，其特征在于，包括如权利要求9-11之一所述的半导体器件。