CN106158735B - 半导体器件制作方法、半导体器件及电子装置 - Google Patents

半导体器件制作方法、半导体器件及电子装置 Download PDF

Info

Publication number
CN106158735B
CN106158735B CN201510198772.5A CN201510198772A CN106158735B CN 106158735 B CN106158735 B CN 106158735B CN 201510198772 A CN201510198772 A CN 201510198772A CN 106158735 B CN106158735 B CN 106158735B
Authority
CN
China
Prior art keywords
layer
transition zone
transition
thermal expansion
expansion coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510198772.5A
Other languages
English (en)
Other versions
CN106158735A (zh
Inventor
李广宁
沈哲敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510198772.5A priority Critical patent/CN106158735B/zh
Publication of CN106158735A publication Critical patent/CN106158735A/zh
Application granted granted Critical
Publication of CN106158735B publication Critical patent/CN106158735B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明提供一种半导体器件的制作方法,其包括:提供半导体衬底,在所述半导体衬底上形成用于形成硅通孔的凹槽;形成覆盖所述凹槽侧壁和底部用于吸收膨胀应力的保护层;在所述保护层上形成至少一层过渡层;用金属铜填充所述凹槽,其中,所述过渡层采用金属材料,且所述过渡层的热膨胀系数小于铜的热膨胀系数。本发明提出的半导体器件的制作方法,在形成硅通孔时在硅和铜之间加入热膨胀系数较小的金属材料来形成Si/Cu之间的过渡层来减小两种材料之间的热不匹配性,经过过渡层到金属铜层,材料的热膨胀系数逐渐增大,从而可有效降低各层材料之间的热不匹配性,进而避免出现分层或铜层凸起问题。

Description

半导体器件制作方法、半导体器件及电子装置
技术领域
本发明涉及半导体技术领域,具体而言涉及一种半导体器件制作方法、半导体器件及电子装置。
背景技术
在半导体技术领域,硅通孔(TSV)技术是实现垂直互联的关键,采用TSV技术的3D集成方法能提高器件的集成度、数据交换速度和信号速度、减小互联长度、降低功耗以及提高输入/输出端密度等方面的性能,同时还可以在一个封装中实现存储器、专用IC、处理区等多功能集成封装。
在具备硅通孔(TSV)的晶圆中通常采用金属铜来填充硅通孔,以实现互联。然而由于铜的物理特性与硅之间存在较大差异,大体积的铜的使用导致了TSV通孔中可能出现铜与硅之间的分层问题以及后续制程中铜的凸起问题,这些问题的出现大大降低晶圆的可靠性,导致成本增加。图1中的(a)和(b)示出了TSV通孔中发生铜与硅之间的分层问题,其主要产生原因是由于铜/硅之间的热膨胀系数存在差异,TSV孔洞中大体积的铜在受热及冷却中产生大量的内部应力,使得铜/硅界面产生分层。图2示出了TSV通孔中发生铜凸起问题,其主要产生原因是铜在受热过程中发生体积膨胀,TSV孔洞中铜的体积很大,导致膨胀量较大,突出部分影响到其上部的铝焊盘及第一层金属层。
在生产中通常是通过调整制程中的配料(recipe)来缓解这类问题,并提高成品率及可靠性,但是由于铜/硅差异,以及铜体积过大这样的根本原因依然存在,因此,这些问题依然可能发生。此外,目前也有通过加厚SiO2层或加入一些塑性材料,比如苯丙环丁烯(BCB)等来吸收铜内部应力的方法来缓解此问题,但是在尺寸较小的TSV结构中,加入这些非导电材料可能对其导电能力产生一定的影响。
因此,有必要提出一种新的制作方法,以解决上述存在的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题,本发明一方面提供一种半导体器件的制作方法,其包括:提供半导体衬底,在所述半导体衬底上形成用于形成硅通孔的凹槽;形成覆盖所述凹槽侧壁和底部用于吸收膨胀应力的保护层;在所述保护层上形成至少一层过渡层;用金属铜填充所述凹槽,其中,所述过渡层采用金属材料,且所述过渡层的热膨胀系数小于铜的热膨胀系数。
优选地,所述过渡层为多层,且每层所述过渡层的热膨胀系数沿远离所述保护层的方向逐渐增加。
优选地,所述过渡层包括在所述保护层上依次形成的第一过渡层、第二过渡层和第三过渡层,其所述第一过渡层、第二过渡层和第三过渡层的热膨胀系数逐层增加。
优选地,所述第一过渡层为Cr膜层或Mo膜层,所述第二过渡层为Ti膜层,所述第三过渡层为Ni或Au膜层。
优选地,所述第一过渡层、第二过渡层和第三过渡层的厚度为
优选地,所述过渡层通过物理气相沉积方法形成。
优选地,所述过渡层包括Ni膜层,所述Ni层通过化学镀方法形成。
优选地,所述化学镀使用硫酸镍作为镀液,次磷酸钠为还原剂,柠檬酸钠或80%的乳酸溶液为络合剂,Sn2+离子为稳定剂。
优选地,所述保护层为二氧化硅层或苯丙环丁烯层。
本发明提出的半导体器件的制作方法,在形成硅通孔时在硅和铜之间加入热膨胀系数较小的金属材料来形成Si/Cu之间的过渡层来减小两种材料之间的热不匹配性,并且考虑到半导体制程中薄膜类材料的制备方法的局限性以及Si/Cu两种材料之间的热膨胀系数的较大差异,在形成过渡层之前首先形成一层用于吸收应力的保护层,同时优选地在保护层之后通过2-3种金属形成多层的过渡层结构,这样通过多层金属的加入可避免原来Si与Cu之间的热膨胀系数的跳跃性增加,减少热不匹配性带来的内应力。进一步地,由于过渡层采用金属材料,不会影响硅通孔结构的整体导电能力,且金属过渡层本身具备导电性,并可直接作为后道过铜层电镀过程的种子层使用。此外,金属过渡层制备方法比较接近,基本可通过PVD方法制备,若使用同一主机台结挂多个溅射腔室的方法,可在不破除真空的情况下实现整个过渡层的制备,可避免过渡层金属表面发生氧化的问题。
本发明另一方面提供一种半导体器件,其包括:半导体衬底,在所述半导体衬底形成的用于形成硅通孔的凹槽,在所述凹槽内依次形成的用于吸收膨胀应力的保护层、至少一层过渡层和金属铜层,其中所述过渡层采用金属材料,且所述过渡层的热膨胀系数小于铜的热膨胀系数。
优选地,所述过渡层为多层,且每层所述过渡层的热膨胀系数沿远离所述保护层的方向逐渐增加。
优选地,所述过渡层包括在所述保护层上依次形成的第一过渡层、第二过渡层和第三过渡层,其所述第一过渡层、第二过渡层和第三过渡层的热膨胀系数逐层增加。
优选地,所述第一过渡层为Cr膜层或Mo膜层,所述第二过渡层为Ti膜层,所述第三过渡层为Ni或Au膜层。
优选地,所述第一过渡层、第二过渡层和第三过渡层的厚度为
优选地,所述保护层为二氧化硅层或苯丙环丁烯层。
本发明提出的半导体器件,硅通孔结构在硅层衬底和铜层之间加入热膨胀系数较小的金属材料来形成Si/Cu之间的过渡层,从而了减小两种材料之间的热不匹配性,并且考虑到半导体制程中薄膜类材料的制备方法的局限性以及Si/Cu两种材料之间的热膨胀系数的较大差异,在形成过渡层之前首先形成一层用于吸收应力的保护层,同时优选地在保护层之后通过2-3种金属形成多层的过渡层结构,这样通过多层金属的加入可避免原来Si与Cu之间的热膨胀系数的跳跃性增加,减少热不匹配性带来的内应力。进一步地,由于过渡层采用金属材料,不会影响硅通孔结构的整体导电能力。
本发明再一方面提供一种电子装置,其包括本发明提供的上述半导体器件。
本发明提出的电子装置,由于具有上述半导体器件,因而具有类似的优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1示出了现有技术中具备硅通孔的晶圆出现的硅铜分层问题;
图2示出了了现有技术中具备硅通孔的晶圆出现的铜层凸起问题;
图3示出了根据本发明一实施方式的制作方法的步骤流程图;
图4A~图4F示出了本发明一实施方式的制作方法依次实施各步骤所获得器件的剖面示意图;
图5示出了根据本发明一实施方式的半导体器件的结构示意图;
图6示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
本发明提供一种半导体器件制作方法,用于形成硅通孔,如图3所示具体地包括:步骤S301,提供半导体衬底,在所述半导体衬底上形成用于形成硅通孔的凹槽;步骤S302,形成覆盖所述凹槽侧壁和底部用于吸收膨胀应力的保护层;步骤S303,在所述保护层上形成至少一层过渡层;步骤S304,用金属铜填充所述凹槽,其中所述过渡层采用金属材料,且所述过渡层的热膨胀系数小于铜的热膨胀系数。
优选地,所述过渡层为多层,且每层所述过渡层的热膨胀系数沿远离所述保护层的方向逐渐增加。
优选地,所述过渡层包括在所述保护层上依次形成的第一过渡层、第二过渡层和第三过渡层,其所述第一过渡层、第二过渡层和第三过渡层的热膨胀系数逐层增加。
本发明的半导体器件的制作方法,在形成硅通孔时在硅和铜之间加入热膨胀系数较小的金属材料来形成Si/Cu之间的过渡层来减小两种材料之间的热不匹配性,并且考虑到半导体制程中薄膜类材料的制备方法的局限性以及Si/Cu两种材料之间的热膨胀系数的较大差异,在形成过渡层之前首先形成一层用于吸收应力的保护层,同时优选地在保护层之后通过2-3种金属形成多层的过渡层结构,这样通过多层金属的加入可避免原来Si与Cu之间的热膨胀系数的跳跃性增加,减少热不匹配性带来的内应力。进一步地,由于过渡层采用金属材料,不会影响硅通孔结构的整体导电能力,且金属过渡层本身具备导电性,并可直接作为后道过铜层电镀过程的种子层使用。此外,金属过渡层制备方法比较接近,基本可通过PVD方法制备,若使用同一主机台结挂多个溅射腔室的方法,可在不破除真空的情况下实现整个过渡层的制备,可避免过渡层金属表面发生氧化的问题。
为了彻底理解本发明,将在下列的描述中提出详细的结构及步骤,以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
实施例一
下面结合图4A~图4F对本发明的半导体器件的制作方法做详细描述。
首先,如图4A所示,提供半导体衬底400,在半导体衬底400上形成用于形成硅通孔的凹槽401。该半导体衬底400可以是以下所提到的材料中的至少一种:硅、锗。此外,半导体衬底上可以形成有其它器件,例如PMOS和NMOS晶体管。在半导体衬底中可以形成有隔离结构,所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。半导体衬底中还可以形成有CMOS器件,CMOS器件例如是晶体管(例如,NMOS和/或PMOS)等。同样,半导体衬底中还可以形成有导电构件,导电构件可以是晶体管的栅极、源极或漏极,也可以是与晶体管电连接的金属互连结构,等等。
作为示例,在本实施例中,半导体衬底400单晶硅。
接着,如图4B所示,形成覆盖所述凹槽401侧壁和底部用于吸收膨胀应力的保护层402。保护层402可采用二氧化硅或苯丙环丁烯(BCB)。其中二氧化硅可通过化学气相沉积方法或热氧化法形成。BCB可通过化学气相沉积方法形成,具体地,比如采用分子量为350-420g/mol的BCB单体为原料,在130-170℃下气化,并用He作为载气,通入等离子体化学气相沉积腔室中,并控制BCB和He的流量分别为0.01-0.03g/min和300-600sccm,同时晶圆(衬底)温度为300-500℃,选择RF频率为13-14MHz,功率为40-60W,压力为3-3.5T来制备BCB保护层。
作为示例,在本实施例中采用化学气相沉积形成二氧化硅层作为保护层402,用于内层金属热膨胀时产生的应力。
接着,如图4C所示,在所述保护层402上形成第一过渡层403。第一过渡层可采用Cr或Mo材料,通过物理气相沉积方法形成。
作为示例,在本实施例中,第一过渡层可采用Cr,厚度为
接着,如图4D所示,在所述第一过渡层403上形成第二过渡层404。第二过渡层可采用Ti材料,通过物理气相沉积方法形成。其同时可作为后续铜的扩散阻挡层,防止铜的扩散。
作为示例,在本实施例中,第二过渡层厚度为
接着,如图4E所示,在所述第二过渡层404上形成第三过渡层405。第三过渡层可采用Ni或Au材料,可通过物理气相沉积方法形成。其同时可作为后续铜电镀的种子层。
当第三过渡层采用Ni时,其除可通过PVD形成外,还可通过化学镀方法形成。具体地,所述化学镀使用硫酸镍作为镀液,次磷酸钠为还原剂,柠檬酸钠或80%的乳酸溶液为络合剂,Sn2+离子为稳定剂,其中,硫酸镍浓度为30~40g/L,次磷酸钠浓度为20~40g/L,柠檬酸钠浓度为4~6g/L,80%的乳酸溶液浓度浓度为110~130mL/L,Sn2+离子,浓度约为30~50ppm。在化学镀过程中可通过络合剂浓度来控制成膜速度及膜层质量,并且镀液稳定控制在85~90℃,PH值为4.5~5.5,可通过加入硫酸实现PH值的管控
作为示例,在本实施例中,第三过渡层采用Ni,通过PVD方法形成,厚度为
接着,如图4F所示,用金属铜填充凹槽401形成铜层406。具体地,可以第三过渡层405为种子层,通过铜的电镀(ECP)。
至此完成了本实施例半导体器件制作方法的全部步骤,可以理解的是该方法之前、之中或之后还可包括其他工艺步骤,在形成保护层402、第一过渡层403、第二过渡层404、第三过渡层405和铜层406的过程中,这些层的不可避免地高于凹槽401,因此可在形成全部层之后,通过化学机械平坦化去除凹槽401之外和高于凹槽401的部分。
在本实施例中,优选地,第一过渡层、第二过渡层和第三过渡层全部通过物理气相沉积形成,因而可通过同一主机台结挂多个溅射腔室的方法,可在不破除真空的情况下实现整个过渡层的制备,从而避免过渡层金属表面发生氧化的问题。
本实施例的半导体器件的制作方法,第一过渡层采用Cr或Mo,第二过渡层采用Ti,第三过渡层采用Ni或Au材料,半导体衬底以及第一过渡层、第二过渡层和第三过渡层和铜层的热膨胀系数见表一。
表一
材料 热膨胀系数CTE(ppm/℃)
衬底主体材料 Si 2.5
硅通孔填充材料 Cu 17.5
第一过渡层材料 Cr或Mo 6.2/6.5
第二过渡层材料 Ti 8.9
第三过渡层材料 Ni或Au 13/14.2
由上表可知,从衬底的Si材料开始,经过第一过渡层、第二过渡层、第三过渡层到金属铜层,材料的热膨胀系数逐渐增大,与铜硅直接接触的方式或铜硅之间仅有保护层的方法相比,热膨胀系数没有跳跃性增加,而是相对平缓地逐渐增加,从而可有效降低各层材料之间的热不匹配性,进而避免出现分层或铜层凸起问题。
实施例二
本发明还提供一种采用实施例一中所述的方法制作的半导体器件,半导体衬底500,在所述半导体衬底500形成的用于形成硅通孔的凹槽501,在所述凹槽501内依次形成的用于吸收膨胀应力的保护层502、至少一层过渡层和金属铜层506,其中所述过渡层采用金属材料,且所述过渡层的热膨胀系数小于铜的热膨胀系数。
优选地,所述过渡层为多层,且每层所述过渡层的热膨胀系数沿远离所述保护层的方向逐渐增加。
作为示例,在本实施例中,所述过渡层包括在所述保护层502上依次形成的第一过渡层503、第二过渡层504和第三过渡层505,其所述第一过渡层503、第二过渡层504和第三过渡层505的热膨胀系数逐层增加。
作为示例,在本实施例,所述第一过渡层503为Cr膜层或Mo膜层,所述第二过渡层504为Ti膜层,所述第三过渡层505为Ni或Au膜层。
作为示例,在本实施例,所述第一过渡层、第二过渡层和第三过渡层的厚度为
作为示例,在本实施例,所述保护层502为二氧化硅层或苯丙环丁烯层。
实施例三
本发明另外还提供一种电子装置,其包括前述的半导体器件。
该电子装置,可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备,也可以是具有上述半导体器件的中间产品,例如:具有该集成电路的手机主板等。在本实施中以PDA为例进行示例,如图6所示。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (16)

1.一种半导体器件的制作方法,其特征在于,包括下述步骤:
提供半导体衬底,在所述半导体衬底上形成用于形成硅通孔的凹槽;
形成覆盖所述凹槽侧壁和底部用于吸收膨胀应力的保护层;
在所述保护层上形成至少一层过渡层来减少硅铜热不匹配性带来的内应力;
用金属铜填充所述凹槽,
其中,所述过渡层采用金属材料,且所述过渡层的热膨胀系数小于铜的热膨胀系数。
2.根据权利要求1所述的制作方法,其特征在于,所述过渡层为多层,且每层所述过渡层的热膨胀系数沿远离所述保护层的方向逐渐增加。
3.根据权利要求2所述的制作方法,其特征在于,所述过渡层包括在所述保护层上依次形成的第一过渡层、第二过渡层和第三过渡层,其所述第一过渡层、第二过渡层和第三过渡层的热膨胀系数逐层增加。
4.根据权利要求3所述的制作方法,其特征在于,所述第一过渡层为Cr膜层或Mo膜层,所述第二过渡层为Ti膜层,所述第三过渡层为Ni或Au膜层。
5.根据权利要求3所述的制作方法,其特征在于,所述第一过渡层、第二过渡层和第三过渡层的厚度为
6.根据权利要求1-5之一所述的制作方法,其特征在于,所述过渡层通过物理气相沉积方法形成。
7.根据权利要求1所述的制作方法,其特征在于,所述过渡层包括Ni膜层,所述Ni层通过化学镀方法形成。
8.根据权利要求7所述的制作方法,其特征在于,所述化学镀使用硫酸镍作为镀液,次磷酸钠为还原剂,柠檬酸钠或80%的乳酸溶液为络合剂,Sn2+离子为稳定剂。
9.根据权利要求1所述的制作方法,其特征在于,所述保护层为二氧化硅层或苯丙环丁烯层。
10.一种半导体器件,其特征在于,包括:半导体衬底,在所述半导体衬底形成的用于形成硅通孔的凹槽,在所述凹槽内依次形成的用于吸收膨胀应力的保护层、至少一层用于减少硅铜热不匹配性带来的内应力的过渡层和金属铜层,其中所述过渡层采用金属材料,且所述过渡层的热膨胀系数小于铜的热膨胀系数。
11.根据权利要求10所述的半导体器件,其特征在于,所述过渡层为多层,且每层所述过渡层的热膨胀系数沿远离所述保护层的方向逐渐增加。
12.根据权利要求11所述的半导体器件,其特征在于,所述过渡层包括在所述保护层上依次形成的第一过渡层、第二过渡层和第三过渡层,其所述第一过渡层、第二过渡层和第三过渡层的热膨胀系数逐层增加。
13.根据权利要求12所述的半导体器件,其特征在于,所述第一过渡层为Cr膜层或Mo膜层,所述第二过渡层为Ti膜层,所述第三过渡层为Ni或Au膜层。
14.根据权利要求12所述的半导体器件,其特征在于,所述第一过渡层、第二过渡层和第三过渡层的厚度为
15.根据权利要求10所述的半导体器件,其特征在于,所述保护层为二氧化硅层或苯丙环丁烯层。
16.一种电子装置,其特征在于,包括如权利要求10-15之一所述的半导体器件。
CN201510198772.5A 2015-04-21 2015-04-21 半导体器件制作方法、半导体器件及电子装置 Active CN106158735B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510198772.5A CN106158735B (zh) 2015-04-21 2015-04-21 半导体器件制作方法、半导体器件及电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510198772.5A CN106158735B (zh) 2015-04-21 2015-04-21 半导体器件制作方法、半导体器件及电子装置

Publications (2)

Publication Number Publication Date
CN106158735A CN106158735A (zh) 2016-11-23
CN106158735B true CN106158735B (zh) 2019-02-01

Family

ID=57347066

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510198772.5A Active CN106158735B (zh) 2015-04-21 2015-04-21 半导体器件制作方法、半导体器件及电子装置

Country Status (1)

Country Link
CN (1) CN106158735B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115706080A (zh) * 2021-08-05 2023-02-17 长鑫存储技术有限公司 一种半导体结构及其制造方法
CN114655920B (zh) * 2022-05-19 2022-07-29 成都倍芯传感技术有限公司 一种低应力的耐高温压力传感器芯片封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446886A (zh) * 2010-09-30 2012-05-09 中国科学院微电子研究所 3d集成电路结构及其形成方法
CN103545292A (zh) * 2013-11-11 2014-01-29 华进半导体封装先导技术研发中心有限公司 穿硅通孔(tsv)结构及其制造方法
CN104051323A (zh) * 2013-03-13 2014-09-17 中芯国际集成电路制造(上海)有限公司 一种半导体封装结构及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244031A (ja) * 2004-02-27 2005-09-08 Nec Electronics Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446886A (zh) * 2010-09-30 2012-05-09 中国科学院微电子研究所 3d集成电路结构及其形成方法
CN104051323A (zh) * 2013-03-13 2014-09-17 中芯国际集成电路制造(上海)有限公司 一种半导体封装结构及其制备方法
CN103545292A (zh) * 2013-11-11 2014-01-29 华进半导体封装先导技术研发中心有限公司 穿硅通孔(tsv)结构及其制造方法

Also Published As

Publication number Publication date
CN106158735A (zh) 2016-11-23

Similar Documents

Publication Publication Date Title
JP6125669B2 (ja) グラフェン遮蔽体を有する三次元(3d)集積回路(3dic)および関連する製造方法
JP6399417B2 (ja) 金属相互接続のシーム修復
CN104137250B (zh) 应变缓减的tsv的结构和方法
CN103367334B (zh) 具有硅通孔内连线的半导体封装及其封装方法
KR102410146B1 (ko) 반도체 장치의 제조 방법
US20160043068A1 (en) Interposer integrated with 3d passive devices
TWI291757B (en) Structure to reduce stress for vias and a fabricating method thereof
CN106298694A (zh) 一种半导体器件及其制作方法和电子装置
KR20160098193A (ko) 반도체 디바이스상에 랩-어라운드 콘택트를 형성하는 방법
WO2015126998A1 (en) Interconnect assemblies with through-silicon vias and stress-relief features
CN106158735B (zh) 半导体器件制作方法、半导体器件及电子装置
CN106463412A (zh) 集成电路器件的金属之间的选择性扩散阻挡部
WO2022132274A1 (en) Hermetic sealing structures in microelectronic assemblies having direct bonding
WO2022132273A1 (en) Hermetic sealing structures in microelectronic assemblies having direct bonding
US20180301373A1 (en) Low resistance interconnect
CN107887345A (zh) 半导体封装与其制造方法
CN103378028B (zh) 具有应力保护结构的半导体结构与其形成方法
CN104201165A (zh) 一种双环硅通孔结构及其制造方法
CN107293513A (zh) 一种半导体器件及其制造方法和电子装置
CN107316855A (zh) 一种半导体器件及其制造方法和电子装置
CN105845663B (zh) 一种半导体器件及其制作方法和电子装置
CN107946234A (zh) 半导体互连结构及其制备方法
CN107316847A (zh) 一种半导体器件封装结构和电子装置
CN102148186B (zh) 一种制作半导体器件的方法
CN105448750A (zh) 一种半导体器件及其制作方法和电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant