CN105448750A - 一种半导体器件及其制作方法和电子装置 - Google Patents

一种半导体器件及其制作方法和电子装置 Download PDF

Info

Publication number
CN105448750A
CN105448750A CN201410432160.3A CN201410432160A CN105448750A CN 105448750 A CN105448750 A CN 105448750A CN 201410432160 A CN201410432160 A CN 201410432160A CN 105448750 A CN105448750 A CN 105448750A
Authority
CN
China
Prior art keywords
wafer
bond pad
interlayer dielectric
dielectric layer
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410432160.3A
Other languages
English (en)
Inventor
施林波
陈福成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410432160.3A priority Critical patent/CN105448750A/zh
Publication of CN105448750A publication Critical patent/CN105448750A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体器件及其制作方法和电子装置，所述制作方法包括：提供第一晶圆和第二晶圆，所述第一晶圆和第二晶圆均包括基底以及位于基底上的层间介电层和位于所述层间介电层内的接合焊盘，其中所述层间介电层的表面和所述接合焊盘的表面齐平；进行氧化物熔融键合工艺，以将第一晶圆和第二晶圆接合。根据本发明的制作方法，采用氧化物熔融键合实现接合焊盘(铜柱)的室温，高效，高精度密封键合，改善了现有工艺中Cu-Cu高温高压对键合对准精度的影响，提高了产量。

Description

一种半导体器件及其制作方法和电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法和电子装置。
背景技术
在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出现了3D集成电路(integratedcircuit，IC)技术，3D集成电路(integratedcircuit，IC)被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间，各个芯片的边缘部分可以根据需要引出多个引脚，根据需要利用这些引脚，将需要互相连接的芯片通过金属线互联，但是上述方式仍然存在很多不足，比如堆叠芯片数量较多，而且芯片之间的连接关系比较复杂，那么就会需要利用多条金属线，最终的布线方式比较混乱，而且也会导致体积增加。
因此，目前在所述3D集成电路(integratedcircuit，IC)技术中大都采用硅通孔(ThroughSiliconVia，TSV)以及位于硅通孔上方的金属互连结构形成电连接，然后进一步实现晶圆之间的键合。
在3DIC立体叠合技术、硅通孔(TSV)、中介板(Interposer)等关键技术、封装零组件的协助下，在有限面积内进行最大程度的晶片叠加与整合，进一步缩减晶片面积、封装体积并提升晶片沟通效率。因此，晶圆水平上的Cu-Cu键合(WaferlevelCu-Cubonding)作为3DIC中的一项关键技术，在高端产品上的有重要的应用趋势。
在3DIC封装技术，晶片面对面堆叠(F2FStacking)、2.5D硅中介层(Interposer)等，都会涉及到硅片与硅片的键合技术，而目前常用的方法是通过CMP处理获得铜表面，再经过酸洗后去除铜表面的氧化层，最后通过铜-铜的热压键合方式实现铜的键合，键合需要的时间长效率低，热压键合还会影响键合的对准精度；另外，通过CPM处理获得的铜柱表面通常情况下比氧化物(Oxide)略高，导致键合后铜柱四周存在键合空腔而影响晶片的整体键合强度，如图1所示。
因此需要对现有技术中的晶圆之间键合方法做进一步的改进，以消除现有技术中存在的各种问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明实施例一提供一种半导体器件的制作方法，包括：
提供第一晶圆和第二晶圆，所述第一晶圆和第二晶圆均包括基底以及位于基底上的层间介电层和位于所述层间介电层内的接合焊盘，其中所述层间介电层的表面和所述接合焊盘的表面齐平；
进行氧化物熔融键合工艺，以将第一晶圆和第二晶圆接合。
进一步，形成所述接合焊盘的方法包括：
在所述基底上形成所述层间介电层，并图案化所述层间介电层，以在所述层间介电层中形成接合焊盘凹槽；
采用接合焊盘材料填充所述接合焊盘凹槽；
采用平整机进行平坦化，使所述层间介电层的表面和接合焊盘的表面齐平。
进一步，所述平整机包括钻石车刀。
进一步，所述平整机的主轴转速为2500～3500rpm，进料速度为0.1～0.5mm/s。
进一步，采用电化学镀的方法形成所述接合焊盘材料。
进一步，在形成所述接合焊盘材料之前还包括依次在所述接合焊盘凹槽的侧壁和底部形成扩散阻挡层和种子层的步骤。
进一步，所述接合焊盘的材料为金属铜。
进一步，所述氧化物熔融键合工艺参数包括：施加的键合压力为1～10N，键合时间为10～60s，温度为10～50℃。
进一步，在进行所述氧化物熔融键合工艺之前，还包括清洗所述第一晶圆和第二晶圆的步骤。
进一步，在进行所述氧化物熔融键合工艺之后，执行退火的步骤。
进一步，所述退火的温度为300-400℃，时间为40-80分钟。
本发明实施例二提供一种基于实施例一中所述的制作方法得到的半导体器件。
本发明实施例三提供一种电子装置，包括上述的半导体器件。
综上所述，根据本发明的制作方法，采用氧化物熔融键合实现接合焊盘(铜柱)的室温，高效，高精度密封键合。本发明的优点在于：
1、采用平整机进行平坦化，使接合铜柱(Cupillar)的表面和层间介电层的表面齐平，解决现有技术CMP后铜柱与层间介电层之间的高度差；
2、采用氧化物熔融键合工艺来实现两片晶圆的键合，氧化物熔融键合工艺的工艺温度低(室温即可)，压力低，改善了现有工艺中Cu-Cu高温高压对键合对准精度的影响；
3、采用氧化物熔融键合还可以大大提高键合工艺的产量，再结合最后的退火处理工艺，使得铜柱(Cupillar)之间，层间介电层之间实现高质量键合。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了现有技术的两片晶圆键合后的扫描电镜图；
图2为现有技术两晶圆键合的工艺流程图；
图3为现有技术两晶圆键合的局部结构示意图；
图4示出了本发明实施例一中两晶圆键合的工艺流程图；
图5A为本发明一具体地实施方式中两晶圆键合的局部结构示意图；
图5B为平整机的平坦化原理示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
现有技术中晶圆水平上的Cu-Cu键合(WaferlevelCu-Cubonding)的方法，如图3所示，首先提供第一晶圆30a和第二晶圆30b，其中第一晶圆30a和第二晶圆30b均包括键合焊盘302以及层间介电层301，其中所述键合焊盘302嵌于层间介电层301中，第一晶圆30a和第二晶圆30b通过各自的键合焊盘之间键合，实现晶片面对面堆叠(F2FStacking)。
其制备工艺流程如图2所示，提供第一晶圆和第二晶圆，在所述第一晶圆和所述第二晶圆中首先形成层间介电层，然后在所述层间介电层上形成光罩，并图案化所述层间介电层，在所述层间介电层中形成金属焊盘凹槽，然后在所述凹槽内形成阻挡层以及种子层，然后在所述凹槽内通过Cu的电化学镀工艺(ECP)形成金属铜，然后执行化学机械研磨(CMP)步骤，以形成铜焊盘；然后清洁所述晶圆，接着通过低温热压键合方式将所述第一晶圆和第二晶圆键合为一体，最后执行退火步骤。
现有技术采用CMP来获得键合表面，而CMP后铜柱表面通常情况下比氧化物(Oxide)高约1～2um左右，Cu-Cu键合需要400多度的高温以及40KN的压力，影响键合的对准精度，另外单片工艺时间需要3h左右，产量非常低。
因此需要对目前所述半导体器件的制作方法作进一步的改进，以便消除上述问题。
实施例一
本发明为了解决目前晶圆键合过程中存在的问题，提供了一种半导体器件的制作方法，下面结合附图4、5A和5B对所述方法作进一步的说明。
其中，图4示出了本发明实施例中两晶圆键合的工艺流程图；图5A为本发明一具体地实施方式中两晶圆键合的局部结构示意图；图5B为平整机的平坦化原理示意图。
首先，如图5A所示，提供第一晶圆50a和第二晶圆50b，所述第一晶圆50a和第二晶圆50b均包括基底501以及位于基底501上的层间介电层502和位于所述层间介电层502内的接合焊盘503，其中所述层间介电层502的表面和所述接合焊盘503的表面齐平。
具体地，所述基底501至少包含衬底，所述衬底可以为以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)以及绝缘体上锗化硅(SiGeOI)等。
可选地，在所述基底501上还可以形成有元器件以及互联结构。
具体地，形成所述接合焊盘503的方法包括以下步骤：
步骤一，继续参考图5A，在所述基底501上形成层间介电层502，并图案化所述层间介电层502，以在所述层间介电层502中形成接合焊盘凹槽。
具体地，在所述基底上沉积层间介电层502，其中所述层间介电层502可以选用常用的介电材料，在本发明的一具体地实施方式中可选为SiO2。
所述层间介电层502的沉积方法可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。本发明中可选化学气相沉积(CVD)法。
然后图案化所述层间介电层502，以在所述层间介电层502中形成接合焊盘凹槽。
具体地，首先在所述层间介电层502上形成图案化的光刻胶层或者有机分布层(Organicdistributionlayer,ODL)，含硅的底部抗反射涂层(Si-BARC)以及位于顶部的图案化了的光刻胶层(图中未示出)，其中所述光刻胶上的图案定义了所述接合焊盘凹槽的图案，然后以所述光刻胶层为掩膜层蚀刻所述有机分布层、底部抗反射涂层，以形成接合焊盘凹槽的图案，然后以所述有机分布层、底部抗反射涂层为掩膜，蚀刻所述层间介电层，以形成所述接合焊盘凹槽。
进一步，所述接合焊盘凹槽可以选用普通的形状，例如上下开口的关键尺寸一样的普通凹槽，或者还可以选用上宽下窄的凹槽，并不局限于某一形状，可以根据需要进行设置。所述接合焊盘凹槽的数目，也并非局限于某一数值范围。
具体地，在该步骤中选用干法蚀刻或者湿法蚀刻，在本发明中选用C-F蚀刻剂来蚀刻所述层间介电层502，所述C-F蚀刻剂为CF4、CHF3、C4F8和C5F8中的一种或多种。
在该实施方式中，所述干法蚀刻可以选用CF4、CHF3，另外加上N2、CO2中的一种作为蚀刻气氛，其中气体流量为CF410-200sccm，CHF310-200sccm，N2或CO2或O210-400sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s，可选为5-60s，可选为5-30s。
步骤二，参考图5B，采用接合焊盘材料503a填充所述接合焊盘凹槽。
可选地，所述接合焊盘材料503a为铜金属。在本发明的一具体地实施方式中首先在所述接合焊盘凹槽中形成铜扩散阻挡层(图中未示出)；然后沉积金属Cu的种子层，并通过电化学镀铜的方法形成金属Cu，以填充所述接合焊盘凹槽；可选地，在所述接合焊盘凹槽内和层间介电层上形成金属铜层。
具体地，在该步骤中首先在所述接合焊盘凹槽中形成扩散阻挡层(barrier)，例如形成铜扩散阻挡层，所述铜扩散阻挡层的形成方法可以为主要选用物理气相沉积法和化学气相沉积法，具体地，可以选用蒸发、电子束蒸发、等离子体喷射沉积以及溅射，在本发明中选用等离子体喷射沉积以及溅射法形成所述铜扩散阻挡层。所述铜扩散阻挡层的厚度并不局限于某一数值或者范围内，可以根据需要进行调整。
可选地，所述扩散阻挡层材料可以为选自TaN、Ta、TiN、Ti中的一种或多种，来减小因寄生电阻和寄生电容引起的RC迟延时间。可选地，在本发明的一具体地实施方式中选用TaN和/或Ta。
然后在所述扩散阻挡层上沉积金属铜的种子层(图中未示出)，所述种子层的沉积方法可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等。
在一个示例中，选用电化学镀(ECP)的方法形成所述金属铜，可选地，在电镀时还可以使用添加剂，所述添加剂为平坦剂(LEVELER)，加速剂(ACCELERATORE)和抑制剂(SUPPRESSOR)。
可选地，在所述金属铜形成后还可以进一步包含退火的步骤，退火可以在80-160℃下进行2-4小时，以促使铜重新结晶，长大晶粒，降低电阻和提高稳定性。
接着执行步骤三，采用平整机进行平坦化，使层间介电层的表面和接合焊盘的表面齐平。
本实施例中选用平整机进行所述平坦化步骤。具体地，该平整机包括钻石车刀，通过钻石车刀实现超精密平坦化技术。可选地，所述平整机的主轴转速为2500～3500rpm，进料速度为0.1～0.5mm/s。示例性地，如图5B所示，利用平整机的钻石车刀10，对层间介电层500和接合焊盘材料503a进行同步切割，最终使层间介电层502的表面和接合焊盘503的表面齐平(如图5A所示)。
经过上述步骤后完成对层间介电层和接合焊盘的制程。接下来进行晶圆键合的制程。
在键合第一晶圆和第二晶圆之前，对第一晶圆和第二晶圆进行清洗处理，使晶圆片表面附着之颗粒、杂质、化学污染物等等，能尽量除去，以获得较佳之纯净键合界面，满足键合条件对表面的严苛要求。所述清洗步骤采用去离子水(DIwater)对器件晶圆进行浸润清洗，然后进行旋干。作为一个实例，所述旋干步骤，转速为1000～3500rpm，时间为1～5min。
之后，进行氧化物熔融键合工艺，以将第一晶圆和第二晶圆接合。
具体地，由于第一晶圆和第二晶圆的层间介电层和接合焊盘的表面齐平，执行氧化物熔融键合工艺，第一晶圆的层间介电层和第二晶圆的层间介电层通过Si-O键键合，以实现第一晶圆和第二晶圆接合。作为一个实例，层间介电层的材料为氧化硅时，进行氧化硅熔融键合过程中，施加的键合压力为1～10N，键合时间为10～60s，温度为10～50℃。由于氧化物熔融键合工艺的温度低、压力小、工艺时间短，因此可实现接合焊盘(铜柱)的室温，高效，高精度密封键合。
最后执行退火步骤，所述退火步骤的温度为300-400℃，时间为40-80分钟。在本发明中可以选用快速热退火，具体地，可以选用以下几种方式中的一种：炉管退火、脉冲激光快速退火、脉冲电子束快速退火、离子束快速退火、连续波激光快速退火以及非相干宽带光源(如卤灯、电弧灯、石墨加热)快速退火等。本实施例中选用炉管退火的方式，对成批的完成键合的晶圆进行退火，以使接合焊盘之间，层间介电层之间的键合质量得以提高，同时还能提高产量。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制作方法，所述方法采用氧化物熔融键合实现接合焊盘(铜柱)的室温，高效，高精度密封键合。本发明的优点在于：
1、采用平整机进行平坦化，使接合铜柱(Cupillar)的表面和层间介电层的表面齐平，解决现有技术CMP后铜柱与层间介电层之间的高度差；
2、采用氧化物熔融键合工艺来实现两片晶圆的键合，氧化物熔融键合工艺的工艺温度低(室温即可)，压力低，改善了现有工艺中Cu-Cu高温高压对键合对准精度的影响；
3、采用氧化物熔融键合还可以大大提高键合工艺的产量，再结合最后的退火处理工艺，使得铜柱(Cupillar)之间，层间介电层之间实现高质量键合。
实施例二
本发明还提供了一种半导体器件，所述半导体器件选用实施例一所述的方法制作。通过所述方法制备得到的半导体器件能够实现接合焊盘间，层间介电层间的密封键合，增加接合强度(bondingstrength)，提高晶片的键合质量，可以大大提高了封装可靠性以及芯片寿命。
实施例三
本发明还提供了一种电子装置，包括实施例二所述的半导体器件。或根据实施例一所述的制作方法得到的半导体器件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (13)

1.一种半导体器件的制作方法，包括：
提供第一晶圆和第二晶圆，所述第一晶圆和第二晶圆均包括基底以及位于基底上的层间介电层和位于所述层间介电层内的接合焊盘，其中所述层间介电层的表面和所述接合焊盘的表面齐平；
进行氧化物熔融键合工艺，以将第一晶圆和第二晶圆接合。
2.根据权利要求1所述的制作方法，其特征在于，形成所述接合焊盘的方法包括：
在所述基底上形成所述层间介电层，并图案化所述层间介电层，以在所述层间介电层中形成接合焊盘凹槽；
采用接合焊盘材料填充所述接合焊盘凹槽；
采用平整机进行平坦化，使所述层间介电层的表面和接合焊盘的表面齐平。
3.根据权利要求2所述的制作方法，其特征在于，所述平整机包括钻石车刀。
4.根据权利要求2所述的制作方法，其特征在于，所述平整机的主轴转速为2500～3500rpm，进料速度为0.1～0.5mm/s。
5.根据权利要求2所述的制作方法，其特征在于，采用电化学镀的方法形成所述接合焊盘材料。
6.根据权利要求2所述的制作方法，其特征在于，在形成所述接合焊盘材料之前还包括依次在所述接合焊盘凹槽的侧壁和底部形成扩散阻挡层和种子层的步骤。
7.根据权利要求1或2所述的制作方法，其特征在于，所述接合焊盘的材料为金属铜。
8.根据权利要求1所述的制作方法，其特征在于，所述氧化物熔融键合工艺参数包括：施加的键合压力为1～10N，键合时间为10～60s，温度为10～50℃。
9.根据权利要求1所述的制作方法，其特征在于，在进行所述氧化物熔融键合工艺之前，还包括清洗所述第一晶圆和第二晶圆的步骤。
10.根据权利要求1所述的制作方法，其特征在于，在进行所述氧化物熔融键合工艺之后，执行退火的步骤。
11.根据权利要求10所述的制作方法，其特征在于，所述退火的温度为300-400℃，时间为40-80分钟。
12.一种基于权利要求1至11之一所述的制作方法得到的半导体器件。
13.一种电子装置，其特征在于，包括如权利要求12所述的半导体器件。
CN201410432160.3A 2014-08-28 2014-08-28 一种半导体器件及其制作方法和电子装置 Pending CN105448750A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410432160.3A CN105448750A (zh) 2014-08-28 2014-08-28 一种半导体器件及其制作方法和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410432160.3A CN105448750A (zh) 2014-08-28 2014-08-28 一种半导体器件及其制作方法和电子装置

Publications (1)

Publication Number Publication Date
CN105448750A true CN105448750A (zh) 2016-03-30

Family

ID=55558801

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410432160.3A Pending CN105448750A (zh) 2014-08-28 2014-08-28 一种半导体器件及其制作方法和电子装置

Country Status (1)

Country Link
CN (1) CN105448750A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111656495A (zh) * 2018-02-13 2020-09-11 雷神公司 用于晶圆键合组件的晶圆级低熔解温度互连的制造方法
CN113066778A (zh) * 2021-03-23 2021-07-02 浙江集迈科微电子有限公司 转接板堆叠结构和工艺

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545281A (en) * 1991-11-27 1996-08-13 Nec Corporation Method of bonding circuit boards
CN1685489A (zh) * 2002-12-27 2005-10-19 富士通株式会社 凸块形成方法、半导体器件及其制造方法、基板处理装置和半导体制造装置
CN1708835A (zh) * 2002-12-10 2005-12-14 富士通株式会社 半导体装置、布线衬底的形成方法和衬底处理装置
US20080268614A1 (en) * 2007-04-25 2008-10-30 Ku-Feng Yang Wafer Bonding
US8072064B1 (en) * 2010-06-21 2011-12-06 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for making the same
US8104666B1 (en) * 2010-09-01 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compressive bonding with separate die-attach and reflow processes
JP2013026380A (ja) * 2011-07-20 2013-02-04 Disco Abrasive Syst Ltd 加工方法
CN103887260A (zh) * 2012-12-22 2014-06-25 财团法人工业技术研究院 芯片接合结构及其制作方法
CN104037102A (zh) * 2013-03-06 2014-09-10 台湾积体电路制造股份有限公司 混合接合及执行混合接合的设备

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545281A (en) * 1991-11-27 1996-08-13 Nec Corporation Method of bonding circuit boards
CN1708835A (zh) * 2002-12-10 2005-12-14 富士通株式会社 半导体装置、布线衬底的形成方法和衬底处理装置
CN1685489A (zh) * 2002-12-27 2005-10-19 富士通株式会社 凸块形成方法、半导体器件及其制造方法、基板处理装置和半导体制造装置
US20080268614A1 (en) * 2007-04-25 2008-10-30 Ku-Feng Yang Wafer Bonding
US8072064B1 (en) * 2010-06-21 2011-12-06 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for making the same
US8104666B1 (en) * 2010-09-01 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compressive bonding with separate die-attach and reflow processes
JP2013026380A (ja) * 2011-07-20 2013-02-04 Disco Abrasive Syst Ltd 加工方法
CN103887260A (zh) * 2012-12-22 2014-06-25 财团法人工业技术研究院 芯片接合结构及其制作方法
CN104037102A (zh) * 2013-03-06 2014-09-10 台湾积体电路制造股份有限公司 混合接合及执行混合接合的设备

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111656495A (zh) * 2018-02-13 2020-09-11 雷神公司 用于晶圆键合组件的晶圆级低熔解温度互连的制造方法
US11222813B2 (en) 2018-02-13 2022-01-11 Raytheon Company Method of manufacturing wafer level low melting temperature interconnections
CN113066778A (zh) * 2021-03-23 2021-07-02 浙江集迈科微电子有限公司 转接板堆叠结构和工艺
CN113066778B (zh) * 2021-03-23 2024-02-13 浙江集迈科微电子有限公司 转接板堆叠结构和工艺

Similar Documents

Publication Publication Date Title
Gagnard et al. Through silicon via: From the CMOS imager sensor wafer level package to the 3D integration
Gambino et al. An overview of through-silicon-via technology and manufacturing challenges
US9006032B2 (en) Package on package structures and methods for forming the same
Lin et al. High density 3D integration using CMOS foundry technologies for 28 nm node and beyond
TWI416679B (zh) 半導體結構及其製造方法
CN102569251B (zh) 三维封装用金属间化合物填充的垂直通孔互连结构及制备方法
CN105575930A (zh) 一种半导体器件、制备方法及封装方法
TW201715620A (zh) 傳導阻障直接混合型接合
CN105374774A (zh) 一种半导体器件及其制作方法和电子装置
CN102103979B (zh) 一种制作利用硅通孔构成的三维硅基无源电路的方法
CN104347492A (zh) 具有高深宽比的通孔结构及多晶片互联的制造方法
CN101558483A (zh) 三维ic方法和器件
CN107644837A (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
CN106711131A (zh) 半导体封装件及其形成方法
CN107316840A (zh) 混合接合半导体晶片的3dic结构与方法
Elsherbini et al. Enabling next generation 3D heterogeneous integration architectures on intel process
CN102427054A (zh) 实现高性能金属-氧化物-金属的制作方法
US20140370703A1 (en) TSV Front-top Interconnection Process
CN109950221A (zh) 半导体装置及其制造方法
CN104752239A (zh) 一种半导体器件、制备方法及封装方法
CN105097777A (zh) 一种半导体器件及其制备方法
CN102386129A (zh) 同时制备垂直导通孔和第一层再布线层的方法
CN104752322A (zh) 一种半导体器件及其制备方法
CN107293513A (zh) 一种半导体器件及其制造方法和电子装置
CN105448750A (zh) 一种半导体器件及其制作方法和电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160330