CN105575930A - 一种半导体器件、制备方法及封装方法 - Google Patents
一种半导体器件、制备方法及封装方法 Download PDFInfo
- Publication number
- CN105575930A CN105575930A CN201410539129.XA CN201410539129A CN105575930A CN 105575930 A CN105575930 A CN 105575930A CN 201410539129 A CN201410539129 A CN 201410539129A CN 105575930 A CN105575930 A CN 105575930A
- Authority
- CN
- China
- Prior art keywords
- bond pad
- interlayer dielectric
- wafer
- dielectric layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本发明涉及一种半导体器件、制备方法及封装方法，所述制备方法包括步骤S1：提供基底，在所述基底上形成有层间介电层和位于所述层间介电层中的接合焊盘；步骤S2：在所述层间介电层和所述接合焊盘上形成光敏性的苯并环丁烯材料层，以覆盖所述层间介电层和所述接合焊盘；步骤S3：图案化所述苯并环丁烯材料层，以形成开口，露出所述接合焊盘。本发明的优点在于：1、采用混合键合(hybrid？bonding)工艺对接合焊盘(例如铜柱，Cu？pillar？bonding)进行密封键合，增加键合强度(bonding？strength)，提高晶片的键合质量；2、采用具有绝缘的AD-BCB材质进行辅助键合，可以改善接合铜柱(Cu？pillar)间的弱电流问题，提高了电性稳定性；3、采用混合键合，可以大大提高了封装可靠性以及芯片寿命。
Description
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种半导体器件、制备方法及封装方法。
背景技术
在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出现了3D集成电路(integratedcircuit，IC)技术，3D集成电路(integratedcircuit，IC)被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间，各个芯片的边缘部分可以根据需要引出多个引脚，根据需要利用这些引脚，将需要互相连接的芯片通过金属线互联，但是上述方式仍然存在很多不足，比如堆叠芯片数量较多，而且芯片之间的连接关系比较复杂，那么就会需要利用多条金属线，最终的布线方式比较混乱，而且也会导致体积增加。
因此，目前在所述3D集成电路(integratedcircuit，IC)技术中大都采用硅通孔(ThroughSiliconVia，TSV)以及位于硅通孔上方的金属互连结构形成电连接，然后进一步实现晶圆之间的键合。
在3DIC立体叠合技术、硅通孔(TSV)、中介板(Interposer)等关键技术、封装零组件的协助下，在有限面积内进行最大程度的晶片叠加与整合，进一步缩减晶片面积、封装体积并提升晶片沟通效率。因此，晶圆水平上的Cu-Cu接合(WaferlevelCu-Cubonding)作为3DIC中的一项关键技术，在高端产品上的有重要的应用趋势。
在3DIC封装技术，晶片面对面堆叠(F2FStacking)、2.5D硅中介层(Interposer)等，都会涉及到硅片与硅片的接合技术，而目前常用的方法是通过CMP处理获得铜表面，再经过酸洗后去除铜表面的氧化层，最后通过铜-铜的热压键合方式实现铜的键合。而通过CPM处理获得的铜柱表面通常情况下比氧化物(Oxide)略高，导致键合后铜柱四周存在键合空腔而影响晶片的整体键合强度，如图3所示。
因此需要对现有技术中的晶圆之间接合方法做进一步的改进，以消除现有技术中存在的各种问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：
步骤S1：提供基底，在所述基底上形成有层间介电层和位于所述层间介电层中的接合焊盘；
步骤S2：在所述层间介电层和所述接合焊盘上形成光敏性的苯并环丁烯材料层，以覆盖所述层间介电层和所述接合焊盘；
步骤S3：图案化所述苯并环丁烯材料层，以形成开口，露出所述接合焊盘。
可选地，在所述步骤S2中，所述苯并环丁烯材料层的厚度为1-5um。
可选地，在所述步骤S2中，所述苯并环丁烯材料层顶部的高度大于所述接合焊盘的高度。
可选地，在所述步骤S2中，选用旋涂的方法形成所述苯并环丁烯材料层。
可选地，在所述步骤S2中，图案化所述苯并环丁烯材料层的方法为：
步骤S21：在所述苯并环丁烯材料层上形成图案化的光刻胶层，所述光刻胶层中形成有所述开口的图案；
步骤S22：以所述光刻胶层为掩膜蚀刻所述苯并环丁烯材料层，以将图案转移至所述苯并环丁烯材料层；
步骤S23：去除所述光刻胶层。
可选地，在所述步骤S1中，所述层间介电层的厚度小于所述接合焊盘的厚度，以露出部分所述接合焊盘。
可选地，所述步骤S1中，形成所述接合焊盘的方法包括：
步骤S11：在所述层间介电层上形成图案化的掩膜层；
步骤S12：以所述掩膜层为掩膜蚀刻所述层间介电层，以在所述层间介电层中形成接合焊盘凹槽；
步骤S13：在所述接合焊盘凹槽中形成铜扩散阻挡层；
步骤S14：沉积金属Cu的种子层，并通过电化学镀铜的方法形成金属Cu，以填充所述接合焊盘凹槽；
步骤S15：执行平坦化步骤，以获得高度均一的接合焊盘。
可选地，在所述步骤S15之后，所述方法还包括步骤S16：回蚀刻所述层间介电层，以去除部分所述层间介电层，以降低所述层间介电层的厚度。
本发明还提供了一种半导体器件的封装方法，包括：
步骤A1：提供第一晶圆和第二晶圆，其中所述第一晶圆上形成有层间介电层和位于所述层间介电层中的接合焊盘；
所述第二晶圆上形成有层间介电层、位于所述层间介电层中的接合焊盘以及位于所述层间介电层上环绕所述接合焊盘设置的光敏性的苯并环丁烯材料层；
步骤A2：将所述第一晶圆和所述第二晶圆中接合焊盘相接合，同时将所述第一晶圆中的所述层间介电层和所述第二晶圆中的所述苯并环丁烯材料层相接合，以填充所述接合焊盘四周的空隙，实现所述第一晶圆和所述第二晶圆的密封接合。
可选地，在所述步骤A2中，所述接合的温度为250-350℃，压力为30kN-60kN，时间为20-60分钟。
可选地，在所述步骤A2之后，所述方法还进一步包括步骤A3：对所述第一晶圆和所述第二晶圆执行退火步骤。
可选地，所述退火步骤的温度为250-350℃，时间为40-80分钟。
可选地，在所述步骤A1和所述步骤A2之间，所述方法还包括对所述第一晶圆和所述第二晶圆进行清洗的步骤，以去除所述接合焊盘表面形成的氧化物。
可选地，在所述步骤A1中，所述苯并环丁烯材料层顶部的高度大于所述接合焊盘的高度。
本发明还提供了一种基于上述的方法制备得到的半导体器件。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，所述方法在晶圆接合的界面上除了形成接合焊盘以外，还在所述接合焊盘的四周形成BCB，以实现接合焊盘之间的接合和BCB与介电层之间的接合，实现混合键合(hybridbonding)工艺，对接合焊盘(例如铜柱(Cupillarbonding))进行密封键合。本发明的优点在于：
1、采用混合键合(hybridbonding)工艺对接合焊盘(例如铜柱，Cupillarbonding)进行密封键合，增加键合强度(bondingstrength)，提高晶片的键合质量；
2、采用具有绝缘的AD-BCB材质进行辅助键合，可以改善接合铜柱(Cupillar)间的弱电流问题，提高了电性稳定性；
3、采用混合键合(hybridbonding)，可以大大提高了封装可靠性以及芯片寿命。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1为现有技术两晶圆接合的工艺流程图；
图2为现有技术两晶圆接合的局部结构示意图；
图3为现有技术中晶圆接合后，接合焊盘的SEM图；
图4本发明一具体地实施方式中两晶圆接合的工艺流程图
图5为本发明一具体地实施方式中两晶圆接合的局部结构示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
现有技术中晶圆水平上的Cu-Cu接合(WaferlevelCu-Cubonding)的方法，如图2所示，首先提供第一晶圆10和第二晶圆20，其中第一晶圆10和第二晶圆20均包括接合焊盘102以及层间介电层101，其中所述接合焊盘102嵌于层间介电层101中，第一晶圆10和第二晶圆20通过各自的接合焊盘之间接合，实现晶片面对面堆叠(F2FStacking)。
其制备工艺流程如图1所示，提供第一晶圆和第二晶圆，在所述第一晶圆和所述第二晶圆中首先形成层间介电层，然后在所述层间介电层上形成光罩，并图案化所述层间介电层，在所述层间介电层中形成金属焊盘凹槽，然后在所述凹槽内形成阻挡层以及种子层，然后在所述凹槽内通过CuECP形成金属铜，然后执行平坦化步骤，以形成铜焊盘；然后清洁所述晶圆，接着通过低温热压键合方式将所述第一晶圆和第二晶圆接合为一体，最后执行退火步骤。
通过上述方法处理获得的铜柱表面通常情况下比氧化物(Oxide)略高，导致键合后铜柱四周存在键合空腔而影响晶片的整体键合强度，如图3所示。
因此需要对目前所述半导体器件的制备方法作进一步的改进，以便消除上述问题。
实施例1
本发明为了解决目前晶圆接合过程中存在的问题，提供了一种半导体器件的制备及封装方法，下面结合附图4-5对所述方法作进一步的说明。
其中，图4本发明中两晶圆接合的工艺流程图；图5为本发明一具体地实施方式中两晶圆接合的局部结构示意图。
首先，执行步骤201，提供基底201。
具体地，参照图5，在该步骤中，所述基底201至少包含衬底，所述衬底可以为以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)以及绝缘体上锗化硅(SiGeOI)等。
可选地，在所述基底201上还可以形成有元器件以及互联结构。
执行步骤202，在所述基底201上形成层间介电层202，并图案化所述层间介电层202，以在所述层间介电层202中形成接合焊盘凹槽。
具体地，在所述基底上沉积层间介电层202，其中所述层间介电层202可以选用常用的介电材料，在本发明的一具体地实施方式中可选为SiO2。
所述层间介电层202的沉积方法可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。本发明中可选化学气相沉积(CVD)法。
然后图案化所述层间介电层202，以在所述层间介电层202中形成接合焊盘凹槽。
具体地，首先在所述层间介电层202上形成图案化的光刻胶层或者有机分布层(Organicdistributionlayer,ODL)，含硅的底部抗反射涂层(Si-BARC)以及位于顶部的图案化了的光刻胶层(图中未示出)，其中所述光刻胶上的图案定义了所述接合焊盘凹槽的图案，然后以所述光刻胶层为掩膜层蚀刻所述有机分布层、底部抗反射涂层，以形成接合焊盘凹槽的图案，然后以所述有机分布层、底部抗反射涂层为掩膜，蚀刻所述层间介电层，以形成所述接合焊盘凹槽。
进一步，所述接合焊盘凹槽可以选用普通的形状，例如上下开口的关键尺寸一样的普通凹槽，或者还可以选用上宽下窄的凹槽，并不局限于某一形状，可以根据需要进行设置。所述接合焊盘凹槽的数目，也并非局限于某一数值范围。
具体地，在该步骤中选用干法蚀刻或者湿法蚀刻，在本发明中选用C-F蚀刻剂来蚀刻所述半导体衬底，所述C-F蚀刻剂为CF4、CHF3、C4F8和C5F8中的一种或多种。
在该实施方式中，所述干法蚀刻可以选用CF4、CHF3，另外加上N2、CO2中的一种作为蚀刻气氛，其中气体流量为CF410-200sccm，CHF310-200sccm，N2或CO2或O210-400sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s，可选为5-60s，可选为5-30s。
执行步骤203，选用接合焊盘材料填充所述接合焊盘凹槽，以形成接合焊盘203。
在本发明的一具体地实施方式中首先在所述接合焊盘凹槽中形成铜扩散阻挡层(图中未示出)；然后沉积金属Cu的种子层，并通过电化学镀铜的方法形成金属Cu，以填充所述接合焊盘凹槽；接着执行平坦化步骤，以获得高度均一的接合焊盘203。
具体地，在该步骤中首先在所述接合焊盘凹槽中形成扩散阻挡层(barrier)，例如形成铜扩散阻挡层，所述铜扩散阻挡层的形成方法可以为主要选用物理气相沉积法和化学气相沉积法，具体地，可以选用蒸发、电子束蒸发、等离子体喷射沉积以及溅射，在本发明中选用等离子体喷射沉积以及溅射法形成所述铜扩散阻挡层。所述铜扩散阻挡层的厚度并不局限于某一数值或者范围内，可以根据需要进行调整。
可选地，所述扩散阻挡层材料可以为选自TaN、Ta、TiN、Ti中的一种或多种，来减小因寄生电阻和寄生电容引起的RC迟延时间。可选地，在本发明的一具体地实施方式中选用TaN和/或Ta。
然后在首先在所述扩散阻挡层上沉积金属铜的种子层，所述种子层的沉积方法可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等。
然后选用电化学镀铜(ECP)的方法形成所述金属铜，可选地，在电镀时还可以使用添加剂，所述添加剂为平坦剂(LEVELER)，加速剂(ACCELERATORE)和抑制剂(SUPPRESSOR)。
可选地，在形成所述金属铜形成后还可以进一步包含退火的步骤，退火可以在80-160℃下进行2-4小时，以促使铜重新结晶，长大晶粒，降低电阻和提高稳定性。
接着平坦化所述金属铜材料，平坦化所述金属铜材料以及所述扩散阻挡层至所述层间介电层顶部。
执行步骤204，蚀刻部分所述层间介电层202，以减小所述层间介电层202的厚度。
具体地，在该步骤中选择性的蚀刻所述层间介电层202，以去除部分所述层间介电层202，降低层间介电层202的高度，使所述层间介电层202的厚度减小。
在该步骤中选用干法蚀刻或者湿法蚀刻，可选地，在所述干法蚀刻中选用SiCoNi制程蚀刻所述层间介电层202，所述SiCoNi制程对所述层间介电层202和所述接合焊盘以及铜扩散阻挡层具有较大的蚀刻选择比，所述SiCoNi制程中具体参数，本领域技术人员可以根据工艺需要进行选择，并不局限于某一数值。
可选地，当选用湿法蚀刻时，选用氢氟酸HF或稀释氢氟酸DHF进行蚀刻，其中组成为HF:H2O＝1:2-1:10，以去除部分所述层间介电层202，所述蚀刻温度为20-25℃。
需要说明的是，上述湿法或者干法去除部分所述层间介电层202的方法均为示例性的，并不局限于所述方法，本领域其他方法只要能够实现所述目的，均可以应用于本发明，在此不再赘述。
执行步骤205，在所述接合焊盘203以及所述层间介电层202上形成BCB材料层204。
具体地，在所述接合焊盘203以及所述层间介电层202上形成光敏性的苯并环丁烯(Benzocyclobutene，BCB)材料层，以覆盖所述接合焊盘203和所述层间介电层202。
其中，所述苯并环丁烯(Benzocyclobutene，BCB)为一种光敏性的材料，具有十分低的应力，且具有塑性变形的性质，可以有效降低整个器件结构的应力。
此外，苯并环丁烯(Benzocyclobutene)与氧化物、金属焊盘，例如Al，Cu之间具有很好的粘附性(adhesion)，且在接合(bonding)过程中BCB与所述层间介电层能熔合在一起，形成无空隙的接合，提高接合质量(bondingquality)。此外，BCB可作为阻挡层，可以彻底解决晶圆之间金属扩散(例如Cudiffuse)的问题。
其中，所述苯并环丁烯(Benzocyclobutene，BCB)是一种有机新型电子材料，分子式为C8H8，所述苯并环丁烯(Benzocyclobutene，BCB)可以通过旋涂方法(Spincoating)的方法制备，本发明充分利用BCB材质与集成电路工艺相容的特性，其在170℃以上能够发生再焊接(reflow)，此外，所述苯并环丁烯(Benzocyclobutene，BCB)还具有良好的间隙填充能力，在器件的关键尺寸不断缩小的情况下，间隙填充能力越来越重要。
所述苯并环丁烯(Benzocyclobutene，BCB)还具有较低的K值以及较低的应力(lowstress)，此外还具有良好的应力释放性能(stressreliefproperty)，能确保在晶圆接合时不会发生碎裂，以及能够保证所述晶圆边缘也具有很好的接合。
可选地，所述BCB材料层204的高度大于所述接合焊盘203的高度，以完全覆盖所述接合焊盘203。
所述BCB材料层204的厚度可以根据所述接合焊盘203的厚度进行设定，可选地，所述BCB材料层204的厚度为1-5um。
进一步，所述BCB材料层204选用DOWCYCLOTENETM6505(AD-BCB)，但是并不局限于所述型号。
执行步骤206，图案化所述BCB材料层204，以在所述接合焊盘203的上方形成开口，露出所述接合焊盘。
具体地，图案化所述BCB材料层204，以在所述接合焊盘203的上方形成开口，其中所述开口的关键尺寸大于所述接合焊盘203的关键尺寸，在露出所述接合焊盘203的同时，在所述接合焊盘203的两侧和所述BCB材料层204之间形成有凹槽，在Cu-Cu接合过程中，挤压出来的Cu可以流入到所述凹槽中，同时，所述BCB材料层204也能够很好的密封所述凹槽，以避免在所述接合焊盘203的周围形成空隙，实现密封键合。
在本发明的一具体地实施方式中，首先在所述BCB材料层204上形成图案化的光刻胶层或者有机分布层(Organicdistributionlayer,ODL)，含硅的底部抗反射涂层(Si-BARC)以及位于顶部的图案化了的光刻胶层(图中未示出)，其中所述光刻胶上的图案定义了所述第一开口的图案，然后以所述光刻胶层为掩膜层蚀刻所述有机分布层、底部抗反射涂层形成第一开口的图案，然后以所述有机分布层、底部抗反射涂层为掩膜，蚀刻所述层间介电层，以形成所述开口。
具体地，在该步骤中选用干法蚀刻或者湿法蚀刻，在本发明中选用C-F蚀刻剂来蚀刻BCB材料层204，所述C-F蚀刻剂为CF4、CHF3、C4F8和C5F8中的一种或多种。
在该实施方式中，所述干法蚀刻可以选用CF4、CHF3，另外加上N2、CO2中的一种作为蚀刻气氛，其中气体流量为CF410-200sccm，CHF310-200sccm，N2或CO2或O210-400sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s，可选为5-60s，更可选为5-30s。
执行步骤207，提供第一晶圆和第二晶圆，其中所述第一晶圆通过常规方法制备，所述第二晶圆通过步骤201-206所述方法制备。
具体地，如图5所示，提供第一晶圆30和第二晶圆40，其中，所述第二晶圆40均通过步骤201-步骤206的方法制备得到，在所述接合焊盘203周围形成有苯并环丁烯材料层204。
可选地，在第一晶圆和第二晶圆接合之前，还包括对所述第一晶圆和所述第二晶圆进行清洗的步骤，去除表面形成的氧化物，例如去除表面形成的铜氧化物，以使所述接合焊盘更好的接合。
执行步骤208，将所述第一晶圆30和所述第二晶圆40中接合焊盘相互接合，同时将所述第一晶圆和所述第二晶圆中的所述苯并环丁烯材料层204和所述层间介电层202相互接合，并填充所述接合焊盘四周的空隙，以实现所述第一晶圆和所述第二晶圆的密封接合。
在该步骤中，所述接合包括两部分，一是所述接合焊盘203之间的接合，二是第一晶圆30中的层间介电层202和所述第二晶圆40中的BCB材料层204之间的接合，该步骤采用混合键合(hybridbonding)工艺进行密封键合，增加个接合强度(bondingstrength)，提高晶片的键合质量，可以大大提高了封装可靠性以及芯片寿命。
在该步骤中，所述接合的温度为250-350℃，压力为30kN-60kN，时间为20-60分钟。
最后执行退火步骤，所述退火步骤的温度为250-350℃，时间为40-80分钟。在本发明中可以选用快速热退火，具体地，可以选用以下几种方式中的一种：脉冲激光快速退火、脉冲电子束快速退火、离子束快速退火、连续波激光快速退火以及非相干宽带光源(如卤灯、电弧灯、石墨加热)快速退火等。本领域技术人员可以根据需要进行选择，也并非局限于所举示例。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，所述方法在晶圆接合的界面上除了形成接合焊盘以外，还在所述接合焊盘的四周形成BCB，以实现接合焊盘之间的接合和BCB与介电层之间的接合，实现混合键合(hybridbonding)工艺，对接合焊盘(例如铜柱(Cupillarbonding)进行密封键合。本发明的优点在于：
1、采用混合键合(hybridbonding)工艺对接合焊盘(例如铜柱，Cupillarbonding)进行密封键合，增加接合强度(bondingstrength)，提高晶片的键合质量；
2、采用具有绝缘的AD-BCB材质进行辅助键合，可以改善接合铜柱(Cupillar)间的弱电流问题，提高了电性稳定性；
3、采用混合键合(hybridbonding)，可以大大提高了封装可靠性以及芯片寿命。
实施例2
本发明还提供了一种半导体器件，所述半导体器件选用实施例1所述的方法制备。通过所述方法制备得到的半导体器件能够实现所述接合焊盘的密封键合，增加接合强度(bondingstrength)，提高晶片的键合质量；采用具有绝缘的AD-BCB材质进行辅助键合，可以改善接合铜柱(Cupillar)间的弱电流问题，提高了电性稳定性；采用混合键合(hybridbonding)，可以大大提高了封装可靠性以及芯片寿命。
实施例3
本发明还提供了一种电子装置，包括实施例2所述的半导体器件。其中，半导体器件为实施例3所述的半导体器件，或根据实施例1所述的制备方法得到的半导体器件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (15)
1.一种半导体器件的制备方法，包括：
步骤S1：提供基底，在所述基底上形成有层间介电层和位于所述层间介电层中的接合焊盘；
步骤S2：在所述层间介电层和所述接合焊盘上形成光敏性的苯并环丁烯材料层，以覆盖所述层间介电层和所述接合焊盘；
步骤S3：图案化所述苯并环丁烯材料层，以形成开口，露出所述接合焊盘。
2.根据权利要求1所述的方法，其特征在于，在所述步骤S2中，所述苯并环丁烯材料层的厚度为1-5um。
3.根据权利要求1所述的方法，其特征在于，在所述步骤S2中，所述苯并环丁烯材料层顶部的高度大于所述接合焊盘的高度。
4.根据权利要求1所述的方法，其特征在于，在所述步骤S2中，选用旋涂的方法形成所述苯并环丁烯材料层。
5.根据权利要求1所述的方法，其特征在于，在所述步骤S2中，图案化所述苯并环丁烯材料层的方法为：
步骤S21：在所述苯并环丁烯材料层上形成图案化的光刻胶层，所述光刻胶层中形成有所述开口的图案；
步骤S22：以所述光刻胶层为掩膜蚀刻所述苯并环丁烯材料层，以将图案转移至所述苯并环丁烯材料层；
步骤S23：去除所述光刻胶层。
6.根据权利要求1所述的方法，其特征在于，在所述步骤S1中，所述层间介电层的厚度小于所述接合焊盘的厚度，以露出部分所述接合焊盘。
7.根据权利要求1所述的方法，其特征在于，所述步骤S1中，形成所述接合焊盘的方法包括：
步骤S11：在所述层间介电层上形成图案化的掩膜层；
步骤S12：以所述掩膜层为掩膜蚀刻所述层间介电层，以在所述层间介电层中形成接合焊盘凹槽；
步骤S13：在所述接合焊盘凹槽中形成铜扩散阻挡层；
步骤S14：沉积金属Cu的种子层，并通过电化学镀铜的方法形成金属Cu，以填充所述接合焊盘凹槽；
步骤S15：执行平坦化步骤，以获得高度均一的接合焊盘。
8.根据权利要求7所述的方法，其特征在于，在所述步骤S15之后，所述方法还包括步骤S16：回蚀刻所述层间介电层，以去除部分所述层间介电层，以降低所述层间介电层的厚度。
9.一种半导体器件的封装方法，包括：
步骤A1：提供第一晶圆和第二晶圆，其中所述第一晶圆上形成有层间介电层和位于所述层间介电层中的接合焊盘；
所述第二晶圆上形成有层间介电层、位于所述层间介电层中的接合焊盘以及位于所述层间介电层上环绕所述接合焊盘设置的光敏性的苯并环丁烯材料层；
步骤A2：将所述第一晶圆和所述第二晶圆中接合焊盘相接合，同时将所述第一晶圆中的所述层间介电层和所述第二晶圆中的所述苯并环丁烯材料层相接合，以填充所述接合焊盘四周的空隙，实现所述第一晶圆和所述第二晶圆的密封接合。
10.根据权利要求9所述的方法，其特征在于，在所述步骤A2中，所述接合的温度为250-350℃，压力为30kN-60kN，时间为20-60分钟。
11.根据权利要求9所述的方法，其特征在于，在所述步骤A2之后，所述方法还进一步包括步骤A3：对所述第一晶圆和所述第二晶圆执行退火步骤。
12.根据权利要求11所述的方法，其特征在于，所述退火步骤的温度为250-350℃，时间为40-80分钟。
13.根据权利要求9所述的方法，其特征在于，在所述步骤A1和所述步骤A2之间，所述方法还包括对所述第一晶圆和所述第二晶圆进行清洗的步骤，以去除所述接合焊盘表面形成的氧化物。
14.根据权利要求9所述的方法，其特征在于，在所述步骤A1中，所述苯并环丁烯材料层顶部的高度大于所述接合焊盘的高度。
15.一种基于权利要求1至14之一所述的方法制备得到的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410539129.XA CN105575930A (zh) | 2014-10-13 | 2014-10-13 | 一种半导体器件、制备方法及封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410539129.XA CN105575930A (zh) | 2014-10-13 | 2014-10-13 | 一种半导体器件、制备方法及封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105575930A true CN105575930A (zh) | 2016-05-11 |
Family
ID=55885900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410539129.XA Pending CN105575930A (zh) | 2014-10-13 | 2014-10-13 | 一种半导体器件、制备方法及封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105575930A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107256852A (zh) * | 2017-06-20 | 2017-10-17 | 上海集成电路研发中心有限公司 | 改进排布方式的金属键合点阵列和具该阵列的半导体器件 |
| CN107369722A (zh) * | 2017-06-27 | 2017-11-21 | 上海集成电路研发中心有限公司 | 一种传感器封装结构及其制备方法 |
| CN107978548A (zh) * | 2017-11-20 | 2018-05-01 | 厦门市三安光电科技有限公司 | 微元件的巨量转移方法 |
| CN109309074A (zh) * | 2017-07-27 | 2019-02-05 | 台湾积体电路制造股份有限公司 | 半导体封装件及其形成方法 |
| CN109671619A (zh) * | 2018-12-26 | 2019-04-23 | 上海集成电路研发中心有限公司 | 一种晶圆级混合键合的方法 |
| CN111344835A (zh) * | 2020-02-17 | 2020-06-26 | 长江存储科技有限责任公司 | 混合晶圆键合方法及其结构 |
| CN113363163A (zh) * | 2021-05-28 | 2021-09-07 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102169845A (zh) * | 2011-02-22 | 2011-08-31 | 中国科学院微电子研究所 | 一种用于三维封装的多层混合同步键合结构及方法 |
| CN102593087A (zh) * | 2012-03-01 | 2012-07-18 | 江苏物联网研究发展中心 | 一种用于三维集成混合键合结构及其键合方法 |
| CN102956588A (zh) * | 2011-08-09 | 2013-03-06 | 马克西姆综合产品公司 | 具有穿衬底通孔的半导体器件 |
-
2014
- 2014-10-13 CN CN201410539129.XA patent/CN105575930A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102169845A (zh) * | 2011-02-22 | 2011-08-31 | 中国科学院微电子研究所 | 一种用于三维封装的多层混合同步键合结构及方法 |
| CN102956588A (zh) * | 2011-08-09 | 2013-03-06 | 马克西姆综合产品公司 | 具有穿衬底通孔的半导体器件 |
| CN102593087A (zh) * | 2012-03-01 | 2012-07-18 | 江苏物联网研究发展中心 | 一种用于三维集成混合键合结构及其键合方法 |
Non-Patent Citations (2)
| Title |
|---|
| CHENG-TA KO，ET.AL: "Cheng-Ta Ko，et.al", 《ELECTRONIC SYSTEM-INTEGRATION TECHNOLOGY CONFERENCE》 * |
| CHENG-TA KO: "A Wafer-Level Three-Dimensional Integration Scheme With Cu TSVs Based on Microbump/Adhesive Hybrid Bonding for Three-Dimensional Memory Application", 《IEEE TRANSACTIONS ON DEVICE AND MATERIALS RELIABILITY》 * |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107256852A (zh) * | 2017-06-20 | 2017-10-17 | 上海集成电路研发中心有限公司 | 改进排布方式的金属键合点阵列和具该阵列的半导体器件 |
| CN107256852B (zh) * | 2017-06-20 | 2019-09-13 | 上海集成电路研发中心有限公司 | 改进排布方式的金属键合点阵列和具该阵列的半导体器件 |
| CN107369722A (zh) * | 2017-06-27 | 2017-11-21 | 上海集成电路研发中心有限公司 | 一种传感器封装结构及其制备方法 |
| US11342309B2 (en) | 2017-07-27 | 2022-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor packages and methods of forming same |
| CN109309074A (zh) * | 2017-07-27 | 2019-02-05 | 台湾积体电路制造股份有限公司 | 半导体封装件及其形成方法 |
| CN107978548B (zh) * | 2017-11-20 | 2019-07-05 | 厦门市三安光电科技有限公司 | 微元件的巨量转移方法 |
| WO2019095659A1 (zh) * | 2017-11-20 | 2019-05-23 | 厦门市三安光电科技有限公司 | 微元件的巨量转移方法 |
| CN107978548A (zh) * | 2017-11-20 | 2018-05-01 | 厦门市三安光电科技有限公司 | 微元件的巨量转移方法 |
| CN109671619A (zh) * | 2018-12-26 | 2019-04-23 | 上海集成电路研发中心有限公司 | 一种晶圆级混合键合的方法 |
| CN109671619B (zh) * | 2018-12-26 | 2020-12-25 | 上海集成电路研发中心有限公司 | 一种晶圆级混合键合的方法 |
| CN111344835A (zh) * | 2020-02-17 | 2020-06-26 | 长江存储科技有限责任公司 | 混合晶圆键合方法及其结构 |
| US11502058B2 (en) | 2020-02-17 | 2022-11-15 | Yangtze Memory Technologies Co., Ltd. | Hybrid wafer bonding method and structure thereof |
| CN113363163A (zh) * | 2021-05-28 | 2021-09-07 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
| CN113363163B (zh) * | 2021-05-28 | 2022-08-02 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105575930A (zh) | 一种半导体器件、制备方法及封装方法 | |
| KR102408487B1 (ko) | 전도성 배리어 직접 하이브리드 접합 | |
| US10727097B2 (en) | Mechanisms for cleaning substrate surface for hybrid bonding | |
| US9698080B2 (en) | Conductor structure for three-dimensional semiconductor device | |
| CN103972159B (zh) | 三维封装结构及其形成方法 | |
| US9263324B2 (en) | 3-D integration using multi stage vias | |
| KR101918609B1 (ko) | 집적회로 소자 | |
| CN110504247A (zh) | 集成电路封装件及其形成方法 | |
| CN106711131A (zh) | 半导体封装件及其形成方法 | |
| CN203085525U (zh) | 可用于堆叠的集成电路 | |
| CN104752239A (zh) | 一种半导体器件、制备方法及封装方法 | |
| CN105374774A (zh) | 一种半导体器件及其制作方法和电子装置 | |
| CN105097777B (zh) | 一种半导体器件及其制备方法 | |
| CN104752322A (zh) | 一种半导体器件及其制备方法 | |
| TWI724525B (zh) | 封裝件及其形成方法 | |
| CN104900543B (zh) | 一种半导体器件及其制备方法 | |
| CN104752324A (zh) | 一种半导体器件的制备方法 | |
| CN107305840A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN105742193B (zh) | 晶圆与晶圆接合的工艺及结构 | |
| CN104952827A (zh) | 一种焊盘结构及其制备方法 | |
| CN107316855A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN105448750A (zh) | 一种半导体器件及其制作方法和电子装置 | |
| CN106057786A (zh) | 3d堆叠式芯片封装件 | |
| CN105742197B (zh) | 一种键合晶圆结构及其制备方法 | |
| CN108346618A (zh) | 半导体器件及其制作方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160511 |
|
| RJ01 | Rejection of invention patent application after publication |