CN105742197B - 一种键合晶圆结构及其制备方法 - Google Patents

一种键合晶圆结构及其制备方法 Download PDF

Info

Publication number
CN105742197B
CN105742197B CN201610140208.2A CN201610140208A CN105742197B CN 105742197 B CN105742197 B CN 105742197B CN 201610140208 A CN201610140208 A CN 201610140208A CN 105742197 B CN105742197 B CN 105742197B
Authority
CN
China
Prior art keywords
metal layer
wafer
layer
bonding
dielectric layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610140208.2A
Other languages
English (en)
Other versions
CN105742197A (zh
Inventor
胡思平
朱继锋
董金文
严孟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201610140208.2A priority Critical patent/CN105742197B/zh
Publication of CN105742197A publication Critical patent/CN105742197A/zh
Application granted granted Critical
Publication of CN105742197B publication Critical patent/CN105742197B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体制造技术领域，尤其涉及一种键合晶圆结构及其制备方法，通过于UTS结构上方保留挡光金属层来加强UTS结构的可靠性，以防止UTS结构上方阻挡层的不够带来的可靠性问题，无需增加额外的光罩即可实现，为UTS结构在三维集成的更广泛应用打下基础。

Description

一种键合晶圆结构及其制备方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种键合晶圆结构及其制备方法。
背景技术
随着电子设备及存储器朝着小型化和薄型化发展，对芯片的体积和厚度也有了更高的要求。晶圆的三维集成是在保持现有技术节点的同时提高芯片性能的解决方案，这种技术将两个或者多个功能相同或者不同的芯片通过键合集成在一起，这种集成在保持芯片体积的同时提高了芯片的性能；同时缩短了功能芯片之间的金属互连，使得发热、功耗、延迟大幅度减少；并大幅度提高了功能模块之间的带宽，从而在保持现有技术节点的同时提高了芯片的性能。
堆叠(Stacking)技术在当前晶圆的三维集成工艺中已占据重要地位，UTS(UltraThin Stacking，超薄堆叠)结构作为堆叠结构的连接单元的工艺也广泛应用于半导体相关生产当中。当前日趋复杂和高集成度的工艺也对UTS结构连接的可靠性也要求越来越高。
然而，随着晶圆集成度的加大，在UTS的后续工艺也变得复杂，这些后续工艺对UTS本身的(特别是顶端)带来了很多可靠性问题。例如UTS的后续CMP工艺会影响阻挡层(blocklayer)的厚度，而阻挡层较薄时就会发生可靠性问题，这是本领域技术人员所不愿意见到的。
发明内容
针对上述存在的问题，本发明公开了一种键合晶圆结构，包括：
键合晶圆，所述键合晶圆设置有互不接触的第一金属层和第二金属层，且所述第一金属层和所述第二金属层在同一水平面上的垂直投影互不重叠或仅部分重叠；
UTS结构，设置于所述键合晶圆中以将所述第一金属层和所述第二金属层均予以电连接；
阻挡层，设置于所述键合晶圆之上，且将所述UTS结构的上表面予以覆盖；
第一氧化层，设置于所述阻挡层之上；
挡光金属层(backside metal grid，简称BMG)，设置于所述第一氧化层之上；
第二氧化层，设置于所述第一氧化层之上且将所述挡光金属层予以包覆。
上述的键合晶圆结构，其中，所述键合晶圆包括第一晶圆和第二晶圆，所述第一晶圆包括第一衬底和第一BEOL介质层；所述第二晶圆包括第二衬底和第二BEOL介质层，且所述第一BEOL介质层覆盖所述第二BEOL介质层的上表面；
其中，所述第一金属层位于所述第一BEOL介质层内，所述第二金属层位于所述第二BEOL介质层内。
上述的键合晶圆结构，其中，所述阻挡层为氮化硅。
上述的键合晶圆结构，其中，所述第一氧化层和所述第二氧化层均为二氧化硅。
上述的键合晶圆结构，其中，所述挡光金属层为铝或钨。
本发明还公开了一种键合晶圆结构的制备方法，包括：
步骤S1，提供一键合晶圆，所述键合晶圆设置有互不接触的第一金属层和第二金属层，且所述第一金属层和所述第二金属层在同一水平面上的垂直投影互不重叠或仅部分重叠；
步骤S2，刻蚀位于所述第一金属层和所述第二金属层之上的所述键合晶圆，以形成将所述第一金属层的部分表面和所述第二金属层的部分表面均予以暴露的互连硅穿孔；
步骤S3，于所述互连硅穿孔中填充金属后，形成将所述第一金属层和所述第二金属层均予以电连接的UTS结构；
步骤S4，于所述键合晶圆的上表面制备阻挡层以将所述UTS结构的上表面予以覆盖；
步骤S5，于所述阻挡层之上形成第一氧化层后，于所述第一氧化层之上形成挡光金属层；
步骤S6，继续于所述第一氧化层之上形成第二氧化层以将所述挡光金属层予以包覆。
上述的键合晶圆结构的制备方法，其中，所述键合晶圆包括第一晶圆和第二晶圆，所述第一晶圆包括第一衬底和第一BEOL介质层；所述第二晶圆包括第二衬底和第二BEOL介质层，且所述第一BEOL介质层覆盖所述第二BEOL介质层的上表面；
其中，所述第一金属层位于所述第一BEOL介质层内，所述第二金属层位于所述第二BEOL介质层内。
上述的键合晶圆结构的制备方法，其中，所述阻挡层为氮化硅。
上述的键合晶圆结构的制备方法，其中，所述第一氧化层和所述第二氧化层均为二氧化硅。
上述的键合晶圆结构的制备方法，其中，所述挡光金属层为铝或钨。
上述发明具有如下优点或者有益效果：
本发明公开了一种键合晶圆结构及其制备方法，通过于UTS结构上方保留挡光金属层来加强UTS结构的可靠性，以防止UTS结构上方阻挡层的不够带来的可靠性问题，无需增加额外的光罩即可实现，为UTS结构在三维集成的更广泛应用打下基础。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
图1是本发明实施例中键合晶圆结构的示意图；
图2是本发明实施例中制备键合晶圆结构的方法流程图；
图3～8是本发明实施例中制备键合晶圆结构的方法的流程结构示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
实施例一：
本发明公开了一种键合晶圆结构，该键合晶圆结构包括键合晶圆、设置于键合晶圆中的UTS结构、设置于键合晶圆之上且将UTS结构的上表面予以覆盖的阻挡层、设置于阻挡层之上的第一氧化层、设置于第一氧化层之上的挡光金属层以及设置于第一氧化层之上且将挡光金属层予以包覆的第二氧化层；其中，该键合晶圆设置有互不接触的第一金属层和第二金属层，且第一金属层和第二金属层在同一水平面上的垂直投影互不重叠或仅部分重叠；UTS结构将第一金属层和第二金属层均予以电连接；本发明中的键合晶圆结构，通过在UTS结构上方设置挡光金属层来加强UTS结构的可靠性，以防止UTS结构上方阻挡层的不够带来的可靠性问题。
具体的，如图1所示，本实施例涉及一种键合晶圆结构，该键合晶圆结构包括键合晶圆、设置于键合晶圆中的UTS结构3、设置于键合晶圆之上且将UTS结构3的上表面予以覆盖的阻挡层4、设置于阻挡层4之上的第一氧化层5、设置于第一氧化层5之上的挡光金属层6以及设置于第一氧化层5之上且将挡光金属层6予以包覆的第二氧化层7；具体的，该键合晶圆包括第一晶圆和第二晶圆，第一晶圆包括第一衬底21和第一BEOL介质层22；第二晶圆包括第二衬底11和第二BEOL介质层12，且第一BEOL介质层22覆盖第二BEOL介质层12的上表面；其中，第一BEOL介质层22中设置有第一金属层23，第二BEOL介质层12中设置有第二金属层13，且第一金属层23和第二金属层13在同一水平面上的垂直投影互不重叠或仅部分重叠，UTS结构3将第一金属层23和第二金属层13均予以电连接，在本发明的实施例中，该UTS结构3设置于位于键合晶圆中将第一金属层23和第二金属层13均予以暴露的互连硅穿孔中。
其中，上述BEOL(Back-End-Of-Line)介质层，也即常规所言的后段制程层或互连多层；上述的衬底为内设晶体管单元MOSFET Cell的硅衬底层，通常互联多层BEOL介质层含有多层金属互连线，硅衬底层中晶体管的各个电极都相应耦合连接到BEOL介质层内的与之对应的金属互连线上。
在本发明一个优选的实施例中，上述阻挡层4为氮化硅。
在本发明一个优选的实施例中，第一氧化层5和第二氧化层7均为二氧化硅。
在本发明一个优选的实施例中，挡光金属层6为铝或钨。
实施例二：
如图2所示，本实施例公开了一种键合晶圆结构的制备方法，该方法具体包括：
步骤一，提供一键合晶圆，键合晶圆设置有互不接触的第一金属层23和第二金属层13，且第一金属层23和第二金属层13在同一水平面上的垂直投影互不重叠或仅部分重叠；如图3所示的结构。
在本发明的实施例中，形成该键合晶圆的具体步骤为：
首先，提供待处理的第一晶圆和第二晶圆，且第一晶圆包括第一衬底21和第一BEOL介质层22；第二晶圆包括第二衬底11和第二BEOL介质层12。
其次，将第一晶圆和第二晶圆通过混合键合工艺或TSV工艺面对面键合在一起(即在第一晶圆倒置后，将第二晶圆的BEOL介质层的上表面和第二晶圆的BEOL介质层的上表面键合在一起)后(即第一BEOL介质层22覆盖第二BEOL介质层12的上表面)，采用减薄工艺对第二晶圆的衬底进行减薄，形成键合晶圆。
步骤二，刻蚀位于第一金属层23和第二金属层13之上的键合晶圆，以形成将第一金属层23的部分表面和第二金属层13的部分表面均予以暴露的互连硅穿孔；如图4所示的结构。
在本发明的实施例中，该互连硅穿孔可以采用SE(Silicon Etch，硅刻蚀)，DV(Deep Via，通孔刻蚀)，TE(Trench Etch，沟槽刻蚀)三步或者SE，DV两步工艺制成，由于采用SE，DV，TE三步或者SE，DV两步工艺制成互连硅穿孔的工艺均为本领域技术人员所熟知，在此便不予赘述。
步骤三，于互连硅穿孔中填充金属后，形成将第一金属层23和第二金属层13均予以电连接的UTS结构3；如图5所示的结构。
步骤四，于键合晶圆的上表面制备阻挡层4以将UTS结构3的上表面予以覆盖，优选的，该阻挡层4为氮化硅；如图6所示的结构。
步骤五，于阻挡层4之上形成第一氧化层5后，于第一氧化层5之上形成挡光金属层6，优选的，第一氧化层5为氧化硅，挡光金属层6为铝或钨；如图7所示的结构。
步骤六，继续于第一氧化层5之上形成第二氧化层8以将挡光金属层6予以包覆，优选的，该第二氧化层7为氧化硅；如图8所示的结构。
不难发现，本实施例为与上述键合晶圆结构的实施例相对应的方法实施例，本实施例可与上述键合晶圆结构的实施例互相配合实施。上述键合晶圆结构的实施例中提到的相关技术细节在本实施例中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在上述键合晶圆结构的实施例中。
本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种键合晶圆结构，其特征在于，包括：
键合晶圆，所述键合晶圆设置有互不接触的第一金属层和第二金属层，且所述第一金属层和所述第二金属层在同一水平面上的垂直投影互不重叠或仅部分重叠；
超薄堆叠(UTS)结构，设置于所述键合晶圆中以将所述第一金属层和所述第二金属层均予以电连接；
阻挡层，设置于所述键合晶圆之上，且将所述超薄堆叠(UTS)结构的上表面予以覆盖；
第一氧化层，设置于所述阻挡层之上；
挡光金属层，设置于所述第一氧化层之上，所述挡光金属层在水平面上的垂直投影完全覆盖所述超薄堆叠(UTS)结构在水平面上的垂直投影；
第二氧化层，设置于所述第一氧化层之上且将所述挡光金属层予以包覆。
2.如权利要求1所述的键合晶圆结构，其特征在于，所述键合晶圆包括第一晶圆和第二晶圆，所述第一晶圆包括第一衬底和第一BEOL介质层；所述第二晶圆包括第二衬底和第二BEOL介质层，且所述第一BEOL介质层覆盖所述第二BEOL介质层的上表面；
其中，所述第一金属层位于所述第一BEOL介质层内，所述第二金属层位于所述第二BEOL介质层内。
3.如权利要求1所述的键合晶圆结构，其特征在于，所述阻挡层为氮化硅。
4.如权利要求1所述的键合晶圆结构，其特征在于，所述第一氧化层和所述第二氧化层均为二氧化硅。
5.如权利要求1所述的键合晶圆结构，其特征在于，所述挡光金属层为铝或钨。
6.一种键合晶圆结构的制备方法，其特征在于，包括：
步骤S1，提供一键合晶圆，所述键合晶圆设置有互不接触的第一金属层和第二金属层，且所述第一金属层和所述第二金属层在同一水平面上的垂直投影互不重叠或仅部分重叠；
步骤S2，刻蚀位于所述第一金属层和所述第二金属层之上的所述键合晶圆，以形成将所述第一金属层的部分表面和所述第二金属层的部分表面均予以暴露的互连硅穿孔；
步骤S3，于所述互连硅穿孔中填充金属后，形成将所述第一金属层和所述第二金属层均予以电连接的超薄堆叠(UTS)结构；
步骤S4，于所述键合晶圆的上表面制备阻挡层以将所述超薄堆叠(UTS)结构的上表面予以覆盖；
步骤S5，于所述阻挡层之上形成第一氧化层后，于所述第一氧化层之上形成挡光金属层；
步骤S6，继续于所述第一氧化层之上形成第二氧化层以将所述挡光金属层予以包覆。
7.如权利要求6所述的键合晶圆结构的制备方法，其特征在于，所述键合晶圆包括第一晶圆和第二晶圆，所述第一晶圆包括第一衬底和第一BEOL介质层；所述第二晶圆包括第二衬底和第二BEOL介质层，且所述第一BEOL介质层覆盖所述第二BEOL介质层的上表面；
其中，所述第一金属层位于所述第一BEOL介质层内，所述第二金属层位于所述第二BEOL介质层内。
8.如权利要求6所述的键合晶圆结构的制备方法，其特征在于，所述阻挡层为氮化硅。
9.如权利要求6所述的键合晶圆结构的制备方法，其特征在于，所述第一氧化层和所述第二氧化层均为二氧化硅。
10.如权利要求6所述的键合晶圆结构的制备方法，其特征在于，所述挡光金属层为铝或钨。
CN201610140208.2A 2016-03-11 2016-03-11 一种键合晶圆结构及其制备方法 Active CN105742197B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610140208.2A CN105742197B (zh) 2016-03-11 2016-03-11 一种键合晶圆结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610140208.2A CN105742197B (zh) 2016-03-11 2016-03-11 一种键合晶圆结构及其制备方法

Publications (2)

Publication Number Publication Date
CN105742197A CN105742197A (zh) 2016-07-06
CN105742197B true CN105742197B (zh) 2018-08-24

Family

ID=56250406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610140208.2A Active CN105742197B (zh) 2016-03-11 2016-03-11 一种键合晶圆结构及其制备方法

Country Status (1)

Country Link
CN (1) CN105742197B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109166820B (zh) * 2018-08-28 2020-01-24 武汉新芯集成电路制造有限公司 半导体器件制作方法以及半导体器件
CN109449091B (zh) * 2018-11-05 2020-04-10 武汉新芯集成电路制造有限公司 半导体器件的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2685503A2 (en) * 2012-07-12 2014-01-15 Omnivision Technologies, Inc. Integrated circuit stack with integrated electromagnetic interference shielding
CN103972257A (zh) * 2014-05-29 2014-08-06 豪威科技(上海)有限公司 一种堆栈式图像传感器制备方法
CN104733398A (zh) * 2015-03-31 2015-06-24 武汉新芯集成电路制造有限公司 一种晶圆三维集成引线工艺
CN104766806A (zh) * 2015-03-31 2015-07-08 武汉新芯集成电路制造有限公司 晶圆三维集成的方法
CN105280652A (zh) * 2014-06-18 2016-01-27 台湾积体电路制造股份有限公司 在具有类ono结构的背照式图像传感器中形成隐埋式滤色器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9559135B2 (en) * 2014-08-20 2017-01-31 Taiwan Semiconductor Manufacturing Company Ltd. Conduction layer for stacked CIS charging prevention

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2685503A2 (en) * 2012-07-12 2014-01-15 Omnivision Technologies, Inc. Integrated circuit stack with integrated electromagnetic interference shielding
CN103972257A (zh) * 2014-05-29 2014-08-06 豪威科技(上海)有限公司 一种堆栈式图像传感器制备方法
CN105280652A (zh) * 2014-06-18 2016-01-27 台湾积体电路制造股份有限公司 在具有类ono结构的背照式图像传感器中形成隐埋式滤色器
CN104733398A (zh) * 2015-03-31 2015-06-24 武汉新芯集成电路制造有限公司 一种晶圆三维集成引线工艺
CN104766806A (zh) * 2015-03-31 2015-07-08 武汉新芯集成电路制造有限公司 晶圆三维集成的方法

Also Published As

Publication number Publication date
CN105742197A (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
TWI754962B (zh) 半導體元件及其製造方法
US11211362B2 (en) 3D trench capacitor for integrated passive devices
CN105097567B (zh) 堆叠器件的方法
US20100164062A1 (en) Method of manufacturing through-silicon-via and through-silicon-via structure
CN104319258B (zh) 一种硅穿孔工艺
US10930619B2 (en) Multi-wafer bonding structure and bonding method
TW201349428A (zh) 提供具互連堆疊器件晶圓之積體電路系統之方法及裝置
TW201135879A (en) 3DIC architecture with interposer for bonding dies
TWI594369B (zh) 與互補式金屬氧化物半導體相容的晶圓接合層及製程
US11133304B2 (en) Packaging scheme involving metal-insulator-metal capacitor
CN109727926A (zh) 半导体元件
CN104867865B (zh) 一种晶圆三维集成引线工艺
US20190273033A1 (en) Semiconductor structure with through silicon via and method for fabricating and testing the same
TW201344884A (zh) 半導體裝置及其製造方法
TW201528469A (zh) 多晶片疊合封裝結構及其製作方法
CN104733398A (zh) 一种晶圆三维集成引线工艺
CN103137566A (zh) 用于形成集成电路的方法
CN105742197B (zh) 一种键合晶圆结构及其制备方法
CN104766806A (zh) 晶圆三维集成的方法
CN104733381A (zh) 一种晶圆硅穿孔互连工艺
CN104332455A (zh) 一种基于硅通孔的片上半导体器件结构及其制备方法
CN107305840A (zh) 一种半导体器件及其制造方法和电子装置
CN105977236B (zh) 键合晶圆结构及其制备方法
CN104332464B (zh) 一种功率器件与控制器件的集成工艺
CN104241202B (zh) 一种集成功率器件与控制器件的工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant