CN104752322A

CN104752322A - 一种半导体器件及其制备方法

Info

Publication number: CN104752322A
Application number: CN201310740303.2A
Authority: CN
Inventors: 戚德奎; 李新
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2013-12-27
Filing date: 2013-12-27
Publication date: 2015-07-01

Abstract

本发明涉及一种半导体器件及其制备方法，所述方法包括：提供基底，所述基底中形成有元器件以及位于所述元器件上方的互连结构；在基底上形成苯并环丁烯或聚亚醯胺的介电层；在介电层中形成金属焊盘，以和所述互连结构相连接；将包含所述介电层和所述金属焊盘的两晶圆接合。在本发明中为了解决现有技术中存在的问题，在晶圆水平上的Cu-Cu接合的工艺中选用新的材料作为介质层，选用苯并环丁烯（Benzocyclobutene，BCB）或聚亚醯胺（polyimide）作为介质层，来实现上下晶圆之间的接合，在接合（bonding）过程中上下晶圆的BCB能熔合在一起，形成无空隙（void free）的接合（bonding pair），提高接合质量（bonding quality）。BCB可作为阻挡层，可以彻底解决晶圆之间金属扩散（例如Cu diffuse）的问题。

Description

一种半导体器件及其制备方法

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法。

背景技术

在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出现了3D集成电路（integrated circuit，IC）技术，3D集成电路（integrated circuit，IC）被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间，各个芯片的边缘部分可以根据需要引出多个引脚，根据需要利用这些引脚，将需要互相连接的的芯片通过金属线互联，但是上述方式仍然存在很多不足，比如堆叠芯片数量较多，而且芯片之间的连接关系比较复杂，那么就会需要利用多条金属线，最终的布线方式比较混乱，而且也会导致体积增加。

因此，目前在所述3D集成电路（integrated circuit，IC）技术中大都采用硅通孔（Through Silicon Via，TSV）以及位于硅通孔上方的金属互连结构形成电连接，然后进一步实现晶圆之间的键合。

其中，硅通孔是一种穿透硅晶圆或芯片的垂直互连，TSV可堆栈多片芯片，在芯片钻出小洞（制程又可分为先钻孔及后钻孔两种,Via Fist,ViaLast），从底部填充入金属，硅晶圆上以蚀刻或雷射方式钻孔（via），再以导电材料如铜、多晶硅、钨等物质填满。从而实现不同硅片之间的互联。

3D IC是将原裸晶尺寸的处理器晶片、可程式化逻辑闸(FPGA)晶片、记忆体晶片、射频晶片(RF)或光电晶片，打薄之后直接叠合，并透过TSV钻孔连接。在3D IC立体叠合技术，硅通孔(TSV)、中介板(Interposer)等关键技术／封装零组件的协助下，在有限面积内进行最大程度的晶片叠加与整合，进一步缩减SoC晶片面积／封装体积并提升晶片沟通效率。

因此，晶圆水平上的Cu-Cu接合（Wafer level Cu-Cu bonding）作为3DIC中的一项关键技术，目前还处在研发阶段，在3D CIS等高端产品上的有重要的应用趋势。

目前晶圆水平上的Cu-Cu接合（Wafer level Cu-Cu bonding）的主要研究热点在于，减小接合焊盘的尺寸（bonding Pad size），增加接合的密度，以及如何获得高质量的接合焊盘（bonding wafer），目前主要的晶圆水平上的Cu-Cu接合（Wafer level Cu-Cu bonding）的方法有：首先提供第一晶圆101和第二晶圆102，通过第一晶圆101上的金属层103以及第二晶圆102上的金属层103之间的接合实现所述第一晶圆101和第二晶圆102的接合，如图1a所示；此外，通过第一晶圆以及第二晶圆102上的金属层之间的接合外，还可以在两个晶圆的接触面上形成粘附层104，以形成粘附接合（adhesive bonding），如图1b所示；现有技术中通过第一晶圆以及第二晶圆102上的金属层之间的接合外，还有通过第一晶圆101和第二晶圆102的上的介电层105之间的接合，以实现更好的连接效果，如图1c所示。

现有技术中Cu-Cu接合（Wafer level Cu-Cu bonding）中Cu焊盘都是采用大马士革工艺制备，使用氧化物作为介质，图形化沟槽图形，然后采用填充所述沟槽并进行平坦化的方式形成金属铜的焊盘图案（Cu metalpattern），所述方法中均采用氧化物（oxide）作为顶部金属层（top metal）的介质层105，有可能引起铜扩散（suffer Cu diffuse）的问题。

此外，现有技术中在形成Cu-Cu接合（Wafer level Cu-Cu bonding）时还存在较大的技术难题，如在接合时金属焊盘的对准（bonding alignment）、接合质量问题（Bonding quality issue）、晶圆接合过程中应力引起的晶圆边缘不能有效地接合（wafer stress induce wafer edge bonding fail），金属扩散（Cu diffuse issue）等问题，如何解决这些问题，是目前wafer level Cu-Cubonding面临的主要问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：

提供基底，所述基底中形成有元器件以及位于所述元器件上方的互连结构；

在所述基底上形成苯并环丁烯或聚亚醯胺的介电层；

在所述介电层中形成金属焊盘，以和所述互连结构相连接；

将包含所述介电层和所述金属焊盘的两晶圆接合。

作为优选，所述两晶圆接合包括所述金属焊盘之间的接合以及所述介电层之间的接合。

作为优选，所述金属焊盘之间的接合以及所述介电层之间的接合通过一个步骤完成。

作为优选，在所述介电层中形成所述金属焊盘的方法为：

在所述苯并环丁烯或聚亚醯胺的介电层上形成保护层；

图案化所述保护层和所述介电层，以形成第一开口，露出所述互连结构；

选用导电材料填充所述第一开口，以形成电连接；

平坦化所述导电材料，以所述保护层为停止层；

去除所述保护层，以形成所述金属焊盘。

作为优选，所述保护层选用SiN层；

所述导电材料选用金属Cu，以形成铜焊盘。

作为优选，选用导电材料填充所述第一开口的方法为：

在所述第一开口中形成扩散阻挡层；

在所述扩散阻挡层上形成金属的种子层；

选用电化学电镀的方法沉积金属以填充所述第一开口。

作为优选，所述互连结构包括从下往上依次形成的通孔、层间金属层以及顶部通孔，其中所述通孔与所述元器件相连接。

作为优选，所述基底包括半导体衬底，所述半导体衬底中形成有硅通孔结构。

作为优选，所述苯并环丁烯和所述聚亚醯胺选用旋涂法或者化学气相沉积法形成。

本发明还提供了一种上述的方法制备得到的半导体器件，所述半导体器件包括接合在一起的两个晶圆，所述两晶圆的接合包括所述金属层之间的接合以及所述介电层之间的接合，所述介电层选用苯并环丁烯或聚亚醯胺。

在本发明中为了解决现有技术中存在的问题，在在晶圆水平上的Cu-Cu接合工艺中选用新的材料作为介质层，选用苯并环丁烯（Benzocyclobutene，BCB）或聚亚醯胺（polyimide）作为介质层，来实现上下晶圆之间的接合，所述介电层具有以下优点：

（1）选用苯并环丁烯（Benzocyclobutene，BCB）或聚亚醯胺（polyimide）作为层间金属介电层，具有十分低的应力，且具有塑性变形的性质，可以有效降低整个器件结构的应力。

（2）苯并环丁烯（Benzocyclobutene）或聚亚醯胺（polyimide）与氧化物、金属焊盘，例如Al，Cu之间具有很好的粘附性（adhesion），且在接合（bonding）过程中上下晶圆的BCB能熔合在一起，形成无空隙（void free）的接合（bonding pair），提高接合质量（bonding quality）。

（3）BCB可作为阻挡层，可以彻底解决晶圆之间金属扩散（例如Cudiffuse）的问题。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，

图1a-1c为现有技术中所述半导体器件的结构示意图；

图2a-2g为本发明的一具体实施方式中所述半导体器件的制备过程示意图；

图3为本发明一具体地实施方式中所述半导体器件的制备工艺流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述半导体器件的制备方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。

本发明为了解决目前半导体器件制备过程中存在的问题，提供了一种新的制备方法，下面接合附图2a-2g对所述方法作进一步的说明。

首先，执行步骤201，提供基底201，在所述基底201上形成有元器件以及互连结构。

具体地，参照图2a，在该步骤中，所述基底201可以为以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）以及绝缘体上锗化硅（SiGeOI）等。所述基底中至少含有半导体衬底，所述半导体衬底中可以形成有有源器件，在此不再赘述。

在所述半导体衬底中形成硅通孔结构（图中未示出），所述硅通孔结构的形成方法为首先在所述半导体衬底上形成掩膜层，优选为硬掩膜层，然后图案化所述硬掩膜层，以形成所述硅通孔凹槽的形状，然后以所述硬掩膜层为掩膜蚀刻所述半导体衬底，以在所述半导体衬底中形成所述硅通孔凹槽。所述蚀刻方法可以选用干法蚀刻或者湿法蚀刻，并不局限于某一种方法。

然后所述硅通孔凹槽中形成隔离层，具体地，在本发明的一具体地实施方式中，通过热氧化的方法来形成所述隔离层，所述隔离层为SiO₂层，其厚度为8-50埃，但并不局限于该厚度。所述热氧化步骤可以选用常规的快速热氧化方法进行，在本发明的一具体实施方式中选用O₂或者含有O₂的气氛对所述器件进行热处理，所述热处理温度在800-1500℃，优选为1100-1200℃，处理时间为2-30min，经过所述处理在所述衬底上形成厚度为2-8埃的氧化物层，作为优选，所述热氧化物层105的厚度为5埃。

在所述硅通孔凹槽中填充导电材料，以形成硅通孔结构。选用金属铜填充所述硅通孔凹槽，在本发明中可以通过物理气相沉积（PVD）法或者电化学镀铜（ECP）的方法填充所述硅通孔凹槽。

接着进行化学机械抛光(CMP)工艺，平坦化所述导电材料，可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。化学机械抛光平坦化方法更常用。

然后在所述元器件202上形成互联结构，例如在所述硅通孔结构上形成所述互连结构，所述互连结构位于所述元器件202上方的通孔、层间金属层203以及顶部通孔204。

所述通孔、层间金属层203以及顶部通孔204的形成方法都可以通过以下方法实现，但是并不局限于以下方法。

以所述通孔为例，在所述半导体衬底上沉积层间介电层，并且图案化所述层间介电层，形成开口，以露出所述有源器件，然后选用导电材料填充所述开口，并且平坦化，以和所述半导体器件中的有源器件形成电连接。

然后形成所述层间金属层203以及顶部通孔204，形成方法可以参照所述通孔的形成方法，或者选用本领域常用的其他方法，在此不再赘述。

执行步骤202，在所述互连结构上形成层间金属介电层，其中所述层间金属介电层包括苯并环丁烯（Benzocyclobutene，BCB）或聚亚醯胺（polyimide）的介电层205和保护层206的叠层。

具体地，如图2b所示，其中，在该步骤中选用苯并环丁烯（Benzocyclobutene，BCB）或聚亚醯胺（polyimide）作为层间金属介电层，其中所述苯并环丁烯（Benzocyclobutene，BCB）或聚亚醯胺（polyimide）作为介质层205具有十分低的应力，且具有塑性变形的性质，可以有效降低整个器件结构的应力。

此外，苯并环丁烯（Benzocyclobutene）或聚亚醯胺（polyimide）与氧化物、金属焊盘，例如Al，Cu之间具有很好的粘附性（adhesion），且在接合（bonding）过程中上下晶圆的BCB能熔合在一起，形成无空隙（void free）的接合（bonding pair），提高接合质量（bonding quality）。

同时，BCB可作为阻挡层，可以彻底解决晶圆之间金属扩散（例如Cudiffuse）的问题。

其中，所述苯并环丁烯（Benzocyclobutene，BCB）中文名称为苯丙环丁烯，是一种有机新型电子材料，分子式为C₈H₈，所述苯并环丁烯（Benzocyclobutene，BCB）可以通过CVD等简答常用的方法制备，本发明充分利用BCB材质与集成电路工艺相容的特性。而且具有良好的温度热性能，其在400℃以上仍能保持良好的性能，此外，所述苯并环丁烯（Benzocyclobutene，BCB）还具有良好的间隙填充能力，在器件的关键尺寸不断缩小的情况下，间隙填充能力越来越重要。

所述苯并环丁烯（Benzocyclobutene，BCB）还具有较低的K值以及较低的应力（low stress），此外还具有良好的应力释放性能（stress relief property），能确保在晶圆接合时不会发生碎裂，以及能够保证所述晶圆边缘也具有很好的接合。

其中，在形成所述介质层205之后还包括在所述介质层205之上形成保护层206的步骤，其中所述保护层206可以选用金属或者氧化物的硬掩膜层，在本发明的一具体地实施方式中所述保护层206选用SiN，但是并不局限于SiN，所述SiN的厚度可以较薄，例如5-100埃之间，只要能够起到保护作用即可。

所述介电层205和保护层206的沉积方法可以选用化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。本发明中优选化学气相沉积（CVD）法。

执行步骤203，图案化所述层间金属介电层，形成第一开口，露出所述互连结构。

具体地，如图2c所示，首先在所述层间金属介电层上形成图案化的光刻胶层或者有机分布层（Organic distribution layer,ODL），含硅的底部抗反射涂层（Si-BARC）以及位于顶部的图案化了的光刻胶层（图中未示出），其中所述光刻胶上的图案定义了所述第一开口的图案，然后以所述光刻胶层为掩膜层蚀刻所述有机分布层、底部抗反射涂层形成第一开口的图案，然后以所述有机分布层、底部抗反射涂层为掩膜，蚀刻所述层间金属介电层，以形成所述第一开口。

进一步，所述第一开口可以选用普通的形状，例如上下开口的关键尺寸一样的普通沟槽，或者还可以选用上宽下窄的沟槽，并不局限于某一形状，可以根据需要进行设置。所述第一开口的数目，也并非局限于某一数值范围，根据所述互连结构中顶部通孔204的数目进行设置，

具体地，在该步骤中选用干法蚀刻或者湿法蚀刻，在本发明中优选C-F蚀刻剂来蚀刻所述半导体衬底201，所述C-F蚀刻剂为CF₄、CHF₃、C₄F₈和C₅F₈中的一种或多种。在该实施方式中，所述干法蚀刻可以选用CF₄、CHF₃，另外加上N₂、CO₂中的一种作为蚀刻气氛，其中气体流量为CF₄10-200sccm，CHF₃10-200sccm，N₂或CO₂或O₂10-400sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120_s，优选为5-60_s，更优选为5-30_s。

执行步骤204，在所述第一开口中填充导电材料并平坦化以形成金属焊盘207。

具体地，如图2d所示，在该步骤中首先在所述第一开口中形成扩散阻挡层（barrier）（图中未示出），优选形成铜扩散阻挡层，所述铜扩散阻挡层的形成方法可以为主要选用物理气相沉积法和化学气相沉积法，具体地，可以选用蒸发、电子束蒸发、等离子体喷射沉积以及溅射，在本发明中优选等离子体喷射沉积以及溅射法形成所述铜扩散阻挡层。所述铜扩散阻挡层的厚度并不局限于某一数值或者范围内，可以根据需要进行调整。

作为优选，所述扩散阻挡层材料可以为选自TaN、Ta、TiN、Ti中的一种或多种，来减小因寄生电阻和寄生电容引起的RC迟延时间。

然后在首先在所述扩散阻挡层上沉积金属铜的种子层，所述种子层的沉积方法可以选用化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等。

然后选用电化学镀铜（ECP）的方法形成所述金属铜，作为优选，在电镀时还可以使用添加剂，所述添加剂为平坦剂（LEVELER），加速剂（ACCELERATORE）和抑制剂（SUPPRESSOR）。

作为优选，在形成所述金属铜形成后还可以进一步包含退火的步骤，退火可以在80-160℃下进行2-4小时，以促使铜重新结晶，长大晶粒，降低电阻和提高稳定性。

接着平坦化所述金属铜材料至所述保护层206，以形成金属焊盘207，如图2e所示，所述保护层206作为平坦化步骤中的停止层，以防止该平坦化过程中对金属材料层造成腐蚀。

执行步骤205，去除所述保护层206，以露出所述介质层205。

具体地，在该步骤中选用对所述保护层206和所述介质层205具有较大蚀刻选择比的蚀刻方法去除所述保护层206。

选用干法或者湿法蚀刻去除所述保护层206，当选用干法蚀刻时，可以选用Cl₂等离子体或Cl₂和BCl₃的组合，在本发明的一具体实施方式中，所述干法蚀刻可以选用BCl₃和Cl₂，其中气体流量为10-2000sccm，优选为50-200sccm，所述蚀刻压力为30mTorr-0.15atm，蚀刻时间为5-1200s，但并不局限于所列举的数值范围。

当选用湿法蚀刻时，可以选用HCl和NaOH的组合，其中选用较稀的HCl和NaOH水溶液，HCl的浓度为9.5%-10.5%（质量分数），所述NaOH水溶液的浓度为0.1-1.2mol/L，但并不局限于所述浓度，所述保护层206的去除方法也并不局限于该实施例。

执行步骤205，将包含所述金属焊盘207的两个晶圆接合，所述接合包括金属焊盘207之间的接合以及所述介质层205之间的接合。

具体地，如图2g所示，将通过上述步骤制备得到的包含金属焊盘的两个晶圆接合在一起，其中所述上下两个晶圆之间通过金属焊盘207之间进行接合，同时，BCB或polyimide与氧化物，Al，Cu之间具有很好的粘附力，且在接合过程中上下晶圆的BCB能熔合在一起，形成没有空隙的接合双层结构（void free的bonding pair）。

在本发明中为了解决现有技术中存在的问题，在在晶圆水平上的Cu-Cu接合工艺中选用新的材料作为介质层，选用苯并环丁烯（Benzocyclobutene，BCB）或聚亚醯胺（polyimide）作为介质层，来实现上下晶圆之间的接合，具有以下优点：

（1）选用苯并环丁烯（Benzocyclobutene，BCB）或聚亚醯胺（polyimide）作为层间金属介电层，其中所述苯并环丁烯（Benzocyclobutene，BCB）或聚亚醯胺（polyimide）作为介质层具有十分低的应力，且具有塑性变形的性质，可以有效降低整个器件结构的应力。

图3为本发明一具体地实施方式中所述半导体器件的制备工艺流程图，具体包括以下步骤：

步骤201提供基底，所述基底中形成有元器件以及位于所述元器件上方的互连结构；

步骤202在所述基底上形成苯并环丁烯或聚亚醯胺的介电层；

步骤203在所述介电层中形成金属焊盘，以和所述互连结构相连接；

步骤204将包含所述介电层和所述金属焊盘的两晶圆接合。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种半导体器件的制备方法，包括：

在所述基底上形成苯并环丁烯或聚亚醯胺的介电层；

在所述介电层中形成金属焊盘，以和所述互连结构相连接；

将包含所述介电层和所述金属焊盘的两晶圆接合。

2.根据权利要求1所述的方法，其特征在于，所述两晶圆接合包括所述金属焊盘之间的接合以及所述介电层之间的接合。

3.根据权利要求2所述的方法，其特征在于，所述金属焊盘之间的接合以及所述介电层之间的接合通过一个步骤完成。

4.根据权利要求1所述的方法，其特征在于，在所述介电层中形成所述金属焊盘的方法为：

在所述苯并环丁烯或聚亚醯胺的介电层上形成保护层；

选用导电材料填充所述第一开口，以形成电连接；

平坦化所述导电材料，以所述保护层为停止层；

去除所述保护层，以形成所述金属焊盘。

5.根据权利要求4所述的方法，其特征在于，所述保护层选用SiN层；

所述导电材料选用金属Cu，以形成铜焊盘。

6.根据权利要求1所述的方法，其特征在于，选用导电材料填充所述第一开口的方法为：

在所述第一开口中形成扩散阻挡层；

在所述扩散阻挡层上形成金属的种子层；

选用电化学电镀的方法沉积金属以填充所述第一开口。

7.根据权利要求1所述的方法，其特征在于，所述互连结构包括从下往上依次形成的通孔、层间金属层以及顶部通孔，其中所述通孔与所述元器件相连接。

8.根据权利要求1所述的方法，其特征在于，所述基底包括半导体衬底，所述半导体衬底中形成有硅通孔结构。

9.根据权利要求1所述的方法，其特征在于，所述苯并环丁烯和所述聚亚醯胺选用旋涂法或者化学气相沉积法形成。

10.一种权利要求1至9所述的方法制备得到的半导体器件，所述半导体器件包括接合在一起的两个晶圆，所述两晶圆的接合包括所述金属层之间的接合以及所述介电层之间的接合，所述介电层选用苯并环丁烯或聚亚醯胺。