CN103879951B - 硅通孔的制作方法 - Google Patents
硅通孔的制作方法 Download PDFInfo
- Publication number
- CN103879951B CN103879951B CN201210553436.4A CN201210553436A CN103879951B CN 103879951 B CN103879951 B CN 103879951B CN 201210553436 A CN201210553436 A CN 201210553436A CN 103879951 B CN103879951 B CN 103879951B
- Authority
- CN
- China
- Prior art keywords
- silicon
- substrate
- insulating layer
- epitaxial layer
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 77
- 239000010703 silicon Substances 0.000 title claims abstract description 77
- 238000002360 preparation method Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 32
- 229920005591 polysilicon Polymers 0.000 claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 claims abstract description 30
- 241000724291 Tobacco streak virus Species 0.000 claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 239000002210 silicon-based material Substances 0.000 claims abstract description 12
- 238000002161 passivation Methods 0.000 claims description 15
- 238000005229 chemical vapour deposition Methods 0.000 claims description 14
- 239000000203 mixture Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 230000007704 transition Effects 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 7
- 238000001020 plasma etching Methods 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- 229910052594 sapphire Inorganic materials 0.000 claims description 6
- 239000010980 sapphire Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 238000005240 physical vapour deposition Methods 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 238000009616 inductively coupled plasma Methods 0.000 claims description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 30
- 239000000945 filler Substances 0.000 abstract description 19
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- XUIMIQQOPSSXEZ-AKLPVKDBSA-N silicon-31 atom Chemical compound [31Si] XUIMIQQOPSSXEZ-AKLPVKDBSA-N 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- XUIMIQQOPSSXEZ-RNFDNDRNSA-N silicon-32 atom Chemical compound [32Si] XUIMIQQOPSSXEZ-RNFDNDRNSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种硅通孔的制作方法，在一形成有凹槽的基板上表面形成绝缘层，其中所述凹槽对应预制作的硅通孔处；而后，在所述绝缘层的表面生长硅材料外延层直至填充满所述凹槽，而后减薄所述的外延层至基板上表面的绝缘层；再背面减薄所述基板直至暴露所述凹槽，形成填充有外延层及绝缘层的硅通孔。本发明采用外延生长的硅材料来填充硅通孔，一方面，硅通孔的填充物致密性很高，提高了器件的可靠性；另一方面，能够有效解决填充物与硅的热膨胀系数差异引起的器件可靠性降低的问题；同时本发明硅通孔的外延层填充物中存在单晶硅，解决了单纯使用多晶硅填充造成的填充物与重布线层的连线的接触电阻较大的问题。
Description
技术领域
本发明采用微电子机械加工技术，属于微电子机械系统领域，涉及一种硅通孔的制作方法，特别是涉及一种应用于器件电连接的硅通孔的制作方法。
背景技术
硅通孔技术为穿透硅通孔（ThroughSiliconVia，TSV）技术的简称，是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的最新技术。在微电子机械系统（MicroElectroMechanicalsystems，MEMS）器件封装过程中，也可借助硅通孔技术实现器件多层间的电连接。
StevenS.Nasiri和AnthonyFrancisFlannery,JR.提出了一种CMOS硅片和MEMS硅片键合并采用硅通孔引线的封装结构（MethodoffabricationofAl/Gebondinginawaferpackagingenviromentandaproductproducedtherefrom,US2008/0283990A1）。该方法利用铝锗共晶键合（也称作铝锗低温键合）的导电特性和CMOS硅片上的硅通孔实现器件内外的电连接。但是，此种硅通孔制作使器件制造工艺变得复杂，成本也大幅上升，同时为借助硅通孔实现电连接该方法采用铜填充所述硅通孔，不过，由于铜与硅的热膨胀系数相差较大，在温度变化下，通孔中填充的铜会从通孔中突出而造成其上的焊球脱落，使器件可靠性降低。
芬兰的VTT公司采用化学气相沉积（ChemicalVaporDeposition，CVD）对硅通孔填充多晶硅（Fabricationandelectricalcharacterizationofhighaspectratiopoly-siliconfilledthrough-siliconvias），这是硅通孔技术的一个突破。这种硅材料（多晶硅）填充的硅通孔，能够解决用铜或钨填充硅通孔在温度变化下由热膨胀系数差异导致的器件可靠性降低的问题，而且与CMOS工艺完全兼容。但是，多晶硅跟重布线层（Re-DistributeLayer，RDL）的连线（该文中是铝）难以形成欧姆接触，造成接触电阻比较大，使互联效果大打折扣，从而影响了器件的性能。
瑞典的Silex公司提出了一种通孔与隔离槽结合的互连方法。该方法适用于绝缘层隔离的多层结构，通过贯穿于多层之间的通孔及每层上的环状隔离槽，可以实现底层焊盘与任一结构层上电极间的互连。该方法的优势在于互连材料均为单晶，有效地降低了与金属焊盘间的接触电阻；可以形成一种所谓的横向SOI，提高了制造上的灵活性。但是该方法中的通孔靠金属或多晶硅来填充，所以仍然存在工艺复杂，可靠性较低的问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种硅通孔的制作方法，用于解决现有技术中硅通孔制作时沉积方法形成的金属填充物与硅的热膨胀系数差异引起的器件可靠性降低及沉积形成的纯多晶硅填充物与连线接触电阻较大的问题。
为实现上述目的及其他相关目的，本发明提供一种硅通孔的制作方法，所述制作方法至少包括以下步骤：
1)提供一基板，在所述基板中预制作硅通孔处形成凹槽；
2)在所述形成有凹槽的基板上表面形成绝缘层；
3)在所述绝缘层的表面生长硅材料外延层直至填充满所述凹槽，而后减薄所述外延层直至暴露出所述基板上表面的绝缘层；
4)对所述基板进行背面减薄，直至暴露所述凹槽，形成填充有外延层及绝缘层的硅通孔。
可选地，所述步骤2）还包括形成绝缘层后再去除凹槽底部的绝缘层以保留所述凹槽侧壁的绝缘层的步骤。
可选地，在所述步骤3）中，边掺杂边外延生长所述外延层，生长的所述外延层为多晶硅与单晶硅的混合物。
可选地，所述步骤4）为将一器件中需电连接组件表面的电极与所述基板内凹槽的外延层对准键合，然后对所述基板进行背面减薄直至暴露出所述凹槽内的外延层，形成填充有外延层及绝缘层的硅通孔，而后在所述经减薄的基板背面形成钝化层，并在所述钝化层中对应所述硅通孔处开窗口直至暴露出所述硅通孔的外延层，最后，在所述窗口中形成引线以供所述器件通过所述硅通孔实现电连接。
可选地，所述步骤4）中对所述基板进行背面减薄时，直至暴露出所述凹槽内的外延层。
可选地，在所述步骤1）中，对所述基板采用干法刻蚀或湿法刻蚀以形成凹槽，其中，所述干法刻蚀至少包括反应离子刻蚀或感应耦合等离子体，所述湿法刻蚀至少包括采用氢氧化钾溶液。
可选地，所述步骤2）采用化学气相沉积、物理气相沉积或热生长形成所述绝缘层。
可选地，所述步骤3）中采用边掺杂边外延生长所述外延层，生长的所述外延层为多晶硅。
可选地，所述步骤3）还包括对所述绝缘层进行图形化并刻蚀以保留所需图形的所述绝缘层的步骤。
可选地，所述步骤4）中对所述基板进行背面减薄之前还包括将所述基板上表面与一过渡基板键合的步骤。
可选地，所述过渡基板至少包括蓝宝石衬底。
可选地，所述步骤4）还包括在所述经减薄的基板背面或形成的硅通孔一暴露面上形成钝化层的步骤。
可选地，在所述钝化层中对应所述硅通孔处开窗口，直至暴露出所述硅通孔的外延层，在所述窗口中形成引线以供电连接。
可选地，所述绝缘层材料为二氧化硅、氮化硅或氮氧化硅。
如上所述，本发明的硅通孔的制作方法，具有以下有益效果：与传统填充有金属或纯多晶硅填充物的硅通孔相比，本发明采用外延生长的硅材料来填充硅通孔，因此硅通孔的外延填充物致密性很高，从而提高了器件的可靠性；同时本发明制作的外延层填充物为多晶硅或多晶硅与单晶硅的混合物，其热膨胀系数与硅的热膨胀系数差异不大，能够有效解决金属填充物与硅的热膨胀系数差异引起的器件可靠性降低的问题；而且本发明制作的外延层填充物中存在单晶硅，单晶硅与重布线层（RDL）的连线可以形成良好的欧姆接触，使接触电阻较小，解决了单纯使用多晶硅填充造成的填充物与重布线层（RDL）的连线的接触电阻较大的问题。
附图说明
图1A至1M显示为本发明硅通孔的制作方法在实施例一中的结构示意图。
图2A至2H显示为本发明硅通孔的制作方法在实施例二中的结构示意图。
图3显示为本发明硅通孔的制作方法的外延层填充物中单晶硅和多晶硅的分布示意图。
元件标号说明
1、1’基板
10、10’凹槽
2、2’绝缘层
3、3’外延层
31单晶硅
32多晶硅
4过渡基板
5、5’钝化层
6、6’引线
7’MEMS器件
71’电极
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1A至图3。需要说明的是，以下具体实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图1A至图1M所示，本发明提供一种硅通孔的制作方法，所述制作方法至少包括以下步骤：
首先执行步骤1）提供一基板1，在所述基板1中预制作硅通孔处采用干法刻蚀或湿法刻蚀以形成凹槽10。其中，所述干法刻蚀至少包括反应离子刻蚀（ReactiveIonEtching，RIE）或感应耦合等离子体（InductiveCoupledPlasma，ICP），所述湿法刻蚀至少包括采用氢氧化钾溶液；所述基板1材料为硅；所述凹槽10的开口形状为圆形或方形，开口大小为80-150μm，所述凹槽10的深宽比值范围为1~5；所述凹槽10侧壁与开口的角度依赖于制作凹槽的方法，采用干法刻蚀时所述凹槽10侧壁与开口的角度可近似为90°（即所述凹槽10侧壁与开口近似垂直），采用湿法刻蚀时所述凹槽10侧壁与开口的角度为54.7°。具体地，如图1A所示，在本实施例一中，采用反应离子刻蚀（RIE）在所述硅材料基板1中预制作硅通孔处形成两个凹槽10以作示意，优选地，所述凹槽10的开口形状为方形，开口大小为100μm，所述凹槽10的深宽比值为1.5。接着执行步骤2）。
在步骤2）中，如图1B所示，在所述形成有凹槽10的基板1上表面，采用化学气相沉积（ChemicalVaporDeposition，CVD）、物理气相沉积（PhysicalVaporDeposition，PVD）或热生长形成所述绝缘层2，此时，位于所述基板内的凹槽10表面也形成有绝缘层2，其中，所述绝缘层2的材料为二氧化硅、氮化硅或氮氧化硅，所述绝缘层2的厚度范围是100~1000nm。进一步，如图1C所示，可以利用光刻工艺及缓冲氧化层蚀刻液（BufferedOxideEtch，BOE）刻蚀所述凹槽10底部的绝缘层2以暴露位于所述凹槽10底部的下基板1表面，以使从所述凹槽10底部能后续外延生长部分填充所述凹槽10的单晶硅，以提高器件的可靠性及降低预制作的硅通孔中填充物的接触电阻。在本实施例一中，如图1C所示，在所述形成有凹槽10的基板1上表面（含所述凹槽10表面）采用热生长形成二氧化硅绝缘层2，并利用光刻工艺及缓冲氧化层蚀刻液（BOE）刻蚀所述凹槽10底部的绝缘层2以暴露位于所述凹槽10底部的下基板1表面，以利于在所述凹槽10中后续外延生长可部分填充所述凹槽10的单晶硅，以提高器件的可靠性及降低预制作的硅通孔中填充物的接触电阻。接着执行步骤3）。
在步骤3）中，如图1D所示，在所述绝缘层2的表面，边掺杂边外延生长硅材料外延层3直至填充满所述凹槽10，而后如图1E所示，采用化学机械抛光工艺减薄所述外延层3，直至暴露出所述基板1上表面的绝缘层2，此时，暴露出的所述基板1上表面的绝缘层2位于所述凹槽10开口的两侧上，即只保留了所述凹槽10中的所述外延层3（请参阅图1E）。当前述步骤2）中形成的绝缘层2为图1B所示情况，即所述基板表面及基板内的凹槽10表面（含凹槽10的侧壁及底面）均形成有绝缘层2，则采用边掺杂边外延生长所述外延层3时，沿所述凹槽10表面（含凹槽10的侧壁及底面）的绝缘层2外延生长的填充所述凹槽10的外延层3为多晶硅（未图示）。
需要指出的是，若后续制作过程中，需要在先形成图形化的绝缘层，则在步骤3）中还包括对所述绝缘层2进行图形化并刻蚀，以形成在后续制作过程中所需的图形化的所述绝缘层2。
具体地，在本实施例一中，如图1E所示，所述凹槽10内填充有绝缘层2和外延层3，其中，所述绝缘层2位于所述凹槽10的侧壁，所述外延层3是边掺杂边外延生长填充满所述凹槽10的，且填充所述凹槽10的外延层3为多晶硅与单晶硅的混合物。
需要说明的是，由于本实施例一的前述步骤2）中已刻蚀所述凹槽10底部的绝缘层2，并将所述凹槽10底部的下基板1表面暴露出，因此在所述步骤3）中边掺杂边外延生长硅材料外延层3时，沿所述凹槽10底部的下基板1表面外延生长的为单晶硅31，沿所述凹槽10侧壁的绝缘层2外延生长的为多晶硅32，形成填充所述凹槽10的外延层3为多晶硅32与单晶硅31的混合物，且由于所述凹槽10的深宽比值范围为1~5（本实施例一中所述凹槽10的深宽比值为1.5），所述外延层经过减薄后，位于所述凹槽10开口处的填充物（外延层3）表面暴露出单晶硅31，即同时存在单晶硅31和多晶硅32，所述外延层3填充物中单晶硅和多晶硅的分布请参阅图3。
需要进一步说明的是，当所述硅通孔用于电连接时，由于用于电连接的连线多为金属材质，则单晶硅与连线可以形成良好的欧姆接触，使接触电阻较小，因此，当位于所述凹槽10开口处的填充物（外延层3）表面同时存在单晶硅和多晶硅时，由于单晶硅的存在，有效地解决了单纯使用多晶硅填充造成的填充物与重布线层（RDL）的连线的接触电阻较大的问题，以利用提高器件的性能。接着执行步骤4）。
在步骤4）中，采用化学机械抛光工艺对所述基板1进行背面减薄，直至暴露所述凹槽10，形成填充有外延层3及绝缘层2的硅通孔。
需要指出的是，当所述凹槽10底部存在绝缘层2时，则对所述基板1背面减薄时直至暴露所述凹槽10底部的绝缘层2，即形成填充有外延层3（纯多晶硅）且在侧壁及暴露面均存在绝缘层2的硅通孔，进一步，若不需要所述硅通孔暴露面的绝缘层2，可刻蚀所述绝缘层2利用光刻工艺及缓冲氧化层蚀刻液（BOE）直至暴露出所述硅通孔中的填充物（外延层3，即纯多晶硅）；当所述凹槽10底部在前述步骤2）中已刻蚀掉绝缘层2时，则对所述基板1背面减薄时，直至暴露所述凹槽10内的外延层3（多晶硅和单晶硅的混合物）填充物，形成填充有外延层3（多晶硅和单晶硅的混合物）及在侧壁具有绝缘层2的硅通孔。
需要说明的是，对所述基板1进行背面减薄之前，如图1F至1G所示，还包括将所述基板1上表面与一过渡基板4键合，其中，所述过渡基板4至少包括蓝宝石衬底，则对所述基板1进行背面减薄之后（请参阅图1H），还包括去除所述过渡基板4，如图1I所示，形成填充有外延层3及绝缘层2的硅通孔。
需要进一步说明的是，若需要制作可供电连接的硅通孔：一种方法是（如图1J所示）在所述形成的硅通孔一暴露面上形成钝化层5，进一步，如图1K所示，在所述钝化层5中对应所述硅通孔处开窗口直至暴露出所述硅通孔的外延层3，并在所述窗口中采用溅射铝或化学气相沉积（CVD）多晶硅形成引线6，以形成可供后续用于电连接的硅通孔；另一种方法是（如图1L所示，在所述基板1的上表面键合了蓝宝石过渡基板4并背面减薄所述基板1但还未去除蓝宝石过渡基板4时），在所述经减薄的基板1背面形成钝化层5，进一步，如图1M所示，在所述钝化层5中对应所述硅通孔处开窗口，直至暴露出所述硅通孔的外延层3，并在所述窗口中采用溅射铝或化学气相沉积（CVD）多晶硅形成引线6，以供电连接，而后，去除所述蓝宝石衬底过渡基板4，形成可供后续用于电连接的硅通孔，如图1K所示。
在本实施例一中，先提供一过渡基板4（请参阅图1F），将所述基板1上表面与一蓝宝石衬底的过渡基板4键合（请参阅图1G），然后采用化学机械抛光工艺对所述基板1进行背面减薄，如图1H所示，直至暴露所述凹槽10内的外延层3（多晶硅32和单晶硅31的混合物，请参阅图3）填充物，而后去除所述过渡基板4，如图1I所示，形成填充有外延层3及在侧壁具有绝缘层2的硅通孔，所述硅通孔的暴露面均包含外延层3和绝缘层2。
本实施例一提供的硅通孔的制作方法，与传统填充有金属或纯多晶硅填充物的硅通孔相比，本发明采用外延生长的硅材料来填充硅通孔，因此硅通孔的外延填充物致密性很高，从而提高了器件的可靠性；同时本发明制作的外延层填充物为多晶硅或多晶硅与单晶硅的混合物，其热膨胀系数与硅的热膨胀系数差异不大，能够有效解决填充物与硅的热膨胀系数差异引起的器件可靠性降低的问题。
实施例二
实施例二与实施例一采用基本相同的技术方案，不同之处在于本实施例二的硅通孔制作方法适用于硅通孔实现MEMS器件的电连接的情况，具体不同之处体现在步骤4）中，容后详述。
如图2A至图2H所示，本发明提供一种硅通孔的制作方法，所述制作方法至少包括：
首先执行与实施例一中相同的步骤1）~3），如图2A~2D所示，在基板1’上制作填充硅材料外延层3’及侧壁形成绝缘层2’的凹槽10’。其中，所述凹槽10’对应预制作的硅通孔处；所述凹槽10’的侧壁上形成有绝缘层2’但其底部不存在绝缘层2’；所述凹槽10’中填充满外延生长的多晶硅和单晶硅混合物的外延层3’，且位于所述凹槽10’开口处的填充物（外延层3’）表面同时存在单晶硅和多晶硅。接着执行步骤4）。
在步骤4）中，如图2E所示，先提供一需进行电连接的MEMS器件7’；而后，如图2F所示，将所述MEMS器件7’中需电连接组件表面的电极71’与所述基板1’内凹槽10’的外延层3’对准键合；然后，如图2G所示，对所述基板1’进行背面减薄，直至暴露出所述凹槽10’内的外延层3’（多晶硅和单晶硅组成的混合物），形成填充有外延层3’及侧壁形成有绝缘层2’的硅通孔；而后，如图2H所示，在所述经减薄的基板1’背面形成钝化层5’，并在所述钝化层5’中对应所述硅通孔处开窗口，直至暴露出所述硅通孔的外延层3’，并在所述窗口中溅射铝或化学气相沉积（CVD）多晶硅形成引线6’，具体地，在本实施例二中，采用溅射铝形成引线6’，以供所述MEMS器件7’通过所述硅通孔实现电连接，即通过所述的引线6’、硅通孔内的外延层3’、MEMS器件7’的电极71’形成导电通路。而后，再对所述MEMS器件7’进行后续处理，例如封装（未图示）。
需要说明的是，由于单晶硅与MEMS封装中的重布线层（Re-DistributeLayer，RDL）的连线可以形成良好的欧姆接触，使接触电阻较小，因此，当位于所述凹槽10’开口处的填充物（外延层3’）表面同时存在单晶硅和多晶硅时，由于单晶硅的存在，有效地解决了单纯使用多晶硅填充造成的填充物与重布线层（RDL）的连线的接触电阻较大的问题，以利用提高器件的性能。
综上所述，与传统填充有金属或纯多晶硅填充物的硅通孔相比，本发明采用外延生长的硅材料来填充硅通孔，因此硅通孔的外延填充物致密性很高，从而提高了器件的可靠性；同时本发明制作的外延层填充物为多晶硅或多晶硅与单晶硅的混合物，其热膨胀系数与硅的热膨胀系数差异不大，能够有效解决金属填充物与硅的热膨胀系数差异引起的器件可靠性降低的问题；而且本发明制作的外延层填充物中存在单晶硅，单晶硅与重布线层（RDL）的连线可以形成良好的欧姆接触，使接触电阻较小，解决了单纯使用多晶硅填充造成的填充物与重布线层（RDL）的连线的接触电阻较大的问题。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (13)
1.一种硅通孔的制作方法，其特征在于，所述制作方法至少包括以下步骤：
1)提供一基板，在所述基板中预制作硅通孔处形成凹槽；
2)在所述形成有凹槽的基板上表面形成绝缘层；
3)在所述绝缘层的表面生长硅材料外延层直至填充满所述凹槽，而后减薄所述外延层直至暴露出所述基板上表面的绝缘层；
4)对所述基板进行背面减薄，直至暴露所述凹槽，形成填充有外延层及绝缘层的硅通孔；
所述步骤2)还包括形成绝缘层后再去除凹槽底部的绝缘层以保留所述凹槽侧壁的绝缘层的步骤。
2.根据权利要求1所述的硅通孔的制作方法，其特征在于：在所述步骤3)中，外延生长所述外延层的同时进行掺杂，生长的所述外延层为多晶硅与单晶硅的混合物。
3.根据权利要求2所述的硅通孔的制作方法，其特征在于：所述步骤4)为将一器件中需电连接组件表面的电极与所述基板内凹槽的外延层对准键合，然后对所述基板进行背面减薄直至暴露出所述凹槽内的外延层，形成填充有外延层及绝缘层的硅通孔，而后在所述经减薄的基板背面形成钝化层，并在所述钝化层中对应所述硅通孔处开窗口直至暴露出所述硅通孔的外延层，最后，在所述窗口中形成引线以供所述器件通过所述硅通孔实现电连接。
4.根据权利要求1所述的硅通孔的制作方法，其特征在于：所述步骤4)中对所述基板进行背面减薄时，直至暴露出所述凹槽内的外延层。
5.根据权利要求1所述的硅通孔的制作方法，其特征在于：在所述步骤1)中，对所述基板采用干法刻蚀或湿法刻蚀以形成凹槽，其中，所述干法刻蚀至少包括反应离子刻蚀或感应耦合等离子体刻蚀，所述湿法刻蚀至少包括采用氢氧化钾溶液。
6.根据权利要求1所述的硅通孔的制作方法，其特征在于：所述步骤2)采用热生长、化学气相沉积或物理气相沉积形成所述绝缘层。
7.根据权利要求1所述的硅通孔的制作方法，其特征在于：所述步骤3)中采用外延生长所述外延层的同时进行掺杂，生长的所述外延层为多晶硅。
8.根据权利要求1所述的硅通孔的制作方法，其特征在于：所述步骤3)还包括对所述绝缘层进行图形化并刻蚀以保留所需图形的所述绝缘层的步骤。
9.根据权利要求1或5所述的硅通孔的制作方法，其特征在于：所述步骤4)中对所述基板进行背面减薄之前还包括将所述基板上表面与一过渡基板键合的步骤。
10.根据权利要求9所述的硅通孔的制作方法，其特征在于：所述过渡基板至少包括蓝宝石衬底。
11.根据权利要求1所述的硅通孔的制作方法，其特征在于：所述步骤4)还包括在所述经减薄的基板背面或形成的硅通孔一暴露面上形成钝化层的步骤。
12.根据权利要求11所述的硅通孔的制作方法，其特征在于：在所述钝化层中对应所述硅通孔处开窗口，直至暴露出所述硅通孔的外延层，在所述窗口中形成引线以供电连接。
13.根据权利要求1所述的硅通孔的制作方法，其特征在于：所述绝缘层材料至少包括二氧化硅、氮化硅或氮氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210553436.4A CN103879951B (zh) | 2012-12-19 | 2012-12-19 | 硅通孔的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210553436.4A CN103879951B (zh) | 2012-12-19 | 2012-12-19 | 硅通孔的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103879951A CN103879951A (zh) | 2014-06-25 |
| CN103879951B true CN103879951B (zh) | 2016-01-06 |
Family
ID=50949129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210553436.4A Active CN103879951B (zh) | 2012-12-19 | 2012-12-19 | 硅通孔的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103879951B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105336671B (zh) * | 2014-07-15 | 2018-08-24 | 北京北方华创微电子装备有限公司 | 硅通孔的深孔底部开窗刻蚀方法 |
| TWI605544B (zh) * | 2015-11-25 | 2017-11-11 | 矽品精密工業股份有限公司 | 基板結構及其製法 |
| CN105967140B (zh) * | 2016-07-27 | 2017-08-25 | 上海华虹宏力半导体制造有限公司 | 利用多晶锗硅通孔形成mems晶圆电连接的方法 |
| CN110911283A (zh) * | 2018-09-18 | 2020-03-24 | 格科微电子（上海）有限公司 | 绝缘体上硅的晶体管制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101661922A (zh) * | 2009-07-30 | 2010-03-03 | 广州市香港科大霍英东研究院 | 一种高深宽比硅通孔铜互连线及其制备方法 |
| CN101886286A (zh) * | 2010-07-27 | 2010-11-17 | 上海交通大学 | 用于tsv绝缘层的超薄膜湿法制备方法 |
| CN102130045A (zh) * | 2010-12-31 | 2011-07-20 | 上海集成电路研发中心有限公司 | 通孔加工方法 |
| CN102569181A (zh) * | 2011-12-15 | 2012-07-11 | 中国科学院微电子研究所 | 一种碳纳米管束垂直互连的制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012009473A (ja) * | 2010-06-22 | 2012-01-12 | Panasonic Corp | 半導体装置及びその製造方法 |
| EP2619536B1 (en) * | 2010-09-20 | 2016-11-02 | Fairchild Semiconductor Corporation | Microelectromechanical pressure sensor including reference capacitor |
-
2012
- 2012-12-19 CN CN201210553436.4A patent/CN103879951B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101661922A (zh) * | 2009-07-30 | 2010-03-03 | 广州市香港科大霍英东研究院 | 一种高深宽比硅通孔铜互连线及其制备方法 |
| CN101886286A (zh) * | 2010-07-27 | 2010-11-17 | 上海交通大学 | 用于tsv绝缘层的超薄膜湿法制备方法 |
| CN102130045A (zh) * | 2010-12-31 | 2011-07-20 | 上海集成电路研发中心有限公司 | 通孔加工方法 |
| CN102569181A (zh) * | 2011-12-15 | 2012-07-11 | 中国科学院微电子研究所 | 一种碳纳米管束垂直互连的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103879951A (zh) | 2014-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI677075B (zh) | 垂直堆疊晶圓及其形成方法 | |
| TWI711090B (zh) | 在氧化物接合晶圓堆疊中的晶粒封裝 | |
| US10629568B2 (en) | Stacked integrated circuits with redistribution lines | |
| US8525343B2 (en) | Device with through-silicon via (TSV) and method of forming the same | |
| TWI463604B (zh) | 封裝件互連結構及其製造方法 | |
| CN102822942B (zh) | 半导体结构及其形成方法 | |
| CN103548131B (zh) | 使用多层通路的3d集成电路 | |
| US9536809B2 (en) | Combination of TSV and back side wiring in 3D integration | |
| TWI463584B (zh) | 將淺溝槽隔離及穿透基板之通孔整合至積體電路設計中 | |
| US20160141228A1 (en) | Device connection through a buried oxide layer in a silicon on insulator wafer | |
| CN102299133B (zh) | 半导体结构及其制造方法 | |
| CN104078414B (zh) | 硅通孔及其形成方法 | |
| CN102437110B (zh) | 一种石墨烯垂直互连结构的制作方法 | |
| WO2012013162A1 (zh) | 一种硅通孔互连结构及其制造方法 | |
| US8853077B2 (en) | Through silicon via packaging structures and fabrication method | |
| WO2023070860A1 (zh) | 一种半导体结构及其形成方法、晶圆键合方法 | |
| CN103879952B (zh) | Mems器件真空封装结构的制作方法 | |
| CN103367285A (zh) | 一种通孔结构及其制作方法 | |
| US20120061794A1 (en) | Methods of forming through wafer interconnects in semiconductor structures using sacrificial material, and semiconductor structures formed by such methods | |
| CN103879951B (zh) | 硅通孔的制作方法 | |
| CN106057757A (zh) | 一种硅通孔结构及其制作方法 | |
| CN102683308B (zh) | 穿硅通孔结构及其形成方法 | |
| WO2013023456A1 (zh) | 同时制备垂直导通孔和第一层再布线层的方法 | |
| WO2011143934A1 (zh) | 一种用硅通孔互连形成的电感环 | |
| JP2013537363A (ja) | 犠牲材料を使用して半導体構造体中にウェーハ貫通相互接続部を形成する方法、及びかかる方法により形成される半導体構造体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |